JP6912731B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6912731B2
JP6912731B2 JP2018143113A JP2018143113A JP6912731B2 JP 6912731 B2 JP6912731 B2 JP 6912731B2 JP 2018143113 A JP2018143113 A JP 2018143113A JP 2018143113 A JP2018143113 A JP 2018143113A JP 6912731 B2 JP6912731 B2 JP 6912731B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor layer
outer peripheral
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018143113A
Other languages
English (en)
Other versions
JP2020021785A (ja
Inventor
康寛 三木
康寛 三木
功一 尺長
功一 尺長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2018143113A priority Critical patent/JP6912731B2/ja
Priority to CN201910682834.8A priority patent/CN110783435A/zh
Priority to DE102019120361.9A priority patent/DE102019120361A1/de
Priority to US16/526,895 priority patent/US10903407B2/en
Publication of JP2020021785A publication Critical patent/JP2020021785A/ja
Priority to US17/115,082 priority patent/US11271146B2/en
Application granted granted Critical
Publication of JP6912731B2 publication Critical patent/JP6912731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Description

本開示は、半導体発光素子に関する。
フリップチップ実装される半導体発光素子が知られている（例えば特許文献１参照）。特許文献１に開示された半導体発光素子は、外部接続用の電極として、半導体積層体のｐ側半導体層と電気的に接続されて上面視において半導体発光素子の中央に配置されたｐパッド電極と、前記ｐパッド電極の両側に配置されたｎ電極とを備えている。この半導体発光素子では、ｎ電極は、ｐパッド電極とｎ側半導体層の外周部とをそれぞれ除く領域に、点在するように配置された複数のｎコンタクト部を備えている。これらｎコンタクト部は、半導体積層体のｎ側半導体層と電気的に接続されている。この構造によれば、ｎコンタクト部の個数を増加させることにより、半導体発光素子の順方向電圧Ｖｆが上昇することを抑制することができる。
特開２０１７−１３５３４８号公報
一般的に順方向電圧Ｖｆを低減するために、ｎ電極とｎ型半導体層とが電気的に接続する面積を増加させると、例えば半導体積層体の活性層の面積（領域）が減少することから、発光出力が低下してしまう。また、半導体積層体の上面視において、複数のｎコンタクト部を配置した配置パターンによっては、電流密度分布にムラが生じてしまう懸念もある。
そこで、本開示に係る実施形態は、順方向電圧を低減させながら発光出力を向上させ、かつ、電流密度分布のばらつきの抑制を実現することができる半導体発光素子を提供する。
本開示の実施形態に係る半導体発光素子は、ｎ側半導体層と、前記ｎ側半導体層上であって当該ｎ側半導体層における外周部を除いた内側領域に設けられたｐ側半導体層と、を有する上面視で略矩形状の半導体積層体と、前記半導体積層体上で、前記ｐ側半導体層上に設けられたｐ側開口と、前記内側領域における前記ｎ側半導体層上に設けられた複数の第１のｎ側開口と、前記ｎ側半導体層の前記外周部上に設けられた複数の第２のｎ側開口と、を有する絶縁膜と、前記絶縁膜上および前記ｎ側半導体層の前記外周部に延在して設けられ、前記第１のｎ側開口を通じて前記ｎ側半導体層と導通した第１のｎコンタクト部と、前記ｎ側半導体層の前記外周部の少なくとも４隅それぞれに点在し、前記第２のｎ側開口を通じて前記ｎ側半導体層と導通する第２のｎコンタクト部と、を有するｎ電極と、前記ｐ側開口を通じて前記ｐ側半導体層と導通し、上面視において、前記半導体積層体の中央部を含む領域に配置され、前記半導体積層体の一辺と平行な方向に両端が前記ｎ側半導体層の前記外周部に近接するように延伸し、前記半導体積層体を第１領域と第２領域とに分けるように設けられたｐパッド電極と、を備え、前記第１領域および前記第２領域のそれぞれは、前記半導体積層体の一辺と直交する方向において前記ｐパッド電極と前記半導体積層体の外周部との間で２等分された、前記ｐパッド電極の側に位置する第１区画と、前記半導体積層体の外周部の側に位置する第２区画と、を有し、前記第１領域および第２領域の前記第２区画のそれぞれは、前記半導体積層体の一辺に平行な方向において３等分された、第１区分と、第３区分と、前記第１区分と前記第３区分との間に位置する第２区分と、を有し、前記第１領域および前記第２領域の前記第１区画における前記第１のｎコンタクト部の面積は、前記第１領域および前記第２領域の前記第２区画における前記第１のｎコンタクト部の面積よりも大きく、前記第１領域および前記第２領域の前記第２区分における前記第１のｎコンタクト部の面積は、前記第１領域および前記第２領域の前記第１区分および第３区分における前記第１のｎコンタクト部の面積よりも大きい。
本開示に係る実施形態によれば、順方向電圧を低減させながら発光出力を向上させ、かつ、電流密度分布の面内ばらつきを抑制させることができる。
第１実施形態に係る半導体発光素子の構成を模式的に示す平面図である。 図１のＩＩ−ＩＩ線における断面構造を示す模式的断面図である。 第１実施形態に係る半導体発光素子の構成を示す平面図であり、図１において二点鎖線で示した領域ＩＩＩの拡大図である。 第１実施形態に係る半導体発光素子の構成を示す断面図であり、図３のＩＶ−ＩＶ線における断面を示す。 第１実施形態に係る半導体発光素子の構成を示す断面図であり、図３のＶ−Ｖ線における断面を示す。 第１のｎコンタクト部の分布を模式的に示す平面図である。 第１のｎコンタクト部の配列を模式的に示す平面図である。 第１実施形態に係る半導体発光素子の積層構造を説明するための平面図であり、カバー部材の配置領域を示す。 第１実施形態に係る半導体発光素子の積層構造を説明するための平面図であり、ｎ側半導体層およびｐ側半導体層の配置領域を示す。 第１実施形態に係る半導体発光素子の積層構造を説明するための平面図であり、絶縁膜の配置領域を示す。 半導体発光素子の製造過程において、半導体積層体上に形成された導電部材を示す断面図である。 半導体発光素子の製造過程において、導電部材上に形成されたカバー部材を示す断面図である。 半導体発光素子の製造過程において、ｐ側半導体層の側に露出したｎ側半導体層を示す断面図である。 半導体発光素子の製造過程において、カバー部材上に形成された絶縁膜を示す断面図である。 第２実施形態に係る半導体発光素子の構成を模式的に示す平面図である。 第２実施形態に係る半導体発光素子の構成を示す平面図であり、図１５において二点鎖線で示した領域ＸＶＩの拡大図である。 第２実施形態に係る半導体発光素子の構成を示す断面図であり、図１６のＸＶＩＩ−ＸＶＩＩ線における断面を示す。
以下、本発明に係る半導体発光素子の実施形態について説明する。
なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図、断面図の間において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称および符号については原則として同一または同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本発明の各実施形態に係る半導体発光素子において、「上」、「下」、「左」および「右」などは、状況に応じて入れ替わるものである。本明細書において、「上」、「下」などは、説明のために参照する図面において構成要素間の相対的な位置を示すものであって、特に断らない限り絶対的な位置を示すことを意図したものではない。
（第１実施形態）
［半導体発光素子の構成］
まず、図１〜図１０を参照して、本発明の第１実施形態に係る半導体発光素子の構成について説明する。なお、図８〜図１０の平面図は、半導体発光素子１００の製造過程を表す図１２〜図１４の断面図に対応した製造中の状態をそれぞれ示している。
本実施形態に係る半導体発光素子１００は、ＬＥＤ（発光ダイオード）構造を有し、図２において、上面が、外部と電気的に接続するための実装面となっている。また、半導体発光素子１００の下面側が、光取り出し面である。また、詳細は後記するが、半導体発光素子１００は、ウエハレベルで作製される。
半導体発光素子１００の各部の構成について順次に詳細に説明する。
半導体発光素子１００は、基板１１と、半導体積層体１２と、ｎ電極１３と、ｐ電極としてのｐパッド電極１７および導電部材１４と、カバー部材１５と、絶縁膜１６と、を備えている。なお、ｐ電極は、ｐパッド電極１７及び導電部材１４を備える。
［基板１１］
基板１１は、その主面に半導体をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。このような基板材料としては、Ｃ面、Ｒ面、Ａ面のいずれかを主面とするサファイアやスピネル（ＭｇＡｌ2Ｏ4）のような絶縁性基板、また炭化ケイ素（ＳｉＣ）、シリコン、Ｓｉ、ＧａＡｓ、ダイヤモンドが挙げられる。本実施形態においては、半導体発光素子１００の光取り出し効率を向上させる観点から透光性を有するサファイア基板を用いることが好ましい。基板１１は主面に凹凸を有しているものでもよい。このように、基板１１の主面に凹凸を有することで凹凸部において活性層１２ａからの光を散乱させ、光取り出し効率を向上させることができる。
［半導体積層体１２］
半導体積層体１２は、基板１１の上に積層された積層体であって、基板１１の側から、ｎ側半導体層１２ｎと、活性層１２ａと、ｐ側半導体層１２ｐとを、この順に備えている。ｐ側半導体層１２ｐおよび活性層１２ａは、ｎ側半導体層１２ｎにおける外周部１２ｃを除いた内側領域に設けられている。なお、図１等の平面図では、内側領域と外周部１２ｃとの境界に符号１２ｇを付しており、以下では符号１２ｇにより内側の領域を示すものとして内側領域１２ｇと表記する。
ｎ側半導体層１２ｎ、活性層１２ａおよびｐ側半導体層１２ｐは、ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の半導体が好適に用いられる。また、これらの半導体層は、それぞれ単層構造でもよいが、組成および膜厚等の異なる層の積層構造、または超格子構造等であってもよい。特に、活性層１２ａは、単一量子井戸構造または多重量子井戸構造を用いる。
半導体積層体１２は、上面視で略矩形状であって、図２および図９に示すように、穴部１２ｂと、外周部１２ｃと、を有している。なお、図９は、後記するｎ側半導体層露出工程（図１３参照）が終わった後の平面図である。
半導体積層体１２の穴部１２ｂ（図９および図１０参照）は、外周部１２ｃよりも内側の領域に設けられている。穴部１２ｂの配置状態は、後記する第１のｎコンタクト部３１（図６および図７参照）の配置状態と同様である。したがって、穴部１２ｂの配置状態については、第１のｎコンタクト部３１の配置状態として後記する。ここでは、それぞれの穴部１２ｂについて説明する。
穴部１２ｂでは、ｎ側半導体層１２ｎの上から、ｐ側半導体層１２ｐと、活性層１２ａと、一部のｎ側半導体層１２ｎとが除去されている。穴部１２ｂの底面では、ｐ側半導体層１２ｐおよび活性層１２ａの除去された箇所からｎ側半導体層１２ｎが露出している。穴部１２ｂの側面は、絶縁膜１６によって被覆されている。また、穴部１２ｂの底面は、その一部が絶縁膜１６によって円環状に被覆されており、その円環内部にｎ電極１３が設けられている。つまり、ｎ電極１３とｎ側半導体層１２ｎとは、穴部１２ｂの底面の一部に設けられた絶縁膜１６の第１のｎ側開口２１を通じて、接触し電気的に接続されている。なお、穴部１２ｂの形状は、上面視で例えば円形状や楕円形状となるように形成されていてもよい。
穴部１２ｂの上面視での形状が例えば円形の場合、穴部１２ｂの直径は、半導体積層体１２のサイズに合わせて適宜設定することができる。
穴部１２ｂの直径を小さくすれば、活性層１２ａ等を部分的に除去する領域を低減できるため、発光領域を増加させることができる。
穴部１２ｂの直径を大きくすれば、ｎ電極１３とｎ側半導体層１２ｎとの接触面積を増加させることができるので順方向電圧Ｖｆの上昇を抑制することができる。
穴部１２ｂの直径の下限はエッチングにより穴部１２ｂを精度よく製造できる程度で設定することができる。また、穴部１２ｂの直径の上限は、穴部１２ｂを設けるために活性層１２ａ等を部分的に除去しても製品として所望の発光を維持することができる程度で設定することができる。
半導体積層体１２の外周部１２ｃは、ウエハ状態の半導体発光素子１００の境界線に沿った領域に設けられ、ウエハ状態の半導体発光素子１００を個片化する際の切り代となる領域の残りの領域である。この残りの領域は、上面視においてｎ電極１３の輪郭線よりも外側にある余白部分の領域である。残りの領域および切り代となる領域は、ストリートとも呼ばれ、半導体発光素子１００の製造において、ウエハ状態の半導体発光素子１００を個片化する際に必要な領域である。ストリートのラインは、外周部１２ｃの幅が予め定められた値となる位置に設定されている。
外周部１２ｃは、ｐ側半導体層１２ｐと、活性層１２ａと、が設けられておらずｎ側半導体層１２ｎが露出している。以下では、半導体積層体１２の外周部１２ｃのことを、ｎ側半導体層１２ｎの外周部１２ｃともいう。
なお、半導体発光素子１００において、半導体積層体１２の外周部１２ｃを設けることで露出したｐ側半導体層１２ｐおよび活性層１２ａの側面は、絶縁膜１６によって被覆されている。また、半導体積層体１２の外周部１２ｃは、ｎ電極１３や絶縁膜１６によって被覆されるが、一部は露出している。
［導電部材１４］
導電部材１４は、図２に示すように、ｐ側半導体層１２ｐの上面を覆うように設けることができる。導電部材１４は、ｎ側半導体層１２ｎの穴部１２ｂとなる領域に対応した位置に開口を有している。
導電部材１４は、ｐパッド電極１７を介して供給される電流を、ｐ側半導体層１２ｐに拡散させることができる。また、導電部材１４は、良好な光反射性を有し、半導体発光素子１００が発光する光を、光取り出し面である下方向に反射する層として用いてもよい。
導電部材１４は、導電性と光反射性とを有する金属材料を用いることができる。例えば、Ａｇ、Ａｌ、Ｎｉ、Ｔｉ、Ｐｔまたはこれらの金属を主成分とする合金を好適に用いることができる。また、導電部材１４は、これらの金属材料を単層で、または積層したものが利用できる。
［カバー部材１５］
カバー部材１５は、図２および図８に示すように、導電部材１４の上面の一部および側面を被覆するように設けられている。図８は、後記するカバー部材形成工程（図１２参照）が終わった後の平面図である。カバー部材１５の下には、カバー部材１５の外形よりも小さく、カバー部材の外形と同様の形状である導電部材１４が設けられる。カバー部材１５は、ｎ側半導体層１２ｎの穴部１２ｂとなる領域に対応した位置に形成された開口１５ａを有している。また、カバー部材１５は省略することができる。
カバー部材１５は、図１０および図１４に示すように、ｐパッド電極１７が設けられる領域に対応した位置に形成された開口１５ｂを有している。なお、図１４は、後記する絶縁膜形成工程が終わった後の状態で当該絶縁膜１６の下に形成されているカバー部材１５の配置を示している。ｐパッド電極１７は、カバー部材１５に設けられた開口１５ｂと絶縁膜１６に設けられたｐ側開口２０とに設けられ、導電部材１４と接触することで電気的に接続されている。
カバー部材１５は、導電部材１４を構成する金属材料のマイグレーションを防止するためのバリア層として機能することができる。カバー部材１５としては、バリア性を有する金属酸化物や金属窒化物を用いることができ、例えば、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物または窒化物を用いることができる。
また、カバー部材１５は、金属のみからなる単体であってもよく、例えばＡｕを用いることができる。また、カバー部材１５は、合金であってもよく、例えば、ＡｌＣｕ合金などを用いることができる。さらに、カバー部材１５は、これらの材料を含むものであれば、単層であってもよく、または積層したものであってもよい。本実施形態においては、カバー部材１５として、外部から導電部材への水分の侵入を防ぎ、マイグレーションを好適に防止することができる単層のＳｉＮを用いている。
［絶縁膜１６］
絶縁膜１６は、半導体積層体１２上に設けられ、半導体発光素子１００の保護膜および帯電防止膜として機能する層間絶縁膜である。絶縁膜１６としては、金属酸化物や金属窒化物を用いることができ、例えば、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された少なくとも一種の酸化物または窒化物を好適に用いることができる。また、絶縁膜１６として、屈折率の異なる２種以上の透光性誘電体を用いて積層し、ＤＢＲ（Distributed Bragg Reflector）膜を構成するようにしてもよい。
絶縁膜１６は、図２および図１０に示すように、カバー部材１５の上面および側面と、半導体積層体１２の上面および半導体積層体１２の穴部１２ｂの側面とに、設けられている。絶縁膜１６は、ｎ側半導体層１２ｎの外周部１２ｃの一部にも設けられている。絶縁膜１６は、半導体積層体１２上に、ｐ側開口２０と、複数の第１のｎ側開口２１と、複数の第２のｎ側開口２２と、を有している。なお、図１０は、後記する絶縁膜形成工程（図１４）が終わった後の平面図である。
絶縁膜１６は、ｐ側半導体層１２ｐ上にｐ側開口２０を有している。ｐ側開口２０は、ｐコンタクト部１７ａ（図２参照）が設けられる領域に、図１０において半導体積層体１２の一辺４１と平行な方向に長い矩形状に設けられている。一例として、上面視におけるｐ側開口２０の配置と、カバー部材１５の開口１５ｂの配置（図８参照）と、は同様である。なお、ｐ側開口２０の大きさや形状はこれに限定されるものではない。
また、絶縁膜１６は、内側領域１２ｇにおけるｎ側半導体層１２ｎ上の穴部１２ｂの底面に第１のｎ側開口２１を有している。したがって、第１のｎ側開口２１の配置状態は、穴部１２ｂの配置状態と同様である。第１のｎ側開口２１は、各穴部１２ｂの底面において、例えば円形状に形成されている。なお、第１のｎ側開口２１の大きさや形状はこれに限定されるものではなく、また、大きさや形状が異なる第１のｎ側開口２１が含まれていてもよい。
また、絶縁膜１６は、ｎ側半導体層１２ｎの外周部１２ｃの上に第２のｎ側開口２２を有している。第２のｎ側開口２２は、外周部１２ｃの少なくとも４隅に点在し、形成されている。本実施形態では、第２のｎ側開口２２は、外周部１２ｃの４隅と併せて、４隅の間となる外周部１２ｃに等間隔に複数点在して形成されている。例えば、図１に示すように、本実施形態においては４隅の間となる外周部１２ｃ各の辺４１〜４４に、７個の第２のｎ側開口２２が形成されている。第２のｎ側開口２２は、例えば短冊状に形成されている。なお、第２のｎ側開口２２の大きさや形状はこれに限定されるものではなく、また、大きさや形状が異なる第２のｎ側開口２２が含まれていてもよい。
［ｐパッド電極１７，ｎ電極１３］
上面視において、ｐパッド電極１７は、半導体積層体１２の中央部を含む領域に配置されており、ｎ電極１３は、ｐパッド電極１７の周囲を取り囲んで設けられている。
ｐパッド電極１７は、半導体発光素子１００のｐ側のパッド電極である。ｐパッド電極１７は、図２に示すように、ｐ側開口２０を通じてｐ側半導体層１２ｐと導通している。本実施形態では、図２に示すように、ｐパッド電極１７は、導電部材１４と導通するｐコンタクト部１７ａを有し、導電部材１４を介してｐ側半導体層１２ｐと導通している。ｐコンタクト部１７ａは、ｐ側開口２０およびカバー部材１５の開口１５ｂ（図２および図１４参照）を覆っている。ｐコンタクト部１７ａとｐ側半導体層１２ｐとは、ｐ側開口２０および開口１５ｂを通じて、接触し電気的に接続されている。図１に示すように、上面視において、ｐパッド電極１７は、ｐ側開口２０と同様に略矩形であり、ｐ側開口２０よりも一回り大きく形成されている。
ｎ電極１３は、半導体発光素子１００のｎ側のパッド電極である。ｎ電極１３は、図１および図２に示すように、絶縁膜１６上およびｎ側半導体層１２ｎの外周部１２ｃに延在して設けられている。また、ｎ電極１３は、穴部１２ｂの底面で導通した第１のｎコンタクト部３１と、外周部１２ｃで導通した第２のｎコンタクト部３２と、を有している。
図２に示すように、ｎ電極の第１のｎコンタクト部３１は、絶縁膜１６の第１のｎ側開口２１を通じてそれぞれｎ側半導体層１２ｎと導通している。具体的には、第１のｎコンタクト部３１は、穴部１２ｂの底面における絶縁膜１６の第１のｎ側開口２１が設けられた領域で、ｎ側半導体層１２ｎと電気的に接続されている。このようにｎ電極１３が、半導体発光素子１００の面内において、広範囲に亘る箇所でｎ側半導体層１２ｎと接続することにより、ｎ電極１３を介して供給される電流を、ｎ側半導体層１２ｎの全面に亘って拡散できるため、発光効率を向上させることができる。なお、各第１のｎコンタクト部３１の配置関係は、後記する。
図２、図３および図４に示すように、ｎ電極の第２のｎコンタクト部３２は、絶縁膜１６の第２のｎ側開口２２を通じてそれぞれｎ側半導体層１２ｎと導通している。ｎ電極１３に、第２のｎコンタクト部３２が存在することにより、この第２のｎコンタクト部３２が存在しない場合と比べて、ｎ電極１３とｎ側半導体層１２ｎとの接触面積が増加する。このため、第１のｎコンタクト部３１の個数を少なくしたとしても第２のｎコンタクト部３２の個数を増加させることで順方向電圧Ｖｆの上昇を抑制することができる。
図５に示すように、外周部１２ｃにおいて、第２のｎ側開口２２が形成されていない箇所では、ｎ側半導体層１２ｎの外周部１２ｃ上に、絶縁膜１６が形成されている。
第２のｎコンタクト部３２は、外周部１２ｃの少なくとも４隅それぞれにおいて第２のｎ側開口２２を通じてｎ側半導体層１２ｎと導通している。つまり、第２のｎコンタクト部３２は、外周部１２ｃの少なくとも４箇所に点在しており、設置箇所は、矩形の４隅を含んでいる。外周部１２ｃには、半導体積層体１２の活性層１２ａは存在していない。そのため、外周部１２ｃに、第２のｎコンタクト部３２を設けたとしても活性層１２ａの面積が減少することはない。本実施形態は、外周部１２ｃの第２のｎコンタクト部３２を配置しつつ内側領域１２ｇの第１のｎコンタクト部３１の面積を減らすことで、順方向電圧Ｖｆの上昇を抑制しつつ発光領域を広く確保できる。また、外周部１２ｃの４隅に第２のｎコンタクト部３２が設置されることによって、外周部１２ｃの４隅近くの内側領域１２ｇに本来ならば配置する必要があった第１のｎコンタクト部３１の面積を低減できる。そのため、本実施形態は、発光出力の低下を抑制できると共に電流密度分布を均一にすることができる。
本実施形態では、第２のｎコンタクト部３２は、上面視において、４隅と併せて、４隅の間となる外周部１２ｃに等間隔に複数点在して形成されている。
これにより、外周部１２ｃに複数の第２のｎコンタクト部３２が配置されているので、内側領域１２ｇの第１のｎコンタクト部３１の面積を減らしつつ順方向電圧Ｖｆの悪化を低減することができる。また、外周部１２ｃにおいて第２のｎコンタクト部３２が等間隔に複数点在しているので、電流密度分布のばらつきを抑制することができる。
また、第２のｎコンタクト部３２を点在して配置することで、ｎ電極１３が外周部１２ｃ全体でｎ側半導体層１２ｎと導通する形態に比べて、外周部１２ｃに設けた電極部分による光の吸収が発生しにくくなる。また、ｎ電極１３が外周部１２ｃ全体でｎ側半導体層１２ｎと導通する形態に比べて、外周部１２ｃに電流密度が集中することを防止することができる。
ここで、第１のｎコンタクト部３１の分布について図６を参照して説明する。
半導体積層体１２は、図６に示すように、上面視において、上辺４１、底辺４２、左辺４３および右辺４４を備えている。以下では、半導体積層体１２の一辺が上辺４１であるものとして説明する。半導体積層体１２の一辺４１と平行な方向は、図６において水平方向を示す。半導体積層体１２の一辺４１と直交する方向は、図６において垂直方向を示す。図６に示すように、ｐパッド電極１７は、半導体積層体１２の一辺４１と平行な方向に両端がｎ側半導体層１２ｎの外周部１２ｃに近接するように延伸している。このｐパッド電極１７は、半導体積層体１２を第１領域１２ｅと第２領域１２ｆとに分けるように設けられている。
第１領域１２ｅおよび第２領域１２ｆのそれぞれは、ｐパッド電極１７と半導体積層体１２の外周部１２ｃとの間で２等分された、第１区画５１と第２区画５２とを有する。第１区画５１は、半導体積層体１２の一辺４１と直交する方向において、ｐパッド電極１７の側に位置しており、第２区画５２は、半導体積層体１２の外周部１２ｃの側に位置している。
言い換えると、第１領域１２ｅおよび第２領域１２ｆのそれぞれは、半導体積層体１２の一辺４１と直交する方向において、ｐパッド電極１７の側に位置する第１区画５１と、ｎ側半導体層１２ｎの外周部１２ｃの側に位置する第２区画５２と、に２分割されている。図６に示すように、第１区画５１と第２区画５２との境界線５３から、ｐパッド電極１７の上辺４５までの距離Ｖと、このｐパッド電極１７の上辺４５と対向する半導体積層体１２の外周部１２ｃの一辺４１までの距離Ｖと、は実質的に等しい。また、第１区画５１と第２区画５２との境界線５４から、ｐパッド電極１７の底辺４６までの距離Ｖと、ｐパッド電極１７の底辺４６と対向する半導体積層体１２の外周部１２ｃの底辺４２までの距離Ｖと、は等しい。なお、ここで示す第１区画５１と第２区画５２は、第１のｎコンタクト部３１の分布の状態を説明し易くするために形式的に分けているだけであり、領域が実際に分割されているわけではなく、境界線５３，５４は仮想的な線である。
また、第１領域１２ｅおよび第２領域１２ｆの第２区画５２のそれぞれは、半導体積層体１２の一辺４１に平行な方向において３等分された、第１区分６１と、第２区分６２と、第３区分６３と、を有する。第２区分６２は、第１区分６１と第３区分６３との間に位置する。言い換えると、第１領域１２ｅおよび第２領域１２ｆの第２区画５２のそれぞれは、半導体積層体１２の一辺４１に平行な方向において、第１区分６１と、第３区分６３と、第１区分６１と第３区分６３との間に位置する第２区分６２と、に３分割されている。図６に示すように、点７２，７３は、半導体積層体１２の一辺４１を３等分する点である。すなわち、一辺４１の一端７１と点７２との間の距離Ｈ、点７２と点７３との間の距離Ｈ、および、点７３と一辺４１の他端７４との間の距離Ｈ、は等しい。第１区分６１と第２区分６２との境界線７５は、半導体積層体１２の一辺４１と直交し、半導体積層体１２の一辺４１を３等分する点７２を通っている。第２区分６２と第３区分６３との境界線７６は、半導体積層体１２の一辺４１と直交し、半導体積層体１２の一辺４１を３等分する点７３を通っている。
なお、ここで示す第１区分６１、第２区分６２および第３区分６３は、第１のｎコンタクト部３１の分布の状態を説明し易くするために形式的に分けているだけであり、第２区画５２の領域が実際に分割されているわけではなく、境界線７５，７６は仮想的な線である。また、半導体積層体１２は、図６に示すような完全な矩形形状ではなく角が若干丸みを帯びていてもよい。その場合、一辺４１の一端７１の代わりに、一辺４１と左辺４３との交点を用い、一辺４１の他端７４の代わりに、一辺４１と右辺４４との交点を用いれば、一辺４１を３等分する各点を求めることができる。
図６に示すように、第１領域１２ｅおよび第２領域１２ｆの第１区画５１における第１のｎコンタクト部３１の面積は、第１領域１２ｅおよび第２領域１２ｆの第２区画５２における第１のｎコンタクト部３１の面積よりも大きい。ここで、第１のｎコンタクト部３１の面積とは、平面視において複数の第１のｎコンタクト部３１の面積の合計をいう。上面視における個々の第１のｎコンタクト部３１の面積は、絶縁膜１６の第１のｎ側開口２１の面積と同じであってもよいし、穴部１２ｂの底面の面積と同じであってもよい。さらに、カバー部材１５の開口１５ａの面積と同じであってもよい。また、本実施形態のように複数の第１のｎコンタクト部３１の形状および大きさが同一である場合、第１のｎコンタクト部３１の面積は、第１のｎコンタクト部３１の個数に相当する。具体的には、図６に示すように、第１領域１２ｅにおいて、第１区画５１における第１のｎコンタクト部３１の個数は１０個であり、第２区画５２における第１のｎコンタクト部３１の個数は２個である。よって、第１区画５１における第１のｎコンタクト部３１の面積は、第２区画５２における第１のｎコンタクト部３１の面積の５倍である。これは第２領域１２ｆにおいても同様である。
図６に示すように、第１領域１２ｅおよび第２領域１２ｆの第２区分６２における第１のｎコンタクト部３１の面積は、第１領域１２ｅおよび第２領域１２ｆの第１区分６１および第３区分６３における第１のｎコンタクト部３１の面積よりも大きい。具体的には、図６に示すように、第１領域１２ｅの第１区画５１において、第２区分６２における第１のｎコンタクト部３１の個数は４個であり、第１区分６１および第３区分６３における第１のｎコンタクト部３１の個数は３個である。また、第１領域１２ｅの第２区画５２において、第２区分６２における第１のｎコンタクト部３１の個数は２個であり、第１区分６１および第３区分６３における第１のｎコンタクト部３１の個数は０個である。
これは第２領域１２ｆにおいても同様である。
上面視において、複数の第２のｎコンタクト部３２の面積の合計値は、複数の第１のｎコンタクト部３１の面積の合計値よりも大きいことが好ましい。外周部１２ｃに配置された第２のｎコンタクト部３２の面積を大きくすることで、内側領域１２ｇの第１のｎコンタクト部３１の面積を減らしつつ順方向電圧Ｖｆの悪化を防ぐことができる。
上面視において、複数の第１のｎコンタクト部３１の形状および大きさは同一であり、第１領域１２ｅおよび第２領域１２ｆにおいて、複数の第１のｎコンタクト部３１の個数は、ｐパッド電極１７から離れるにしたがって減少していることが好ましい。図６に示すように、第１領域１２ｅおよび第２領域１２ｆにおいて、半導体積層体１２の一辺４１に平行に配置された第１のｎコンタクト部３１の個数は、ｐパッド電極１７から離れるにしたがって少なくなっている。具体的には、例えば、第１領域１２ｅにおいて、ｐパッド電極１７に対して最も近い列には、７個の第１のｎコンタクト部３１が設けられている。また、ｐパッド電極１７に対して２番目に近い列には、３個の第１のｎコンタクト部３１が設けられている。さらに、ｐパッド電極１７に対して３番目に近い列には、２個の第１のｎコンタクト部３１が設けられている。また、第２領域１２ｆでは、ｐパッド電極１７を対称軸として、第１領域１２ｅと同様な配置で第１のｎコンタクト部３１が設けられている。このように、同じ形状および同じ大きさの第１のｎコンタクト部３１を、ｐパッド電極１７側に多く配置し、かつ、外周部１２ｃの４隅に近い側に少なく配置することで、電流密度分布のばらつきを抑制することができる。
また、図７に示すように、上面視において、複数の第１のｎコンタクト部３１は、半導体積層体１２の一辺４１と平行である複数の線８１〜８６上に配置され、複数の線８１〜８６のうち、少なくとも１つの線上に配置される複数の第１のｎコンタクト部３１は、等間隔に配置されることが好ましい。具体的には、例えば、第１領域１２ｅにおいて、線８２上に配置された隣り合う第１のｎコンタクト部３１の距離は、それぞれＤ１である。また、例えば、第２領域１２ｆにおいて、線８４上に配置された隣り合う第１のｎコンタクト部３１の距離は、それぞれＤ２である。このように、内側領域１２ｇにおける複数の第１のｎコンタクト部３１が等間隔に配置されることで、電流密度分布のばらつきを抑制させることができる。なお、ここで示す複数の線８１〜８６は、第１のｎコンタクト部３１の配列を説明し易くするための仮想線であり、実際に線が引かれているわけではない。
また、例えば第１領域１２ｅ及び第２領域１２ｆそれぞれにおいて、複数の第１のｎコンタクト部３１は、全体として外周を線で囲んだ形状が等脚台形を形作るように並べられている。これらの等脚台形は、下底がｐパッド電極１７側に配置される。第１のｎコンタクト部３１の配置は、これらの等脚台形の、下底から上底に向かうにしたがって少なくなるように配置されることで、電流密度分布のばらつきを抑制することができると共に、発光出力の低下を抑制することができる。
また、ｐパッド電極１７およびｎ電極１３は、半導体発光素子１００が発生した熱を放熱するための熱伝達経路としても機能する。ｐパッド電極１７およびｎ電極１３は、例えばスパッタリング法や電解メッキ法により形成することができる。ｐパッド電極１７およびｎ電極１３としては、金属材料を用いることができ、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ａｕ、Ｃｕ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ｃｒ、Ｗなどの単体金属またはこれらの金属を主成分とする合金などを好適に用いることができる。なお、合金を用いる場合は、例えば、ＡｌＳｉＣｕ合金（以下、ＡＳＣという）のように、組成元素としてＳｉなどの非金属元素を含有するものであってもよい。また、ｐパッド電極１７およびｎ電極１３は、これらの金属材料を単層で、または積層したものを利用することができる。
上記構成の半導体発光素子１００は、図１に示すように、ｎ電極１３が第２のｎコンタクト部３２を備えている。この第２のｎコンタクト部３２の個数、位置、面積等を調整することで、第１のｎコンタクト部３１の個数を増加することなく、ｎ電極１３とｎ側半導体層１２ｎとの接触面積を容易に確保することができる。そのため、半導体発光素子１００の順方向電圧Ｖｆの上昇を抑制し、発光出力を向上させることができる。
［半導体発光素子の動作］
次に、図１および図２を参照して、半導体発光素子１００の動作について説明する。
半導体発光素子１００は、ｎ電極１３およびｐパッド電極１７に、実装基板を介して外部電源が接続されると、ｎ電極１３およびｐパッド電極１７間に電流が供給される。そして、ｎ電極１３およびｐパッド電極１７間に電流が供給されると、半導体発光素子１００の活性層１２ａが発光する。
半導体発光素子１００の活性層１２ａが発光した光は、半導体積層体１２内を伝播して、半導体発光素子１００の下面または側面（図２参照）から出射して、外部に取り出される。なお、導電部材１４が光を反射する層として機能する場合、半導体発光素子１００内を上方向に伝播する光は導電部材によって反射され、半導体発光素子１００の下面から出射して、外部に取り出される。
［半導体発光素子の製造方法］
次に、図１１〜図１４を参照（適宜図１〜図１０参照）して、図１に示した半導体発光素子１００の製造方法について説明する。半導体発光素子１００の製造方法は、半導体積層体形成工程と、導電部材形成工程と、カバー部材形成工程と、ｎ側半導体層露出工程と、絶縁膜形成工程と、パッド電極形成工程と、個片化工程と、を含み、この順で各工程が行われる。
なお、図１１〜図１４において、各部材について、形状、サイズ、位置関係を適宜に簡略化したり、誇張したりしている場合がある。また、ウエハレベルでの半導体発光素子１００の製造工程において、多数の半導体発光素子が２次元配列した状態で各工程が行われる。また、図１１〜図１４に示した断面図は、図２に示した断面図と同様に、図１のＩＩ−ＩＩ線に相当する。
まず、半導体積層体形成工程において、サファイアなどからなる基板１１の上面に、前記した半導体材料を用いて、ｎ側半導体層１２ｎ、活性層１２ａおよびｐ側半導体層１２ｐを順次積層して半導体積層体１２を形成する。なお、基板１１を研磨により薄肉化してもよい。また、基板１１の裏面側に、蛍光体を含有する樹脂などにより蛍光体層を設けるようにしてもよい。
次に、導電部材形成工程において、図１１に示すように、導電部材１４を所定の領域に形成する。導電部材１４は、リフトオフ法により形成することができる。すなわち、フォトリソグラフィ法により、導電部材１４を配置する領域に開口を有するレジストパターンを形成した後、ウエハ全面にスパッタリング法や蒸着法などによりＡｇなどの前記した反射性の良好な金属膜を成膜する。そして、レジストパターンを除去することにより、金属膜がパターニングされ、開口を有した導電部材１４が形成される。
次に、カバー部材形成工程において、図１２に示すように、導電部材１４の上面および側面を被覆するように、カバー部材１５を形成する。カバー部材１５は、例えば、スパッタリング法や蒸着法などによりウエハ全面にＳｉＮ膜を成膜した後、フォトリソグラフィ法により、カバー部材１５を配置する領域以外に開口を有するレジストパターンを形成する。そして、当該レジストパターンをマスクとしてエッチングすることによりＳｉＮ膜がパターニングされ、その後にレジストパターンを除去することで開口１５ａを有したカバー部材１５が形成される。
次に、ｎ側半導体層露出工程において、図１３に示すように、半導体積層体１２の一部の領域について、ｐ側半導体層１２ｐ、活性層１２ａおよびｎ側半導体層１２ｎの一部をドライエッチングにより除去して、ｎ側半導体層１２ｎが露出する穴部１２ｂおよび外周部１２ｃを形成する。
なお、ドライエッチングの際のエッチングマスクは、フォトリソグラフィ法により、カバー部材１５を被覆するように形成される。このため、カバー部材１５の側面に設けられたエッチングマスクの厚さ分だけ、ｐ側半導体層１２ｐは、カバー部材１５の配置領域よりも広い範囲まで残される。言い換えると、穴部１２ｂに対応したｐ側半導体層１２ｐの開口（穴部１２ｂとｐ側半導体層１２ｐとの境界線）は、カバー部材１５の開口１５ａ（図１２参照）よりもエッチングマスクの厚さ分だけ小さくなる。なお、図面では、ｐ側半導体層１２ｐの開口を省略している。
次に、絶縁膜形成工程において、図１４に示すように、所定の絶縁材料を用いて、所定領域に開口を有する絶縁膜１６を形成する。この絶縁膜１６は、穴部１２ｂに第１のｎ側開口２１を有すると共に、上面視において外周部１２ｃの少なくとも４隅に第２のｎ側開口２２を有する。また、絶縁膜１６は、カバー部材１５の上面の一部にｐ側開口２０を有する。このとき、ｐ側開口２０が形成される領域下に配置されたカバー部材１５に開口１５ｂを形成する。したがって、ｐ側開口２０と、カバー部材１５の開口１５ｂとは略同じ大きさになる。なお、この絶縁膜１６は、スパッタリング法などによりウエハ全面に絶縁膜を形成した後に、前記した所定領域に開口を有するレジストパターンを形成し、絶縁膜をエッチングすることによってパターニングすることができる。
次に、パッド電極形成工程において、図２に示すように、例えば、スパッタリング法などによって、絶縁膜１６上に、ｎ電極１３およびｐパッド電極１７を形成する。ｎ電極１３およびｐパッド電極１７は、例えば、リフトオフ法によってパターニングすることができる。このとき、ｐパッド電極１７は、絶縁膜１６のｐ側開口２０およびカバー部材１５の開口１５ｂを通じて導電部材１４と接続される。つまり、ｐパッド電極１７は、導電部材１４を介してｐ側半導体層１２ｐと電気的に接続される。また、このとき、ｎ電極１３の第１のｎコンタクト部３１は、絶縁膜１６の第１のｎ側開口２１を通じてｎ側半導体層１２ｎと接続される。さらに、ｎ電極１３の第２のｎコンタクト部３２は、半導体積層体１２の外周部１２ｃにおいて絶縁膜１６の第２のｎ側開口２２を通じてｎ側半導体層１２ｎと接続される。なお、ウエハ上では、発光素子間の境界線となる外周部１２ｃの上の個片化工程で切り代となる領域にはｎ電極１３が形成されないようにパターニングされる。このため、ウエハ上において、ｎ電極１３は、半導体発光素子１００ごとに分離される。
次に、個片化工程において、ダイシング法やスクライビング法によって、境界線に沿ってウエハを切断することにより、半導体発光素子１００を個片化する。個片化によって形成された半導体積層体１２の外縁となる側面は、図２に示すように、絶縁膜１６、ｎ電極１３およびｐパッド電極１７のいずれによっても被覆されず、露出している。以上の工程により、図１に示す半導体発光素子１００を得ることができる。
（第２実施形態）
図１５に示すように、第２実施形態に係る半導体発光素子１００Ｂでは、半導体積層体１２の形状が第１実施形態に係る半導体発光素子１００と相違している。以下では、図１に示す半導体発光素子１００と同じ構成には同じ符号を付して説明を省略する。
半導体発光素子１００Ｂは、上面視において、ｎ側半導体層１２ｎの外周部１２ｃが、内側領域１２ｇに向かって延出した延出領域９０を有し、絶縁膜１６が、延出領域９０内に形成された第２のｎ側開口２２を有し、ｎ電極１３が、延出領域９０に設けられた第２のｎ側開口２２を覆って形成されている点が図１に示した半導体発光素子１００と相違している。
本実施形態では、ｎ側半導体層１２ｎの内側領域１２ｇの形状は、略矩形状であって各辺上に複数の延出領域９０を備えている。また、第２のｎ側開口２２は、外周部１２ｃの４隅と併せて、４隅の間となる外周部１２ｃに複数点在して形成されている。ここで、外周部１２ｃの４隅に設けられた第２のｎ側開口２２は、例えば、短冊形状や円形状を半導体積層体１２の略矩形の隅部に沿って変形させたような形状に形成されている。また、４隅の間となる外周部１２ｃに点在した第２のｎ側開口２２は、延出領域９０内に形成されている。
延出領域９０が形成された箇所では、ｎ側半導体層１２ｎの外周部１２ｃが、内側領域１２ｇに向かって延出している。そのため、延出領域９０の個数、つまり、４隅の間となる外周部１２ｃに点在した第２のｎ側開口２２の個数が多い場合は、順方向電圧Ｖｆの上昇を抑制することができ、また、外周部１２ｃに点在した第２のｎ側開口２２の個数が少ない場合は、活性層１２ａの面積を維持することができる。４隅の間となる外周部１２ｃには、上辺４１および底辺４２に、３個の第２のｎ側開口２２が形成されており、左辺４３および右辺４４に、２個の第２のｎ側開口２２が形成されている。４隅の間となる外周部１２ｃに設けられた第２のｎ側開口２２は、延出領域９０の形状に対応するような凸形状、例えば略三角形状に形成されている。延出領域９０は、内側領域１２ｇの面積を維持でき、外周部１２ｃに点在した第２のｎ側開口２２において第２のｎコンタクト部３２が形成できる程度の大きさとすることができる。
本実施形態では、図１６および図１７に示すように、ｎ電極１３が、延出領域９０に設けられた第２のｎ側開口２２を覆って形成されており、ｎ電極１３の第２のｎコンタクト部３２は、絶縁膜１６の第２のｎ側開口２２を通じてそれぞれｎ側半導体層１２ｎと導通している。このようにすることで、外周部１２ｃにおいて延出領域９０よりも各辺４１〜４４に近い位置に第２のｎ側開口２２を設ける場合と比較して、第２のｎ側開口２２においてｎ側半導体層１２ｎをｎ電極１３から露出させにくくすることができる。これにより、第２のｎ側開口２２を覆うように形成されたｎ電極１３によって、水分などの外的要因を防いでｎ側半導体層１２ｎを保護することができる。
また、図１５に示す例では、ｎ電極１３は、外周部１２ｃの４隅に設けられた第２のｎ側開口２２も覆って形成されている。これにより、絶縁膜１６に形成されたすべての第２のｎ側開口２２において、第２のｎコンタクト部３２と外周部１２ｃ（ｎ側半導体層１２ｎ）とが接触していない非接触領域をなくすことができる。したがって、本実施形態では、すべての第２のｎ側開口２２において、このような非接触領域が存在しないので、水分などの混入を防止し、信頼性を高めることができる。なお、半導体発光素子１００Ｂの製造方法は、前記した方法と同様なので説明を省略する。
以上、本発明に係る半導体発光素子について、発明を実施するための形態によって具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
１００，１００Ｂ 発光素子
１１ 基板
１２ 半導体積層体
１２ｎ ｎ側半導体層
１２ａ 活性層
１２ｐ ｐ側半導体層
１２ｂ 穴部
１２ｃ 外周部
１２ｅ 第１領域
１２ｆ 第２領域
１２ｇ 内側領域
１３ ｎ電極
１４ 導電部材
１５ カバー部材
１５ａ，１５ｂ 開口
１６ 絶縁膜
１７ ｐパッド電極
２０ ｐ側開口
２１ 第１のｎ側開口
２２ 第２のｎ側開口
３１ 第１のｎコンタクト部
３２ 第２のｎコンタクト部
４１ 半導体積層体１２の上辺
５１ 第１区画
５２ 第２区画
６１ 第１区分
６２ 第３区分
６３ 第２区分
７１〜７４ 点
８１〜８６ 線
９０ 延出領域

Claims (7)

  1. ｎ側半導体層と、前記ｎ側半導体層上であって当該ｎ側半導体層における外周部を除いた内側領域に設けられたｐ側半導体層と、を有する上面視で略矩形状の半導体積層体と、
    前記半導体積層体上で、前記ｐ側半導体層上に設けられたｐ側開口と、前記内側領域における前記ｎ側半導体層上に設けられた複数の第１のｎ側開口と、前記ｎ側半導体層の前記外周部上に設けられた複数の第２のｎ側開口と、を有する絶縁膜と、
    前記絶縁膜上および前記ｎ側半導体層の前記外周部に延在して設けられ、前記第１のｎ側開口を通じて前記ｎ側半導体層と導通した第１のｎコンタクト部と、前記ｎ側半導体層の前記外周部の少なくとも４隅それぞれにおいて前記第２のｎ側開口を通じて前記ｎ側半導体層と導通する第２のｎコンタクト部と、を有するｎ電極と、
    前記ｐ側開口を通じて前記ｐ側半導体層と導通し、上面視において、前記半導体積層体の中央部を含む領域に配置され、前記半導体積層体の一辺と平行な方向に両端が前記ｎ側半導体層の前記外周部に近接するように延伸し、前記半導体積層体を第１領域と第２領域とに分けるように設けられたｐパッド電極と、を備え、
    前記第１領域および前記第２領域のそれぞれは、前記半導体積層体の一辺と直交する方向において前記ｐパッド電極と前記半導体積層体の外周部との間で２等分された、前記ｐパッド電極の側に位置する第１区画と、前記半導体積層体の外周部の側に位置する第２区画と、を有し、
    前記第１領域および第２領域の前記第２区画のそれぞれは、前記半導体積層体の一辺に平行な方向において３等分された、第１区分と、第３区分と、前記第１区分と前記第３区分との間に位置する第２区分と、を有し、
    前記第１領域および前記第２領域の前記第１区画における前記第１のｎコンタクト部の面積は、前記第１領域および前記第２領域の前記第２区画における前記第１のｎコンタクト部の面積よりも大きく、
    前記第１領域および前記第２領域の前記第２区分における前記第１のｎコンタクト部の面積は、前記第１領域および前記第２領域の前記第１区分および第３区分における前記第１のｎコンタクト部の面積よりも大きい半導体発光素子。
  2. 前記第２のｎコンタクト部は、前記４隅と併せて、前記４隅の間となる前記ｎ側半導体層の前記外周部に複数点在して配置される請求項１に記載の半導体発光素子。
  3. 前記第２のｎコンタクト部は、前記４隅と併せて、前記４隅の間となる前記ｎ側半導体層の前記外周部に等間隔に複数点在して形成される請求項１に記載の半導体発光素子。
  4. 上面視において、複数の前記第２のｎコンタクト部の面積の合計値は、複数の前記第１のｎコンタクト部の面積の合計値よりも大きい請求項１から請求項３のいずれか一項に記載の半導体発光素子。
  5. 上面視において、複数の前記第１のｎコンタクト部の形状および大きさはそれぞれ同一であり、
    前記第１領域および前記第２領域において、複数の前記第１のｎコンタクト部の個数は、前記ｐパッド電極から離れるにしたがって減少している請求項１から請求項４のいずれか一項に記載の半導体発光素子。
  6. 上面視において、複数の前記第１のｎコンタクト部は、前記半導体積層体の一辺と平行である複数の線上に配置され、
    前記複数の線のうち、少なくとも１つの線上に配置される複数の前記第１のｎコンタクト部は、等間隔に配置される請求項１からの請求項５いずれか一項に記載の半導体発光素子。
  7. 上面視において、前記ｎ側半導体層の前記外周部は、前記内側領域に向かって延出した延出領域を有し、
    前記絶縁膜は、前記延出領域内に形成された前記第２のｎ側開口を有し、
    前記ｎ電極は、前記延出領域に設けられた前記第２のｎ側開口を覆って形成されている請求項１から請求項６のいずれか一項に記載の半導体発光素子。
JP2018143113A 2018-07-31 2018-07-31 半導体発光素子 Active JP6912731B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018143113A JP6912731B2 (ja) 2018-07-31 2018-07-31 半導体発光素子
CN201910682834.8A CN110783435A (zh) 2018-07-31 2019-07-26 半导体发光元件
DE102019120361.9A DE102019120361A1 (de) 2018-07-31 2019-07-29 Lichtemittierendes halbleiterelement
US16/526,895 US10903407B2 (en) 2018-07-31 2019-07-30 Semiconductor light emitting element
US17/115,082 US11271146B2 (en) 2018-07-31 2020-12-08 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018143113A JP6912731B2 (ja) 2018-07-31 2018-07-31 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2020021785A JP2020021785A (ja) 2020-02-06
JP6912731B2 true JP6912731B2 (ja) 2021-08-04

Family

ID=69168367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018143113A Active JP6912731B2 (ja) 2018-07-31 2018-07-31 半導体発光素子

Country Status (4)

Country Link
US (2) US10903407B2 (ja)
JP (1) JP6912731B2 (ja)
CN (1) CN110783435A (ja)
DE (1) DE102019120361A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
US20240072099A1 (en) * 2022-08-25 2024-02-29 Creeled, Inc. Light-emitting diode chip structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858873B2 (en) * 2002-01-23 2005-02-22 Chia Ta World Co Ltd Semiconductor diode having a semiconductor die with a substrate and multiple films applied thereover
JP3956918B2 (ja) * 2002-10-03 2007-08-08 日亜化学工業株式会社 発光ダイオード
US8134172B2 (en) * 2003-09-01 2012-03-13 Lg Innotek Co., Ltd. LED and fabrication method thereof
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
US7842963B2 (en) 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
KR101601621B1 (ko) * 2008-11-14 2016-03-17 삼성전자주식회사 반도체 발광소자
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
WO2012026695A2 (en) * 2010-08-27 2012-03-01 Seoul Opto Device Co., Ltd. Light emitting diode with improved luminous efficiency
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US9136432B2 (en) * 2010-12-28 2015-09-15 Seoul Viosys Co., Ltd. High efficiency light emitting diode
KR101493321B1 (ko) 2012-11-23 2015-02-13 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
CN203288654U (zh) * 2013-04-26 2013-11-13 东莞市福地电子材料有限公司 Led倒装芯片
CN108389946B (zh) * 2013-10-11 2022-04-08 世迈克琉明有限公司 半导体发光元件
CN203746848U (zh) * 2014-01-22 2014-07-30 南通同方半导体有限公司 一种n电极延伸线点状分布的正装led芯片
JP6636237B2 (ja) 2014-07-29 2020-01-29 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
JP2016143682A (ja) 2015-01-29 2016-08-08 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5985782B1 (ja) * 2015-04-03 2016-09-06 創光科学株式会社 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光装置
JP6260640B2 (ja) * 2015-05-22 2018-01-17 日亜化学工業株式会社 発光素子
US9876144B2 (en) 2015-05-22 2018-01-23 Nichia Corporation Light-emitting element
US9786812B2 (en) * 2015-07-30 2017-10-10 Nichia Corporation Light emitting element and light emitting device
US10854785B2 (en) * 2015-10-01 2020-12-01 Sensor Electronic Technology, Inc. Contact configuration for optoelectronic device
JP6601243B2 (ja) * 2016-01-29 2019-11-06 日亜化学工業株式会社 発光素子及びその製造方法
CN105789397A (zh) * 2016-04-07 2016-07-20 厦门乾照光电股份有限公司 一种正装GaN LED芯片及其制作方法
KR101845611B1 (ko) * 2016-07-13 2018-04-04 고려대학교 산학협력단 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
KR102476139B1 (ko) 2016-08-03 2022-12-09 삼성전자주식회사 반도체 발광소자
JP6555247B2 (ja) 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
CN207199659U (zh) * 2017-10-12 2018-04-06 晶宇光电（厦门）有限公司 一种倒装led芯片
US11456399B2 (en) * 2018-05-18 2022-09-27 Xiamen Changelight Co., Ltd. Light emitting diode (LED) chip and manufacturing method and light emitting method thereof

Also Published As

Publication number Publication date
JP2020021785A (ja) 2020-02-06
US20200044128A1 (en) 2020-02-06
US10903407B2 (en) 2021-01-26
US11271146B2 (en) 2022-03-08
US20210119094A1 (en) 2021-04-22
DE102019120361A1 (de) 2020-02-06
CN110783435A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
US9859466B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US9318530B2 (en) Wafer level light-emitting diode array and method for manufacturing same
KR101091403B1 (ko) 발광 소자
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
US11929451B2 (en) Semiconductor light emitting device
US20120049236A1 (en) Light-emitting element
US9614126B2 (en) Light emitting device
JP6308025B2 (ja) 発光装置及び発光装置の製造方法
JP6260640B2 (ja) 発光素子
JP5948915B2 (ja) 半導体発光素子
KR20150014353A (ko) 발광 다이오드
US11271146B2 (en) Semiconductor light emitting element
JP6009041B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20150014136A (ko) 발광 다이오드 및 그것을 제조하는 방법
JP6976039B2 (ja) 半導体発光素子
JP6318991B2 (ja) 発光装置の製造方法
KR102424325B1 (ko) 발광 다이오드
JP2005086137A (ja) ＧａＮ系発光ダイオード
US9876144B2 (en) Light-emitting element
KR102002618B1 (ko) 발광 다이오드
JP2004363572A (ja) 半導体発光素子および発光ダイオード
TW202013766A (zh) 半導體元件以及其相關之製造方法
US20190334062A1 (en) Light-emitting device
KR20230153278A (ko) 반도체 발광 소자
JP2007266338A (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R150 Certificate of patent or registration of utility model

Ref document number: 6912731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150