JP2007266338A - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP2007266338A
JP2007266338A JP2006089891A JP2006089891A JP2007266338A JP 2007266338 A JP2007266338 A JP 2007266338A JP 2006089891 A JP2006089891 A JP 2006089891A JP 2006089891 A JP2006089891 A JP 2006089891A JP 2007266338 A JP2007266338 A JP 2007266338A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
layer
light
reflective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006089891A
Other languages
English (en)
Other versions
JP5286641B2 (ja
Inventor
Yoshiyuki Aihara
善之 粟飯原
Takeshi Kususe
健 楠瀬
Takakatsu Wakagi
貴功 若木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2006089891A priority Critical patent/JP5286641B2/ja
Publication of JP2007266338A publication Critical patent/JP2007266338A/ja
Application granted granted Critical
Publication of JP5286641B2 publication Critical patent/JP5286641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】発光層で発光した光を効率良く素子外に取り出すことができる半導体発光素子及び半導体発光装置を提供することを目的とする。
【解決手段】 第1の主面と第2の主面とを有する透光性基板の第2の主面上に、少なくとも発光層を有する半導体発光素子構造を有する半導体発光素子において、前記第2の主面上に前記発光素子の光を反射する反射層を有し、前記基板断面において、前記発光層と前記反射層とが基板を挟んで対向して配置され、反射層の幅は発光層の幅よりも狭い半導体発光素子。
【選択図】 図1A

Description

本発明は、半導体発光素子及び半導体発光装置に関し、特に窒化ガリウム系化合物半導体発光素子と発光装置に関する。
従来から、一般に、基板上に半導体発光素子構造及び電極を形成し、得られた発光素子を、共晶半田などを介して、実装基板に実装することによって、半導体装置が製造されている。このような半導体発光素子において、光の出力を増大させるために、例えば発光素子の基板側を実装基板に固定する場合、基板裏面に反射層を設け、素子構造側への光の反射率を向上させて、光の取り出し効率を上げるという方法がある。
また反射層の形成に関して、特許文献2にはサファイア基板に反射層を設けることが、特許文献1には、反射層を基板の裏面に部分的に設けることによって、基板表面側に積層された半導体層のチップのパターンを基板の裏面側から認識することができ、容易にチップに分割できる半導体発光素子について開示されている。また特許文献3には、ウエハー基板の他方の面に形成された反射膜をドライエッチングのマスクとして用いる窒化物系半導体素子の製造方法について開示されている。
特開平10−190054号公報 特開平8−032116号公報 特開2005−64426号公報
発光素子構造の光を取り出す場合、光はあらゆる方向に進むため、例えば、発光層から直接素子構造の外へ取り出される光、半導体層表面側から取り出される光、基板に入る光、半導体層表面や側面、基板面で反射する光などがあり、それらの光をできるだけ効率良く取り出すことが、発光素子、引いてはそれを備えた発光装置の出力向上には不可欠である。
しかし、基板の裏面に反射膜を設けると、その反射膜によって反射された光が再び基板若しくは半導体層内を進むことになる。また、半導体層側に進む光においても、全ての光が素子の外に取り出されるわけではなく、半導体層表面で反射し、再び半導体層内を進む光もある。半導体層側面や基板面で反射する光もまた同様である。このように取り出されない光が素子内に残り、光の取り出し効率を上げる妨げとなり、発光装置の出力を上げるにあたり問題となる。このように、反射膜を有する場合には、無い場合に比べて、光を効率的に素子内部に反射できる一方で、反射膜を設けた基板領域からは光が取り出されないこと、反射光の取り出しを効率的にすること、すなわち発光層からの光と反射膜からの反射光の両方の光の取り出しを効率的にすること、が必要となり、それに適した素子構造が必要となる。
また、窒化物系の半導体発光素子を得る場合、基板にサファイアを用いることが多く、サファイアは絶縁性のため、基板上に発光層を有する半導体層を設け、半導体層を一部除去して同一面上にp電極、n電極を形成する。そのため一方の導電型の半導体層の領域においてはp−n接合が除去されているので、素子の全面において発光させることができない構造となる。また、電極の形状によっては電流を均一に拡散させるのが難しく、電流が流れる領域や電流量に偏りがあり、発光部において発光強度の分布が生じて均一な発光を得ることが難しいのが現状である。そのため、そのような発光強度分布、基板上の一部に設けられた発光構造の光を、効率的に取り出すには、単純に基板裏面に反射膜を設けるだけでは難しい傾向がある。このため、発光層、素子構造の面積が大きなLEDでは、この傾向が顕著となるため、これに適した素子構造、反射膜を有する素子構造とする必要がある。
そこで本発明は、上記課題に鑑み、発光層で発光した光を効率良く素子外に取り出すことができる半導体発光素子及び半導体発光装置を提供することを目的とする。
本発明の第1の態様に係る半導体発光素子によれば、第1の主面と第2の主面とを有する透光性基板の第1の主面上に、少なくとも発光層を有する半導体発光素子構造を有する半導体発光素子において、前記第2の主面上に前記発光素子の光を反射する反射層を有し、前記基板断面において、前記発光層と前記反射層とが基板を挟んで対向して配置され、反射層の幅は発光層の幅よりも狭い半導体発光素子である。この発光素子においては、反射層の幅が発光層の幅よりも狭いことにより、発光層に対向する領域において、反射層によって効果的に光が第1の主面側に反射される領域と、反射層から露出された基板露出部(第2の主面)における基板面からの外部への光の取り出しが可能となる。これにより、基板や半導体層内で存在する光を減らし、従来の半導体素子構造側だけでなく、基板側からも好適に光取り出しがなされ、発光素子の光取り出しを良好にすることができる。
さらに、本発明の第1の態様に係る具体的な半導体発光素子は、(1)第2の主面が前記反射層から露出する露出部を有する、(2)半導体発光素子は、前記基板断面において、前記発光素子構造を有する発光構造部と非発光部とを有し、非発光部と前記露出部とが、前記基板を挟んで対向して配置される、又は(3)前記基板断面において、前記露出部の幅が前記非発光部の幅よりも広いものが好ましい。
本発明の第2の態様に係る半導体発光素子によれば、第1の主面と第2の主面とを有する透光性基板の第1の主面上に少なくとも発光層を有する半導体発光素子構造が設けられ、該発光構造部と非発光部とを有する半導体発光素子において、前記第2の主面上に発光素子の光を反射する反射層と、前記非発光部と対向する領域で基板が露出された露出部と、を有し、前記基板面内において、反射層の面積は、発光構造部の面積よりも小さい半導体発光素子である。この発光素子においては、発光部において発光した光は反射層で反射させて取り出し、非発光部においては、非発光部に進んで来た光を素子内に留まらせることなく半導体層側からも基板側からも取り出すことが可能になり、光取り出し効率を上げることができる。
さらに、本発明の第2の態様に係る具体的な半導体発光素子は、(1)前記第2の主面の露出部の面積が、前記非発光部の面積よりも大きいものが好ましい。
また、本発明の第3の態様に係る半導体発光素子によれば、第1の主面と第2の主面とを有する透光性基板の第1の主面上に少なくとも発光層を備える半導体発光素子構造を有する半導体発光素子において、第2の主面上には該発光素子からの光を反射する反射層を有し、前記発光素子構造は、前記発光層が分離又は離間して設けられた第1、第2の発光部を少なくとも有し、前記基板面内において、前記各発光部の面積に対する該各発光部に対向する領域に設けられた反射層の面積との比、(R,R)=[第1,2の発光部に対向する領域の反射層の面積SR1,SR2]/[第1,2の発光部の面積S,S]は、第1の発光部における面積被覆率Rが第2の発光部における面積被覆率Rよりも大きい、R>R2、の半導体発光素子である。この発光素子においては、発光部を複数に分離させることによって発光領域を分散させ、第1の発光部で発光した光の多くは反射層によって素子の外に取り出し、第2の発光部で発光した光の多くは基板を透過して素子外へと取り出される。このように第1の発光部及び第2の発光部においてそれぞれ適当な方法で光取り出しを行うことができ、光取り出し効率をよくすることができる。
さらに、本発明の第3の態様に係る具体的な半導体発光素子は、(1)前記基板面内において、前記第1の発光部の面積が前記第2の発光部の面積より大きいか、(2)前記基板面内において、前記第1の発光部が第2の発光部より前記第1の主面の中心部側に配置されているか、(3)第1の発光部と対向する領域に設けられた反射層の面積が第2の発光部と対向する領域に設けられた面積よりも大きいか、(4)反射層は第1の発光部のほぼ全面を被覆し、第2の発光部の一部が露出されているか、(5)前記基板面内において、前記第1,2の発光部は長手形状を有して、第1,2の発光部は長手方向の中央部と端部を有し、前記第1の発光部は前記第2の発光部の間に設けられ、前記第1、第2の発光部の少なくとも一方において、該発光物の前記端部の両方と対向する第2の主面の領域に、反射層から露出された露出部が設けられていることが好ましい。
また、本発明の別の態様に係る半導体発光素子によれば、前記半導体発光素子の基板面において、前記発光素子構造は、発光層が分離又は離間し、前記基板面中央部に配置された第1の発光部と、該第1の発光部を挟んで対向して配置された第2の発光部とを有し、前記反射層は、前記第1の発光部及び第2の発光部の中央部に、基板を挟んで対向する第2の主面領域を被覆し、前記第1,2の発光部の少なくとも一方における前記中央部より外側の端部に、基板を挟んで対向する第2の主面領域を露出させる露出部を有する半導体発光素子である。この発光素子においては、反射層による放熱効果を最大限引き出し、素子の隅においては基板を透過させて光を取り出すことができる。
さらに、本発明の別の態様に係る具体的な半導体発光素子は、(1)前記反射層が、前記第1の発光部及び第2の発光部の中央部を挟む両端部に、基板を挟んで対向する第2の主面領域を露出させる露出部を有するか、(2)前記基板面若しくは前記発光素子構造が基板面内で矩形状を有し、前記露出部が、前記矩形状の角部に設けられていることが好ましい。
またそれぞれの態様に係る好ましい形態として、(1)前記半導体発光素子構造は、第1導電型の半導体層、発光層、第2導電型の半導体層がこの順に積層され、前記非発光部は第1導電型の半導体層が露出しているか、(2)基板の屈折率は、半導体層の屈折率よりも小さいか、(3)反射層上に、反射層を被覆する保護層が形成されていることが好ましい。
本発明の一態様に係る半導体発光装置によれば、本発明の半導体発光素子が実装されてなる半導体発光装置であって、前記発光素子の基板において、反射層側が実装され、前記基板の第2の主面における反射層から露出された領域から光が取り出されることを特徴とする。さらに、半導体発光素子が実装される実装面が反射膜を有し、前記反射層と反射被膜が金属材料からなると、発光素子外に取り出された光を反射し、好適に光を取り出せる発光装置とすることができ好ましい。
本発明の半導体発光素子によれば、反射膜を有する発光素子において、基板に入った光の一部を基板面から取り出し、一部を反射膜で素子構造側に反射して、その素子構造側において光取り出しが好適に成されるため、結果的に、素子内の光を、素子全体として効率良く取り出すことができる。
また、本発明の半導体発光装置によれば、基板裏面の反射膜によって、基板から装置内へ効率良く取り出すことが困難な光を素子内へ反射して、その反射光を別の素子部分から効率的に取り出し、半導体発光装置の発光出力を向上させることができる。
本発明の半導体発光素子は、第1の主面と第2の主面とを有する透光性基板の第1の主面上に少なくとも発光層を有する半導体発光素子構造を有し、発光層と対向する第2の主面上には反射層が形成されている。なお、本発明の半導体発光素子は、半導体レーザ、LED等の発光素子について有用であり、特に基板の第1の主面側(素子構造側)から光が取り出される発光素子に有用である。
このような半導体発光素子は、例えば図1Aに示すように、透光性基板10の第1の主面上に発光層21を含む半導体層20が形成され、発光層と対向する基板の第2の主面上に反射層30が形成されている。
本発明の半導体発光素子の各構成について説明する。
[基板]
透光性基板としては、特に限定されるものではなく、例えば、窒化物半導体を成長させる基板として、サファイア(C面、A面、R面)、スピネル(MgAl)、SiC、NGO(NdGaO)基板、LiAlO基板、LiGaO基板、GaN等が挙げられる。基板は、半導体層とは異なる屈折率を有する材料からなることが好ましく、基板と半導体層の界面において光の反射や屈折がおこり、半導体層側に光を集めることができるからである。さらには基板の屈折率は、半導体層の屈折率よりも小さいもの、例えばサファイア基板等、が好ましく、屈折率の小さい半導体層側に光を閉じ込め、第1の主面側に光を取り出すことがより効果的にできるからである。
なお、透光性基板は、その表面(第1の主面)又は裏面(第2の主面)が凹凸形状に加工されて、光取り出し効率を高める構造を有していてもよい。
[半導体層]
透光性基板の第1の主面上に形成される半導体は、少なくとも発光層を有する構造であり、具体的には、n型半導体、p型半導体など、各導電型の半導体層が含まれているものであり、そのp−n接合部に発光層を有するものとなる。さらには、n型半導体とp型半導体の間に発光層、活性層を有する構造にすることもできる。活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。本発明においては、半導体が活性層を有さない構造でもよく、この場合は、n型半導体とp型半導体との界面において、発光し、発光領域となる。好ましくは、第1導電型の半導体層、活性層、第2導電型の半導体層が形成され、第1導電型の半導体層が露出するように半導体層を一部除去して電極が形成されているものである。具体例としては、図1Aに示すように、基板の第1の主面上に、発光素子構造が積層された半導体層を有し、同一面側に各導電型層の電極(n電極、p電極)がそれぞれ設けられた構造とし、第1の主面側を主な光取り出し側とする発光素子構造となる。また、上記一部除去による電極形成においては、残された発光構造部と、電極などが形成される領域の非発光部と、を有した発光素子構造となる。
また、透光性基板の第1の主面上にマスク層、バッファ層、中間層等を介して半導体層が形成されていてもよい。但し、本発明は、これらの構造に限定されるものではない。
半導体層としては、後述に具体例として示す窒化ガリウム系化合物半導体は、一般式InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)のものを用いることができる。また、これに加えて、III族元素としてBが一部に置換されたものを用いてもよいし、V族元素としてNの一部をP、Asで置換されたものを用いてもよい。n型半導体層は、n型不純物として、Si、Ge、Sn、S、O、Ti、Zr、CdなどのIV族元素又はVI族元素等のいずれか1つ以上を含有している。また、p型半導体層は、p型不純物として、Mg、Zn、Be、Mn、Ca、Sr等を含有している。不純物は、例えば、1×1016〜1×1021/cm3程度の濃度範囲で含有されていることが好ましい。また、窒化ガリウム系化合物半導体以外に、GaAs、GaP系化合物半導体、AlGaAs、InAlGaP、などにも適用することができる。
前記半導体層、特に窒化物半導体層の成長方法は、特に限定されないが、例示すればMOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)など、半導体、窒化物半導体の成長方法として知られている方法を用いることができる。特に、MOCVDは結晶性良く成長させることができるので好ましい。
透光性基板の第2の主面上に形成される反射層は、半導体素子によって発光した光を効率的に基板・素子内部に反射させる層であり、それにより別の基板・素子の外部露出端面から光を外部に取り出すものである。反射層は、半導体発光素子の発光波長による変質等のないものにより形成されることが好ましい。具体的には、金属材料及び/又はそれらの合金、金属酸化物、セラミックス、これらの混合物等があげられる。好ましくは、本発明の半導体発光素子の波長において光反射率の高い金属又はこれらの合金を用いるものであり、更には加工等が容易にできる材料、放熱性のよい材料を用いると、所望の形状の反射層形成を容易にでき、発光素子の放熱性向上に寄与できる。例えば半導体層を窒化物で形成した場合、Ag、Al、Rh、Pt,Pd等を用いることが好ましい。銀又は銀合金を用いると、反射率が高く、光取り出しの良好な素子を得ることができる。また、放熱性の良好な半導体装置を得ることができ、大電流を流したときの発熱を緩和し、素子を高出力化することが可能となる。Al又はAlを含む合金を用いると、反射率及び放熱性を満足させると同時に、サファイア基板との密着性が良く、反射層の剥がれによる不良等の起こらない半導体発光素子を得ることができる。Rh又はRh合金を用いると、上記AgとAlの中間的な特性が得られ、比較的安定性に優れた反射層とできる。
ここでは、反射層について単一層として説明しているが、これに限らず、後述のように多層構造の反射層とすることもできる。また、反射層と基板との間に後述の密着層など他の機能を持たせた層を介在させても良いが、この場合基板と反射層との間で光の反射・伝搬を阻害しないような層、例えば透光性の層、を用いることが好ましい。
反射層を形成する位置としては、透光性基板の第2の主面上であればよい。好ましくは、透光性基板に接触して形成されているものである。反射率の高い材料で形成された反射層を透光性基板に接触して形成することで半導体発光素子の光取り出しを良好なものにすることができるからである。また、透光性基板と反射層との間に両者の密着性を良くするための密着層を設けてもよい。
反射層の形成方法としては、当該分野で公知の方法、例えば、蒸着法、スパッタ法、イオンビームアシスト蒸着法、めっき法等によって形成することができる。
反射層の膜厚としては、ここに照射された光を十分に反射させることのできる膜厚であればよく、具体的には、0.05μm〜1μm、好ましくは0.1μm〜0.3μmである。この程度の膜厚であれば、透光性基板との密着性の良い発光素子とすることができ好ましい。また、別の観点では、効率的に反射させること及び透光性基板との間の応力を考慮して、例えば、200Å〜1μm程度が適当である。なかでも、500Å〜3000Å程度が好ましい。反射層は、単一の金属材料からなる単層であってもよいし、合金からなる単層であってもよいし、単一の金属材料又は合金層を含む積層構造、単一の金属材料と合金層とからなる積層構造であってもよい。
また、本発明における反射層の形状や形成する領域の具体例を以下に説明するが、該領域は本発明の効果を奏することできるように形成される。好ましくは、素子の端部においては基板の第2の主面が露出するように形成されると光取り出しが向上する傾向にあり好ましい。また、別の観点から、素子の熱がこもりやすい素子中央部若しくは発光部の中央領域に反射層を設けると光取り出し及び放熱性の点で好ましい。具体的な形状としては、三角形、矩形等の多角形、円形、十字型、格子状、などがあげられる。十字型に設けると後述するように発光層との関係において良好な光取り出しを実現することができ好ましい。
[反射層の形成方法]
このような特定の形状の反射層を有する半導体発光素子の製造方法としては、基板の第1の主面上に半導体層を積層し、基板の第2の主面側を研磨して薄くする。その後、基板の第2の主面にフォトリソグラフィ法を用いてレジストを任意の形状にパターニングし、スパッタ装置等で反射層を成膜した後、素子に分割するという方法がある。この方法で作製すると、素子化する際に、形成した反射層のパターンの間で任意に分割することができ、素子化の位置合わせをする必要がなく、工程が簡略化でき好ましい。また、先に形成した発光素子構造を見て発光素子又は発光部の形状に合わせてレジストをパターニングして反射層を形成することも可能である。この方法を用いると、各素子に合わせたパターンを形成することができ、各発光素子又は発光部の形状に合わせた反射層のパターンにできるので光取り出しをより良好にすることができる。
また、予め作製されたマスクを用いて反射層を特定の形状に形成することも可能である。この場合、ウエハ上にマスクを載せ反射層を成膜し、マスクを除去するだけでよいので、レジストパターンを除去するリフトオフ工程が不要になり、工程を簡略化することができる。また、半導体積層後にスクライバーなどで素子形状を特定しておき、スクライブで形成した溝部分をマスクで被覆し、反射層を成膜することもできるし、反射層形成後にスクライブ等により素子化することも可能である。
次に、発光層又は発光素子構造と反射層の関係について詳述する。
[第1の態様]
本発明の第1の態様では、例えば、図2,5の断面のように基板を挟む対向領域において、反射層40の幅は発光層23の幅よりも狭くなるように形成されている。これによって、図5に示すように、発光層23の光(図中の白抜き矢印)は、それに対向する領域の反射層40によって、基板面の法線方向に低角度の光(図中の下向き矢印)は、効果的に光が反射されて(図中の黒矢印)、第1の主面側、その発光構造部31に取り出され、主に半導体層内を通って、素子外に取り出されることになると考えられる。他方、高角度で入射した光(図中の斜め方向の矢印)は、反射層40から露出した基板表面(第2の主面)、側面などから、効果的に素子外部へ光が取り出される(図中の実線矢印)傾向にあると考えられる。また、素子構造30内の非発光部32、電極形成部21aなどでは、光が直接発生せず、直下に進む光が少なくなるため、上方に反射して半導体層側から取り出す光が少ない。また電極が形成されていれば、透明電極でない場合にそれによる遮光の影響があり、効率的な光取り出しが困難な傾向にある。そのため、このような領域32,31a,31bに反射層を設けても、効率的な半導体層側からの光取り出しへの寄与が、発光構造部31の場合に比して小さくなると考えられる。
このように、反射層40が第2の主面が一部で露出することにより、発光層から発せられた光は、反射層において反射して半導体層側に取り出される光と、透光性基板を透過して素子外の取り出される光とになり、それぞれの半導体領域でより効果的に光取り出しを行うことができる。一部領域で基板の第2の主面が露出していることで、半導体層の表面で反射された光を再び反射層で反射させることなく、基板を透過させて素子の外へ取り出すことができる。半導体層内、基板内、その間での複数回の反射による光取り出しのロスを軽減することができる。
また、半導体発光素子は発光部31と非発光部32,33とからなり、非発光部と露出した第2の主面とは対向するように形成することが好ましい。さらには、第2の主面が露出している領域の幅が前記非発光部の幅よりも広いことが好ましい。このとき、特に素子構造部35の外部に位置する非発光部33にこれを適用することが好ましい。非発光部と露出した第2の主面を対向させることによって、非発光部領域内で端部に到達した光を半導体層側からも基板側からも取り出すことができ、基板や半導体層内に存在する光をより効果的に取り出すことが可能になるからである。
また、基板面内で素子の隅(周縁部)、角の部分では特に光が集まりやすいので、その部分の基板裏面(第2の主面)を露出させて、その露出部から光を取り出すことで、光取り出し効率を上げるために好ましい。尚、図5に示すように、基板裏面から第2の主面方向に発光素子外に取り出された光は、発光装置などの実装面173、その反射膜172において反射され、半導体層側に光が取り出される。すなわち、基板裏面、若しくは基板側面で、反射層・実装面方向に取り出される光は、素子外部の反射器で、反射される構造となる。
図3Bのように、素子内で発光構造部32が1つである場合には、それに対応する発光層、若しくは発光構造部32の幅よりも反射層の幅を狭くすればよい。一方で、図1,2,5のように、複数の発光構造部32を有する場合には、上述のように、全ての非発光部32,33の対向領域を露出させて反射層を設けることもでき、一部の非発光部について、その対向領域を覆う反射層を設けることもできる。例えば、図1Bに観るように、複数の発光構造部31(31a,b)とその間に挟まれた素子構造35内の非発光部32を有する場合には、その非発光部32を跨って複数の発光部31を覆う反射層40を設けることができる。これは、複数の発光部31が一つの発光部を構成するとして、その結合された発光部よりも幅の狭い反射層が設けられた形態となる。
素子構造35内部に位置する電極形成領域21aのような非発光部32は、発光構造部31に隣接して配置されるため、その発光層から基板裏面に到達する光は、非発光部32の領域と交錯し、基板裏面においてその非発光部32には多くの発光部32からの光が集まるため、そこに反射層40を設けることが好ましい。
一方、発光素子の周縁部、素子構造35外部に配置される非発光部33は、素子割断に際して切りシロとなる露出領域21cとして設けられる場合が多く、非電極形成部となり、また、基板面内の素子の端部に、すなわち外部に近い位置に配されるため、上述の通り、その領域を反射層から露出させることが好ましくなる。そのため、素子内部の非発光部32は、基板面内で内側、若しくは中央部に配置され、素子端部から遠方に、すなわち素子外部の非発光部33よりも内側に配置され、るため、基板端部からよりも半導体層側に反射して光を取り出すことが好ましいためである。この点において、発光構造部31の集合・集積、その領域に対し、図2,5の点線40Cの反射層に観るように、基板面内の素子外側領域の発光構造部(31b)、その少なくとも一部が露出するように、反射層32Cが設けられると好ましい。
従って、発光素子内に複数の発光層を有する場合には、後述の第2の態様2のように図2の発光部31a,bに対する反射層(41,42)、図5の発光部31a,bに対する反射層(41,42)のように、各発光構造部に対して、反射層を狭い幅で設けても良く、発光構造部の集合・集積、それらを合わせた領域に対して、反射層を狭い幅で設けても良い。内部の非発光部32の対向領域の基板裏面は、実装基板170との間で囲まれた空洞となっている場合が多いため、その場合は、図1Bの31、図2及び5の点線部40Cのように、発光構造部31間を覆う反射層が好ましい。
[第2の態様]
本発明の第2の態様では、上述したように、図2,5のように反射層40(41,42)は、非発光部32,33と対向する第2の主面が露出するように形成されていることで、発光部においては、発光した光を反射層で取り出し、非発光部においては、非発光部に来た光を素子内に留まらせることなく半導体層側からも基板側からも取り出すことが可能になり、光取り出し効率を上げることができる。そのため、上述したように、基板面内で、素子構造35外側、若しくは発光構造部31よりも外側の非発光部32,33が露出されることが好ましく、更に、図1B,2の21cの対向領域のように、素子周縁部、発光素子の最も外側に配置された非発光部33が露出されることが好ましい。また、図3A,5に観るように、非発光部32が発光構造部31の外側に配置される場合には、上記外縁部の非発光部33(図1B,2)のように、反射層40(41,40C)から少なくとも一部が露出されることが好ましく、電極形成露出部21aでパッド電極部24bの場合(図3A,5)には、該露出部21aに対向する領域が半分以上の幅、面積で露出されること、更に好ましくは、全てが露出されることが、広い幅・面積の非発光部への適合性、反射層を設ける事による電極の反射光の吸収低下に、優れる。
また、素子全体から効率よく光を取り出すためには、反射層の面積は発光層の面積よりも小さいことが好ましく、さらには第2の主面が露出している面積が前記非発光部の面積よりも大きいことが好ましい。具体的には、図4Aの発光領域36若しくはp層(発光層)領域22p、(面積S)に対して、図4B〜Dのそれに対向する領域に設けられた(図中のハッチング領域で示す)反射層領域45(面積S)のそれぞれの面積が、S>Sであり、また、素子若しくは基板面の面積SLEDについても同様に、SLED>Sである。ここで、非発光部面積Sは、S=SLED−Sとなる。また、面積比としては、(S/SLED)=1/5〜4/5であり、好ましくは1/4〜3/4であり、この時S/SLED≧0.5、好ましくはS/SLED≧0.6である。面積比(S/S)としては、0.5〜1、好ましくは0.7〜0.8である。S/SLEDが、1/5以上により露出部からの光が損失が少なく好適に取り出され、また放熱性が得られ、1/4以上、3/4以下で光反射及び半導体層側からと露出部光出射が好適に組み合わせられ、また放熱性に優れ、4/5超であると光反射成分が多くなりそのことによる光損失と露出部の光出射減少とにより、光出力が低下する傾向にあるためである。
また、反射層は、図2(点線42A),3A(40A〜C),図5(41,42)などに示すように、互いに分離した部分的な反射層で構成することができる。これは、反射層による反射は、反射されずに反射層による光吸収などがあるため、反射損失が発生し、それに比して基板露出面における反射と屈折(外部へ光出射)は損失が極めて小さいからである。すなわち、反射層部分を小さく分けることで、反射層面積(総和=ΣS、i=1…n、ここでSは全n個中i番目の部分反射層の面積)よりも大きな反射層形成領域(反射層と反射層間の露出部で構成)となり、露出部における損失が少ない反射及び外部への光取り出しと、反射層における高い反射率による反射と、その形成領域が反射層面積より大きくなるため、好適に組み合わせられる。
ここで、反射層の形状、分布としては図3Bに示すように、円形状、矩形状、多角形状、格子状など様々な形状とでき、また、図3Aにおける各反射層40A〜C,43を、部分的な複数の反射層40A〜C−1,43−1としても良く、1つの反射層40A〜C−2,43−2としても良く、反射層面積とその形成領域とに応じて所望の形状、周期、分布とすることができる。
以上により、反射層による光取り出しと基板の透過による光取り出しとを適宜行い、効果的に光を素子外に取り出すことができ、素子内に残る光を減らし光取り出し効率を良好にすることができる。また、図で観るように、反射層若しくはその形成領域は、素子、基板面の内側、中央部に設け、外側、好ましくは周縁部を露出部とすることが、周縁部における光取り出しが多くなり好ましい。
[第3の態様]
本発明の第3の態様では、図1,2,4,5のように発光部30は複数の発光部で構成され、主に素子内側の第1の発光部31aとそれより外側の第2の発光部31bを有している。第1の発光部31aは素子中央部において発光し、第2の発光部は、第1の発光部とは発光層が少なくとも一部で分離、離間している。
また、図2(31と41〜2)、図4(36と45)、図5(31と41〜2)に示すように、複数の発光構造部が設けられ、それに対向する反射層が設けられる発光素子では、基板面における各発光部面積Sと、それに対向する領域に設けられた反射層の面積SRiとの比R(被覆率)は、R=SRi/Sで、各発光部の被覆率は、1以下で設けられ、好ましくは少なくとも1つの発光部のRが1未満であり、より好ましくは全ての発光部が1未満であり、各発光部に対応して露出部、それにより光取り出しと反射層による反射が実現できる。また、各発光部間において、各被覆率が相違しても、同じでも良く、それらが混在して(3つ以上の発光部)いても良い。
好ましくは、発光部の面積に対する発光部と対向する第2の主面に形成された反射層30の面積被覆率は、第1の発光部における面積被覆率が第2の発光部における面積被覆率よりも大きくなるように形成されている。これによって、第1の発光部と第2の発光部においてそれぞれ適当な方法で光取り出しを行うことができ、光取り出し効率をよくすることができる。具体的には、S(第1の発光部31)>S(第2の発光部32)若しくは第1の発光部が第2の発光部より基板、素子の内側に配置されるとき、好ましくはその両方が満たされるとき、R>Rであることが好ましい。これは後述するように、図1B(31〜2と40)、図2(31〜2と40(C))、図4(36と45)、図5(31〜2と40C,41〜2)のように、外側の発光構造部32で露出部を大きくして光取り出しを優先し、内側の発光構造部31で反射層を大きくして反射光を多くでき、素子全体で好適な光取り出しを実現する。
半導体発光素子では、上述のように素子内を伝搬する光をどのように取り出すかが重要であり、素子の大きさが大きくなった場合は特に顕著である。また、サファイア基板は加工が困難であるため、基板側で光を分離させて取り出すことは難しい。そこで、発光部を複数に分離させることによって発光領域を分散させ、光取り出しを向上させることができる。一例として、図2のように素子中央部の第1の発光部31aとその両側の第2の発光部31bを有する。そして、この場合では反射層40は第1の発光部と対向する基板の第2の主面に設けられ、第2の発光部31bのそれには反射層は設けられず、基板の第2の主面は露出している。これにより、内側の発光部の光は反射層で、外側の発光部で発光した光は基板を透過して素子外へと取り出される。
素子中央部以外、特に素子の隅の方、特に角部においては光が集まりやすい傾向がある。その部分において発光する第2の発光部では、より多くの光が集まると考えられる。そこで、第2の発光部において反射膜を設けず露出部として、基板を透過させて光を取り出す。
また、発光部では、発光及び電流による発熱があり、素子中央部ではこの傾向が顕著である。素子の発熱は、熱による結晶の劣化、素子特性の悪化という問題があり、特に素子中央部の第2の主面に反射膜を設けることで、その反射膜を通して放熱することができる。そのため、放熱性の観点から見ると、各発光部の被覆率Rは、1に近い値であることが好ましい。
上述のように素子中央部に設けられた反射膜で光の反射と素子の放熱という役割も果たしている。一方、外側の発光部において発光した光は基板を透過させて取り出す。
このように、第1,2の発光部の面積被覆率の関係で反射層を形成し、発光部の領域ごとに最適な光取り出し方法を用いることによって発光素子外に効率良く光を取り出すことができる。
[発光素子構造と反射層]
ここで、本発明の各実施形態、各態様における発光素子構造について説明する。また、図1は、後述の実施例の発光素子構造であり、図1Aは半導体層側を上面視した模式的な平面図であり、図1B,Cは、図1AのAA、BB断面を説明する模式断面図である。また、図2は、図1Bにおいて別の実施形態を説明する模式断面図であり、図3は、別の実施形態に係る発光素子の構造及び反射層を説明する模式断面図(図3A)と基板裏面側から上面視した平面図(図3B)である。図4は、図1Aの発光素子構造を基板(第2の主面)側から上面視した平面図を示し、様々な実施形態に係る反射層を説明する平面図であり、図5は一実施形態に係る発光素子及びその反射層、並びに実装基体170を用いて、本発明を説明する模式断面図である。これらの図を用いて、本発明について説明する。
図1〜5のように、発光素子100の基本的な構造は、基板10上に半導体積層構造20(21〜23)を有し、各導電型層21,22にそれぞれ第1,2電極24,25を有する。図のように基板のほぼ全面に積層構造20、素子構造30が設けられる構造でも良く、基板の一部領域にそれらが設けられる構造でも良く、その場合、その形成領域が上記基板面、素子領域等の基準となる。素子構造30内には、図2に観るように外周部の露出部21cのように、素子駆動する能動領域の素子構造部35を外れて設けられる一部積層構造を有する場合がある。
このような素子構造部の外、積層構造から露出する基板領域は、非発光部34,3となり、素子構造部35内部の電極形成用の露出部21aとは区別される。素子、基板の周縁部、最も外側の非発光領域33は、図1〜4のように、第1導電型層21の露出部21cと、図5のように第2導電型層22と、それらを混在させた場合と、いずれの構造でも良い。また、図5の例では、左側の構造部は、発光層を有する非発光部34として設けられており、これら非発光部33,34には、図5中の囲み部に示すように、基板/半導体層界面、半導体積層構造、基板面に、凹凸構造若しくは傾斜面などの反射構造などを設けて、光取り出し構造を高める構造を組み込むこともできる。
また、発光素子構造部35内には、図3のように1つの発光構造部を有する構造、図1,2,4,5のように上述した複数の発光構造部31を有する構造、のいずれも可能であるが、本発明に好適には、複数の発光構造部31を有する発光素子である。図1,2,5に観るように、発光構造部31は断面において、発光層23が分離、離間された構造であるが、他方、図1,4の平面図で観るように、面内発光領域36のように、一部で接続され、電極形成部21bなどの下層21の露出部により一部が分離した構造であっても良く、図示しないが面内で分離された構造であっても良い。また、このような分離部において、図1Bに観るように、発光構造部32が露出され、電極形成部21aに反射層40が設けられる場合があるが、上述の通り、発光構造部31間に跨って設けられるか、発光構造部幅・面積に比して分離部が小さい場合には、上述したように反射光が光取り出しに好適に機能する。またこの場合、発光構造部31の集合、集積を1つの発光部として考えることができる。
後述の実施例で用いる図1の発光素子は、図1A、図4Aに示すように、第1導電型層の電極形成露出部21aにより、発光部36a,b若しくは36A,Bの3つの領域に分離され、若しくはその発光部36a,bと、それら発光部を接続し、隣接若しくは挟む発光部36cとの5つの領域、いずれの領域とすることもできる。これら発光領域36は、後述の第4の態様と関係する。
具体的には、素子中央部に発光領域36aがあり、その両側に発光部領域36bを有し、それぞれ図1B,2の第1,2発光部31a,bとなり、各発光部・領域に反射層・露出部を適当に選択・配置することで、取り出し効率を良くし、発光素子の出力を上げることができる。
[第4の態様]
本発明の第4の態様としては、図4B〜Dに示すように、基板面内で発光構造部36内で、素子・発光構造の隅部、外周縁部、好ましくは多角形状の角部、更に好ましくは矩形状の角部を反射層領域45(a,c,e)から露出した露出領域とするものである。または、図1Aに示すような複数の発光領域36を有する場合に、基板面内で素子、発光構造の外側に配された発光領域36a,A,cの端部、特に長手方向の両端部を露出領域とすることである。これにより、基板面内で光が集まり易く、基板裏面から取り出し易い領域で露出部が設けられる。
具体的には、図1A,4のように、第2の発光部は第1の発光部(主発光部)の両側にあり、第2の発光部(副発光部)と対向する第2の主面は、長手方向の両端において第2の主面が露出していることが好ましい。副発光部内において、副発光部の一部が反射層で被覆され、他の領域では基板が露出していることによって、副発光部内での光取り出し及び放熱を効果的に行うことができる。
また、副発光部は主発光部の両側にあり、副発光部と対向する第2の主面は、長手方向の両端において反射層が被覆していることが好ましい。副発光部の長手方向両端を反射層で被覆することによって、素子中央部の主発光部から離れて反射層を形成することになり、素子全体の放熱をよくする効果がある。
また、本発明の一形態として、図4Dのように主発光部36aは素子中央部を被覆する長方形に、副発光部36bは主発光部の両側に有し、反射層45を主発光部と副発光部の長手方向の中央部を被覆するように十字型に形成する場合について説明し、上記(図4B,Cに示す)各発光領域45a,cが45b,dに比して効果的である点を説明する。十字型に反射層を形成することによって、主発光部では中央部で、副発光部では長手方向の中央部で、反射層により光が反射される。また、副発光部の長手方向の両端においては、反射層45eから基板の第2の主面が露出され、基板を透過して光が取り出される。また、主・副発光部の中央部、言い換えれば各発光部の中央部で、光・熱が集まり易い領域に反射層により、光を取り出し、反射層を通しての放熱を可能としている。このように、副発光部内でも領域に応じて反射層での光取り出し、基板を透過させての光取り出しを選択することで最適な光取り出しを行い、光取り出し効率を良好にすることができ、さらには素子の放熱性について満足させることができる。なお、反射領域45fのように素子の中央部と四隅を被覆するように反射層を形成してもよく、この場合、副発光領域36b,B,cの端部を反射領域45fとすることもできる。反射領域45e,fを比較すると、副発光領域36b,B,cの端部を被覆する点で、光・熱特性で不利となるが、他方、辺中央部及び角部において露出されるため、辺上の中央部若しくは対辺間に跨る中央部の両端と、素子の角部にも光が集中するが、そこが露出しているため好ましい。一例として反射層を十字型に設ける場合について説明したが、本発明では反射層の形状には限定されず、発光部の形状によって適宜反射層を設け、光取り出し効率及び素子の放熱性を向上させることが可能である。後述の実施例では、反射領域45b,dに比して、45a,c,eは発光出力が高い。
本発明の第4の態様として、発光層は素子中央部の主発光部と主発光部と発光層が分離した副発光部からなり、反射層は第2の主面の中央部及び素子構成辺の中央部領域を被覆している。これによって、反射層による放熱効果を最大限引き出し、素子の隅においては基板を透過させて光を取り出すことができる。
以上説明した各態様は組み合わせて用いても良い。以下にその他の構成について説明する。
[保護層他]
また、半導体発光素子及び半導体発光装置の機能や特性を向上させるものとして、反射層の上に保護層や接着層を設けることも可能である。
反射層の上に保護層を設けることによって反射膜の膜質を補い、基板上に好適に形成させ、さらに保護層上の接着層形成、また素子の接着を好適なものとする。保護層は、化学的・熱的に比較的安定な金属元素を用いることによって反射膜を保護し、その層の機能を好適に引き出すことができる。例えばAl,Al合金、AgやAg合金を保護する場合には、白金族元素(Ru,Rh,Pd,Os,Ir,Pt)や高融点金属のW,Mo,Ta、Niを用いることで、反射層を保護することができる。また、保護層を2層以上の構造とし、異なる金属材料とすることで、上記各元素間で互いに異なる性質を上記保護作用に好適に利用でき、他方2層以上の構造とすることで、より強固な保護作用を得られる傾向にある。
また、後述するダイボンディング層を形成するために用いられる成分の拡散を防止することができるバリア層を有していてもよい。具体的な材料としては、W,Moなどの高融点材料や、Pt、Ni,Rh、Au等が好ましい。
また、反射層、保護層、バリア層、接着層の密着を良好にするための密着層を設けてもよい。その一例として、反射層とバリア層との間の密着を良好にするために両者の間に反射層及びバリア層を形成する金属材料からなる遷移層を形成してもよい。具体的には、Alからなる反射層とWからなるバリア層とを形成する場合、両者の間にAlとWとを交互に積層することで両者の密着性を良好にすることができる。このように保護層、バリア層、密着層は、本発明の効果を奏することができる範囲で任意に形成することが可能である。各層は反射層を被覆するように形成されていても反射層の一部を被覆するように形成されていても良い。また各層(反射層、保護層、接着層)については、互いに同一幅でも異なる幅で形成されても良く、異なる幅の場合には、積層構造中の少なくとも反射層が、好ましくは積層構造が、本発明における反射層となる。反射層及び各層は、当該分野で公知の方法、例えば、蒸着法、スパッタ法、イオンビームアシスト蒸着法、めっき法等によって形成することができる。
更に、保護層上に、共晶合金などの接着層を有しても良く、接着層で発光装置、実装面173に実装させる形態とできる。接着層は、特に限定されないが、実装用基板と半導体素子との間に介在してダイボンド材料として機能し得る材料であればよい。このような材料としては、In、Pb−Pd系、Au−Ga系、AuとGe,Si,In,Zn,Snとの系、AlとZn,Ge,Mg,Si,Inとの系、CuとGe,Inとの系、Ag−Ge系、Cu−In系の合金、ダイボンドに耐えられる、つまり、機械的強度、応力性、耐熱性、耐湿性、熱伝導性等の性質を有する樹脂(例えばシリコーン樹脂、エポキシ樹脂等)、銀等からなるペースト等であってもよい。なかでも、融点500℃以下の金属材料、特に融点400℃以下で、このような金属としては、共晶合金膜が挙げられ、好ましくは、AuとSnと、AuとSiと、AuとGeと、を主成分とする合金などが挙げられ、更に好ましくはAu−Snで、熱圧着による反射層の劣化、実装時の失敗が少なく、強度も強いという利点がある。
なお、本発明においては、接着層にAuを含む共晶合金膜を用いる場合には、反射層又は保護層と接着層との間の密着性を向上させるために、あるいは、ダイボンディング材料成分(例えば、Sn)の拡散を防止するために、これらの間にAu、Pt層を形成してもよい。
[発光装置]
実装用基板としては、図6A,Bに示すように、実装用の基体・領域201の発光素子実装部となるもので、素子をダイボンディングするためのものであればよく、例えば、発光素子用、受光素子用のステム、平面実装用セラミック基板、プラスチック基板等が挙げられる。具体的にはAlNからなる実装部を用いると放熱性の高い発光装置を得ることができ好ましい。半導体発光素子が実装される実装面は金属材料からなることが好ましい。これによって、発光素子外に取り出された光を反射し、好適に光を取り出せる発光装置とすることができる。金属材料は本発光装置の発光波長の光を高反射率で反射することのできる金属材料が好ましく、具体的には、Ag、Al、Rh等が挙げられる。発光装置の例は、図4に示すように、装置の基体・筐体220に設けられた素子実装部216に接着層160を介して、第2の主面に反射層140、バリア層150を設けた半導体発光素子100を熱圧着などで実装して、各電極にワイヤ250などで、発光装置200のリード電極210(a,b)とそれぞれ接続して、発光素子を封止部材230で封止するなどしたものとなる。
以下に、本発明の一実施形態に係る半導体発光素子の具体例を説明する。
(実施例1)
この実施例の半導体発光素子100は、図1に示すような□1mmの正方形状のチップを用いる。図1Bの断面に示すように、C面サファイア基板10の表面上に、n型窒化物半導体層21、発光層23(InGaN井戸層の多重量子井戸構造)及びp型窒化物半導体層22を順に積層して積層構造を形成する。続いてn型半導体層が露出するように半導体層を一部除去し、n層表面21a及びp層22表面上に電極24,25を形成してなる半導体発光素子100を用いる。
この発光素子に反射層を形成する。基板を研磨して薄くし、発光部31と対向する第2の主面上に、フォトリソグラフィ法を用いてパターニングし、部分的に反射層40をAl(100nm)40をスパッタ法により形成する。
これを、図5に示すように、反射層40の上にAu−Snからなる共晶合金膜を接着層160に用いて、320℃にて、Agメッキ皮膜の反射膜171を施したAlN基材172からなる実装用基体170の実装部173上に実装する。以上のようにして得られる発光素子について、各実施例における種々の形状45の反射層を形成して、その光出力を測定する。
実施例1として、図4Bに示すように、1辺約1000μmの略正方形のチップに対してその中央部に反射層形成領域45aとして、1辺約577μmの略正方形で、面積比(反射層面積/基板面積)約1/3とする。これにより、発光素子の周囲が幅約211μmで反射層から露出される。
なお、基板の第2の主面全面に反射層を形成したものを比較例とし、それとの発光出力比[%](実施例/比較例)は、発光波長455nmの場合で122%、発光波長452nmの場合で118%、発光波長456nmの場合で121%の発光素子が得られる。このように、全面に反射層を形成した比較例と比較して、約20%光出力が向上し、再現性もよく光出力のよい発光素子が得られる。
また、同様に面積比1/3となるように、図4Cに示すようにチップの重心に中心を合わせた直径約651μmの円の反射層45cを形成すると、その発光出力比が約117〜120%(発光波長約455nm)の発光素子が得られる。
(実施例2)
本実施例では、反射層45bとして、実施例1と同様に、図4Bに示すように発光素子100の重心がほぼ一致する1辺約817μmの略正方形で形成する。このとき、発光素子構造部を囲んで外部に露出される幅約50μmのn型窒化物半導体層21cの対向する第2の主面を露出させる反射層45bを設ける。これにより素子の構成辺では全周にわたって幅が約106μmの非発光部が設けられ、面積比約2/3となる。これにより得られる発光素子の出力比は、118%(発光波長455nm)となる。
また、同様に面積比約2/3となるように、図4Cに示すように重心をほぼ一致させ、直径約921μmの円で反射層45dを形成する。それ以外は実施例1と同様にして形成する。得られる半導体発光素子の光出力比は、全面に反射層を形成した比較例と比較して、正方形の場合では118%、円の場合では114%の出力(発光出力455nm)がそれぞれ得られる。
(実施例3)
実施例3として、図4Dに示すように幅245μmで十字形状(1辺245μmの略正方形5つを中心部[重心一致]とその上下左右に並べた形状)の反射層45eを形成する発光素子では、発光出力比、約125%のものが得られる。
本発明の半導体発光素子、及びそれを用いた発光装置は、各種照明器具、車両搭載用照明、ディスプレイ、インジケータ等の発光素子を用いる全てに利用することができる。また、受光装置などの光素子にも応用することができる。
本発明の一実施形態に係る半導体発光素子の構造を説明する模式平面図である。 図1AのAA切断面における模式断面図である。 図1AのBB切断面における模式断面図である。 本発明の一実施形態に係る半導体発光素子の構造を説明する模式断面図である。 本発明の一実施形態における半導体発光素子の構造を説明する模式断面図である。 図3Aに係る一実施形態の半導体発光素子及びその反射層の構造を説明する模式平面図。 図1における半導体発光素子の構造を説明する模式平面図である。 本発明の一実施形態に係る図4Aにおける反射層の構造を説明する模式平面図である。 本発明の一実施形態に係る図4Aにおける反射層の構造を説明する模式平面図である。 本発明の一実施形態に係る図4Aにおける反射層の構造を説明する模式平面図である。 本発明の一実施形態に係る半導体発光素子の構造を説明するための模式断面図である。 本発明の一実施形態に係る半導体発光素子及び装置の構造を説明するための概略断面図である。 本発明の一実施形態に係る半導体発光素子及び装置の構造を説明するための概略断面図である。
符号の説明
10(110)…(透光性)基板(10b…第2の主面)、20(120)…半導体層(積層構造)、30…素子構造、31…発光構造部(31a…第1の発光部、31b…第2の発光部)、32〜34…非発光部、36…面内発光構造部、40(140)・41〜43…反射層(反射層領域45)、150…バリア層、160…接着層、170 実装用基板、実装部(171…反射膜・表面皮膜、172…基材、173…実装部)

Claims (20)

  1. 第1の主面と第2の主面とを有する透光性基板の第1の主面上に、少なくとも発光層を有する半導体発光素子構造を有する半導体発光素子において、
    前記第2の主面上に前記発光素子の光を反射する反射層を有し、
    前記基板断面において、前記発光層と前記反射層とが基板を挟んで対向して配置され、反射層の幅は発光層の幅よりも狭い半導体発光素子。
  2. 前記第2の主面が前記反射層から露出する露出部を有する請求項1に記載の半導体発光素子。
  3. 前記半導体発光素子は、前記基板断面において、前記発光素子構造を有する発光構造部と、非発光部とを有し、
    該非発光部と前記露出部とが、前記基板を挟んで対向して配置される請求項2に記載の半導体発光素子。
  4. 前記基板断面において、前記露出部の幅が前記非発光部の幅よりも広いことを特徴とする請求項3に記載の半導体発光素子。
  5. 第1の主面と第2の主面とを有する透光性基板の第1の主面上に少なくとも発光層を有する半導体発光素子構造が設けられ、該発光構造部と非発光部とを有する半導体発光素子において、
    前記第2の主面上に発光素子の光を反射する反射層と、前記非発光部と対向する領域で基板が露出された露出部とを有し、
    前記基板面内において、反射層の面積は、発光構造部の面積よりも小さい半導体発光素子。
  6. 前記第2の主面の露出部の面積が、前記非発光部の面積よりも大きい請求項5に記載の半導体発光素子。
  7. 第1の主面と第2の主面とを有する透光性基板の第1の主面上に少なくとも発光層を備える半導体発光素子構造を有する半導体発光素子において、
    第2の主面上には該発光素子からの光を反射する反射層を有し、
    前記発光素子構造は、前記発光層が分離又は離間して設けられた第1,2の発光部を少なくとも有し、
    前記基板面内において、前記各発光部の面積に対する該各発光部に対向する領域に設けられた反射層の面積との比、(R,R)=[第1,2の発光部に対向する領域の反射層の面積SR1,SR2]/[第1,2の発光部の面積S,S]は、第1の発光部における面積被覆率Rが第2の発光部における面積被覆率Rよりも大きい、R>R2、半導体発光素子。
  8. 前記基板面内において、前記第1の発光部の面積が前記第2の発光部の面積より大きい請求項7記載の半導体発光素子。
  9. 前記基板面内において、前記第1の発光部が第2の発光部より前記第1の主面の中心部側に配置されている請求項7又は8記載の半導体発光素子。
  10. 第1の発光部と対向する領域に設けられた反射層の面積が第2の発光部と対向する領域に設けられた面積よりも大きい請求項7乃至9のいずれか1項に記載の半導体発光素子。
  11. 前記反射層は、前記第1の発光部のほぼ全面を被覆し、前記第2の発光部の一部が露出されていることを特徴とする請求項7乃至10のいずれか1項に記載の半導体発光素子。
  12. 前記基板面内において、前記第1,2の発光部は長手形状を有して、第1,2の発光部は長手方向の中央部と端部を有し、
    前記第1の発光部は前記第2の発光部の間に設けられ、
    前記第1,2の発光部の少なくとも一方において、該発光物の前記端部の両方と対向する第2の主面の領域に、反射層から露出された露出部が設けられている請求項7乃至11のいずれか1項に記載の半導体発光素子。
  13. 前記半導体発光素子の基板面において、前記発光素子構造は、
    発光層が分離又は離間し、前記基板面中央部に配置された第1の発光部と、該第1の発光部を挟んで対向して配置された第2の発光部とを有し、
    前記反射層は、前記第1の発光部及び第2の発光部の中央部に、基板を挟んで対向する第2の主面領域を被覆し、
    前記第1,2の発光部の少なくとも一方における前記中央部より外側の端部に、基板を挟んで対向する第2の主面領域を露出させる露出部を有する請求項1乃至12のいずれか1項に記載の半導体発光素子。
  14. 前記反射層が、前記第1の発光部及び第2の発光部の中央部を挟む両端部に、基板を挟んで対向する第2の主面領域を露出させる露出部を有する請求項13記載の半導体発光素子。
  15. 前記基板面若しくは前記発光素子構造が基板面内で矩形状を有し、前記露出部が、前記矩形状の角部に設けられている請求項13又は14記載の半導体発光素子。
  16. 前記半導体発光素子構造は、第1導電型の半導体層、発光層、第2導電型の半導体層がこの順に積層され、前記非発光部は第1導電型の半導体層が露出している請求項1乃至15のいずれか1項に記載の半導体発光素子。
  17. 基板の屈折率は、半導体層の屈折率よりも小さいことを特徴とする請求項1乃至16のいずれか1項に記載の半導体発光素子。
  18. 反射層上に、反射層を被覆する保護層が形成されている請求項1乃至17のいずれか1項に記載の半導体発光素子。
  19. 前記請求項1乃至18に記載の半導体発光素子が実装されてなる半導体発光装置であって、前記発光素子の基板において、反射層側が実装され、前記基板の第2の主面における反射層から露出された領域から光が取り出されることを特徴とする半導体発光装置。
  20. 半導体発光素子が実装される実装面が反射膜を有し、
    前記反射層と反射被膜が金属材料からなることを特徴とする請求項19に記載の半導体発光装置。
JP2006089891A 2006-03-29 2006-03-29 半導体発光素子及び半導体発光装置 Active JP5286641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006089891A JP5286641B2 (ja) 2006-03-29 2006-03-29 半導体発光素子及び半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089891A JP5286641B2 (ja) 2006-03-29 2006-03-29 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2007266338A true JP2007266338A (ja) 2007-10-11
JP5286641B2 JP5286641B2 (ja) 2013-09-11

Family

ID=38639028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089891A Active JP5286641B2 (ja) 2006-03-29 2006-03-29 半導体発光素子及び半導体発光装置

Country Status (1)

Country Link
JP (1) JP5286641B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100905A (ja) * 2009-11-09 2011-05-19 Nichia Corp 発光装置および発光装置の製造方法
JP2011253846A (ja) * 2010-05-31 2011-12-15 Nichia Chem Ind Ltd 発光装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317546A (ja) * 1998-03-02 1999-11-16 Matsushita Electron Corp 半導体発光装置
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2003338637A (ja) * 2002-03-14 2003-11-28 Toshiba Corp 半導体発光素子および半導体発光装置
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
JP2009524918A (ja) * 2006-01-27 2009-07-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電式半導体チップ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317546A (ja) * 1998-03-02 1999-11-16 Matsushita Electron Corp 半導体発光装置
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2003338637A (ja) * 2002-03-14 2003-11-28 Toshiba Corp 半導体発光素子および半導体発光装置
JP2006066449A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体発光素子
JP2009524918A (ja) * 2006-01-27 2009-07-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電式半導体チップ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100905A (ja) * 2009-11-09 2011-05-19 Nichia Corp 発光装置および発光装置の製造方法
JP2011253846A (ja) * 2010-05-31 2011-12-15 Nichia Chem Ind Ltd 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP5286641B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
EP2565944B1 (en) Semiconductor light emitting device
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP5719110B2 (ja) 発光素子
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
JP5196097B2 (ja) 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
TWI529966B (zh) 半導體發光裝置
TWI529970B (zh) 半導體發光裝置及其製造方法
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
TWI543399B (zh) 半導體發光裝置
US9799808B2 (en) Light emitting element and light emitting element package
JP5698633B2 (ja) 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
JP2009043934A (ja) フリップチップ型発光素子
JP2009164423A (ja) 発光素子
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP2007103689A (ja) 半導体発光装置
JP2018510508A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクス半導体部品及びオプトエレクトロニクス半導体チップの生産方法
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
TWI493758B (zh) 半導體發光裝置及發光模組
JP6149878B2 (ja) 発光素子
KR101707532B1 (ko) 발광 소자
KR101229834B1 (ko) 수직형 발광 다이오드 및 그 제조방법
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP4947569B2 (ja) 半導体発光素子及びその製造方法
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250