JP2006253298A - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP2006253298A
JP2006253298A JP2005065589A JP2005065589A JP2006253298A JP 2006253298 A JP2006253298 A JP 2006253298A JP 2005065589 A JP2005065589 A JP 2005065589A JP 2005065589 A JP2005065589 A JP 2005065589A JP 2006253298 A JP2006253298 A JP 2006253298A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
semiconductor light
semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005065589A
Other languages
English (en)
Inventor
Kenichi Ohashi
健一 大橋
Yasuharu Sugawara
保晴 菅原
Shuji Itonaga
修司 糸永
Yasuhiko Akaike
康彦 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005065589A priority Critical patent/JP2006253298A/ja
Priority to US11/143,993 priority patent/US20060202219A1/en
Publication of JP2006253298A publication Critical patent/JP2006253298A/ja
Priority to US11/680,918 priority patent/US7667224B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供する。
【解決手段】 上面とこれに対向する裏面電極形成部とを有し、第１の波長帯の光に対する透光性を有し、前記裏面電極形成部の周囲に粗面９が形成された基板１と、前記基板の前記上面上に設けられ、前記第１の波長帯の光を放出する活性層を含む半導体積層構造と、前記半導体積層構造の上に設けられた第１の電極７と、前記裏面電極形成部に設けられた第２の電極８と、前記粗面９の少なくとも一部の上に被着された反射膜１０と、を備えたことを特徴とする半導体発光素子を提供する。
【選択図】 図１

Description

本発明は、半導体発光素子及び半導体発光装置に関し、特に、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置に関する。
ＬＥＤ（light emitting diode）やＬＤ（laser diode）などの半導体発光素子は、各種の発光波長が得られ、小型で発光効率が高く、寿命も長いことから、表示装置、照明装置、通信装置、センサなどに広く利用されている。
これら半導体発光素子では、ＧａＡｓやサファイアなどからなる基板上に、ｎ型クラッド層、活性層、ｐ型クラッド層などを含む半導体多層膜がエピタキシャル成長により直接成長、あるいは異種基板との貼り合せ等の方法で形成され、さらにｎ型層、ｐ型層のそれぞれに電極が形成されている（例えば、特許文献１及び２）。
しかし、このような半導体発光素子の場合、活性層から放出された光の取り出し効率が必ずしも十分に高くはなかった。
すなわち、活性層から下方に放出された光は、基板の下に設けられた電極に入射する。しかし、電極との接触部の近傍において、基板には電極材料との合金化領域が形成されているため、活性層から放出された光は吸収されやすくなり、チップ内部で損失が生ずるという問題がある。
また、下側の電極により反射された光は、活性層を通過する際に、光吸収により減衰し、反射光を十分に活かせないという問題もある。
また一方、チップ側面などで全反射が生じやすいという問題もある。すなわち、このようなＬＥＤは、通常は、ヘキ開やダイシングによって６つの平滑な面を持った直方体状に加工され、モールド樹脂などにより覆われる。ところが、半導体結晶の高い屈折率（３．５程度）とモールド樹脂の低い屈折率（１．５程度）との大きな相違により、これらの界面で全反射が起こりやすくなる。このため、チップ内部で発光した光がチップ外部に取り出される確率が低下する。
光取り出し効率の低下に対する改善策として、ウェットエッチング等により表面を粗面化して凹凸を形成する方法（例えば、特許文献２）がある。しかし、実装部材の上にマウントされたチップ内の底面方向への発光を取り出すには、表面を粗面化しても効果がない。
特開２００２−３５３５０２号公報 特開２００１−２１７４６７号公報
本発明は、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様によれば、上面とこれに対向する裏面電極形成部とを有し、第１の波長帯の光に対する透光性を有し、前記裏面電極形成部の周囲に粗面が形成された基板と、前記基板の前記上面上に設けられ、前記第１の波長帯の光を放出する活性層を含む半導体積層構造と、前記半導体積層構造の上に設けられた第１の電極と、前記裏面電極形成部に設けられた第２の電極と、前記粗面の少なくとも一部の上に被着された反射膜と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、第１の波長帯の光に対する透光性を有する基板と、前記基板の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含む半導体積層構造と、を備え、前記基板は、前記主面と対向するマウント面に凹部を有することを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第１の粗面が選択的に形成された、半導体積層構造と、前記第１の粗面の上に設けられた誘電体膜と、前記誘電体膜の上に設けられたボンディング・パッドと、前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、前記基板の前記第２の主面上に設けられた第２の電極と、を備えたことを特徴とする半導体発光素子が提供される。
また、本発明のさらに他の一態様によれば、実装部材と、前記実装部材にマウントされた上記のいずれかの半導体発光素子と、を備え、前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置が提供される。
また、本発明のさらに他の一態様によれば、実装部材と、前記実装部材の上にマウントされた半導体発光素子と、前記半導体発光素子に接続されたワイヤと、を備え、前記半導体発光素子は、光を放出する活性層を含む半導体積層構造と、前記半導体積層構造の上に設けられ前記ワイヤの融着部に接続され且つ前記融着部よりも小なるパターンのボンディング・パッドと、を有することを特徴とする半導体発光装置が提供される。
本発明によれば、活性層から放出される光の取り出し効率を改善した半導体発光素子及び半導体発光装置を提供することができる。
以下、図面を参照しつつ本発明の実施の形態について説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。
すなわち、本具体例の半導体発光素子は、基板１の上に、クラッド層２、活性層３、クラッド層４、電流拡散層５がこの順に積層された構造を有する。電流拡散層５の上には図示しないコンタクト層を介して電極７が設けられている。一方、基板１の裏面側の一部には電極８が形成され、残余の部分は凹凸状の粗面９とされその表面に反射膜１０が被着されている。
基板１は、活性層３から放出される光に対して透光性を有する。例えば、基板１はｐ型ＧａＰからなり、クラッド層２はｐ型ＩｎＡｌＰ、活性層３はＩｎＧａＡｌＰ、クラッド層４はｎ型ＩｎＡｌＰ、電流拡散層５はｎ型ＩｎＧａＡｌＰにより形成できる。この場合、電流拡散層５と電極７との間に設けるコンタクト層としては、ｎ型ＧａＡｓを用いることができる。
ＧａＰ基板１の上にＩｎＧａＡｌＰ系化合物半導体層を直接エピタキシャル成長させることは困難であるので、一旦、ＧａＡｓ基板の上にＩｎＧａＡｌＰ系化合物半導体の積層構造６をエピタキシャル成長させ、その上にウェーハ接着技術によってｐ型ＧａＰ基板１を貼り合わせ、ＧａＡｓ基板をエッチングなどによって除去することによって、本具体例の積層構造を形成できる。
また、反射膜１０としては、例えば金（Ａｕ）などの金属や、誘電体などを用いることができる。この時、例えば、酸化シリコンや窒化シリコンなどを用い、その屈折率と厚みとの関係から反射率が極大となる、いわゆる「ＨＲ（High Reflectance：高反射率）コート」を用いてもよい。またさらに、反射膜１０として、互いに屈折率が異なる２種類の半導体層を交互に積層させたＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射鏡）を用いてもよい。
本実施形態においては、基板１の裏面に粗面９と反射膜１０とを設けることにより、活性層３から下方に放出された光の取り出し効率を改善できる。
図２は、活性層３から放出された光の取り出し経路を例示する模式図である。
活性層３から放出された光は、同図に矢印で表したように、粗面９と反射膜１０によって基板１の側面１Ｓの方向に散乱される。散乱された光は、基板１の側面１Ｓに対して比較的小さな角度（側面１Ｓに対して垂直に近い角度）で入射するので、側面１Ｓにおいて全反射されることなく外部に放出される。前述したように、このような半導体発光素子は、通常は屈折率が１．５程度の透光性樹脂により封止されるため、チップ内部から放出された光は半導体層と樹脂との界面において全反射されやすい。これに対して、本実施形態においては、粗面９と反射膜１０とによって光を散乱させ、基板１の側面１Ｓに対して小さな角度で入射させることができるので、全反射されることなく光を外部に取り出すことができる。
また仮に、基板１の裏面に粗面９を設けずに平坦な反射膜を設けた場合、活性層３から下方に放出された光はこの反射膜により上方に向けて反射される。しかし、この場合には反射された光が活性層３を通過するため、再吸収により損失が生ずる。これに対して、本実施形態においては粗面９を設けることにより光を側面１Ｓの方向に散乱させ、吸収による損失を抑制できる。
また仮に、基板１の裏面の全面に電極８を形成した場合、基板１と電極８との界面に合金化領域が形成され、活性層３から放出された光が吸収され損失が生ずる。これに対して、本実施形態によれば、粗面９の上には合金化領域は存在せず、粗面９と反射膜１０とにより高い効率で光を反射させることができる。その結果として、吸収による損失を抑制できる。
次に、本実施形態をＩｎＧａＡｌＰ系発光素子に適用した場合を例に挙げて、その製造方法について説明する。
図３及び図４は、本実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。
まず、図３（ａ）に表したように、ｎ型ＧａＡｓ基板９２の上に、ＩｎＡｌＰエッチング停止層９４、ＧａＡｓコンタクト層２６、ＩｎＧａＡｌＰ電流拡散層５、ｎ型ＩｎＡｌＰクラッド層４、ＩｎＧａＡｌＰ活性層３、ｐ型ＩｎＡｌＰクラッド層２、ＩｎＧａＰ接着層３４、ＩｎＡｌＰカバー層９６を成長させる。ｎ型ＧａＡｓ基板９２としては、例えば、直径３インチ、厚さ３５０μｍ、シリコン（Ｓｉ）ドープでキャリア濃度は約１×１０１８／ｃｍ３ の鏡面仕上げのものを用いることができる。
エッチング停止層９４の厚みは、０．２μｍとすることができる。ＧａＡｓコンタクト層２６は、厚さ０．０２μｍで、キャリア濃度は１×１０１８／ｃｍ３である。ＩｎＧａＡｌＰ電流拡散層５は、ＩｎＧａＡｌＰからなり、厚さ１．５μｍとすることができる。ｎ型クラッド層４は、ＩｎＡｌＰからなり、厚さ０．６μｍとすることができる。活性層３は、ＩｎＧａＡｌＰからなり、厚さ０．４μｍとすることができる。ｐ型クラッド層２は、ＩｎＡｌＰからなり、厚さ０．６μｍとすることができる。ＩｎＧａＰ接着層３４の厚さは０．１μｍで、ＩｎＡｌＰカバー層９６の厚さは０．１５μｍとすることができる。
次に、このエピタキシャルウェーハを界面活性剤で洗浄し、容積比でアンモニア１、過酸化水素水１５の混合液に浸漬し、ＧａＡｓ基板９２の裏面側をエッチングして、エピタキシャルウェーハの裏面に付着したエピタキシャル成長の際の反応生成物などを除去する。
次に、エピタキシャルウェーハを再度界面活性剤で洗浄した後、リン酸で最表面のＩｎＡｌＰカバー層９６を除去し、ＩｎＧａＰ接着層３４を露出させる。
しかる後に、図３（ｂ）に表したように、ＧａＰ基板１を貼り合わせる。以下、直接接着の工程について説明する。
ＧａＰ基板１としては、例えば、直径３インチ、厚さ３００μｍ、ｐ型の鏡面仕上げの（１００）方位のものを用いることができる。接着界面の電気抵抗を下げるために、ＧａＰ基板１の表面に高濃度層を形成してもよい。直接接着の前処理として、ＧａＰ基板１を界面活性剤で洗浄し、希弗酸に浸漬して表面の自然酸化膜を除去し、水洗をした後スピナで乾燥させる。また、エピタキシャルウェーハは、表面のカバー層９６を除去した後、ＧａＰ基板１と同じく酸化膜除去のため希弗酸処理を行い、水洗とスピナ乾燥を行なう。これらの前処理は、すべてクリンルーム内の清浄な雰囲気下で行うことが望ましい。
次に、前処理を終えたエピタキシャルウェーハを、ＩｎＧａＰ接着層３４を上向きに置き、その上にＧａＰ基板１を、鏡面が下向きになるように乗せ、室温で密着させる。
次に、直接接着の最終工程として、室温で密着しているウェーハを石英ボートに立てて並べ、拡散炉内に入れ熱処理を行う。熱処理温度は８００℃、時間は１時間、雰囲気は水素を１０％含むアルゴンとすることができる。この熱処理により、ＧａＰ基板１とＩｎＧａＰ接着層３４とが一体化し、接着が完了する。
次に、図３（ｃ）に表したように、エピタキシャルウェーハのＧａＡｓ基板９２を除去する。すなわち、接着したウェーハをアンモニアと過酸化水素水の混合液に浸漬し、ＧａＡｓ基板９２を選択的にエッチングする。このエッチングは、ＩｎＡｌＰエッチング停止層９４で停止する。次いで、７０℃のリン酸でエッチングを行い、ＩｎＡｌＰエッチング停止層９４を選択的に除去する。
以上の工程により、ＧａＰ透明基板１とＩｎＧａＡｌＰ系半導体の積層構造６とが接合されたＬＥＤ用接着基板が得られる。
次に、図４（ａ）に表したように、ＧａＡｓコンタクト層２６の上にｎ側電極７を形成し、ＧａＰ基板１の裏面にｐ側電極８を形成する。
また、ＧａＡｓコンタクト層２６による吸収を防ぐため、ｎ側電極７の周囲のコンタクト層２６はエッチングにより除去する。
ｎ側電極７としては、例えば、コンタクト層２６の側から順に、ＡｕＧｅ（２５０ｎｍ）／Ｍｏ（１５０ｎｍ）／ＡｕＧｅ（２５０ｎｍ）／Ａｕ（３００ｎｍ）なる積層構造とすることができる。また、ｐ側電極８としては、例えば、金（Ａｕ）に５％の亜鉛（Ｚｎ）を含む金属を用いることができる。なお、このようなｐ側電極８の表面に、さらにＡｕ（１００ｎｍ）を介してＡｕＳｎ（１０００ｎｍ）などの共晶ハンダ層を設けてもよい。
次に、図４（ｂ）に表したように基板１の裏面に粗面９を形成する。
まず、ｎ側電極７の上及びｐ側電極８の上にそれぞれ保護膜１１を形成する。保護膜１１の材料としては、例えば、レジストや酸化シリコン、窒化シリコンなどを用いることができる。
しかる後に、ｐ側電極８の周囲に露出したＧａＰ基板１の裏面をエッチングして粗面９を形成する。エッチング条件としては、例えば、濃フッ酸に１０分間程度浸漬する方法を用いることができる。
図５は、この方法によりＧａＰ基板１の裏面に形成した粗面９を表す電子顕微鏡写真である。フッ酸エッチングにより、基板１の裏面は、幅及び高さが概ね１マイクロメータ前後の角錐により覆われている。このような角錐の集合体からなる粗面９により、活性層３から下方に放出される光に対して高い散乱効果が得られる。
この後、図４（ｃ）に表したように、粗面９の上に反射膜１０を被着する。
具体的には、例えば、金（Ａｕ）を真空蒸着により堆積して反射膜１０を形成できる。その後、ウェーハの両面に設けた保護膜１１を除去し、ダイシングなどの方法によりチップを分離すると本実施形態の半導体発光素子が得られる。
なお、反射膜１０の材料として金属を用いる場合、基板１と合金化すると反射率が低下し損失が生ずる。そこで、ｎ側電極７及びｐ側電極８の接触抵抗を下げるために熱処理（シンター）が必要とされる場合には、この熱処理を施した後に、反射膜１０を形成するとよい。
また一方、反射膜１０の材料としてオーミック金属を用いることもできる。すなわち、基板１と合金化することによる光の吸収があまり大きくない場合には、反射膜１０の材料としてオーミック金属を用いてもよい。
以上説明したように、本実施形態においては、ＧａＰ基板１の裏面をフッ酸でエッチングすることにより、高い散乱効果が得られる粗面９を形成し、光の取り出し効率を改善することができる。
図６乃至図９は、本実施形態における基板１の裏面の形態を例示する模式図である。
すなわち、ｐ側電極８は、図６に表したように基板１の裏面の中心付近において円形状に形成してもよく、図７に表したように正方形状に形成してもよい。また、図８に表したように、ｐ側電極８を複数のパターンに分割して設けてもよい。複数のパターンに分割すると、電流の集中を緩和でき、活性層３に均一に電流を注入して幅広い領域で発光させることができる。
また一方、図９に表したように、基板１の裏面の中心付近に第１のパターン８Ａを設け、周囲に延伸する細線状の第２のパターン８Ｂに接続してもよい。このようにしても、活性層３に対して電流を均一に注入して幅広い領域で発光させることができる。
図６乃至図９に表したものは一例に過ぎず、例えば、ｐ側電極８のパターン形状は、多角形状や楕円形状あるいはその他各種の形状としてもよい。また、その数や配置についても同様であり、各種の変型例も本発明の範囲に包含される。
図１０は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。同図については、図１乃至図９に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本変型例においては、基板１の側面１Ｓがテーパ状に傾斜し、基板１が角錐台状に形成されている。そして、側面１Ｓには粗面９が形成されている。さらに、基板１の底面、すなわちｐ側電極８が設けられた下面から側面１Ｓの途中までの領域において、粗面９の表面に反射膜１０が設けられている。
反射膜１０が設けられていない粗面９は、光の取り出し効率を上げる作用を有する。
図１１は、粗面９における光の取り出しを説明するための模式図である。
すなわち、基板１の側面１Ｓに錐状の粗面９が形成されている場合、基板１の内部を矢印Ａの方向に進行した光は、粗面９の表面において臨界角よりも大きい角度で入射すると矢印Ｂの方向に全反射される。しかし、この反射光が対向する粗面９に入射した時には、その入射角度は臨界角よりも小さくなり、基板１から外部に取り出すことができる。このように、基板１内を進む光が粗面９の凸部に入射すると、全反射を繰り返した後に矢印Ｃで表したように外部に取り出すことができる。
図１２は、本変型例における光の取り出し経路を例示した模式図である。
図１１に関して前述したように、反射膜１０が設けられていない粗面９においては高い効率で光を外部に取り出すことができる。
一方、この半導体発光素子を銀ペーストや半田などの接着剤３０によりマウントした状態において、図示したように接着剤３０がチップの側面に這い上がることがある。このように接着剤３０が這い上がった部分においては、光を取り出すことができない。これに対して、本変型例においては、チップのマウント面の近傍では、粗面９に反射膜１０を被着することにより、光の取り出しを促進できる。すなわち、接着剤３０が這い上がる領域においては、チップ内部の光を反射膜１０により反射させ、外部に取り出すことを可能としている。その結果として、光の取り出し効率を改善できる。
本変型例における基板１の側面１Ｓのテーパは、例えば、ダイシングにより形成できる。すなわち、断面がＶ字状のダイシング・ブレードを用いて基板１を裏面側からダイシングすることにより、Ｖ字状の溝を形成できる。または、エッチングによりＶ字状の溝を形成することも可能である。このようにして形成したＶ字状の溝に沿ってチップを分離することにより、テーパ状の側面１Ｓが得られる。またこの時、Ｖ字状の溝を形成した状態、あるいはチップに分離した後に、図４（ｂ）に関して前述したような粗面化の処理を施すことにより、粗面９を形成できる。
図１３は、本実施形態の他の変型例にかかる半導体発光素子を表す模式図である。
すなわち、本変型例においては、基板１の下方のみがテーパ状に加工されている。そして、基板１の側面１Ｓには粗面９が形成されている。またさらに、テーパ状の部分においては、粗面９の上に反射膜１０が被着されている。
このようにすると、接着剤３０の這い上がりによる光の遮蔽を防ぐことができると同時に、反射膜１０により反射された光が矢印Ａで例示したように、垂直な側面１Ｓに入射されやすくなる。その結果として、光の取り出し効率をさらに上げることが可能となる。
なお、本変型例の半導体発光素子を製造するには、断面がＶ字状のダイシング・ブレードやエッチングなどを用いて基板１の裏面にＶ字状の溝を形成する際に、溝の深さを調節すればよい。Ｖ字状の溝を形成した後に、スクライブあるいは厚みの薄いダイシング・ブレードにて残余の部分を切り離す。こうすると、Ｖ字状の溝の側面がテーパ部となり、残余の部分が垂直な側面となる。
（第２の実施の形態）
次に、本発明の第２の実施の形態として、チップ裏面に凹部を有する半導体発光素子について説明する。
図１４は、本実施形態の半導体発光素子を実装部材にマウントした状態の断面構造を例示する模式図である。
すなわち、本実施形態の半導体発光素子も、基板１と、半導体積層構造６と、を有する。半導体積層構造６は、活性層やクラッド層などを適宜含み、電極７及び８を介して電流を注入することにより発光を生ずる。この半導体発光素子は、リードフレームや実装基板などの実装部材２８に接着剤３０によってマウントされている。
そして、本実施形態においては、半導体発光素子の裏面に錐状の凹部２０が基板の側面１５とオーバーラップしないように設けられている。凹部２０は、角錐状であってもよく、円錐状であってもよい。電極８はこの凹部の例えば中央付近に設けられている。このような凹部２０を設けることにより、光の取り出し効率を上げることができる。以下、この点について、比較例と対比しつつ説明する。
すなわち、比較例として、半導体発光素子の裏面は平坦に形成され、その中心付近に電極が設けられたものを考える。ところが、このような半導体発光素子を実装部材にマウントする場合、銀ペーストや半田などの接着剤が素子の周囲にはみ出して、素子の側面に這い上がることがある。従って、接着剤が這い上がった部分においては光の取り出しができない。また一方、活性層から下方に放出された光は素子の平坦な裏面により反射され、この反射光は活性層において吸収されるために損失が生ずる。
これに対して、本実施形態においては、半導体発光素子の裏面に錐状の凹部２０を設けることにより、図１４に表したように、活性層から放出された光を基板の側面１Ｓに向けて反射させ、活性層を介することなく外部に取り出すことができる。つまり、活性層の吸収による損失を抑制できる。
さらにまた、凹部２０が余剰の接着剤３０を吸収するため、接着剤３０の素子の側面１Ｓへの這い上がりを抑制できる。従って、凹部２０において側面１Ｓに向けて反射された光は、接着剤３０に遮られることなく外部に取り出される。
本実施形態の半導体発光素子における凹部２０の側面は、素子のマウント面に対して、例えば、２５度乃至４５度程度の傾斜角度を有する。このような凹部２０は、例えば、ドライエッチングやレーザ加工などにより形成できる。
図１５及び図１６は、ドライエッチングにより形成するプロセスを例示する工程断面図である。
すなわち、まず、図１５（ａ）に表したように、凹部を形成すべき基板１の裏面上にレジストなどの比較的柔軟な材料からなるマスク層４０を形成する。
次に、図１５（ｂ）に表したように、プレス４２をマスク層４０に圧接させる。ここで、プレス４２には、形成すべき凹部２０に対応した突起４２Ｐが形成されている。
このようにプレスを圧接すると、図１５（ｃ）に表したように、マスク層４０に突起４２Ｐに対応した凹部４４が形成される。
次に、図１６（ａ）に表したように、イオンミリングやＲＩＥ（reactive ion etching）などの異方性エッチングによりマスク層４０の上方からエッチングする。すると、マスク層４０がエッチングされ、そのパターンが下地の基板１に転写される。図１６（ｂ）に表したようにマスク層４０のエッチングが進行し、図１６（ｃ）に表したようにマスク層４０が完全にエッチングされた時、下地の基板１の表面に凹部２０が形成されている。
また、以上説明したプロセスとは別に、例えば、レーザ加工により基板１の裏面に凹部２０を形成することも可能である。この場合には、基板１の裏面にレーザを走査させながら照射し、所定量ずつ順次エッチングする。レーザの走査範囲を徐々に縮小させることより、錐状の凹部２０を形成できる。
図１７は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
本変型例においては、凹部２０のうちで電極８が形成されていない部分に反射膜１０が被着されている。反射膜１０は、第１実施形態に関して前述した各種のものを用いることが可能である。
反射膜１０を設けることにより、凹部２０における光の反射率をさらに上げることができる。その結果として、活性層から下方に放出された光を高い効率で反射させ、側面１Ｓを介して取り出すことができる。
さらに、本実施形態において、図１１に関して前述したような粗面を側面１Ｓに設けてもよい。
（第３の実施の形態）
次に、本発明の第３の実施の形態として、ボンディング・パッドの下における光の損失を低減した半導体発光素子について説明する。
図１８は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
また、図１９は、この半導体発光素子の表面に形成された電極パターンを例示する平面図である。
これらの図面についても、図１乃至図１７に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本実施形態においては、半導体積層構造６の上に形成された電極７は、ボンディング・パッド７Ａと、これに接続された細線電極部７Ｂと、を有する。ボンディング・パッド７Ａは、図示しない外部回路と接続するための金ワイヤなどを接続する部分である。一方、細線電極部７Ｂは、オーミックＧａＡｓ層２６を介して半導体層との電気的なコンタクトを得る部分である。チップの一辺のサイズは、概ね２００マイクロメータ乃至１ミリメータ程度であり、ボンディング・パッド７Ａの直径は、概ね１００マイクロメータ乃至１５０マイクロメータ程度であり、細線電極部７Ｂの線幅は、概ね２マイクロメータ乃至１０マイクロメータ程度とすることができる。
そして、本実施形態においては、ボンディング・パッド７Ａの下の半導体積層構造６の表面に粗面９が形成され、さらにその上に誘電体層５０が設けられている。粗面９は、第１実施形態に関して前述したものと同様とすることができる。また、誘電体層５０は、例えば、ＳＯＧ（spin on glass）により形成することができる。ボンディング・パッド７Ａの下をこのような構造にすると、半導体発光素子からの光の取り出し効率を改善できる。以下、この点について、比較例を参照しつつ説明する。
図２０は、本発明者が本発明に至る過程で検討した半導体発光素子の模式断面図である。
本比較例の場合、半導体積層構造６の表面は平坦であり、その上に半導体からなる電流ブロック層５２が設けられている。例えば、半導体積層構造が赤色光を発光するＩｎＧａＡｌＰ系化合物半導体からなる場合、電流ブロック層５２としてノンドープのＩｎＧａＰなどを用いることができる。電流ブロック層５２は、ボンディング・パッド７Ａからその下の半導体層への電流の注入を遮断する役割を有する。すなわち、ボンディング・パッド７Ａの下で発光が生じても、その光はボンディング・パッド７Ａに遮蔽されて外部に取り出すことが容易でない。このため、このような電流ブロック層５２を設けてボンディング・パッド７Ａの下を非発光領域ＮＥとする。
ところが、この比較例の構造においては、細線電極部７Ｂから電流注入されて生じた発光が矢印Ａで表したようにボンディング・パッド７Ａの下に向かった場合、ＧａＡｓコンタクト層２６により吸収されて損失が生ずるという問題がある。また、ボンディング・パッド７Ａの下で反射された光は、矢印Ｂで表したように、対向する電極８に向かって進み、電極８の近傍に形成されている合金化領域において吸収されるため損失が生ずる。また一方、細線電極７Ｂの下で生じた発光は、比較的大きな入射角度で基板１の側面１Ｓに入射するため、側面１Ｓにおいて全反射されやすい。このため、光の取り出し効率が低下するという問題もある。
これに対して、本実施形態においては、まず、ボンディング・パッド７Ａの下に誘電体層５０を設けることにより、電流ブロック効果と反射率の増大効果が得られる。すなわち、誘電体層５０は絶縁性であるので、電流を確実に遮断でき、ボンディング・パッド７Ａの下での発光を確実に抑制できる。
またさらに、誘電体層５０を設けることにより、活性層３から放出された光を高い効率で反射させることができる。例えば、誘電体層５０の材料として酸化シリコンを用いた場合、その下のＩｎＧａＡｌＰ層の屈折率ｎを３．２、酸化シリコンの屈折率ｎを１．４５とすると、これら界面における全反射の臨界角は約２７度と小さくなる。つまり、活性層から放出され誘電体層５０に入射した光のうちで、入射角が２７度以上の光は全反射される。またこの場合、入射角が２７度以下の光に対しても約１４パーセントの反射が生ずる。このように、誘電体層５０を設けることにより、活性層３から放出された光を高い効率で反射させることができる。
さらに本実施形態によれば、半導体積層構造６の表面に粗面９を設けることにより、光を散乱させることができる。その結果として、図２１に矢印Ａで例示したように、ボンディング・パッド７Ａの下で散乱された光を素子の側面１Ｓに向けて反射させ、外部に取り出すことができる。
図２２は、本実施形態の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変形例においては、基板１の側面１Ｓに粗面９が設けられている。このような粗面９を設けることにより、図１１に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。つまり、細線電極部７Ｂの下において生じた発光や、ボンディング・パッド７Ａの下の粗面９において散乱された光を側面１Ｓから高い効率で取り出すことができる。
図２３は、本実施形態の第２の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変形例においては、基板１の側面１Ｓがテーパ状に傾斜して形成されている。このようにすると、細線電極部７Ｂの下において生じた発光や、ボンディング・パッド７Ａの下で反射された光を、側面１Ｓに対してより小さな入射角度で入射させることができる。その結果として、側面１Ｓにおける全反射を抑制し、光の取り出し効率をさらに上げることが可能となる。また、本変型例において側面１Ｓに、図２２に表したものと同様の粗面９を設けてもよい。
（第４の実施の形態）
次に、本発明の第４の実施の形態として、ボンディング・パッドの下からの光の取り出し効率を向上させた半導体発光素子について説明する。
図２４は、本実施形態の半導体発光素子の断面構造を例示する模式図である。
また、図２５は、この半導体発光素子のボンディング・パッドの部分の拡大図である。これらの図面については、図１乃至図２３に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
本実施形態においては、素子の上面に形成された電極７が、ボンディング・パッド７Ｃと延伸電極部７Ｄとにより形成されている。ただし、ボンディング・パッド７Ｃのパターン面積は、ここに接続される金（Ａｕ）などのワイヤの融着部８０よりも小さく形成されている。例えば、直径が２０マイクロメータ乃至３０マイクロメータ程度の金ワイヤをボールボンディングした場合、融着部８０は、直径が８０マイクロメータ乃至１２０マイクロメータ程度の略円形となる。これに対して、本実施形態の発光素子のボンディング・パッド７Ｃの直径は、例えば４０マイクロメータ乃至７０マイクロメータ程度とする。そして、ワイヤ・ボンディングに対する強度を確保し、電流を広範囲に拡散させるために、ボンディング・パッド７Ｃから延伸電極部７Ｄを延伸させる。ボンディング・パッド７Ｃと延伸電極部７Ｄの下は、いずれも図示しないコンタクト層などを介して電流を注入できる構造とする。
図２６は、融着部８０の下で生じた発光の一部を延伸電極７０の隙間から外部に取り出す様子を例示した模式図である。
一般に、ボンディング・パッド７Ｃの下で生じた発光はボンディング・パッド７Ｃにより遮られて外部にそのまま取り出すことができない。また、ボンディング・パッド７Ｃの下で半導体層に電流を注入する構造とした場合には、ボンディング・パッド７Ｃの下に金属と半導体との合金化領域１８が形成される。この合金化領域１８が発光を吸収するために損失が生ずる。従って、ボンディング・パッド７Ｃをワイヤの融着部８０のサイズよりも大きく形成すると光の取り出し効率が低下してしまう。
これに対して、本実施形態によれば、ボンディング・パッド７Ｃのサイズをワイヤの融着部８０よりも小さくすることにより、図２６に表したように、融着部８０の下で生じた発光の一部を、延伸電極部７Ｄの隙間から外部に取り出すことが可能となる。従って、本実施形態の場合、基板１は、活性層３から放出される光に対して必ずしも透明である必要はない。ただし、本実施形態は、基板１が透明の半導体発光素子に適用しても同様の効果が得られることはもちろんである。
図２７は、本実施形態における電極パターンを例示する模式図である。
すなわち、 ワイヤの融着部８０よりも小さなボンディング・パッド７Ｃが設けられ、幅の狭い延伸電極部７Ｆが放射状に接続されている。融着部８０の下において生じた発光は、延伸電極部７Ｆの間から外部に取り出すことが可能である。また、さらに幅の狭い細線電極部７Ｅをチップの周囲まで延在させることにより、広い範囲にわたって電流を均一に注入して幅広い範囲で発光させることが可能となる。
図２８は、本実施形態における電極パターンの他の具体例を表す模式図である。
すなわち、本具体例においては、融着部８０の下の部分で、幅の広い延伸電極部７Ｄが形成され、これ以外の部分においては、幅の狭い延伸電極部７Ｆが形成されている。融着部８０の下において延伸電極部７Ｄを幅広に形成することにより、ワイヤ・ボンディングに対する強度を上げることができる。つまり、ワイヤ・ボンディングの際に印加される圧力や超音波などに対して、半導体層をより確実に保護できる。また、融着部８０の外側の部分において幅の狭い延伸電極部７Ｆと、さらに幅の狭い細線電極部７Ｅを形成することにより、広い範囲にわたって電流を均一に注入しつつ、発光を遮蔽せずに高い効率で取り出すことができる。
図２９（ａ）は、本実施形態の変型例にかかる半導体発光素子の電極７の部分を拡大した模式平面図であり、同図（ｂ）はその模式断面図である。
すなわち、本変型例においては、融着部８０の下（例えば、図２７、図２８において一点鎖線により表した融着部８０の部分である）で、電極７（延伸電極部７Ｄ、７Ｆ、ボンディング・パッド７Ｃなど）が形成されていない部分の半導体層の表面に、発光に対して透光性を有する透明膜２１が被覆されている。このような透明膜２１を設けることにより、ワイヤ・ボンディングに対する強度を上げることができる。また、半導体発光素子を樹脂により封止する際にも、半導体層を保護することができる。またさらに、透明膜２１を設けることにより、ボンディング・パッド７Ｃの下において生じた発光の一部をより効率的に外部に取り出すことが可能となる。すなわち、図２９に矢印Ａで例示したように、ボンディング・パッド７Ｃの下で生じた発光を透明膜２１に入射させ透明膜２１の表面で反射させることにより透明膜２１の中を伝搬させることができる。このようにして、融着部８０の下で生じた発光を透明膜２１を伝搬させて取り出すことができる。
この時、発光素子を封止する透明樹脂（屈折率は１．５程度である）よりも屈折率が小さい材料により透明膜２１を形成するとよい。このような透明膜２１は、例えば、ＳＯＧ（Spin On Glass）法により形成することができる。ＳＯＧ法を用いる場合、原料としては、例えば、無機シリケート系あるいは、メチルシロキサン系などの有機シリケート系の液体状のＳＯＧ材料をスピンコート法により、ウェーハの表面に塗布する。しかる後に、例えば、３００〜４００℃において熱処理を施すことにより、透明なシリコン酸化膜が得られる。このようにして得られるシリコン酸化膜の屈折率は、１．４あるいはそれ以下であり、本変型例における透明膜２１として用いることができる。
また、透明膜２１の厚みを電極７の厚みと同程度にすると、ワイヤ・ボンディングに対する強度を上げることができる。ただし、透明膜２１の厚みが電極７よりも薄い場合であっても、光の取り出し効果は得られる。
なお、本変型例においても、第１の実施の形態に関して前述したように、透光性の基板の裏面に凹凸状の粗面を形成したり、また、第２の実施の形態に関して前述したように、透光性の基板の裏面に凹部を設けると、光の取り出し効率をさらに改善できる。
図３０は、本実施形態の他の変型例にかかる半導体発光素子を表す模式断面図である。 すなわち、本変型例においては、半導体層の表面に粗面９が形成されている。粗面９を形成することにより、図１１に関して前述したように多重反射を利用して光の取り出し効率を上げることができる。すなわち、融着部８０の下の領域においても、それ以外の発光領域においても、活性層３から放出された光を高い効率で取り出すことが可能となる。
図３１は、本実施形態のさらに他の変型例にかかる半導体発光素子を表す模式断面図である。
すなわち、本変型例は、図２９に表した変型例と図３０に表した変型例とを組み合わせた構造を有する。融着部８０の下において、透明膜２１と粗面９とを設けることにより、反射効果と散乱効果とを促進させ、融着部８０の下で生じた発光をより高い効率で外部に取り出すことが可能となる。
（第５の実施の形態）
次に、本発明の第５の実施の形態として、本発明の半導体発光素子を搭載した半導体発光装置について説明する。すなわち、第１乃至第４実施形態に関して前述した半導体発光素子を、リードフレームや基板などに実装することにより、高輝度の半導体発光装置が得られる。
図３２は、本実施形態の半導体発光装置を表す模式断面図である。すなわち、本具体例の半導体発光装置は、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置である。
リード１０２の上部には、カップ部１０２Ｃが設けられ、半導体発光素子１０１は、このカップ部１０２Ｃの底面に接着剤などによりマウントされている。そして、もうひとつのリード１０３にワイヤ１０４により配線が施されている。カップ部１０２Ｃの内壁面は、光反射面１０２Ｒを構成し、半導体発光素子１０１から放出された光を反射して上方に取り出すことができる。本具体例においては、特に、半導体発光素子１０１の透明基板の側面などから放出される光を光反射面１０２Ｒにより反射させて上方に取り出すことができる。
そして、カップ部１０２Ｃの周囲は、光透過性の樹脂１０７により封止されている。樹脂１０７の光取り出し面１０７Ｅは、集光曲面を形成し、半導体発光素子１０１から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図３３は、半導体発光装置の他の具体例を表す模式断面図である。すなわち、本具体例においては、半導体発光素子１０１を封止する樹脂１０７は、その光軸１０７Ｃを中心軸とした回転対称であり、中心において半導体発光素子１０１の方向に後退し集束する形状を有する。このような形状の樹脂１０７を採用することにより、広角に光を分散させる配光特性が得られる。
図３４は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例は、「表面実装型」などと称されるものであり、半導体発光素子１０１は、リード１０２の上にマウントされ、もうひとつのリード１０３にワイヤ１０４により接続されている。これらリード１０２、１０３は、第１の樹脂１０９にモールドされており、半導体発光素子１０１は、透光性を有する第２の樹脂１０７により封止されている。第１の樹脂１０９は、例えば、酸化チタンの微粒子などを分散させることにより、光反射性が高められている。そして、その内壁面１０９Ｒが光反射面として作用し、半導体発光素子１０１から放出された光を外部に導く。すなわち、半導体発光素子１０１の側面などから放出される光を上方に取り出すことができる。
図３５は、半導体発光装置のさらに他の具体例を表す模式断面図である。すなわち、本具体例も、「表面実装型」などと称されるものであり、半導体発光素子１０１は、リード１０２の上にマウントされ、もうひとつのリード１０３にワイヤ１０４により接続されている。これらリード１０２、１０３の先端は、半導体発光素子１０１とともに、透光性を有する樹脂１０７にモールドされている。
図３６は、半導体発光装置のさらに他の具体例を表す模式断面図である。本具体例においては、図３２に関して前述したものと類似した構造が採用されているが、さらに半導体発光素子１０１を覆うように、蛍光体１０８が設けられている。蛍光体１０８は、半導体発光素子１０１から放出された光を吸収し、波長変換する役割を有する。例えば、半導体発光素子１０１から紫外線あるいは青色光の一次光が放出され、蛍光体１０８は、この一次光を吸収して赤色や緑色などの異なる波長の２次光を放出する。例えば、３種類の蛍光体を混合させ、半導体発光素子１０１から放出される紫外線を蛍光体１０８に吸収させて、青色光と緑色光と赤色光からなる白色光を放出させることもできる。
なお、蛍光体１０８は、半導体発光素子１０１の表面に塗布してもよく、あるいは樹脂１０７に含有させてもよい。
そして、図３２乃至図３６に表したいずれの半導体発光装置においても、第１乃至第４実施形態に関して前述した半導体発光素子を設けることにより、半導体発光素子１０１の上面や側面から高い効率で光を取り出して、輝度の高い半導体発光装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子や半導体発光装置の構造などに関する各種の変型例も本発明の範囲に包含される。
例えば、半導体発光素子を構成する層構造の詳細などに関して当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。例えば、活性層として、ＩｎＧａＡｌＰ系の他にも、ＧａｘＩｎ１−ｘＡｓｙＮ１−ｙ（０≦ｘ≦１、０≦ｙ＜１）系や、ＡｌＧａＡｓ系、ＩｎＧａＡｓＰ系など、様々な材料を用いることもできる。同様に、クラッド層や光ガイド層などについても、様々な材料を用いることもできる。
また、光を透過させる基板を持つＬＥＤ製造方法の代表例として説明したウェーハ接着は、従来より知られているＡｌＧａＡｓ系など厚いエピタキシャル成長で透明基板を得るＬＥＤにも適用できる。
また、半導体発光素子の形状やサイズについても、当業者が適宜設計変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
さらにまた、本発明の実施の形態のうちの任意のいくつかを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。具体的には、例えば、本発明の第１の実施の形態と、本発明の第２〜第４の実施の形態のいずれか、とを組み合わせて得られる半導体発光素子及び半導体発光装置も、同様に本発明の範囲に属する。また例えば、第３の実施の形態と第４の実施の形態とを組み合わせてもよい。その他の技術的に可能ないかなる組合せについても、同様に本発明の範囲に包含される。
その他、本発明の実施の形態として上述した半導体発光素子及び半導体発光装置を基にして、当業者が適宜設計変更して実施しうるすべての半導体発光素子及び半導体発光装置も同様に本発明の範囲に属する。
本発明の第１の実施の形態にかかる半導体発光素子の断面構造を例示する模式図である。 活性層３から放出された光の取り出し経路を例示する模式図である。 本発明の実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。 本発明の実施形態の半導体発光素子の製造工程の一部を表す工程断面図である。 ＧａＰ基板１の裏面に形成した粗面９を表す顕微鏡写真である。 本発明の実施形態における基板１の裏面の形態を例示する模式図である。 本発明の実施形態における基板１の裏面の形態を例示する模式図である。 本発明の実施形態における基板１の裏面の形態を例示する模式図である。 本発明の実施形態における基板１の裏面の形態を例示する模式図である。 本発明の実施形態の変型例にかかる半導体発光素子を表す模式断面図である。 粗面９における光の取り出しを説明するための模式図である。 本発明の実施形態の変型例における光の取り出し経路を例示した模式図である。 本発明の実施形態の他の変型例にかかる半導体発光素子を表す模式図である。 本発明の実施形態の半導体発光素子を実装部材にマウントした状態の断面構造を例示する模式図である。 ドライエッチングにより形成するプロセスを例示する工程断面図である。 ドライエッチングにより形成するプロセスを例示する工程断面図である。 本発明の実施形態の変型例にかかる半導体発光素子を表す模式断面図である。 本発明の実施形態にかかる半導体発光素子の断面構造を例示する模式図である。 半導体発光素子の表面に形成された電極パターンを例示する平面図である。 本発明者が本発明に至る過程で検討した半導体発光素子の模式断面図である。 ボンディング・パッド７Ａの下で散乱された光を素子の側面に向けて反射させ、外部に取り出す様子を例示する模式図である。 本発明の実施形態の変型例にかかる半導体発光素子を表す模式断面図である。 本発明の実施形態の第２の変型例にかかる半導体発光素子を表す模式断面図である。 本発明の実施形態の半導体発光素子の断面構造を例示する模式図である。 半導体発光素子のボンディング・パッドの部分の拡大図である。 融着部８０の下で生じた発光の一部を、延伸電極部７Ｄの隙間から外部に取り出す様子を例示した模式図である。 本発明の実施形態における電極パターンを例示する模式図である。 本発明の実施形態における電極パターンの他の具体例を表す模式図である。 本発明の実施形態の変型例にかかる半導体発光素子を表す模式図である。 本発明の実施形態の他の変型例にかかる半導体発光素子を表す模式断面図である。 本発明の実施形態のさらに他の変型例にかかる半導体発光素子を表す模式断面図である。 本発明の実施形態の半導体発光装置を表す模式断面図である。 半導体発光装置の他の具体例を表す模式断面図である。 半導体発光装置のさらに他の具体例を表す模式断面図である。 半導体発光装置のさらに他の具体例を表す模式断面図である。 半導体発光装置のさらに他の具体例を表す模式断面図である。
符号の説明
１ 基板
１Ｓ 側面
２ クラッド層
３ 活性層
４ クラッド層
５ 電流拡散層
６ 半導体積層構造
７，８ 電極
７Ａ、７Ｃ ボンディング・パッド
７Ｂ、７Ｅ 細線電極部
７Ｄ、７Ｆ 延伸電極部
７Ｃ ボンディング・パッド
７Ｅ 細線電極部
８Ａ、８Ｂ 電極パターン
９ 粗面
１０ 反射膜
１１ 保護膜
１８ 合金化領域
２０ 凹部
２１ 透明膜
２６ コンタクト層
２８ 実装部材
３０ 接着剤
５０ 誘電体層
５２ 電流ブロック層
８０ 融着部

Claims (5)

  1. 上面とこれに対向する裏面電極形成部とを有し、第１の波長帯の光に対する透光性を有し、前記裏面電極形成部の周囲に粗面が形成された基板と、
    前記基板の前記上面上に設けられ、前記第１の波長帯の光を放出する活性層を含む半導体積層構造と、
    前記半導体積層構造の上に設けられた第１の電極と、
    前記裏面電極形成部に設けられた第２の電極と、
    前記粗面の少なくとも一部の上に被着された反射膜と、
    を備えたことを特徴とする半導体発光素子。
  2. 第１の波長帯の光に対する透光性を有する基板と、
    前記基板の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含む半導体積層構造と、
    を備え、
    前記基板は、前記主面と対向するマウント面に凹部を有することを特徴とする半導体発光素子。
  3. 第１及び第２の主面を有し、第１の波長帯の光に対する透光性を有する基板と、
    前記基板の前記第１の主面上に設けられ、前記第１の波長帯の光を放出する活性層を含み、表面の少なくとも一部に第１の粗面が形成された、半導体積層構造と、
    前記第１の粗面の上に設けられた誘電体膜と、
    前記誘電体膜の上に設けられたボンディング・パッドと、
    前記半導体積層構造の上に設けられ、前記半導体積層構造及び前記ボンディング・パッドと電気的に接続された細線電極部と、
    前記基板の前記第２の主面上に設けられた第２の電極と、
    を備えたことを特徴とする半導体発光素子。
  4. 実装部材と、
    前記実装部材にマウントされた請求項１〜３のいずれか１つに記載の半導体発光素子と、
    を備え、
    前記実装部材は、前記半導体発光素子の前記基板の側面から放出される光を反射する反射部を有することを特徴とする半導体発光装置。
  5. 実装部材と、
    前記実装部材にマウントされた半導体発光素子と、
    前記半導体発光素子に接続されたワイヤと、
    を備え、
    前記半導体発光素子は、
    光を放出する活性層を含む半導体積層構造と、
    前記半導体積層構造の上に設けられ前記ワイヤの融着部に接続され且つ前記融着部よりも小なるパターンのボンディング・パッドと、
    を有することを特徴とする半導体発光装置。
JP2005065589A 2005-03-09 2005-03-09 半導体発光素子及び半導体発光装置 Pending JP2006253298A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005065589A JP2006253298A (ja) 2005-03-09 2005-03-09 半導体発光素子及び半導体発光装置
US11/143,993 US20060202219A1 (en) 2005-03-09 2005-06-03 Semiconductor light emitting device and semiconductor light emitting apparatus
US11/680,918 US7667224B2 (en) 2005-03-09 2007-03-01 Semiconductor light emitting device and semiconductor light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005065589A JP2006253298A (ja) 2005-03-09 2005-03-09 半導体発光素子及び半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010290849A Division JP2011066453A (ja) 2010-12-27 2010-12-27 半導体発光素子及び半導体発光装置

Publications (1)

Publication Number Publication Date
JP2006253298A true JP2006253298A (ja) 2006-09-21

Family

ID=36969898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005065589A Pending JP2006253298A (ja) 2005-03-09 2005-03-09 半導体発光素子及び半導体発光装置

Country Status (2)

Country Link
US (2) US20060202219A1 (ja)
JP (1) JP2006253298A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324326A (ja) * 2006-05-31 2007-12-13 Aisin Seiki Co Ltd 発光ダイオードチップ及びウェハ分割加工方法
JP2008130628A (ja) * 2006-11-17 2008-06-05 Hitachi Displays Ltd 液晶表示装置
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
WO2008091010A1 (ja) * 2007-01-26 2008-07-31 Shin-Etsu Handotai Co., Ltd. 発光素子及びその製造方法
JP2009004625A (ja) * 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
JP2009032958A (ja) * 2007-07-27 2009-02-12 Kyocera Corp 発光素子及び照明装置
WO2009099187A1 (ja) * 2008-02-07 2009-08-13 Showa Denko K.K. 化合物半導体発光ダイオード
WO2010092741A1 (ja) * 2009-02-10 2010-08-19 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
JP2011187724A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 発光素子
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス
JP2013106020A (ja) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2014013855A (ja) * 2012-07-05 2014-01-23 Mitsubishi Electric Corp 半導体発光装置の製造方法および半導体発光装置
JP2015026646A (ja) * 2013-07-24 2015-02-05 日亜化学工業株式会社 発光装置
JPWO2014167745A1 (ja) * 2013-04-10 2017-02-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2017506431A (ja) * 2014-02-06 2017-03-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 構造化基板を備える発光ダイオード
JP2017163111A (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
WO2021230418A1 (ko) * 2020-05-14 2021-11-18 삼성디스플레이 주식회사 표시 장치
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7837348B2 (en) 2004-05-05 2010-11-23 Rensselaer Polytechnic Institute Lighting system using multiple colored light emitting sources and diffuser element
US7819549B2 (en) 2004-05-05 2010-10-26 Rensselaer Polytechnic Institute High efficiency light source using solid-state emitter and down-conversion material
US7956371B2 (en) * 2005-12-08 2011-06-07 The Regents Of The University Of California High efficiency light emitting diode (LED)
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
KR100638819B1 (ko) * 2005-05-19 2006-10-27 삼성전기주식회사 광추출효율이 개선된 수직구조 질화물 반도체 발광소자
KR101266130B1 (ko) 2005-06-23 2013-05-27 렌슬러 폴리테크닉 인스티튜트 단파장 ｌｅｄ들 및 다운-컨버젼 물질들로 백색광을생성하기 위한 패키지 설계
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
TWI320606B (en) * 2006-08-07 2010-02-11 Epistar Corp A method for making a light emitting diode by electroless plating
US7703942B2 (en) * 2006-08-31 2010-04-27 Rensselaer Polytechnic Institute High-efficient light engines using light emitting diodes
KR101262226B1 (ko) * 2006-10-31 2013-05-15 삼성전자주식회사 반도체 발광 소자의 제조방법
EP2843716A3 (en) 2006-11-15 2015-04-29 The Regents of The University of California Textured phosphor conversion layer light emitting diode
US7889421B2 (en) 2006-11-17 2011-02-15 Rensselaer Polytechnic Institute High-power white LEDs and manufacturing method thereof
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
WO2008073435A1 (en) * 2006-12-11 2008-06-19 The Regents Of The University Of California Lead frame for transparent and mirrorless light emitting diode
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2009014590A2 (en) 2007-06-25 2009-01-29 Qd Vision, Inc. Compositions and methods including depositing nanomaterial
WO2009002129A2 (en) * 2007-06-27 2008-12-31 Epivalley Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
EP2017898A1 (en) * 2007-07-17 2009-01-21 Vishay Israel Ltd. Semiconductor light-emitting device and method for the manufacture thereof
WO2009014707A2 (en) 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
CN101378103A (zh) * 2007-08-28 2009-03-04 富士迈半导体精密工业（上海）有限公司 白光发光装置及其制作方法
KR101449005B1 (ko) 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI476945B (zh) * 2007-12-11 2015-03-11 Koninkl Philips Electronics Nv 具混合頂反射之側發光裝置
JP2009218569A (ja) * 2008-02-13 2009-09-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法
US20110018022A1 (en) * 2008-03-13 2011-01-27 Okabe Takehiko Semiconductor light-emitting device and method for manufacturing the same
KR101007099B1 (ko) 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5211996B2 (ja) * 2008-09-30 2013-06-12 豊田合成株式会社 発光装置
KR100992749B1 (ko) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101064006B1 (ko) * 2009-03-03 2011-09-08 엘지이노텍 주식회사 발광소자
TW201039383A (en) * 2009-04-17 2010-11-01 Arima Optoelectronics Corp Semiconductor chip electrode structure and manufacturing method thereof
US8653546B2 (en) * 2009-10-06 2014-02-18 Epistar Corporation Light-emitting device having a ramp
KR101014155B1 (ko) 2010-03-10 2011-02-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101047792B1 (ko) * 2010-04-23 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8421104B2 (en) * 2010-05-24 2013-04-16 Walsin Lihwa Corporation Light emitting diode apparatus and method for enhancing luminous efficiency thereof
TWI423477B (zh) * 2010-05-31 2014-01-11 Walsin Lihwa Corp 發光二極體裝置及提高其發光效率的方法
CN101936489A (zh) * 2010-09-03 2011-01-05 深圳市华星光电技术有限公司 背光模块及其光学组件
TWI589021B (zh) * 2011-02-07 2017-06-21 晶元光電股份有限公司 發光元件及其製法
JP2012231087A (ja) * 2011-04-27 2012-11-22 Mitsubishi Chemicals Corp 窒化物系ｌｅｄの製造方法
JP6104915B2 (ja) 2011-10-06 2017-03-29 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体発光デバイスの表面処理
EP2803093B1 (en) 2012-01-10 2019-06-26 Lumileds Holding B.V. Controlled led light output by selective area roughening
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
CN102769083A (zh) * 2012-07-16 2012-11-07 江苏扬景光电有限公司 倒装焊氮化物发光二极管及其透光衬底和制造方法
KR102059030B1 (ko) * 2012-09-24 2019-12-24 엘지이노텍 주식회사 자외선 발광 소자
US9000414B2 (en) * 2012-11-16 2015-04-07 Korea Photonics Technology Institute Light emitting diode having heterogeneous protrusion structures
TWI581458B (zh) * 2012-12-07 2017-05-01 晶元光電股份有限公司 發光元件
JP2014120695A (ja) * 2012-12-19 2014-06-30 Rohm Co Ltd 半導体発光素子
WO2014108782A1 (en) * 2013-01-09 2014-07-17 Koninklijke Philips N.V. Shaped cavity in substrate of a chip scale package led
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP6215612B2 (ja) 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
JP6479308B2 (ja) * 2013-08-09 2019-03-06 ソニー株式会社 面発光レーザ素子及びその製造方法
TWI536605B (zh) * 2013-08-20 2016-06-01 隆達電子股份有限公司 發光二極體
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
CN105849915B (zh) * 2014-01-06 2019-04-02 亮锐控股有限公司 具有成形衬底的半导体发光器件和制造所述器件的方法
US9490455B2 (en) * 2015-03-16 2016-11-08 International Business Machines Corporation LED light extraction enhancement enabled using self-assembled particles patterned surface
EP3356725B1 (en) * 2015-09-29 2023-07-26 Signify Holding B.V. Light source with diffractive outcoupling
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP7266961B2 (ja) 2015-12-31 2023-05-01 晶元光電股▲ふん▼有限公司 発光装置
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
EP3486942A4 (en) * 2016-07-14 2020-03-18 Kabushiki Kaisha Toshiba, Inc. CERAMIC PRINTED CIRCUIT BOARD AND SEMICONDUCTOR MODULE
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
US11322720B2 (en) * 2020-02-27 2022-05-03 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a grooved non-display area
CN114335277B (zh) * 2022-03-15 2022-06-24 江西兆驰半导体有限公司 一种增强出光效率的发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298108A (ja) * 2002-04-05 2003-10-17 Toshiba Corp 半導体発光素子およびその製造方法
JP2003338637A (ja) * 2002-03-14 2003-11-28 Toshiba Corp 半導体発光素子および半導体発光装置
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004221112A (ja) * 2003-01-09 2004-08-05 Sharp Corp 酸化物半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148383A (en) 1981-03-09 1982-09-13 Nec Corp Semiconductor light-emitting element
JP2959503B2 (ja) 1997-01-10 1999-10-06 サンケン電気株式会社 半導体発光素子
JP4189710B2 (ja) * 1999-07-16 2008-12-03 Ｄｏｗａエレクトロニクス株式会社 発光ダイオードの製造方法
JP3802424B2 (ja) 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
JP3715627B2 (ja) * 2002-01-29 2005-11-09 株式会社東芝 半導体発光素子及びその製造方法
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
TW200419832A (en) * 2004-04-16 2004-10-01 Uni Light Technology Inc Structure for increasing the light-emitting efficiency of a light-emitting device
US7201494B2 (en) * 2004-12-27 2007-04-10 Opto Tech Corporation Lighting system of adjustable color temperature

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338637A (ja) * 2002-03-14 2003-11-28 Toshiba Corp 半導体発光素子および半導体発光装置
JP2003298108A (ja) * 2002-04-05 2003-10-17 Toshiba Corp 半導体発光素子およびその製造方法
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004221112A (ja) * 2003-01-09 2004-08-05 Sharp Corp 酸化物半導体発光素子

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324326A (ja) * 2006-05-31 2007-12-13 Aisin Seiki Co Ltd 発光ダイオードチップ及びウェハ分割加工方法
JP2008130628A (ja) * 2006-11-17 2008-06-05 Hitachi Displays Ltd 液晶表示装置
JP2008160094A (ja) * 2006-11-28 2008-07-10 Cree Inc 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法
US9318327B2 (en) 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
US8008671B2 (en) 2007-01-26 2011-08-30 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method for fabricating the same
WO2008091010A1 (ja) * 2007-01-26 2008-07-31 Shin-Etsu Handotai Co., Ltd. 発光素子及びその製造方法
JPWO2008091010A1 (ja) * 2007-01-26 2010-05-20 信越半導体株式会社 発光素子及びその製造方法
JP2009004625A (ja) * 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
KR100950137B1 (ko) 2007-06-22 2010-03-30 산켄덴키 가부시키가이샤 반도체 발광장치
JP2009032958A (ja) * 2007-07-27 2009-02-12 Kyocera Corp 発光素子及び照明装置
JP2009212500A (ja) * 2008-02-07 2009-09-17 Showa Denko Kk 化合物半導体発光ダイオード
WO2009099187A1 (ja) * 2008-02-07 2009-08-13 Showa Denko K.K. 化合物半導体発光ダイオード
WO2010092741A1 (ja) * 2009-02-10 2010-08-19 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
KR101318492B1 (ko) * 2009-02-10 2013-10-16 쇼와 덴코 가부시키가이샤 발광 다이오드 및 발광 다이오드 램프
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
JP2011187724A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 発光素子
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス
JP2013106020A (ja) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
US9202998B2 (en) 2011-11-17 2015-12-01 Stanley Electric Co., Ltd. Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP2014013855A (ja) * 2012-07-05 2014-01-23 Mitsubishi Electric Corp 半導体発光装置の製造方法および半導体発光装置
JPWO2014167745A1 (ja) * 2013-04-10 2017-02-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
US11233029B2 (en) 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive
JP2015026646A (ja) * 2013-07-24 2015-02-05 日亜化学工業株式会社 発光装置
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
JP2017506431A (ja) * 2014-02-06 2017-03-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 構造化基板を備える発光ダイオード
JP2017163111A (ja) * 2016-03-11 2017-09-14 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11796163B2 (en) 2020-05-12 2023-10-24 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
WO2021230418A1 (ko) * 2020-05-14 2021-11-18 삼성디스플레이 주식회사 표시 장치
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Also Published As

Publication number Publication date
US20060202219A1 (en) 2006-09-14
US20070145883A1 (en) 2007-06-28
US7667224B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
JP2006253298A (ja) 半導体発光素子及び半導体発光装置
TWI550910B (zh) Semiconductor light emitting device
JP4857596B2 (ja) 発光素子の製造方法
US7560294B2 (en) Light emitting element and method of making same
US8017967B2 (en) Light-emitting element including a fusion-bonding portion on contact electrodes
US7453092B2 (en) Light emitting device and light emitting element having predetermined optical form
JP5095848B1 (ja) 半導体発光素子
US7462869B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
US20060043399A1 (en) Semiconductor light emitting device
CN107210341B (zh) Led以及制造方法
JP3737494B2 (ja) 半導体発光素子及びその製造方法並びに半導体発光装置
KR100714638B1 (ko) 단면 발광형 ｌｅｄ 및 그 제조방법
KR102607596B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5933075B2 (ja) 半導体発光素子
JP2011066453A (ja) 半導体発光素子及び半導体発光装置
KR20190136826A (ko) 반도체 소자, 반도체 소자 제조방법 및 반도체 소자 패키지
JP2005347700A (ja) 発光素子およびその製造方法
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP5234149B2 (ja) 発光素子の製造方法
JP2011061246A (ja) 窒化物半導体発光素子およびその製造方法
KR100676286B1 (ko) ＺｎＯ층을 갖는 수직형 발광다이오드 및 그 제조방법
JP2007266338A (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301