JP2010186808A - 発光ダイオード及び発光ダイオードランプ - Google Patents

発光ダイオード及び発光ダイオードランプ Download PDF

Info

Publication number
JP2010186808A
JP2010186808A JP2009028576A JP2009028576A JP2010186808A JP 2010186808 A JP2010186808 A JP 2010186808A JP 2009028576 A JP2009028576 A JP 2009028576A JP 2009028576 A JP2009028576 A JP 2009028576A JP 2010186808 A JP2010186808 A JP 2010186808A
Authority
JP
Japan
Prior art keywords
emitting diode
light
light emitting
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009028576A
Other languages
English (en)
Inventor
Ryoichi Takeuchi
良一 竹内
Wataru Nabekura
亙 鍋倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009028576A priority Critical patent/JP2010186808A/ja
Priority to CN2010800070964A priority patent/CN102308397A/zh
Priority to PCT/JP2010/000193 priority patent/WO2010092741A1/ja
Priority to US13/148,428 priority patent/US20110315955A1/en
Priority to KR1020117018532A priority patent/KR101318492B1/ko
Priority to TW099103717A priority patent/TWI433356B/zh
Publication of JP2010186808A publication Critical patent/JP2010186808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】本発明は光取り出し面に２つの電極と傾斜側面を有する発光ダイオードにおいて、光の取り出し効率が高く、実装工程の生産性が高い高輝度発光ダイオードを提供する。
【解決手段】組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を含む発光部を有し、該発光部を含む化合物半導体層を透明基板と接合された発光ダイオードである。発光ダイオードの主たる光取り出し面に第1の電極と、第１の電極と極性の異なる第２の電極とを有する。第２の電極は発光層を挟んで第１の電極とは反対側の化合物半導体層上に形成されている。透明基板の側面は、発光層に近い側では発光層の発光面に対して略垂直である第１の側面と、発光層に遠い側では発光面に対して傾斜している第２の側面を有している発光ダイオードに対し、第３の電極を透明基板裏面に形成する。
【選択図】図４

Description

本発明は、発光ダイオード及び発光ダイオードランプに関するものである。
従来から、赤色、橙色、黄色或いは黄緑色の可視光を発する発光ダイオード（英略称：ＬＥＤ）として、燐化アルミニウム・ガリウム・インジウム（組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ；０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を備えた化合物半導体ＬＥＤが知られている。この様なＬＥＤにあって、（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を備えた発光部は、一般に発光層から出射される発光に対し光学的に不透明であり、また機械的にもそれ程強度のない砒化ガリウム（ＧａＡｓ）等の基板材料上に形成されている。
このため、より高輝度の可視ＬＥＤを得るために、また、更なる素子の機械的強度の向上を目的とした研究が進められている。すなわち、ＧａＡｓのような不透明な基板材料を除去した後、発光を透過できると共に従来に増してより機械強度に優れた透明な材料からなる支持体層を改めて接合させた、いわゆる接合型ＬＥＤを構成する技術が開示されている（例えば、特許文献１〜５参照）。
また、高輝度の可視ＬＥＤを得るために、素子形状による光取り出し効率を向上させる方法が用いられている。その例として、側面形状によって高輝度化を向上させた技術が開示されている（例えば、特許文献６〜７参照）。さらに、接合基板界面の高抵抗層を利用して、静電耐性を向上させた技術が開示されている（例えば、特許文献８参照）。
特許第３２３０６３８号公報 特開平６−３０２８５７号公報 特開２００２−２４６６４０号公報 特許第２５８８８４９号公報 特開２００１−５７４４１号公報 特開２００７−１７３５５１号公報 米国特許第６２２９１６０号公報 特開２００７−１９０５７号公報
このように、透明基板接合型ＬＥＤやチップ形状の最適化等により、高輝度ＬＥＤの提供が可能となったが、製造技術的には、実装工程における生産性の向上や輝度品質の安定化等が求められていた。また、静電耐性の向上などの実装工程に関連したニーズがあった。
ところで、発光ダイオードの表面及び裏面に電極を形成する構造の素子においては、多くの実装技術に関連した提案がされている。しかしながら、光取り出し面に２つの電極を有する構造の高輝度素子では、電気的特性を含めて構造が複雑であり、静電耐圧の安定化や実装技術についての検討が不十分であった。
例えば、特許文献６に開示されているように、高輝度化の為、基板の側面において、発光層に近い側では発光層の発光面に対して略垂直である第１の側面と、発光層に遠い側では発光面に対して傾斜している第２の側面とにより高輝度化する技術が開示されている。しかしながら、パッケージと接続する基板の底面の面積が小さく、発光面の面積が大きく形成されているため、第１または第２の電極にワイヤーをワイヤンボンディングする際にチップが転倒しやすいという問題があった。このため、発光ダイオード素子とパッケージとの間で安定した接続強度を得るには、ダイボンド剤の選定や接続条件の管理などの制約が大きいという問題があった。
一方、特許文献８に記載された発光ダイオードでは、発光部と導電性の基板との間に高抵抗層を設けることにより、静電耐性の向上が図られている。しかしながら、パッケージと電気的に接触するため、銀ペーストなどの導電性のペーストを用いる必要がある。これらの導電性ペーストは光の吸収が大きいため、透明基板接続型ＬＥＤの場合に発光の妨げになるという問題があった。特に、導電性ペーストである銀ペースト等を過剰に使用すると透明基板の側面を覆ってしまうため、著しく輝度が低下するという問題があった。反対に、導電性ペーストの使用量が少なすぎる場合には、接着強度が不足してＬＥＤチップが安定しないという問題があった。
本発明は、上記事情を鑑みてなされたものであり、光取り出し面に２つの電極と傾斜側面とを有する発光ダイオードにおいて、高い光の取り出し効率を維持しつつ、実装工程の生産性を向上すると共に逆電圧が印加した際に逆方向電流が発光層を流れることがない発光ダイオードを提供することを目的とする。
すなわち、本発明は以下に関する。
（１） ｐｎ接合型の発光部を含む化合物半導体層と透明基板とが接合された発光ダイオードであって、発光ダイオードの主たる光取り出し面に設けられた第１及び第２の電極と、前記透明基板の前記化合物半導体層との接合面と反対側に設けられた第３の電極とを備えることを特徴とする発光ダイオード。
（２） 前記第３の電極がショットキー電極であることを特徴とする前項（１）に記載の発光ダイオード。
（３） 前記第３の電極が、前記光取り出し面の発光に対する反射率が９０％以上の反射層を有することを特徴とする前項（１）又は（２）に記載の発光ダイオード。
（４） 前記反射層が、銀、金、アルミニウム、白金、又はこれらを１以上含む金合であることを特徴とする前項（３）に記載の発光ダイオード。
（５） 前記第３の電極が、前記透明基板と接する面と前記反射層との間に酸化膜を有することを特徴とする前項（３）又は（４）に記載の発光ダイオード。
（６） 前記酸化膜が、透明導電膜であることを特徴とする前項（５）に記載の発光ダイオード。
（７） 前記透明導電膜が、インジウム・錫の酸化物からなる透明導電膜（ＩＴＯ）であることを特徴とする前項（６）に記載の発光ダイオード。
（８） 前記第３の電極が、前記透明基板と接する面と反対側に、接続層を有することを特徴とする前項（１）乃至（７）のいずれか一項に記載の発光ダイオード。
（９） 前記接続層が、融点４００℃未満の共晶金属であることを特徴とする前項（８）に記載の発光ダイオード。
（１０） 前記第３の電極が、前記反射層と前記接続層との間に融点２０００℃以上の高融点バリア金属を備えていることを特徴とする前項（８）又は（９）に記載の発光ダイオード。
（１１） 前記高融点バリア金属が、タングステン、モリブデン、チタン、白金、クロム、タンタルからなる群から選択された少なくともいずれか１つを含むことを特徴とする前項（１０）に記載の発光ダイオード。
（１２） 前記発光部が、組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を含むことを特徴とする前項（１）乃至（１１）のいずれか一項に記載の発光ダイオード。
（１３） 前記第１及び第２の電極がオーミック電極であることを特徴とする前項（１）乃至（１２）のいずれか一項に記載の発光ダイオード。
（１４） 前記透明基板の材質がＧａＰであることを特徴とする前項（１）乃至（１３）のいずれか一項に記載の発光ダイオード。
（１５） 前記透明基板の側面が、前記化合物半導体層に近い側において前記光取り出し面に対して略垂直である垂直面と、前記化合物半導体層に遠い側において前記光取り出し面に対して内側に傾斜した傾斜面とを有することを特徴とする前項（１）乃至（１４）のいずれか一項に記載の発光ダイオード。
（１６） 前記化合物半導体層と前記透明基板との間に、当該透明基板よりも高い抵抗を有する高抵抗層が設けられていることを特徴とする前項（１）乃至（１５）のいずれか一項に記載の発光ダイオード。
（１７） 前項（１）乃至（１６）のいずれか一項に記載の発光ダイオードを備え、前記発光ダイオードの前記発光部の上方に設けられた前記第１又は第２の電極と前記第３の電極とが、略同電位に接続されていることを特徴とする発光ダイオードランプ。
本発明の発光ダイオードによれば、主たる光取り出し面に設けられた第１及び第２の電極に加えて、透明基板の化合物半導体層との接合面と反対側に設けられた第３の電極を備えた構成となっている。この第３の電極は、高輝度化、導通性、実装工程の安定化が可能な積層構造を有する新機能電極である。したがって、高い光の取り出し効率を維持しつつ、実装工程の生産性を向上すると共に逆電圧が印加した際に逆方向電流が発光層を流れることがない発光ダイオードを提供することができる。
本発明の発光ダイオードランプによれば、上記発光ダイオードを備え、この発光ダイオードの発光部の上方に設けられた第１又は第２の電極と第３の電極とが、略同電位に接続されている。このため、逆電圧が印加した際に逆方向電流が発光層を流れることがない発光ダイオードランプを提供することができる。
本発明の一実施形態である発光ダイオードを用いた発光ダイオードランプの平面図である。 本発明の一実施形態である発光ダイオードを用いた発光ダイオードランプの、図１中に示すＡ−Ａ’線に沿った断面模式図である。 本発明の一実施形態である発光ダイオードの平面図である。 本発明の一実施形態である発光ダイオードの、図３中に示すＢ−Ｂ’線に沿った断面模式図である。 本発明の一実施形態である発光ダイオードの第３の電極を説明するための断面模式図である。 本発明の一実施形態である発光ダイオードに用いるエピウェーハの断面模式図である。 本発明の一実施形態である発光ダイオードに用いる接合ウェーハの断面模式図である。
以下、本発明を適用した一実施形態である発光ダイオードについて、これを用いた発光ダイオードランプとともに図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１及び図２は、本発明を適用した一実施形態である発光ダイオードを用いた発光ダイオードランプを説明するための図であり、図１は平面図、図２は図１中に示すＡ−Ａ’線に沿った断面図である。
図１及び図２に示すように、本実施形態の発光ダイオード１を用いた発光ダイオードランプ４１は、マウント基板４２の表面に１以上の発光ダイオード１が実装されている。より具体的には、マウント基板４２の表面には、ｎ電極端子４３とｐ電極端子４４とが設けられている。また、発光ダイオード１の第１の電極であるｎ型オーミック電極４とマウント基板４２のｎ電極端子４３とが金線４５を用いて接続されている（ワイヤボンディング）。一方、発光ダイオード１の第２の電極であるｐ型オーミック電極５とマウント基板４２のｐ電極端子４４とが金線４６を用いて接続されている。さらに、図２に示すように、発光ダイオード１のｎ型及びｐ型オーミック電極４，５が設けられた面と反対側の面には、第３の電極６が設けられており、この第３の電極６によって発光ダイオード１がｎ電極端子４３上に接続されてマウント基板４２に固定されている。ここで、ｎ型オーミック電極４と第３の電極６とは、ｎ極電極端子４３によって等電位又は略等電位となるように電気的に接続されている。そして、マウント基板４２の発光ダイオード１が実装された表面は、一般的なエポキシ樹脂４７によって封止されている。
図３及び図４は、本発明を適用した一実施形態である発光ダイオードを説明するための図であり、図３は平面図、図４は図３中に示すＢ−Ｂ’線に沿った断面図である。図３及び図４に示すように、本実施形態の発光ダイオード１は、ｐｎ接合型の発光部７を含む化合物半導体層２と透明基板３とが接合された発光ダイオードである。そして、発光ダイオード１は、主たる光取り出し面に設けられたｎ型オーミック電極（第１の電極）４及びｐ型オーミック電極（第２の電極）５と、透明基板３の化合物半導体層２との接合面と反対側に設けられた第３の電極６とを備えて概略構成されている。なお、本実施形態における主たる光取り出し面とは、発光部７において、透明基板３を貼り付けた面の反対側の面である。
化合物半導体層２は、ｐｎ接合型の発光部７を含むものであれば特に限定されるものではない。発光部７は、（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層１０を含む化合物半導体積層構造体である。発光部７は、具体的には、例えば、Ｍｇをドープしたキャリア濃度１×１０１８〜８×１０１８ｃｍ−３、層厚５〜１５μｍのｐ型ＧａＰ層８上に、少なくともｐ型の下部クラッド層９、発光層１０、ｎ型の上部クラッド層１１が順次積層されて構成されている。
発光層１０は、アンドープ、ｎ形又はｐ形のいずれかの伝導型の（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）からも構成することができる。層厚は、０．１〜２μｍ、キャリア濃度は、３×１０１７ｃｍ−３未満が好ましい。この発光層１０は、ダブルヘテロ構造、単一（ｓｉｎｇｌｅ）量子井戸（英略称：ＳＱＷ）構造、あるいは多重（ｍｕｌｔｉ）量子井戸（英略称：ＭＱＷ）構造のどちらであっても良いが、単色性に優れる発光を得るためにはＭＱＷ構造とすることが好ましい。また、量子井戸（英略称：ＱＷ）構造をなす障壁（ｂａｒｒｉｅｒ）層及び井戸（ｗｅｌｌ）層を構成する（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）の組成は、所望の発光波長を帰結する量子準位が井戸層内に形成される様に決定することができる。
発光部７は、上述の発光層１０と、放射再結合をもたらすキャリア（担体；ｃａｒｒｉｅｒ）及び発光を発光層１０に「閉じ込める」ために、発光層１０の下側及び上側に対峙して配置した下部クラッド（ｃｌａｄ）層９及び上部クラッド層１１を含む、所謂、ダブルヘテロ（英略称：ＤＨ）構造とすることが高強度の発光を得る上で好ましい。下部クラッド層９及び上部クラッド層１１は、発光層１０を構成する（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）よりも禁止帯幅が広い半導体材料から構成するのが好ましい。
下部クラッド層９としては、例えば、Ｍｇをドープした、キャリア濃度１×１０１７〜１×１０１８ｃｍ−３、層厚０．５〜２μｍのｐ型の（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）からなる半導体材料を用いることが望ましい。一方、上部クラッド層１１としては、例えば、Ｓｉをドープしたキャリア濃度２×１０１７〜２×１０１８ｃｍ−３、層厚０．５〜５μｍのｎ型の（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）からなる半導体材料を用いることが望ましい。
また、発光層１０と下部クラッド層９及び上部クラッド層１１との間に、両層間におけるバンド（ｂａｎｄ）不連続性を緩やかに変化させるための中間層を設けても良い。この場合、中間層は、発光層１０と下部クラッド層９及び上部クラッド層１１との中間の禁止帯幅を有する半導体材料から構成するのが望ましい。同様に、発光層１０として、例えばＡｌｘＧａ（１−ｘ）Ａｓを用いた場合にも適用することができる。
また、発光部７の構成層の上方には、オーミック（Ｏｈｍｉｃ）電極の接触抵抗を下げるためのコンタクト層、素子駆動電流を発光部の全般に平面的に拡散させるための電流拡散層、逆に素子駆動電流の通流する領域を制限するための電流阻止層や電流狭窄層など公知の層構造を設けることができる。
透明基板３は、図４に示すように、化合物半導体層２のｐ型ＧａＰ層８側に接合されている。この透明基板３は、発光部７を機械的に支持するのに充分な強度を有し、且つ、発光部７から出射される発光を透過できる禁止帯幅が広く、導電性の光学的に透明な材料から構成する。例えば、燐化ガリウム（ＧａＰ）、砒化アルミニウム・ガリウム（ＡｌＧａＡｓ）、窒化ガリウム（ＧａＮ）等のＩＩＩ−Ｖ族化合物半導体結晶体、硫化亜鉛（ＺｎＳ）やセレン化亜鉛（ＺｎＳｅ）等のＩＩ−ＶＩ族化合物半導体結晶体、或いは六方晶或いは立方晶の炭化珪素（ＳｉＣ）等のＩＶ族半導体結晶体などから構成することができる。
透明基板３は、発光部７を機械的に充分な強度で支持するために、例えば約５０μｍ以上の厚みとすることが好ましい。また、化合物半導体層２へ接合した後に透明基板３への機械的な加工を施し易くするため、約３００μｍの厚さを超えないものとすることが好ましい。すなわち、（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層１０を備えた本実施形態の発光ダイオード１において、透明基板３は、約５０μｍ以上約３００μｍ以下の厚さを有するｎ型ＧａＰ基板から構成するのが最適である。
また、図４に示すように、透明基板３の側面は、化合物半導体層２に近い側において主たる光取り出し面に対して略垂直である垂直面３ａとされており、化合物半導体層２に遠い側において主たる光取り出し面に対して内側に傾斜した傾斜面３ｂとされている。これにより、発光層１０から透明基板３側に放出された光を効率よく外部に取り出すことができる。また、発光層１０から透明基板３側に放出された光のうち、一部は垂直面３ａで反射され傾斜面３ｂで取り出すことができる。一方、傾斜面３ｂで反射された光は垂直面３ａで取り出すことができる。このように、垂直面３ａと傾斜面３ｂとの相乗効果により、光の取り出し効率を高めることができる。
また、本実施形態では、図４に示すように、傾斜面３ｂと発光面に平行な面とのなす角度αを、５５度〜８０度の範囲内とすることが好ましい。このような範囲とすることで、透明基板３の底部で反射された光を効率よく外部に取り出すことができる。
また、垂直面３ａの幅（厚さ方向）を、３０μｍ〜１００μｍの範囲内とすることが好ましい。垂直面３ａの幅を上記範囲内にすることで、透明基板３の底部で反射された光を垂直面３ａにおいて効率よく発光面に戻すことができ、さらには、主たる光取り出し面から放出させることが可能となる。このため、発光ダイオード１の発光効率を高めることができる。
また、透明基板３の傾斜面３ｂは、粗面化されることが好ましい。傾斜面３ｂが粗面化されることにより、この傾斜面３ｂでの光取り出し効率を上げる効果が得られる。すなわち、傾斜面３ｂを粗面化することにより、傾斜面３ｂでの全反射を抑制して、光取り出し効率を上げることができる。
化合物半導体層２と透明基板３との接合界面は、高抵抗層となる場合がある。すなわち、化合物半導体層２と透明基板３との間には、図示略の高抵抗層が設けられている場合がある。この高抵抗層は、透明基板３よりも高い抵抗値を示し、高抵抗層が設けられている場合には化合物半導体層２のｐ型ＧａＰ層８側から透明基板３側への逆方向の電流を低減する機能を有している。また、透明基板３側からｐ型ＧａＰ層８側へと不用意に印加される逆方向の電圧に対して耐電圧性を発揮する接合構造を構成しているが、その降伏電圧は、ｐｎ接合型の発光部７の逆方向電圧より低値となる様に構成することが好ましい。
ｎ型オーミック電極４およびｐ型オーミック電極５は、発光ダイオード１の主たる光取り出し面に設けられた低抵抗のオーミック接触電極である。ここで、ｎ型オーミック電極４は、上部クラッド層１１の上方に設けられており、例えば、ＡｕＧｅ、Ｎｉ合金／Ｐｔ／Ａｕからなる合金を用いることができる。一方、ｐ型オーミック電極５は、図４に示すように、露出させたｐ型ＧａＰ層８の表面にＡｕＢｅ／Ａｕからなる合金を用いることができる。
ここで、本実施形態の発光ダイオード１では、発光部７がｐ型ＧａＰ層８を含む構成とし、第２の電極としてｐ型オーミック電極５を、ｐ型ＧａＰ層８上に形成することが好ましい。このような構成とすることにより、作動電圧を下げる効果が得られる。また、ｐ型オーミック電極５をｐ型ＧａＰ層８上に形成することにより、良好なオーミックコンタクトが得られるため、作動電圧を下げることができる。
なお、本実施形態では、第１の電極の極性をｎ型とし、第２の電極の極性をｐ型とするのが好ましい。このような構成とすることにより、発光ダイオード１の高輝度化を達成することができる。一方、第１の電極をｐ型とすると、電流拡散が悪くなり、輝度の低下を招く。これに対して、第１の電極をｎ型とすることにより、電流拡散が良くなり、発光ダイオード１の高輝度化を達成することができる。
本実施形態の発光ダイオード１では、図３に示すように、ｎ型オーミック電極４とｐ型オーミック電極５とが対角の位置となるように配置することが好ましい。また、ｐ型オーミック電極５の周囲を、化合物半導体層２で囲んだ構成とすることが最も好ましい。このような構成とすることにより、作動電圧を下げる効果が得られる。また、ｐ型オーミック電極５の四方をｎ型オーミック電極４で囲むことにより、電流が四方に流れやすくなり、その結果作動電圧が低下する。
また、本実施形態の発光ダイオード１では、図３に示すように、ｎ型オーミック電極４を、ハニカム、格子形状など網目とすることが好ましい。このような構成とすることにより、信頼性を向上させる効果が得られる。また、格子状とすることにより、発光層１０に均一に電流を注入することができ、その結果、信頼性を向上させる効果が得られる。なお、本実施形態の発光ダイオード１では、ｎ型オーミック電極４を、パッド形状の電極（パッド電極）と幅１０μｍ以下の線状の電極（線状電極）とで構成することが好ましい。このような構成とすることにより、高輝度化をはかることができる。さらに、線状電極の幅を狭くすることにより、光取り出し面の開口面積を上げることができ、高輝度化を達成することができる。
図５は、本実施形態の発光ダイオード１の第３の電極６を説明するための断面図である。図４及び図５に示すように、第３の電極６は、透明基板３の底面に形成されており、高輝度化、導通性、実装工程の安定化が可能な積層構造を有している。具体的には、第３の電極６は、透明基板３の底面側から、少なくとも、反射層１３、バリア層１４、接続層１５が積層されて概略構成されている。また、第３の電極６は、オーミック電極であってもショットキー電極であっても良いが、第３の電極６が透明基板３の底面にオーミック電極を形成すると、発光層１０からの光を吸収してしまうため、ショットキー電極であることが好ましい。第３の電極６の厚さは特に限定されるものではないが、０．２〜５μｍの範囲が好ましく、１〜３μｍの範囲がより好ましく、１．５〜２．５μｍの範囲が特に好ましい。ここで、第３の電極６の厚さが０．２μｍ未満であると高度な膜厚制御技術が必要であるために好ましくない。また、第３の電極６の厚さが５μｍを超えるとパターン形成しにくく、高コストであるために好ましくない。一方、第３の電極６の厚さが上記範囲であると、品質の安定性とコストの両立が可能であるために好ましい。
反射層１３は、発光ダイオード１の高輝度化、すなわち発光層１０から透明基板３側に放出された光を効率よく外部に取り出すために設けられている。この反射層１３は、光取り出し面の発光に対する反射率が９０％以上であることが好ましい。また、反射層１３として、反射率の高い金属を適用することができる。具体的には、例えば、銀、金、アルミニウム、白金およびこれらの金属の合金が挙げられる。反射層１３の厚さは特に限定されるものではないが、０．０２〜２μｍの範囲が好ましく、０．０５〜１μｍの範囲がより好ましく、０．０５〜０．５μｍの範囲が特に好ましい。ここで、反射層１３の厚さが０．０２μｍ未満であると金属によっては、透過し反射率が低下する可能性があるために好ましくない。また、反射層１３の厚さが２μｍを超えると応力の増加および高いコストであるために好ましくない。一方、反射層１３の厚さが上記範囲であると、高反射率で、低コストであるために好ましい。
また、図５に示すように、第３の電極６は、透明基板３と反射層１３とが接する面に、酸化膜１６が挿入されていることが好ましい。酸化膜１６は、反射層１３を構成する金属と透明基板３を構成する半導体基板との間の拡散・反応を防止するために設けられている。この酸化膜１６を透明基板３と反射層１３とが接する面に挿入することによって、反射層１３の反射率の低下を抑制することができる。
酸化膜１６としては、例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等の透明導電膜、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）などの絶縁膜、電気的接触を確保するため一部金属膜とした膜など公知の材料及びそれらの組み合わせを適用することができるが、発光層１０から透明基板３側に放出された光を効率よく外部に取り出すために透明導電膜を用いることが好ましく、ＩＴＯ膜を用いることがより好ましい。酸化膜１６の厚さは特に限定されるものではないが、０．０２〜１μｍの範囲が好ましく、０．０５〜０．５μｍの範囲がより好ましく、０．１〜０．２μｍの範囲が特に好ましい。ここで、酸化膜１６の厚さが０．０２μｍ未満であると相互拡散の防止が不十分であるために好ましくない。また、酸化膜１６の厚さが１μｍを超えると膜の応力が増大し、クラックが発生しやすいために好ましくない。一方、酸化膜１６の厚さが上記範囲であると、安定した品質の膜となるために好ましい。
バリア層１４は、図５に示すように、反射層１３と接続層１５との間に設けられている。このバリア層１４は、反射層１３を構成する金属と接続層１５を構成する金属とが相互に拡散することを抑制して反射層１３の反射率の低下を防止する機能を有している。また、バリア層１４は、融点２０００℃以上の高融点バリア金属から構成されている。この高融点バリア金属としては、例えば、タングステン、モリブデン、チタン、白金、クロム、タンタル等の高融点金属を適用することができ、これらの金属から少なくともいずれか１つを含むことが好ましい。バリア層１４の厚さは特に限定されるものではないが、０．０５〜０．５μｍの範囲が好ましく、０．０８〜０．２μｍの範囲がより好ましく、０．１〜０．１５μｍの範囲が特に好ましい。ここで、バリア層１４の厚さが０．０５μｍ未満であると、バリア機能が不十分となるために好ましくない。また、バリア層１４の厚さが０．５μｍを超えると、応力の増大やプロセス温度が高くなるために好ましくない。一方、バリア層１４の厚さが上記範囲であると、安定した品質を容易に形成できるために好ましい。
接続層１５は、図５に示すように、透明基板３と第３の電極６を構成する酸化膜１６とが接する面と反対側、すなわち、マウント基板４２の表面のｎ電極端子４３と対向する側に設けられている。この接続層１５は、発光ダイオード１を実装する際に溶融してマウント基板４２との接続を行う機能を有している。また、接続層１５は、低融点の金属からなる層（低融点金属層）１５ｂから構成されている。この低融点金属層１５ｂとしては、Ｉｎ、Ｓｎメタルおよび公知の半田材料を適用することが可能であるが、融点が低い共晶金属の適用が好ましい。融点の低い共晶金属としては、例えば、ＡｕＳｎ、ＡｕＧｅ，ＡｕＳｉ等が挙げられる。特にＡｕ系は、品質が安定しているので望ましい。また、前後にＡｕ層を形成すれば、溶融後、組成が変わり、融点が高くなるため、実装工程での耐熱性が向上するため、特に望ましい組み合わせである。
ところで、従来の発光ダイオードでは、マウント基板との実装に銀（Ａｇ）ペーストが用いられていた。この銀ペーストは反射率が高いため、銀ペーストを用いて発光ダイオードをマウント基板に実装した場合には高輝度の発光ダイオードランプが得られるという利点があった。しかしながら、銀ペーストは接続強度が小さいため、確実に接合するために使用量が多くなるという問題があった。特に、本実施形態の発光ダイオード１のように傾斜面３ｂを有する透明基板３を接合する場合には、安定した接続を得るために多量の銀ペーストが必要であり、この銀ペーストが透明基板３の傾斜面３ｂを覆ってしまうため、結果として発光ダイオードの輝度を低下させてしまっていた。
これに対して、本実施形態の発光ダイオードでは、マウント基板との実装に第３の電極６を構成する接続層１５を用いることができる。この接続層１５は、上述したように低融点金属層１５ｂとして共晶金属が用いられているため、共晶金属ダイボンドによって少量で強固な接続を実現することができる。このため、透明基板３の傾斜面３ｂを接続層１５で覆うこともなく、また、第３の電極６を構成する反射層１３が高輝度化の機能を分担しているため、発光ダイオード１の高輝度化及び接続強度の向上を両立することができる。
接続層１５（低融点金属層１５ｂ）の融点としては、下限値が１５０℃以上であることが好ましく、２００℃以上であることがより好ましく、２５０℃以上であることが特に好ましい。また、上限値は、４００℃未満であることが好ましく、３５０℃未満であることがより好ましく、３００℃未満であることが特に好ましい。ここで、融点が１５０℃未満であると、発光ダイオード１以外の部品の実装に用いられている半田付けの際に溶融してしまうために好ましくない。一方、融点が４００℃以上であると、パッケージ材料が変質する場合があるために好ましくない。
接続層１５は、図５に示すように、バリア層１４と低融点金属層１５ｂとの間に金（Ａｕ）からなる層１５ａを設けても良い。この金からなる層（金層）１５ａを設けることにより、低融点金属層１５ｂからなる層の酸化を防止することができるため、発光ダイオード１をマウント基板４２に実装するダイボンド工程の安定性を向上することができる。
接続層１５の厚さは特に限定されるものではないが、０．２〜３μｍの範囲が好ましく、０．５〜２μｍの範囲がより好ましく、０．８〜１．５μｍの範囲が特に好ましい。ここで、接続層１５の厚さが０．２μｍ未満であると接合強度不足が発生しやすくなるために好ましくない。また、接続層１５の厚さが３μｍを超えるとコスト面で不利になるために好ましくない。一方、接続層１５の厚さが上記範囲であると、安定した接続強度が得られるために好ましい。
次に、本実施形態の発光ダイオード１の製造方法について、この発光ダイオード１を用いた発光ダイオードランプ４１の製造方法と併せて説明する。図６は、本実施形態の発光ダイオード１に用いるエピウェーハの断面図である。また、図７は、本実施形態の発光ダイオード１に用いる接合ウェーハの断面図である。
（化合物半導体層の形成工程）
先ず、図６に示すように、化合物半導体層２を作製する。化合物半導体層２は、例えばＧａＡｓ単結晶等からなる半導体基板１７上に、Ｓｉをドープしたｎ型のＧａＡｓからなる緩衝層１８、エッチングストップ層（図示略）、Ｓｉをドープしたｎ型のＡｌＧａＩｎＰからなるコンタクト層１９、ｎ型の上部クラッド層１１、発光層１０、ｐ型の下部クラッド層９、Ｍｇドープしたｐ型ＧａＰ層８を順次積層して作製する。ここで、緩衝層（ｂｕｆｆｅｒ）１８は、半導体基板１７と発光部７の構成層との格子ミスマッチの緩和するために設けられている。また、エッチングストップ層は、選択エッチングに利用するために設けられている。
具体的には、上記の化合物半導体層２を構成する各層は、例えば、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）およびトリメチルインジウム（（ＣＨ３）３Ｉｎ）をＩＩＩ族構成元素の原料として用いた減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）によりＧａＡｓ基板１７上にエピタキシャル成長させて積層することができる。Ｍｇのドーピング原料としては、例えばビスシクロペンタジエチルマグネシウム（ｂｉｓ−（Ｃ５Ｈ５）２Ｍｇ）等を用いることができる。また、Ｓｉのドーピング原料としては、例えばジシラン（Ｓｉ２Ｈ６）等を用いることができる。また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）等を用いることができる。また、各層の成長温度としては、ｐ型ＧａＰ層８には７５０℃を適用することができ、その他の各層では７３０℃を適用することができる。さらに、各層のキャリア濃度及び層厚は、適宜選択することができる。
（透明基板の接合工程）
次に、化合物半導体層２と透明基板３とを接合する。化合物半導体層２と透明基板３との接合は、先ず、化合物半導体層２を構成するｐ型ＧａＰ層８の表面を研磨して、鏡面加工する。次に、このｐ型ＧａＰ層８の鏡面研磨した表面に貼付する透明基板３を用意する。なお、この透明基板３の表面は、ｐ型ＧａＰ層８に接合させる以前に鏡面に研磨する。次に、一般の半導体材料貼付装置に、化合物半導体層２と透明基板３とを搬入し、真空中で鏡面研磨した双方の表面に電子を衝突させて中性（ニュートラル）化したＡｒビームを照射する。その後、真空を維持した貼付装置内で双方の表面を重ね合わせて荷重をかけることで、室温で接合することができる（図７参照）。
（第１及び第２の電極の形成工程）
次に、第１の電極であるｎ型オーミック電極４及び第２の電極であるｐ型オーミック電極５を形成する。ｎ型オーミック電極４及びｐ型オーミック電極５の形成は、先ず、透明基板３と接合した化合物半導体層２から、ＧａＡｓからなる半導体基板１７及び緩衝層１８をアンモニア系エッチャントによって選択的に除去する。次に、露出したコンタクト層１９の表面にｎ型オーミック電極４を形成する。具体的には、例えば、ＡｕＧｅ、Ｎｉ合金／Ｐｔ／Ａｕを任意の厚さとなるように真空蒸着法により積層した後、一般的なフォトリソグラフィー手段を利用してパターニングを行ってｎ型オーミック電極４の形状を形成する。
次に、コンタクト層１９、上部クラッド層１１、発光層１０、下部クラッド層９を選択的に除去してｐ型ＧａＰ層８を露出させ、この露出したｐ型ＧａＰ層８の表面にｐ型オーミック電極５を形成する。具体的には、例えば、ＡｕＢｅ／Ａｕを任意の厚さとなるように真空蒸着法により積層した後、一般的なフォトリソグラフィー手段を利用してパターニングを行ってｐ型オーミック電極５の形状を形成する。その後、例えば４５０℃、１０分間の条件で熱処理を行って合金化することにより、低抵抗のｎ型オーミック電極４及びｐ型オーミック電極５を形成することができる。
（第３の電極の形成工程）
次に、透明基板３の化合物半導体層２との接合面と反対側に第３の電極６を形成する。第３の電極６の形成は、具体的には、例えば透明基板３の表面にスパッタ法によって酸化膜１６として透明導電膜であるＩＴＯ膜を０．１ｕｍ成膜した後に、銀合金膜を０．１ｕｍを成膜して反射層１３を形成する。次に、この反射層１３の上にバリア層１４として例えばタングステンを０．１ｕｍ成膜する。次に、このバリア層１４の上にＡｕを０．５ｕｍ、ＡｕＳｎ（共晶：融点２８３℃）を１ｕｍ、Ａｕを０．１ｕｍ順次成膜して接続層１５を形成する。そして、通常のフォトリソグラフィー法により、任意の形状にパターニングして第３の電極６を形成した。なお、透明基板３と第３の電極６とは、光吸収の少ないショットキー接触である。
（透明基板の加工工程）
次に、透明基板３の形状を加工する。透明基板３の加工は、先ず、第３の電極６を形成していない表面にＶ字状の溝入れを行う。この際、Ｖ字状の溝の第３の電極６側の内側面が発光面に平行な面とのなす角度αを有する傾斜面３ｂとなる。次に、化合物半導体層２側から所定の間隔でダイシングを行ってチップ化する。なお、チップ化の際のダイシングによって透明基板３の垂直面３ａが形成される。
傾斜面３ｂの形成方法は、特に限定されるものではなく、ウェットエッチング、ドライエッチング、スクライブ法、レーザー加工などの従来からの方法を組み合わせて用いることができるが、形状の制御性及び生産性の高いダイシング法を適用することが最も好ましい。ダイシング法を適用することにより、製造歩留まりを向上することができる。
また、垂直面３ａの形成方法は、特に限定されるものではないが、スクライブ・ブレーク法又はダイシング法で形成するのが好ましい。スクライブ・ブレーク法を採用することにより、製造コストを低下させることができる。すなわち、チップ分離の際に切りしろを設ける必要なく、数多くの発光ダイオードが製造できるため製造コストを下げることができる。一方、ダイシング法では、垂直面３ａからの光取り出し効率が上がり、高輝度化を達成することができる。
最後に、ダイシングによる破砕層及び汚れを必要に応じて硫酸・過酸化水素混合液等でエッチング除去する。このようにして発光ダイオード１を製造する。
（発光ダイオードの実装工程）
次に、マウント基板４２の表面に所定の数量の発光ダイオード１を実装する。発光ダイオード１の実装は、先ず、マウント基板４２と発光ダイオード１との位置合せを行い、マウント基板４２の表面の所定の位置に発光ダイオード１を配置する。次に、第３の電極６を構成する接続層１５とマウント基板４２の表面に設けられたｎ電極端子４３とを共晶金属接合（共晶金属ダイボンド）する。これにより、発光ダイオード１がマウント基板４２の表面に固定される。次に、発光ダイオード１のｎ型オーミック電極４とマウント基板４２のｎ電極端子４３とを金線４５を用いて接続する（ワイヤボンディング）。次に、発光ダイオード１のｐ型オーミック電極５とマウント基板４２のｐ電極端子４４とを金線４６を用いて接続する。最後に、マウント基板４２の発光ダイオード１が実装された表面を、一般的なエポキシ樹脂４７によって封止する。このようにして、発光ダイオード１を用いた発光ダイオードランプ４１を製造する。
以上のような構成を有する発光ダイオードランプ４１に対して、ｎ電極端子４３及びｐ電極端子４４に電圧を付加した場合について説明する。
先ず、発光ダイオードランプ４１に順方向の電圧が印加された場合について説明する。順方向の電圧が印加された場合に順方向電流は、先ず、陽極に接続されたｐ型電極端子４４から金線４６を経てｐ型オーミック電極５へと流通する。次に、ｐ型オーミック電極５からｐ型ＧａＰ層８、下部クラッド層９、発光層１０、上部クラッド層１１、ｎ型オーミック電極４へと順次流通する。次に、ｎ型オーミック電極４から金線４５を経て陰極に接続されたｎ型電極端子４３に流通する。なお、発光ダイオード１に高抵抗層が設けられている場合には、順方向電流は、ｐ型ＧａＰ層８からｎ型ＧａＰ基板からなる透明基板３へと流通しない。このように、順方向電流が流れる際に、発光層１０から発光する。また、発光層１０から発光した光は、主たる光取り出し面から放出される。一方、発光層１０から透明基板３側へと放出された光は、透明基板３の形状及び第３の電極６を構成する反射層１３の機能によって反射されるため、主たる光取り出し面から放出される。したがって、発光ダイオードランプ４１（発光ダイオード１）の高輝度化を達成することができる（図２及び図４を参照）。
次に、発光ダイオードランプ４１に逆方向の電圧が印加された場合について説明する。逆方向の電圧が印加された場合には、逆方向電流がｎ型電極端子４３からｐ型電極端子４４へと流れることになる。ところで、第３の電極６を有さない従来の発光ダイオードランプでは、不用意に逆方向の電圧が印加された際に発生する逆方向電流が、発光部の上方に設けられたｎ型オーミック電極を経由してｐｎ接合部の逆方向電圧の高い発光部に流通してしまい、発光ダイオードの発光部が破壊してしまう虞があった。これに対して、本実施形態の発光ダイオード１を備えた発行ダイオードランプ４１によれば、第３の電極６とｎ型オーミック電極４とが略等電位となるように接続されると共に、透明基板３側からｐ型ＧａＰ層８側への降伏電圧がｐｎ接合型の発光部７の逆方向電圧より低値となる構成を有している。これにより、不用意に逆方向の電圧が印加された際に発生する逆方向電流を、発光部７の上方に設けられたｎ型オーミック電極を経由してｐｎ接合部の逆方向電圧の高い発光部７に流通するよりもむしろ、第３の電極６を経由して降伏電圧の低い透明基板３とｐ型ＧａＰ層８との接合領域を流通させて、発光部７を経由させずにｐ型オーミック電極５へと逃がすことができる。従って、不用意な逆方向の過電流の通流に起因する発光ダイオード１の発光部７の破壊を回避することができる。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
（実施例１）
本実施例では、本発明に係る発光ダイオードを作製した例を具体的に説明する。また、本実施例で作製した発光ダイオードは、ＡｌＧａＩｎＰ発光部を有する赤色発光ダイオードである。なお、本実施例１では、ＧａＡｓ基板上に設けたエピタキシャル積層構造体（化合物半導体層）とＧａＰ基板とを接合させて発光ダイオードを作製する場合を例にして、本発明を具体的に説明する。
実施例１の発光ダイオードは、先ず、Ｓｉをドープしたｎ型の（１００）面から１５°傾けた面を有するＧａＡｓ単結晶からなる半導体基板上に順次、積層した半導体層を備えたエピタキシャルウェーハを使用して作製した。積層した半導体層とは、Ｓｉをドープしたｎ型のＧａＡｓからなる緩衝層、Ｓｉをドープしたｎ型の（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなるコンタクト層、Ｓｉをドープしたｎ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなる上部クラッド層、アンドープの（Ａｌ０．２Ｇａ０．８）０．５Ｉｎ０．５Ｐ／Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐの２０対からなる発光層、およびＭｇをドープしたｐ型の（Ａｌ０．７Ｇａ０．３）０．５Ｉｎ０．５Ｐからなる下部クラッド層および薄膜（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐからなる中間層、Ｍｇドープしたｐ型ＧａＰ層である。
本実施例では、上記の半導体層の各層は、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）およびトリメチルインジウム（（ＣＨ３）３Ｉｎ）をＩＩＩ族構成元素の原料に用いた減圧有機金属化学気相堆積法（ＭＯＣＶＤ法）によりＧａＡｓ基板上に積層して、エピタキシャルウェーハを形成した。Ｍｇのドーピング原料にはビスシクロペンタジエチルマグネシウム（ｂｉｓ−（Ｃ５Ｈ５）２Ｍｇ）を使用した。Ｓｉのドーピング原料にはジシラン（Ｓｉ２Ｈ６）を使用した。また、Ｖ族構成元素の原料としては、ホスフィン（ＰＨ３）またはアルシン（ＡｓＨ３）を用いた。ＧａＰ層は７５０℃で成長させ、その他の半導体層は７３０℃で成長させた。
ＧａＡｓ緩衝層のキャリア濃度は約２×１０１８ｃｍ−３、また、層厚は約０．２μｍとした。コンタクト層は、（Ａｌ０．５Ｇａ０．５）０．５Ｉｎ０．５Ｐから構成し、キャリア濃度は約２×１０１８ｃｍ−３、層厚は、約１．５μｍとした。上部クラッド層のキャリア濃度は約８×１０１７ｃｍ−３、また、層厚は約１μｍとした。発光層は、アンドープの０．８μｍとした。下部クラッド層のキャリア濃度は約２×１０１７ｃｍ−３とし、また、層厚は１μｍとした。ｐ型ＧａＰ層のキャリア濃度は約３×１０１８ｃｍ−３とし、層厚は９μｍとした。
次に、ｐ型ＧａＰ層は、表面から約１μｍの深さに至る領域を研磨し、鏡面加工した。この鏡面加工によって、ｐ型ＧａＰ層の表面の粗さを０．１８ｎｍとした。一方、上記のｐ型ＧａＰ層の鏡面研磨した表面に貼付するｎ型ＧａＰからなる透明基板を用意した。この貼付用の透明基板には、キャリア濃度が約２×１０１７ｃｍ−３となる様にＳｉを添加し、面方位を（１１１）とした単結晶を用いた。また、透明基板の直径は５０ミリメートル（ｍｍ）で、厚さは２５０μｍであった。この透明基板の表面は、ｐ型ＧａＰ層に接合させる以前に鏡面に研磨し、平方平均平方根値（ｒｍｓ）にして０．１２ｎｍに仕上げておいた。
次に、一般の半導体材料貼付装置に、上記の透明基板及びエピタキシャルウェーハを搬入し、３×１０−５Ｐａとなるまで装置内を真空に排気した。
次に、透明基板、及びｐ型ＧａＰ層の双方の表面に、電子を衝突させて中性（ニュートラル）化したＡｒビームを３分間に亘り照射した。その後、真空に維持した貼付装置内で、透明基板及びｐ型ＧａＰ層の表面を重ね合わせ、各々の表面での圧力が５０ｇ／ｃｍ２となる様に荷重を掛け、双方を室温で接合した。
次に、上記接合ウェーハから、ＧａＡｓ基板およびＧａＡｓ緩衝層をアンモニア系エッチャントにより選択的に除去した。次に、コンタクト層の表面に第１の電極として、ＡｕＧｅ、Ｎｉ合金を厚さが０．５μｍ、Ｐｔを０．２μｍ、Ａｕを１μｍとなるように真空蒸着法によりｎ形オーミック電極を形成した。その後、一般的なフォトリソグラフィー手段を利用してパターニングを施し、ｎ型オーミック電極の形状を形成した。
次に、第２の電極としてｐ型オーミック電極を形成する領域のエピ層を選択的に除去し、ｐ型ＧａＰ層を露出させた。この露出したｐ型ＧａＰ層の表面に、ＡｕＢｅを０．２μｍ、Ａｕを１μｍとなるように真空蒸着法でｐ形オーミック電極を形成した。その後、４５０℃で１０分間熱処理を行って合金化し、低抵抗のｐ型およびｎ型オーミック電極を形成した。
次に、透明基板の底面に第３の電極を形成した。第３の電極は、スパッタ法で、ＩＴＯ膜を０．１ｕｍ、銀合金膜を０．１ｕｍの反射層を形成し、その上にタングステンを０．１ｕｍのバリア層、次に、Ａｕを０．５ｕｍ、ＡｕＳｎ（共晶：融点２８３℃）を１ｕｍ、Ａｕを０．１ｕｍの接続層を形成した。その後、通常のフォトリソグラフィー法により、２００ｕｍの正方形のパターンを形成した。この第３の電極と透明基板とは、光吸収の少ないショットキー接触とした。
次に、ダイシングソーを用いて、透明基板の裏面から、第３の電極を形成していない領域を傾斜面の角度αが７０°となると共に垂直面の厚さが８０μｍとなるようにＶ字状の溝入れを行った。次に、化合物半導体層側からダイシングソーを用い３５０μｍ間隔で切断し、チップ化した。ダイシングによる破砕層および汚れを硫酸・過酸化水素混合液でエッチング除去して、実施例１の発光ダイオードを作製した。
上記の様にして作製した実施例１の発光ダイオードチップを、マウント基板上に実装した発光ダイオードランプを１００個実装した。この発光ダイオードランプは、マウントは、共晶ダイボンダーで、加熱接続され支持（マウント）し、発光ダイオードのｎ型オーミック電極とマウント基板の表面に設けたｎ電極端子とを金線でワイヤボンディングし、ｐ型オーミック電極とｐ電極端子とを金線でワイヤボンディングした後、一般的なエポキシ樹脂で封止して作製した。
マウント基板の表面に設けられたｎ電極端子とｐ電極端子とを介してｎ型及びｐ型オーミック電極間に電流を流したところ、主波長を６２０ｎｍとする赤色光が出射された。順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、化合物半導体層を構成するｐ型ＧａＰ層と透明基板との接合界面での抵抗の低さ及び各オーミック電極の良好なオーミック特性を反映し、約１．９５ボルト（Ｖ）となった。また、順方向電流を２０ｍＡとした際の発光強度は、発光効率の高い発光部の構成及び反射層を有する第３の電極の構成など外部への取り出し効率も向上させている事を反映して８００ｍｃｄの高輝度となった。なお、発光ダイオードランプを１００個実装した際に発光ダイオードの実装不良はなかった。
（実施例２）
実施例２の発光ダイオードは、上記実施例１の発光ダイオードにおいて第３の電極の構成だけを変更したものである。
ここで、実施例２の発光ダイオードにおける第３の電極は、スパッタ法によって０．２ｕｍの厚さのアルミニウム膜からなる反射層を形成し、その上に０．２ｕｍの厚さのチタンからなるバリア層、次に、Ａｕを０．５ｕｍ、ＡｕＳｎ（共晶：融点２８３℃）を１ｕｍ、Ａｕを０．１ｕｍからなる接続層を形成した。その後、通常のフォトリソグラフィー法により、２００ｕｍの正方形のパターンを形成した。
実施例２の発光ダイオードを実装した発光ダイオードランプ１００個作製した。
マウント基板の表面に設けられたｎ電極端子とｐ電極端子とを介してｎ型及びｐ型オーミック電極間に電流を流したところ、主波長を６２０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）となった。また、順方向電流を２０ｍＡとした際の発光強度は、７８０ｍｃｄであった。なお、発光ダイオードランプを１００個実装した際に発光ダイオードの実装不良はなかった。
（比較例１）
比較例１の発光ダイオードは、上記実施例１の発光ダイオードにおいて第３の電極を形成しない構成とした。また、比較例１の発光ダイオードをマウント基板に実装する際には、ダイボンドにＡｇペーストを用いた。なお、Ａｇペーストの塗布量は、塗布後の厚さが約０．５μｍであった。
比較例１の発光ダイオードを実装した発光ダイオードランプ１００個作製した。
マウント基板の表面に設けられたｎ電極端子とｐ電極端子とを介してｎ型及びｐ型オーミック電極間に電流を流したところ、主波長を６２０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）となった。また、順方向電流を２０ｍＡとした際の発光強度は、６８０ｍｃｄであった。なお、発光ダイオードランプを１００個実装した際に発光ダイオードの実装不良は１００個中２個であった。
（比較例２）
比較例２の発光ダイオードは、上記比較例１と同じ構成とした。また、比較例２の発光ダイオードをマウント基板に実装する際には、ダイボンドにＡｇペーストを用いた。なお、ダイボンドのＡｇペーストの量は、比較例１で用いた量の１．５倍として発光ダイオードランプ実装工程時の安定性を向上させた。
比較例２の発光ダイオードを実装した発光ダイオードランプ１００個作製した。
マウント基板の表面に設けられたｎ電極端子とｐ電極端子とを介してｎ型及びｐ型オーミック電極間に電流を流したところ、主波長を６２０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）となった。また、順方向電流を２０ｍＡとした際の発光強度は、５９０ｍｃｄであった。なお、発光ダイオードランプを１００個実装した際に発光ダイオードの実装不良はなかった。
（比較例３）
比較例３の発光ダイオードは、上記比較例１と同じ構成とした。また、比較例３の発光ダイオードをマウント基板に実装する際には、ダイボンドにＡｇペーストを用いた。なお、ダイボンドのＡｇペーストの量は、比較例１で用いた量の半分として発光ダイオードランプの輝度を向上させた。
比較例３の発光ダイオードを実装した発光ダイオードランプ１００個作製した。
マウント基板の表面に設けられたｎ電極端子とｐ電極端子とを介してｎ型及びｐ型オーミック電極間に電流を流したところ、主波長を６２０ｎｍとする赤色光が出射された。また、順方向に２０ミリアンペア（ｍＡ）の電流を通流した際の順方向電圧（Ｖｆ）は、約２．０ボルト（Ｖ）となった。また、順方向電流を２０ｍＡとした際の発光強度は、７３０ｍｃｄであった。なお、発光ダイオードランプを１００個実装した際に発光ダイオードの実装不良は１００個中６個であった。
本発明の発光ダイオードは赤色、橙色、黄色或いは黄緑色等まで発光可能であり、しかも高輝度であるので各種の表示ランプとして利用できる。
１・・・発光ダイオード
２・・・化合物半導体層
３・・・透明基板
３ａ・・・垂直面
３ｂ・・・傾斜面
４・・・ｎ型オーミック電極（第１の電極）
５・・・ｐ型オーミック電極（第２の電極）
６・・・第３の電極
７・・・発光部
８・・・ｐ型ＧａＰ層
９・・・下部クラッド層
１０・・・発光層
１１・・・上部クラッド層
１３・・・反射層
１４・・・バリア層
１５・・・接続層
１５ａ・・・金からなる層（金層）
１５ｂ・・・低融点の金属からなる層（低融点金属層）
１６・・・酸化膜
１７・・・半導体基板
１８・・・緩衝層
１９・・・コンタクト層
４１・・・発光ダイオードランプ
４２・・・マウント基板
４３・・・ｎ電極端子
４４・・・ｐ電極端子
４５，４６・・・金線
４７・・・エポキシ樹脂
α・・・傾斜面と発光面に平行な面とのなす角度

Claims (17)

  1. ｐｎ接合型の発光部を含む化合物半導体層と透明基板とが接合された発光ダイオードであって、
    発光ダイオードの主たる光取り出し面に設けられた第１及び第２の電極と、前記透明基板の前記化合物半導体層との接合面と反対側に設けられた第３の電極とを備えることを特徴とする発光ダイオード。
  2. 前記第３の電極がショットキー電極であることを特徴とする請求項１に記載の発光ダイオード。
  3. 前記第３の電極が、前記光取り出し面の発光に対する反射率が９０％以上の反射層を有することを特徴とする請求項１又は２に記載の発光ダイオード。
  4. 前記反射層が、銀、金、アルミニウム、白金、又はこれらを１以上含む金合であることを特徴とする請求項３に記載の発光ダイオード。
  5. 前記第３の電極が、前記透明基板と接する面と前記反射層との間に酸化膜を有することを特徴とする請求項３又は４に記載の発光ダイオード。
  6. 前記酸化膜が、透明導電膜であることを特徴とする請求項５に記載の発光ダイオード。
  7. 前記透明導電膜が、インジウム・錫の酸化物からなる透明導電膜（ＩＴＯ）であることを特徴とする請求項６に記載の発光ダイオード。
  8. 前記第３の電極が、前記透明基板と接する面と反対側に、接続層を有することを特徴とする請求項１乃至７のいずれか一項に記載の発光ダイオード。
  9. 前記接続層が、融点４００℃未満の共晶金属であることを特徴とする請求項８に記載の発光ダイオード。
  10. 前記第３の電極が、前記反射層と前記接続層との間に融点２０００℃以上の高融点バリア金属を備えていることを特徴とする請求項８又は９に記載の発光ダイオード。
  11. 前記高融点バリア金属が、タングステン、モリブデン、チタン、白金、クロム、タンタルからなる群から選択された少なくともいずれか１つを含むことを特徴とする請求項１０に記載の発光ダイオード。
  12. 前記発光部が、組成式（ＡｌＸＧａ１−Ｘ）ＹＩｎ１−ＹＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を含むことを特徴とする請求項１乃至１１のいずれか一項に記載の発光ダイオード。
  13. 前記第１及び第２の電極がオーミック電極であることを特徴とする請求項１乃至１２のいずれか一項に記載の発光ダイオード。
  14. 前記透明基板の材質がＧａＰであることを特徴とする請求項１乃至１３のいずれか一項に記載の発光ダイオード。
  15. 前記透明基板の側面が、前記化合物半導体層に近い側において前記光取り出し面に対して略垂直である垂直面と、前記化合物半導体層に遠い側において前記光取り出し面に対して内側に傾斜した傾斜面とを有することを特徴とする請求項１乃至１４のいずれか一項に記載の発光ダイオード。
  16. 前記化合物半導体層と前記透明基板との間に、当該透明基板よりも高い抵抗を有する高抵抗層が設けられていることを特徴とする請求項１乃至１５のいずれか一項に記載の発光ダイオード。
  17. 請求項１乃至１６のいずれか一項に記載の発光ダイオードを備え、
    前記発光ダイオードの前記発光部の上方に設けられた前記第１又は第２の電極と前記第３の電極とが、略同電位に接続されていることを特徴とする発光ダイオードランプ。
JP2009028576A 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ Pending JP2010186808A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009028576A JP2010186808A (ja) 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ
CN2010800070964A CN102308397A (zh) 2009-02-10 2010-01-15 发光二极管和发光二极管灯
PCT/JP2010/000193 WO2010092741A1 (ja) 2009-02-10 2010-01-15 発光ダイオード及び発光ダイオードランプ
US13/148,428 US20110315955A1 (en) 2009-02-10 2010-01-15 Light-emitting diode and light-emitting diode lamp
KR1020117018532A KR101318492B1 (ko) 2009-02-10 2010-01-15 발광 다이오드 및 발광 다이오드 램프
TW099103717A TWI433356B (zh) 2009-02-10 2010-02-08 發光二極體及發光二極體燈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028576A JP2010186808A (ja) 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ

Publications (1)

Publication Number Publication Date
JP2010186808A true JP2010186808A (ja) 2010-08-26

Family

ID=42561590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028576A Pending JP2010186808A (ja) 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ

Country Status (6)

Country Link
US (1) US20110315955A1 (ja)
JP (1) JP2010186808A (ja)
KR (1) KR101318492B1 (ja)
CN (1) CN102308397A (ja)
TW (1) TWI433356B (ja)
WO (1) WO2010092741A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119481A (ja) * 2010-11-30 2012-06-21 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025017B (zh) * 2016-06-01 2019-01-15 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP2006191103A (ja) * 2005-01-03 2006-07-20 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2006210829A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007019057A (ja) * 2005-07-05 2007-01-25 Showa Denko Kk 発光ダイオード
JP2007208221A (ja) * 2006-02-06 2007-08-16 Hitachi Cable Ltd 窒化物系半導体発光素子
JP2009021349A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体発光素子の製造方法及び半導体発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TW578318B (en) * 2002-12-31 2004-03-01 United Epitaxy Co Ltd Light emitting diode and method of making the same
JP2006253361A (ja) * 2005-03-10 2006-09-21 Oki Data Corp 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法
US7915619B2 (en) * 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
JP5012187B2 (ja) * 2007-05-09 2012-08-29 豊田合成株式会社 発光装置
JP2008300621A (ja) * 2007-05-31 2008-12-11 Nichia Corp 半導体発光素子及びその製造方法
JP5241159B2 (ja) * 2007-07-11 2013-07-17 ローム株式会社 半導体装置
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057468A (ja) * 1999-08-18 2001-02-27 Hitachi Ltd はんだ接続構造を有する回路装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP2006191103A (ja) * 2005-01-03 2006-07-20 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2006210829A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2007019057A (ja) * 2005-07-05 2007-01-25 Showa Denko Kk 発光ダイオード
JP2007208221A (ja) * 2006-02-06 2007-08-16 Hitachi Cable Ltd 窒化物系半導体発光素子
JP2009021349A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体発光素子の製造方法及び半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119481A (ja) * 2010-11-30 2012-06-21 Mitsubishi Chemicals Corp 半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
KR101318492B1 (ko) 2013-10-16
TWI433356B (zh) 2014-04-01
TW201112446A (en) 2011-04-01
KR20110104101A (ko) 2011-09-21
WO2010092741A1 (ja) 2010-08-19
US20110315955A1 (en) 2011-12-29
CN102308397A (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
JP4974867B2 (ja) 発光ダイオード及びその製造方法
JP5343018B2 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
WO2012073993A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2010095353A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5427585B2 (ja) フリップチップ型発光ダイオード及びその製造方法
JP5557649B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
WO2012020789A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5801542B2 (ja) 発光ダイオード及び発光ダイオードランプ
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2014168101A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014158057A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2011086917A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416