CN101218687B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN101218687B
CN101218687B CN2006800247031A CN200680024703A CN101218687B CN 101218687 B CN101218687 B CN 101218687B CN 2006800247031 A CN2006800247031 A CN 2006800247031A CN 200680024703 A CN200680024703 A CN 200680024703A CN 101218687 B CN101218687 B CN 101218687B
Authority
CN
China
Prior art keywords
light
electric conductor
emitting diode
semiconductor layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800247031A
Other languages
English (en)
Other versions
CN101218687A (zh
Inventor
竹内良一
松村笃
渡边隆史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005195747A external-priority patent/JP4890801B2/ja
Priority claimed from JP2005299599A external-priority patent/JP4918245B2/ja
Priority claimed from JP2006013554A external-priority patent/JP4913415B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101218687A publication Critical patent/CN101218687A/zh
Application granted granted Critical
Publication of CN101218687B publication Critical patent/CN101218687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Abstract

一种发光二极管，包括：衬底；形成在所述衬底上的化合物半导体层，包括p-n结型发光部分；电导体，设置在所述化合物半导体层上，并且由对于从所述发光部分发射的光光学透明的导电材料形成；以及高电阻层，具有比所述电导体高的电阻，并且设置在所述化合物半导体层与所述电导体之间。在发光二极管灯的结构中，通过金属线接合，使得所述电导体与跨过所述发光层在与所述电导体相反的一侧上的所述半导体层上设置的电极呈现相等的电势。所述发光二极管具有高亮度，并且在静电击穿电压方面优良。

Description

发光二极管及其制造方法
相关申请的交叉引用 
本申请是基于35 U.S.C.§111(a)提交的申请，根据35 U.S.C.§119(e)(1)，要求根据35 U.S.C.§111(b)于2004年7月5日提交的No.60/697,959、2005年10月20日提交的No.60/728,325、2006年2月1日提交的No.60/763,927临时申请以及2005年7月5日提交的No.2005-195747、2005年10月14日提交的No.2005-299599和2006年1月23日提交的No.2006-013554日本专利申请的优先权。 
技术领域
本发明涉及一种在静电击穿电压方面优良的发光二极管，特别地涉及一种高亮度的发光二极管、其制造方法以及一种灯。 
背景技术
迄今为止，为了提高发光二极管的静电击穿电压，大量旨在通过使电子部件例如齐纳(Zener)二极管连接到LED来提高LED的抗静电的击穿电压的方法已被付诸实施。特别地，关于通过使用薄化合物半导体层形成的氮化镓(GaN)基LED和磷化铝镓铟(AlGaInP)基LED，例如JP-A 2005-20038公开了一种LED，预期其通过有意地使齐纳二极管附加到和引入其电路中，获得提高了的静电击穿电压。 
此外，在JP-A 2005-57228和JP-A 2000-188425中，公开了一种技术，其通过使得LED具有使电容器和电阻器以复杂方式引入其中的电源电路，提高LED的静电击穿电压。然而，常规技术使得将电子部件例如齐纳二极管和电容器连接到电源电路成为必要，以便赋予LED提高的静电击穿电  压。该必要条件引起这样的问题，即为了确保用于安装电子部件的空间，LED被过度地扩大。那么，为了将静电击穿电压提高到更好的程度而增加引入电源电路中的这样的电子部件的数量的尝试引起这样的问题，即用于装配电路的技术将变得复杂，并且LED的制造成本将不可避免地增加。 
此外，在JP-A SHO 52-61982中公开了一种技术，其通过设置与LED分离的p-n结型LED和p-n结型保护性二极管并以并联方式电连接它们，相对于LED的反向电压提高了击穿电压。并且，在JP-A HEI 10-200159中公开了一种方法，其除了沿用上述技术将p-n结型保护性二极管设置为与LED分离的简单单元外，还通过在同一衬底上邻接地设置独立的p-n结型保护性二极管，使得LED即使在暴露于反向电压时也很难击穿。 
然而，试图通过如上所述使用保护性二极管作为简单组件和以并联方式电连接相关组件而提高LED的反向电压的常规技术使得用于设置保护性二极管的空间成为必要，并且使得如此形成的LED遭受芯片尺寸的自动增大。为了显现出保护LED不受反向上过电压的影响的功能而被设置为与LED分离的保护性二极管使得用于使保护性二极管本身工作的电极以及用于建立流向LED的发光部件的工作电流流动的电极成为必要。例如，要求在JP-A SHO 52-61982中公开的使得简单的p-n结型保护性二极管邻接地设置的LED形成总共三个(参考JP-A SHO 52-61982的附图中的图4)或更多的总共四个(参考JP-A SHO 52-61982的附图中的图1)输入和输出电极。这无疑地使得制造LED的工艺复杂。 
另一方面，在AlGaInP基化合物半导体发光器件的情况下，例如，如在日本专利No.3230638和JP-A 2001-57441中所公开的，已发展了一种方法，其以有效地从器件提取所发射的光为目的，该方法在于去除用于生长AlGaInP晶体的不透明GaAs衬底，并接合透明的GaP衬底。 
当用于上述高亮度的发光器件的GaP衬底形成为呈现(100)面或在<011>方向上从(100)倾斜在20°以内的面时，产生这样的问题，即具有100至150μm厚度的衬底将具有弱机械强度的缺点，其制造工艺将招致由“裂纹”引起的成品率的降低。 
如果为了确保机械强度而使GaP衬底的厚度超过200μm，虽然可以减轻由“裂纹”引起的成品率的降低，但超出量将导致这样的问题，例如使得热量很难从芯片内部散逸、降低亮度以及劣化可靠性。与GaN基发光器件一起使用的白光发射器件也将遭受其芯片高度增大为普通GaN基发光器件的两倍或更大。为此，其与GaN基发光器件一起的封装将带来不便。 
作为可用于接合透明衬底例如GaP的方法之一，例如如在JP-A2002-158373中所公开的，已发展了一种通过透明粘合剂材料实现接合的方法。 
然而，如在JP-A 2002-158373中所讲授的，当通过去除作为生长的衬底的光吸收衬底且进一步部分去除LED外延层而如所期望的暴露外延层时，产生关于装配的这样的问题，例如劣化通过蚀刻暴露的表面的状态、劣化在表面上形成的电极的表面的状态，以及因此导致低劣的光学识别。要求自动工作的金属线接合(wire bonding)设备、芯片分类器等通过与CCD照相机一样光学地识别它们来定位恰当的电极。如果电极具有粗糙的表面，则对于光学识别必需的金属反射会失败，该失败将使得识别很差。该失败归因于以下原因。 
作为将用于在制造AlGaInP基化合物半导体发光器件期间的外延生长的衬底，使用具有从(100)向<011>方向倾斜的晶面取向的衬底，这是因为其能够提高外延生长层的结晶质量。公知常识规定该倾斜的方向在于使得表面取向从(100)使(111)A面表露出来(express the(111)A face)，如在Jpn.J.Appl.Phys.，H.Sugawara et al.，31(1992)2446中所提出的。当具有例如由GaP或GaAs所呈现出的闪锌矿结构的化合物半导体的晶体的表面取向倾斜时，根据晶体轴从(100)倾斜所在的方向，使(111)A面表露出来的方向和使(111)B面表露出来的方向是可想到的。(111)A面是其中作为III族元素的Ga对于表面占优势地出现的面，而(111)B面是其中作为V族元素的P或As对于表面占优势地出现的面。在其晶体的平面方向从(100)朝向<011>方向倾斜的衬底中，(111)A面构成在前表面侧占优势的面，而(111)B面构成在后表面侧占优势的面。 
当采用在JP-A 2002-158373中所公开的结构时，通过蚀刻暴露的外延层的表面构成相对于生长的方向的后表面。可选地提到，当通过使用其晶体的平面取向从(100)朝向<011>方向倾斜的衬底形成发光部分和欧姆接触外延层时，(111)B面本身占优势地构成将要暴露的外延层的表面。由于(111)B面的特征在于形成由蚀刻引起的粗糙表面，因此外延层的暴露表面必然变粗糙，并且遭受引起上述光学识别的问题之害。 
鉴于常规技术所面临的如上所述的问题而激发的本发明的一个目的是提供一种LED，通过将用于对抗过电压的保护功能包含在同一芯片中，而不需要为了提高静电击穿电压而有意地附接具有安装于其上的电子部件例如电容器和电阻器的电路，使得该LED的亮度高、静电击穿电压方面优良并且呈现小尺寸，还提供一种能够便宜地制造该LED的方法，并提供一种利用该LED的灯。 
本发明的另一目的是提供一种LED，通过使该LED具有在简单的LED的内部包含对抗过电压的保护功能的简单结构，而不是具有与LED分离地、邻接地新设置的简单的电子部件例如保护性二极管，并且通过仅仅满足对于普通的极性一个为正而另一个为负的两个电极必要的条件，以及至少对于使LED工作而不增加电极数量(换句话说，线连接的数量)的必要条件，该LED能够获得优良的静电击穿电压，还提供能够便宜地制造该LED的形成方法，并提供一种利用该LED的灯。 
本发明的再一个目的是提供一种AlGaInP基发光器件，通过降低该发光器件的芯片高度直至其非常接近GaN基发光器件的高度而不降低工艺的成品率，使得该AlGaInP基发光器件的亮度高且热辐射特性优良。 
本发明的又一个目的是提供一种发光器件，通过适当地选择用于生长发光层的衬底的晶体的平面方向，并从而允许修改通过蚀刻工艺在欧姆接触形成表面上引起的变粗糙，使得该发光器件的亮度高且提高成品率的稳定性。 
发明内容
具体地说，本发明为了实现上述目的而完成，并且包括以下实施例。 
本发明的第一方面提供一种发光二极管，包括：化合物半导体层，包括p-n结型发光部分；电导体，设置在所述化合物半导体层上，并且由对于从所述发光部分发射的光光学透明的导电材料形成；以及高电阻层，具有比所述电导体高的电阻，并且设置在所述化合物半导体层与所述电导体之间。 
在包括第一方面的本发明的第二方面的发光二极管中，所述高电阻层被设置为接合到所述电导体。 
在包括第一或第二方面的本发明的第三方面的发光二极管中，所述高电阻层由非晶材料或包含非晶物质的多晶材料形成，并具有大于等于0.5nm且小于等于10nm的厚度。 
在包括第三方面的本发明的第四方面的发光二极管中，所述非晶材料或所述包含非晶物质的多晶材料通过用离子束或中性束辐照所述化合物半导体层的接合到所述电导体的表面侧或所述电导体的接合到所述化合物半导体层的表面侧或这两个表面侧的区域而形成。 
在包括第一至第四方面中任一方面的本发明的第五方面的发光二极管中，所述高电阻层由其载流子浓度小于等于5×1018cm-3的化合物半导体材料形成。 
包括第一至第五方面中任一方面的本发明的第六方面的发光二极管，还包括导电类型与所述电导体相反的第二化合物半导体层，所述层接合到所述高电阻层的与其接合到所述电导体的一侧相反的表面。 
在包括第六方面的本发明的第七方面的发光二极管中，所述第二化合物半导体层由磷化镓(GaP)形成。 
在包括第六或第七方面的本发明的第八方面的发光二极管中，所述第二化合物半导体层具有大于等于5μm的厚度和大于等于1×1017cm-3的载流子浓度。 
在包括第六至第八方面中任一方面的本发明的第九方面的发光二极管中，在10μA的电流流动期间由所述电导体、所述高电阻层和所述第二化  合物半导体层形成的接合物的击穿电压超过在10μA的电流流动期间所述发光二极管的正向电压的2倍，且小于在10μA的电流流动期间所述发光二极管的反向电压的1/2。 
在包括第一至第九方面中任一方面的本发明的第十方面的发光二极管中，所述电导体由其厚度大于等于50μm的导电化合物半导体材料形成。 
在包括第一至第十方面中任一方面的本发明的第十一方面的发光二极管中，所述电导体由其厚度小于等于200μm的导电化合物半导体材料形成。 
在包括第一至第十一方面中任一方面的本发明的第十二方面的发光二极管中，所述电导体由磷化镓(GaP)形成。 
在包括第十二方面的本发明的第十三方面的发光二极管中，所述由GaP形成的电导体的表面取向落在(111)中或者从(111)倾斜20°以内。 
在包括第十二或第十三方面的本发明的第十四方面的发光二极管中，所述由GaP形成的电导体的反面和侧面具有形成于其上的高度差为1至10μm的凹凸(irregularity)。 
在包括第十二至第十四方面中任一方面的本发明的第十五方面的发光二极管中，所述第二化合物半导体层是p型的，以及所述电导体是n型的且由具有添加于其中的Si、S和Te或者保持在未掺杂状态的GaP形成。 
在包括第一至第十五方面中任一方面的本发明的第十六方面的发光二极管中，所述电导体具有小于等于5×1018cm-3的载流子浓度。 
包括第一至第十六方面中任一方面的本发明的第十七方面的发光二极管，还包括金属层，所述金属层形成在所述电导体的与其上设置有所述发光部分的一侧相反的一侧上的表面上。 
包括第一至第十六方面中任一方面的本发明的第十八方面的发光二极管，还包括透明导电膜，所述透明导电膜形成在所述电导体的与其上设置有所述发光部分的一侧相反的一侧上的表面上。 
在包括第一至第十八方面中任一方面的本发明的第十九方面的发光二极管中，所述发光部分包含由用化学式(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)  表示的成分的材料形成的半导体层。 
包括第一至第十九方面中任一方面的本发明的第二十方面的发光二极管，还包括跨过所述发光部分在相反侧上形成的n型电极和p型电极，所述电极的落在电导体侧上的一者设置在所述发光部分与所述电导体之间。 
在包括第一至第二十方面中任一方面的本发明的第二十一方面的发光二极管中，其上将要形成电导体侧的电极的表面是在使(111)A面从(100)表露出来的方向上倾斜的表面。 
一种制造发光二极管的方法，所述发光二极管包括：化合物半导体层，包含p-n结型发光部分；电导体，设置为接合在所述化合物半导体层上，并且由对于从所述发光部分发射的光光学透明的导电材料形成；以及高电阻层，设置在所述化合物半导体层与所述电导体之间，并且具有比所述电导体高的电阻，所述方法包括以下步骤：用离子束或中性束辐照所述化合物半导体层的接合到所述电导体的表面侧或者所述电导体的接合到所述化合物半导体层的表面侧，从而形成所述高电阻层。 
本发明的第二十三方面提供一种利用根据第一至第二十一方面中任一方面的发光二极管形成的发光二极管灯，其中所述电导体和在落在与所述电导体相反的一侧上的所述化合物半导体层上跨过所述发光层设置的电极具有相同的导电类型，并且以近似相同的电势电连接。 
本发明的第二十四方面提供一种由根据第二十二方面的发光二极管的制造方法所制造的发光二极管。 
本发明，在具有衬底、设置在衬底上且由化合物半导体层形成的p-n结型结构的发光部分、以及设置在发光部分上且由对于从发光部分发射的光光学透明的导电材料形成的电导体的LED中，预期以这样的结构形成LED，该结构具有包括在单个LED芯片中的接合结构，该接合结构包含具有比电导体高的电阻且设置在发光部分与电导体之间的高电阻层。由于本发明与常规技术不同，其免除了为了提高LED的反向击穿电压而附加电子部件例如保护性二极管的必要性，以及为了电连接LED与附加的电子部件而进一步附加电压的必要性，因此可以提供一种这样的LED，其享有简  单的结构，具有最少的用于使LED工作所必需的正电极和负电极，并且在反向击穿电压的特性方面优良。 
特别地，由于本发明预期形成接合结构，该接合结构被包括在单个LED芯片中，并旨在利用高电阻层、接合在高电阻层的一个表面上的电导体、以及被设置为接合到与已将电导体接合至其的表面相反的表面的具有与电导体相反的导电类型的化合物半导体层，来提高反向击穿电压，因此可提供这样的LED，其免除了为了提高LED的反向击穿电压而附加电子部件例如保护性二极管的必要性，以及为了电连接LED与附加的电子部件而进一步附加电压的必要性，提供简单的结构，并且在抵抗通过静电意外地在反向上施加的压力的特性方面优良。 
然后，为了提高在反向上的介电强度的特性，通过使由电导体、高电阻层以及具有与电导体相反的导电类型的化合物半导体层构成的接合结构的击穿电压被如此调节，以使包括接合结构的LED的正向电压和反向电压呈现适当范围的量值，本发明能够提供在抵抗通过静电意外地在反向上施加的压力的特性方面优良的LED。 
此外，为了提高对通过静电意外地在反向上施加的电压的抵抗力，通过使构成接合体的电导体、高电阻层以及具有与电导体相反的导电类型的化合物半导体层由对从发光部分发射的光光学透明的材料形成，本发明能够提供这样的LED，其在对意外地在反向上施加的电压的抵抗力方面优良，在将所发射的光提取到外面的效率方面优良，并且提供高亮度。 
尤其是，通过在电导体的与用于设置发光部分的一侧相反的一侧上的表面上形成透明导电覆层(coating)并因此产生用于贯穿发光部分的宽范围内扩散器件工作电流的结构，本发明能够提高制造LED的效率，该LED在对意外地在反向上施加的电压的抵抗力方面优良，并且亮度也很高。 
具体地，通过在电导体的与用于设置发光部分的一侧相反的一侧上的表面上形成金属覆层并因此使从发光部分发射的光在所发射光的提取方向上被反射，本发明能够提高制造LED的效率，该LED在对意外地在反向上施加的电压的抵抗力方面优良，并且亮度也很高。 
本发明还涉及一种通过接合衬底、发光部分和电导体并在发光部分与接合在发光部分上的电导体之间插入具有比电导体高的电阻的高电阻层来形成发光二极管的方法，所述发光部分是由设置在衬底上的化合物半导体层形成的p-n结型结构，所述电导体由对从发光部分所发射的光光学透明的导电材料形成且设置在发光部分上。当通过用电中性微粒或带电微粒的束辐照化合物半导体层的存在于用于接合在衬底上形成的电导体的一侧上的表面或者辐照电导体的存在于用于接合化合物半导体层的一侧上的表面而形成高电阻层时，本发明能够容易地以高生产率形成接合结构，该接合结构由化合物半导体/高电阻层/电导体构成，并旨在提高对意外地在反向上施加的电压的抵抗力。 
通过使利用包括接合结构的发光二极管制造的发光二极管灯由以下方法形成，本发明能够容易地形成发光二极管灯，该发光二极管灯在对意外地在反向上施加的电压的抵抗力方面优良而不需有意地分离地添加电子部件例如保护性二极管、电容器和电阻器，其中为了提高对意外地在反向上施加的电压的抵抗力，所述接合结构由化合物半导体/高电阻层/电导体构成，所述方法为，电连接电导体和电极，该电极比朝向发光层更朝向衬底侧地放置，且设置在呈现与电导体相同的导电类型的化合物半导体层侧上。 
在具有包含发光层的化合物半导体层和设置在发光部分上且表现为对从发光部分发射的光光学透明的GaP衬底的LED中，本发明能够提供AlGaInP基化合物半导体发光器件，其形成为具有与GaN基化合物半导体发光器件几乎相同的高度而不引起成品率的降低 
由于使用其表面取向落在(111)内或偏离(111)20°以内的倾斜面的GaP衬底，本发明能够通过湿法蚀刻在衬底中容易地形成凹凸，因而提高光的提取效率。 
具有上述平面方向的GaP允许衬底的厚度减小，这是因为与具有沿(100)的平面方向的GaP相比，该GaP具有大的机械强度。 
在本发明中，由于所使用的GaP具有小于等于200μm的小厚度，在发光层与管座(stem)之间的热阻小。因此，本发明能够提供这样的化合  物半导体发光器件，其能够在存在大电流和高温期间抑制发光层的温度升高并稳定其操作。 
此外，通过使得欧姆接触层的暴露表面的晶面构成其中化学稳定的(111)A面占优势的晶面，即通过使用其平面方向在<01-1>方向上以及在引起(111)B面的表露的方向上从(100)面倾斜的衬底作为生长衬底，并从而将欧姆接触形成层的表面变换为暴露到其中(111)A面占优势的面，本发明能够防止欧姆接触层的表面条件被蚀刻恶化。结果，本发明能够以稳定的成品率产生亮度高且不出现明显色散的透明衬底发光二极管。 
对于本领域的技术人员来说，通过下面参考附图在此给出的描述，本发明的上述和其它目的、特有特征和优点将变得显而易见。 
附图说明
图1是平面图，示例了本发明的发光二极管的一个实例； 
图2是截面图，图示了沿图1中的线II-II截取的本发明的发光二极管； 
图3是关于本发明的发光二极管的外延晶片的截面图； 
图4是本发明的发光二极管的截面图； 
图5是本发明的发光二极管灯的平面图；以及 
图6是截面透视图，图示了图5的发光二极管灯。 
具体实施方式
本发明的发光二极管具有衬底、形成于衬底上的包含p-n结型发光部分的化合物半导体层、以及由透明导电材料形成且设置在化合物半导体层上的层(下文中有时称为“透明电导体”或简称为“电导体”)。然后，在化合物半导体与透明电导体之间设置具有比电导体高的电阻的高电阻层。 
p-n结型结构的发光部分由化学式(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)的成分例如磷化镓(GaP)、砷化铝镓(AlGaAs)、氮化镓铟(GaInN)形成。发光部分可以由单异质(SH)或双异质(DH)结构形成。设置在  发光部分中的发光层可以形成为单量子阱(SQW)结构或多量子阱(MQW)结构。 
高电阻层形成在发光部分的半导体层和/或电导体中，并通过接合相关层快速设置。 
具有比电导体高的电阻且设置在发光部分与电导体之间的高电阻层是产生这样的功能的层，在对发光部分施加反方向的电压(反向电压)时，该功能防止除了使器件工作的电流(器件工作电流)之外的任何电流意外地过量流向发光部分。另一方面，关于沿正向流向发光部分的器件工作电流(正向电流)，高电阻层表现出抑制正向电流泄漏到电导体且使正向电流通常优先流向发光部分的功能。 
为了通过该流动的方向来有效地控制具有如上所述的定向特性的电流的流动，形成这样的接合结构是有利的，该接合结构使得高电阻层设置为接合到电导体，而且使得其导电类型与电导体的导电类型相反的化合物半导体层接合到高电阻层的与用于与电导体接合的一侧相反的一侧上的表面上。当具有例如由电容器所表现出的这样的特有特性的中间层的每一个被接合到高电阻层的相反侧时，它们不能产生便于瞬时阻断过量电流的具有非常微小的电容的接合结构。为了完全稳定地获得本发明的效果，希望形成这样的结构，其使电导体和化合物半导体直接接合到高电阻层的相反表面侧。 
作为接合到高电阻层的化合物半导体的具体实例，可以采用形成发光部分的覆层(clad layer)、设置在发光部分上且适于允许从发光部分发射的光有效透射到外面的窗口层、以及设置在发光部分上且适于促进与电导体接合的接触层。当将要接合到高电阻层的化合物半导体层碰巧是n型化合物半导体层，而该n型化合物半导体层例如被设置在形成于p型砷化镓(GaAs)单晶衬底上的p-n结型发光部分时，将要接合到高电阻层的相反侧的电导体选自例如呈现p导电类型的材料。 
优选地，化合物半导体层是由对从发光部分发射的光光学透明的材料形成的导电层。其可以由例如砷化铝镓(AlGaAs)或磷化镓(GaP)，优  选GaP形成。优选地，化合物半导体层具有大于等于5μm的厚度和大于等于1×1017cm-3的载流子浓度。 
无论每一个将要接合到高电阻层的相反两侧的化合物半导体层的导电类型如何，高电阻层可以由p或n导电类型的层形成。简言之，允许在高电阻层与接合至其的化合物半导体层之间或者在高电阻层与电导体之间形成p-n结。 
高电阻层可以由半导体材料、有机或无机绝缘薄膜材料、金属氧化物材料等形成。高电阻层可以由上述材料的膜或通过多次层叠这样的单层获得的多层膜形成。虽然形成高电阻层的材料所呈现的结晶形态可以为非晶的、多晶的或单晶的，但本发明优选高电阻层应或者具有大于等于0.5nm且小于等于10nm的厚度，或者由非晶材料或包含非晶物质的多晶材料形成。这是因为通过在将本发明所预期的电导体接合到高电阻层之前形成非晶材料或包含非晶物质的多晶材料的高电阻层，由接合的方向的偏差引起的扭曲被松弛，并且获得附着性优良的接合。尤其优选通过使用例如其载流子浓度小于等于5×1018cm-3的化合物半导体材料例如GaP来形成高电阻层。使得导电性稳定的载流子浓度优选大于等于5×1015cm-3。 
在形成化合物半导体层/高电阻层/电导体结构时，高电阻层优选为满足这样的关系的电阻层，以使在10μA的电流流动期间击穿电压(V3)超过具有p-n结结构型的发光部分的发光二极管在10μA的电流流动期间的正向电压(V1)的两倍，并且小于上述发光二极管在10μA的电流流动期间的反向电压(V2)的1/2。也就是，电阻层优选满足该数值关系0.5·V2＞V3＞2.0·V1。更优选地，高电阻层是给出满足关系0.3·V2＞V3＞3.0·V1的击穿电压的电阻层(参见由Toyoji Fukami编写、Tokyo Denki DaigakuPublishing Bureau在1993年3月20日出版的“SemiconductorEngineering”，第一版第七次印刷，第78-80页)。 
可以通过例如金属有机化学气相淀积(MOCVD)方法、卤素气相外延(VPE)方法、氢化物VPE方法或分子束外延(MBE)方法，形成方便地使击穿电压满足上述关系的高电阻层。具体地，优选将常用于生长化  合物半导体薄膜的使用磷(P)作为组成元素的MOCVD方法用于生长高电阻层。作为形成能够给出期望电压降的高电阻层的一种方法，可以采用在生长高电阻层期间有意地添加p型杂质或n型杂质的所谓的掺杂方法。作为将要被添加的杂质，与在形成发光部分的n型或p型层的形成期间使用的掺杂剂相同的掺杂剂或者具有小扩散系数的掺杂剂是有效的。 
可以通过这样的方法形成高电阻层，即用元素的离子、质子(H+)或电子辐照本发明的电导体将要接合至其的半导体层的表面，从而使半导体层的表面区域呈现非晶结构或包含非晶结构的多晶结构。高电阻层也可以通过这样的方法形成，用电中性的基(受激原子)辐照表面，从而使半导体层的表面区域呈现非晶结构或包含非晶结构的多晶结构。如果将具有极大质量数的元素的离子或基用于辐照，它们将增大对半导体层造成的损伤，可能达到使半导体层损坏约总共大于10nm的深度，并且将因此导致阻止非晶区或包含非晶区的多晶区稳定地形成为适合的厚度的缺点。作为优选地用于辐照的元素或离子源的具体实例，可以采用氮离子、氦(He)离子、氖(Ne)离子和氩(Ar)离子。作为适合的基源的具体实例，可以采用氮基和氩基。可以通过与上面描述的方法相同的方法在电导体上形成高电阻层。 
本发明预期这样的一种结构，其中将对于从发光层发射的光光学透明的电导体接合到高电阻层。结果，产生高亮度的可见LED。作为能够将从发光层(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)发射的光透射到外面的光学透明材料的具体实例，可以采用化合物半导体材料，例如GaP、立方或六方碳化硅(SiC)、砷化铝镓(AlGaAs)、氮化镓(GaN)、氮化铝(AlN)、硒化锌(ZnSe)、硫化锌(ZnS)以及AlGaInP。在上述实例中，GaP证明是尤其优选的。 
特别地，由于其具有与形成例如发光部分的(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)近似相同的热膨胀系数，GaP晶体证明是用于形成电导体的有希望的材料，这是因为其可容易地在发光部分上外延生长，并且因为上述厚度的该晶体被商业制造为体晶体(bulk crystal)。因此，就能够发射在黄  绿色至红色的可见光的(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)发光层而言，当电导体由允许透射在该范围内的所发射光的GaP形成时，其可有助于容易地且便宜地制造可见的LED，该LED提高了所发射的光向外面提取的效率并因而具有高亮度。 
从使得有关的器件保持机械强度的观点，接合到高电阻层的电导体优选厚度不小于50μm。 
当GaP的表面取向落在面(111)中时，GaP具有比当其落在面(100)中时更大的机械强度，因此该GaP的衬底使得其厚度能够降低到200μm以下，优选150μm以下。 
n型或p型的GaP衬底都是可用的。为了抑制在发光层中产生的光的内部再吸收并从而提高光提取效率，优选地，n型GaP掺有Si、S和Te，或者保持未被掺杂的状态，并具有小于等于1×1018cm-3的载流子浓度。 
此外，GaP衬底优选具有在其背面和侧面上形成的高度差为约1至10μm的凹凸。 
通过直接或经由例如接着剂的热力低压(depression)接合，高电阻层和电导体被简单地接合。常规接合方法例如带电束接合方法和中性束接合方法也可用于该接合。将例如氩或氮中性束接合方法用于进行接合。具体地，为了接着，在常温(室温)下直接接合这两个层而不使用夹杂物例如接着剂的技术可以构成有利的接合方式，这是因为其能够防止热冲击到达发光部分(参见Appl.Phys.Lett.，Vol.72，No.13(1998)，pp.1565-1566)。此外，其可以形成接着强度优良的接合，这是因为其能够避免由接合表面被夹杂物污染引起的杂质例如碳(C)杂质和氧(O)杂质的不想要的聚集。 
在本发明中，可以在电导体的与用于接合半导体层的一侧相反的一侧上的表面上，即在电导体的与用于设置发光部分的一侧相反的一侧上的表面上设置能够反射从发光层发射的光的金属层。该设置允许制造高亮度的LED。金属层可以优选地由单层膜或者由多次层叠不同金属的多个膜产生的多层膜形成，所述单层膜由呈现对可见光具有高反射率的金属例如铝(Al)、金(Au)或银(Ag)制成的。 
当用于在支撑夹具例如基座上固定(安装)LED以及完成LED时，具有反射在其提取方向上的发射光功能的金属层证明是可用于提高支撑夹具与电导体之间的连续性的。当增大在电导体的用于将导体固定到支撑夹具的一侧上的表面上设置的良好导电性的金属膜的表面区域时，由于该增大增加了支撑夹具与电导体之间的电连续的点，即使意外地施加了反向电压，流向电导体的反向电流密度也会降低。结果，可以产生这样的LED，其呈现提高了的处理过电流的保护功能，并且在承受意外地施加在反向上的电压的击穿电压方面优良。 
可以在电导体的与用于接合半导体层的表面相反的一侧的表面上形成透明导电膜。该透明导电膜在电导体与支撑夹具之间建立连续性。该透明导电膜可以优选地由避免劣化将发射的光向外面提取的效率且呈现对来自发光层的发射光的高透过率的透明导电膜例如铟-锡复合氧化物膜(ITO)、氧化锌(ZnO)或氧化铝-铜膜形成。设置在高电阻层表面上的透明导电膜应由与高电阻层的导电类型一致的材料形成是合理的。透明导电膜可以通过例如公知的方法例如常用的高频溅射方法或溶胶-凝胶方法形成。 
在根据本发明的LED中，跨过高电阻层设置的电导体和半导体层具有相互相反的导电类型。当接合到高电阻层的在发光部分侧的表面的半导体层由呈现n导电类型的材料形成时，接合到高电阻层的另一表面的电导体由p型材料形成。相反地，当在发光部分侧上接合到高电阻层的半导体层由呈现p导电类型的例如p型GaP形成时，接合到高电阻层的另一表面的电导体由例如n型GaP形成。简言之，旨在发光部分的最外表面层的p型层(或设置在发光层上的p型层)/高电阻层/n型电导体(符号/表示接合)或者发光部分的最外表面层的n型层(或设置在发光层上的n型层)/高电阻层/p型电导体的层叠结构。通过形成该结构，可以提高高电阻层的电阻的量值。 
通过形成由如上一段中所述的结合导电类型所产生的层叠结构，可以制造在对抗意外地施加在反方向上的电压的击穿电压方面优良的LED。特别地，当电导体由其载流子浓度小于等于5×1018cm-3，优选小于等于1×  1018cm-3的GaP晶体形成时，可以形成在反向击穿电压方面出乎意料地优良的LED。 
在利用本发明所预期的具有优良的用于对抗意外地施加在反向上的电压的击穿电压的LED制造LED灯时，当电连接形成呈现优良击穿电压的接合结构的电导体和设置在发光部分上的正或负极性的电极以产生相等的电势或几乎相等的电势时，由此制造的LED灯能够呈现在反方向上完全令人满意的击穿电压。例如通过用金属线将它们连接到支撑设备的同一端子的方法，可以方便地实现电导体或设置在电导体的一个表面上的金属膜或设置在电导体的一个表面上的透明导电膜与设置在发光部分上的正或负极性的电极之间几乎相等的电势的电连接。 
如此形成本发明所预期的呈现对于抵抗在反方向上意外地施加的电压优良的击穿电压的接合结构，以使击穿电压(即电压V3)可呈现比p-n结型发光部分的反向电压(即电压V2)低的值。结果，当意外地在反向上施加电压时发生的反向电流可以不流经发光部分地通过低击穿电压的接合结构散逸到在发光部分上的正或负极性的电极，而不是通过另一极性的电极散逸到其p-n接合部分具有高反向电压的发光部分。因此，LED的发光部分可以避免由反向上的意外过电流的流动引起的击穿。 
此外，当保持与电导体的连续性的支撑夹具的宽平面区域允许电导体和设置在发光部分上的正或负极性的电极形成几乎相等的电势时，其显现出使得在反向上意外地产生的过电流更有效地散逸的效果，这是因为可以降低流向电导体的反向电流的密度。也就是，对于形成在LED中包含的本发明的接合结构的导体，通过采用在本发明中所述的电连接，可以提供用于抵抗意外地施加在反向上的电压的击穿电压方面优良的LED灯，而不需要LED有意地设置有迄今必需的电子部件例如保护性二极管、电容器和电阻器。 
电极是欧姆电极，并在发光部分的相反的两侧各设置一个电极。在这种情况下，电极中的一者设置在电导体与高电阻层之间。当例如在衬底上层叠n型缓冲层、n型覆层(clad layer)、窗口层、n型半导体层如n型  接触层、发光层和p型半导体层时，将n型欧姆电极设置为与n型半导体层如n型接触层保持接触。当将布拉格(Bragg)反射层引入该结构中时，将该电极设置为与其保持接触。p型欧姆电极设置在与高电阻层保持接触的p型层中。在这种情况下，电导体的导电类型与n型欧姆电极的导电类型相同，即n导电类型。n型欧姆电极可以用这样的衬垫电极(padelectrode)替代，该衬垫电极由设置在半导体层表面上的欧姆金属膜形成，以提供接合，该接合形成与电导体几乎相等的电势。 
当p型电极形成层的表面由具有其中使(111)A面占优势地表露出来的晶面的GaP形成时，因为其变为很难变粗糙，因此能够呈现有利的面条件。 
电极可以由衬垫电极以及适于保持与衬垫电极的连续性且以广延态(extended state)保留在其表面上的电极形成。当希望呈现广延态的电极由欧姆金属膜形成时，衬垫电极不总是需要由与半导体层之间呈现欧姆接触的金属膜形成。当电极由衬垫电极和广延电极形成时，无论在衬垫电极的半导体层中存在或不存在欧姆接触，总是需要衬垫电极和广延电极应形成在它们之间建立电连续性的结构。广延欧姆电极可以由通过利用光刻技术制造为格子、网络、同心圆或框架的形状的欧姆金属膜形成。 
和保持与电导体的电势几乎相等的电极形成一对且呈现与电导体相反的极性的另一电极可以被设置为与设置在衬底上的形成用于LED的层叠结构的半导体层保持接触。特别地，当使用由其带隙小于与从发光部分发射的光的波长相对应的禁带宽度的材料例如GaAs制成的衬底时，可以通过去除不可避免地吸收所发射光的衬底而获得高亮度的LED。该另一电极优选地设置在具有超过与所发射光的波长相对应的禁带宽度的大带隙的半导体层上。例如，其设置在由具有大禁带宽度的半导体材料制成的覆层或超晶格缓冲层的表面上。 
实例1： 
该实例具体地说明制造本发明所预期的发光二极管的实例。 
图1和图2是示出在本实例中制造的半导体发光二极管的图示；图1  代表其平面图，图2代表沿线II-II从图1截取的截面。图3是用于半导体二极管的半导体外延晶片的层结构的截面。 
在本实例中制造的半导体发光二极管10是具有AlGaInP发光部分的红色发光二极管(LED)。 
在该LED中，在由其表面从(100)倾斜15°的Si掺杂的n型GaAs单晶形成的半导体衬底11上，形成由顺序层叠以下层产生的半导体层13：由Te掺杂的n型GaAs形成的缓冲层130、由Te掺杂的n型(Al0.5Ga0.5)0.5In0.5P形成的接触层131、由Te掺杂的n型(Al0.7Ga0.3)0.5In0.5P形成的下覆层132、由20对未掺杂的(Al0.2Ga0.8)0.5In0.5P和(Al0.7Ga0.3)0.5In0.5P形成的MQW结构的发光层133、由Mg掺杂的p型(Al0.7Ga0.3)0.5In0.5P形成的上覆层和(Al0.5Ga0.5)0.5In0.5P形成的薄膜所构成的中间层134、以及Mg掺杂的p型GaP层135。该LED的发光部分12是在由下覆层132、发光层133以及上覆层+中间层134构成的发光结构中。 
在本实例中，使用三甲基铝、三甲基镓和三甲基铟作为III族元素的源材料，根据减压金属有机化学气相沉积方法(MOCVD方法)，通过在GaAs衬底11上分别层叠半导体层130至135，形成图3所示的外延晶片。作为用于Mg掺杂的原材料，使用双环戊二烯基Mg。作为用于Te掺杂的原材料，使用二甲基Te。作为V族元素的原材料，使用磷化氢或砷化氢。通过MOCVD方法，在730℃下生长半导体层13的组成层，并在750℃下生长GaP层。 
GaAs缓冲层130具有约5×1018cm-3的载流子浓度和约0.2μm的层厚度。接触层131具有约2×1018cm-3的载流子浓度和约1.5μm的层厚度。n覆层132具有约8×1017cm-3的载流子浓度和约1μm的层厚度。发光层133具有未掺杂的组分和0.8μm的层厚度。p覆层134具有约2×1017cm-3的载流子浓度和1μm的层厚度。GaP层135具有约3×1018cm-3的载流子浓度和9μm的层厚度。 
此后，外延生长表面被镜面抛光约1μm，直至0.12nm的表面粗糙度。 
接下来，将GaP电导体150用作透明电导体。GaP电导体是用S(硫)  掺杂至约1×1018cm-3的n型GaP单晶，且具有从(100)倾斜5度的表面。电导体的直径为51mm，厚度为250μm。 
GaP衬底的表面被镜面抛光至0.12nm的表面粗糙度(rms)。 
在将GaP电导体150和图3的外延晶片设置于其中后，对安装设备抽真空至3×10-5Pa的真空度。此后，Ar气体被电离并加速到1keV的能量。然后，通过用电子中和，将电离的Ar气体变换为Ar束。用该束辐照镜面抛光的透明电导体和外延晶片2分钟，使它们的表面没有污染并激活表面。 
在辐照之后，在真空中将它们原位堆叠起来，并在真空中室温下在调整成产生10g/cm2的压力的负载下使它们相互接合。接合后的晶片具体示于图4中。 
当分析该接合的界面时，在界面中观测到其厚度为3nm的非晶层(高电阻层)14。 
然后，用氨基蚀刻剂从接合晶片选择性去除GaAs衬底11和GaAs缓冲层130。 
在接触层131的表面上，通过真空沉积方法沉积厚度分别为0.2μm、0.2μm和1μm的AuGe-Ni合金、Pt和Au，以形成作为第一欧姆电极15的n型欧姆电极。通过使用普通光刻方法对n型欧姆电极进行构图以形成电极15。 
然后，选择性去除在形成p型电极的区域中的外延层131至134，以暴露GaP层135。在GaP层的表面上，通过真空沉积方法沉积厚度分别为0.2μm、0.2μm和1μm的AuBe、Pt和Au，以形成p型欧姆层16。 
通过在450℃下热处理10分钟，合金化这些电极，以形成具有低电阻的p型和n型欧姆电极。 
通过利用划片机以350μm的间距切割，将由此获得的晶片转变为芯片。通过用硫酸和过氧化氢的混合液体蚀刻，从芯片去除由切割产生的损伤层和污染物，从而制造图1和图2所示的具有非晶层(高电阻层)的半导体发光二极管(芯片)。关于芯片的电特性，在正向为20mA的电流流动期间产生的正向电压(Vf：在20mA下)为约2.1V，该事实反映出电极  15和16的良好欧姆特性。在10μA下发光部分的正向电压V1为约1.5V，在10μA下其反向电压V2为约40V。 
如图5和图6所示，在电极端子43上用Ag胶安装如上所述制造的发光二极管芯片42，并用金丝46互连n电极15和电极端子43。结果，使得芯片的反面和n电极15呈现相等的电势。另一方面，用金丝46将p型电极16连接到另一电极端子44。通过用环氧树脂41模制，制造发光二极管。 
当使电流流到p电极端子44和n电极端子43时，发射出具有620nm主波长的红色光。在20mA的电流流动期间产生的正向电压(Vf：在20mA下)为约2.1V，该事实反映出电极15和16的良好欧姆特性。正向电压V1(在10μA下)为约1.5V，反向电压V2(在10μA下)为约40V。反映高电阻层特性的击穿电压V3为12V。此时光发射强度为500mcd的高亮度，该事实反映出在发光时由发光部分呈现出的高效率以及为提高将光向外部提取的效率而发明的器件。随机挑选三十(30)个由此获得的灯作为样品，测试静电击穿电压。结果示于表1中。 
在100pF和1.5kΩ的条件下，由5000V没有探测到二极管的击穿(V1变化10％以上)。该事实表明发光二极管在静电击穿电压方面优良。 
在该实例中，量值V1＝1.5V、V2＝40V以及V3＝12V满足如下关系：0.5×V2＞V3＞2×V1。 
这是因为在施加用于静电测试的反向电压的期间电流流经电导体150、非晶层14和p电极16，而在发光部分上没有施加负载。虽然在施加正向电压期间电流流向发光部分，但正向静电击穿电压很高，不能引起击穿。 
当颠倒本实例的电极性时，获得类似的效果。 
实例2： 
通过沿用上一实例的工序进行该实验，但使电导体由其表面被抛光至0.1mm厚度的n型SiC形成。非晶层具有约1nm的厚度。 
当将电流供给到p电极端子和n电极端子时，所产生的器件发射出具有620nm主波长的红色光。此时光发射强度为520mcd的高亮度。在正方  向上20mA的电流流动期间的正向电压(Vf：在20mA下)为约2.1V，该事实反映出电极的良好欧姆特性。 
在该实例中，量值V1＝1.5V、V2＝39V以及V3＝6V满足如下的关系：0.5×V2＞V3＞2×V1。 
当随机挑选30个所制造的灯作为样品并测试静电击穿电压时，在100pF、1.5kΩ以及5000V下它们中没有一个遭到任何击穿。 
比较实例1： 
通过沿用上述实例1的工序，但采用蓝宝石代替电导体，进行该实验，该蓝宝石是绝缘体，其表面被抛光至0.08mm的厚度。由于芯片的反面绝缘，因此没有电流流向高电阻层。 
结果，击穿电压V3非常高(＞100V)，以致满足关系V3＞0.5×V2＞2×V1并阻止保护性结构实现其功能。当电流供给到p电极端子44和n电极端子43时，结果发射具有620nm主波长的红色光。在正方向上20mA的电流流动期间的正向电压(Vf：在20mA下)为约2.1V，该事实反映出电极的良好欧姆特性。正向电压(Vf：在10μA下)V1为约1.5V，反向电压V2(在10μA下)为约40V。此时光发射强度为490mcd的高亮度，该事实反映出在发光时由发光部分呈现出的高效率以及为提高将光向外部提取的效率而发明的器件。随机挑选三十(30)个由此获得的灯作为样品，测试静电击穿电压。结果示于表1中。 
在100pF和1.5kΩ的条件下，由3000V在五个样品中探测到二极管的击穿(V1变化10％以上)。 
实例3： 
通过沿用上述实例1的工序，但使得电导体由其载流子浓度为9×1018 cm-3的Zn掺杂的p型GaP形成，进行该实验。当将电流供给到p电极端子和n电极端子时，所产生的器件发射具有620nm主波长的红色光。在正方向上20mA的电流流动期间的正向电压(Vf：在20mA下)为约2.1V，该事实反映出电极的良好欧姆特性。正向电压(在10μA下)为约1.5V，反向电压(Vr：在10μA下)为约4.5V。此时光发射强度为450mcd的高亮度。当随机挑选30个所制造的灯作为样品并测试静电击穿电压时，在100pF、1.5kΩ以及5000V下没有探测到击穿。
发光部分的反向电压(V2：在10μA下)为约38V。 
由于高电阻层的电阻很低，V3等于4V。 
实例4： 
通过沿用上述实例1的工序，但改变用于形成高电阻层的条件，进行该实验。通过用辐照能量为7keV的Ar束辐照20分钟，GaP电导体和外延晶片相互接合。高电阻层(非晶层)的厚度为13nm。 
由此制造的芯片发射具有620nm主波长的红色光。在正方向上20mA的电流流动期间产生的正向电压(Vf：在20mA下)为约2.1V，此时光发射强度为480mcd。接着，正向电压(Vf：在10μA下)为约1.5V，反向电压(Vr：在10μA下)为约35V。当随机挑选30个所制造的灯作为样品并测试静电击穿电压时，通过100pF、1.5kΩ以及5000V，在10个样品中探测到二极管的击穿。 
当测定发光部分的反向电压(V2：在10μA下)时，发现电压为约38V。可以通过假定由于满足0.5×V2＜V3的关系且保护反向的功能轻微降低而使静电击穿电压下降来解释该事实。 
表1：测试静电放电损伤的结果 
表中的数字代表受到损伤的二极管的数量(样品总数量＝30)。 
损伤：Vf(10μA)的改变大于等于10％ 
电路条件：100pF以及1.5kΩ 
施加次数：±1 
实例5： 
通过沿用上述实例1的工序，但使用乙硅烷(Si2H6)作为掺杂的原材料对n型层进行Si掺杂，层叠半导体层13。GaAs缓冲层130的载流子浓度为约2×1018cm-3。 
使p型GaP层135的达到约1μm的深度的区域被抛光，直到出现镜面。通过镜面加工，p型GaP层135的表面给出0.18nm的粗糙度。另一方面，制备n型GaP衬底150，该衬底将要接合到p型GaP层135的经过镜面加工的表面。将Si和Te掺杂到该接合GaP衬底150，直到达到约2×1017cm-3的载流子浓度。使用具有(111)表面取向的单晶。接合GaP衬底150的直径为50mm，厚度为100μm。在被接合到p型GaP层135之前，将该GaP衬底150的表面抛光加工至0.12nm的均方根(rms)值。 
在将GaP衬底150和外延晶片引入半导体材料安装装置中后，对该半导体材料安装装置抽真空，直到3×10-5Pa的真空。此后，为了防止例如碳的污染，安装在已从其中排出了由碳材料构成的成分的装置中的GaP衬底在真空中被持续加热至约800℃的温度，同时，用加速到800eV的能量的Ar离子辐照GaP衬底150的表面。结果，在GaP衬底150的表面上形成由非化学计量成分形成的接合层14。在形成接合层14之后，停止Ar离子的辐照，并将GaP衬底150的温度降低至室温。 
接着，用通过电子轰击而中和的Ar束辐照在其表面区域中引入由非化学计量成分形成的接合层14的GaP衬底150和GaP层135二者的表面持续3分钟的时间。此后，在维持真空的安装装置中，将这两个层135和150的表面堆叠在一起，并接着在调整为在每个表面上产生20g/cm2的压力的负载下在室温下使它们相互接合。从安装装置的真空室中取出所得到的接合晶片，分析晶片中接合的界面。在接合部分中探测到由Ga0.6P0.4形成的并具有非化学计量成分的接合层14。接合层14具有约3nm的厚度和由普通SIMS方法确定的7×1018cm-3的氧原子浓度以及9×1018cm-3的碳原子浓度。 
接着，用氨基蚀刻剂选择性去除GaAs衬底11和GaAs缓冲层130。  在接触层131的暴露表面上，通过真空沉积方法沉积厚度分别为0.2μm和0.1μm的AuGe-Ni合金膜和Au膜。通过利用普通光刻方法的构图工作，形成n型欧姆电极15。接下来，通过利用普通溅射装置使得接触层131的表面和n型欧姆电极15的表面被形成为0.5μm厚度的铟-锡复合氧化物(ITO)膜覆盖。此外，在ITO表面上，通过溅射方法依次沉积厚度为0.03μm的铬(Cr)薄膜和厚度为1μm的金(Au)薄膜，并形成直径为110μm的接合衬垫。 
接着，通过从形成p电极的区域选择性去除外延层131至134，露出GaP层135。在GaP层的表面上，通过真空沉积方法沉积厚度分别为0.2μm、0.2μm和1μm的AuBe、Pt和Au，以形成p型电极16。通过在450℃下进行热处理10分钟，形成合金化的低电阻的p型和n型欧姆电极。 
通过使用普通的划片机以250μm的间距切割由此获得的晶片，获得平面视图几乎为正方形的LED芯片10。在划片工作后，为了去除在切割侧面时产生的损伤层，用硫酸和过氧化氢的混合液体蚀刻由切割产生的形成外延晶片的半导体层的侧面部分。 
接着，通过用盐酸处理，在GaP衬底的背面和侧面上形成具有约2μm高度差的凹凸。 
将所制造的LED芯片10接合在一起，以装配成发光二极管灯。通过用银(Ag)胶将该灯固定和安装在安装基底上、用金丝使LED芯片10的n型欧姆电极15线接合(wire-bonding)到设置在安装基底表面上的n电极端子，且使p型欧姆电极16线接合到p电极端子，并用普通的环氧树脂密封它们，制成该LED灯。在基底与LED芯片10之间的接合表面上施加的切变强度为约300g或更大。由于断裂模式通过断裂存在于分离的各LED芯片10中，接合表面的接合强度被解释为超过形成外延晶片的晶体层的断裂强度。 
当通过设置在安装基底的表面上的n电极端子和p电极端子建立在n型和p型欧姆电极15和16之间的电流时，产生其主波长为620nm的红色光发射。在正方向上20mA的电流流动期间的正向电压(Vf)为约2.2V，  该事实反映出欧姆电极15和16的良好欧姆特性。在正方向上20mA的电流流动期间的光发射强度达到520mcd的高亮度，该事实反映出由于通过去除在利用切割将晶片分成芯片时产生的损伤层而使发光部分的结构呈现出高的光发射效率且提高了光向外部提取的效率。 
由于本实例的发光器件具有高亮度，且具有类似于GaN基发光器件的小高度，因此便于与GaN基发光器件接合而制造成例如发射白光的器件。 
实例6： 
通过使用具有半导体层13的外延晶片制造发光二极管10，该半导体层13依次层叠在由Si掺杂的n型GaAs单晶形成的半导体衬底11上。在此所用的GaAs衬底11是具有从(100)面朝向<01-1>方向延伸且在使(111)B面表露出来的方向上倾斜15°的平面方向的类型。术语“层叠的半导体层”是指由Si掺杂的n型(Al0.5Ga0.5)0.5In0.5P形成的缓冲层130、由Si掺杂的n型GaAs形成的接触层131、由Si掺杂的n型(Al0.7Ga0.3)0.5In0.5P形成的下覆层132、由20对未掺杂的(Al0.2Ga0.8)0.5In0.5P和(Al0.7Ga0.3)0.5In0.5P形成的发光层133、由Mg掺杂的p型(Al0.7Ga0.3)0.5In0.5P形成的上覆层和(Al0.5Ga0.5)0.5In0.5P形成的薄膜构成的中间层134、以及将用作欧姆接触形成层的Mg掺杂的p型GaP层135。 
(Al0.5Ga0.5)0.5In0.5P蚀刻停止层(缓冲层)130具有约2×1018cm-3的载流子浓度和约0.2μm的层厚度。接触层131由GaAs形成，具有约2×1018cm-3的载流子浓度和约0.2μm的层厚度。n覆层132具有约8×1017cm-3 的载流子浓度和约2μm的层厚度。发光层133是具有0.8μm厚度的未掺杂层。p覆层134具有约2×1017cm-3的载流子浓度和1μm的层厚度。GaP层135具有约3×1018cm-3的载流子浓度和9μm的层厚度。 
使p型GaP层135的从表面达到约1μm的深度的区域被抛光，直到出现镜面。通过镜面加工，p型GaP层135的表面给出0.18nm的粗糙度。 
另一方面，制备GaP衬底150，该GaP衬底150将要安装在p型GaP层135的经过镜面加工的表面上。将要安装的GaP衬底150的直径为50mm，厚度为250μm。在被接合到p型GaP层135之前，镜面加工该  GaP衬底150的表面，使其具有均方根值为0.12nm的粗糙度。 
在将GaP衬底150和外延晶片设置于其中后，对接合装置抽真空。随后，为了使表面没有污染，用加速的Ar束辐照GaP衬底150和外延晶片的表面作为预备处理。此后，在室温下真空中使它们相互接合。 
然后，用氨基蚀刻剂从接合晶片选择性去除GaAs衬底11。随后，用盐酸去除蚀刻停止层130。 
在接触层131的表面上，通过利用真空沉积方法以0.2μm的预期厚度沉积AuGe-Ni合金，形成n型欧姆电极作为第一欧姆电极15。通过使用普通光刻方法对该电极进行构图，以完成电极15。此后，去除除了电极形成部分以外的接触层。 
然后，通过用Br-CH3OH蚀刻剂去除包括形成p电极的区域的发光层在内的外延层131-134，暴露作为欧姆接触形成层的GaP层135。在GaP层的表面上，通过真空沉积方法以预期的分别为0.2μm和1μm的厚度沉积AuBe和Au，以形成p型欧姆电极16。通过在450℃下进行热处理10分钟，形成合金化的低电阻p型和n型欧姆电极。 
利用划片机切割所获得的晶片，将其转变为芯片。用硫酸和过氧化氢的混合液体去除由切割工作产生的损伤层和污染物，完成对半导体发光二极管(芯片)10的制造。 
当为了安装的目的使所制造的半导体发光二极管芯片经受自动接合装置的作用时，由于电极表面的优良状态，没有探测到由光学识别不足引起的失败。 
本发明不限于上述实施例。在本实例中，欧姆电极15例如由如图1所示的简单结构形成。作为电极形状的具体实例，可以采用平面图为点状、格子状、圆形和方形的形状以及其组合。电极的图形可以选择为适于电流的扩散。 
工业适用性 
通过采用本发明的发光二极管而制成的灯具有高亮度，且在静电击穿  电压特性方面优良，因此，可以用于各种显示装置和照明设备。 

Claims (24)

1.一种发光二极管，包括：化合物半导体层，包括p-n结型发光部分；电导体，设置在所述化合物半导体层上，并且由对于从所述发光部分发射的光光学透明的导电材料形成；以及高电阻层，具有比所述电导体高的电阻，并且设置在所述化合物半导体层与所述电导体之间。
2.根据权利要求1的发光二极管，其中所述高电阻层被设置为接合到所述电导体。
3.根据权利要求1或权利要求2的发光二极管，其中所述高电阻层由非晶材料或包含非晶物质的多晶材料形成，并具有大于等于0.5nm且小于等于10nm的厚度。
4.根据权利要求3的发光二极管，其中所述非晶材料或所述包含非晶物质的多晶材料通过用离子束或中性束辐照所述半导体层的接合到所述电导体的表面侧或者所述电导体的接合到所述化合物半导体层的表面侧或者这两个表面侧的区域而形成。
5.根据权利要求1至4中任何一项的发光二极管，其中所述高电阻层由其载流子浓度小于等于5×1018cm-3的化合物半导体材料形成。
6.根据权利要求1的发光二极管，还包括导电类型与所述电导体相反的第二化合物半导体层，所述层接合到所述高电阻层的与其接合到所述电导体的一侧相反的表面。
7.根据权利要求6的发光二极管，其中所述第二化合物半导体层由磷化镓(GaP)形成。
8.根据权利要求6的发光二极管，其中所述第二化合物半导体层具有大于等于5μm的厚度和大于等于1×1017cm-3的载流子浓度。
9.根据权利要求6的发光二极管，其中在10μA的电流流动期间由所述电导体、所述高电阻层和所述第二化合物半导体层形成的接合物的击穿电压超过在10μA的电流流动期间所述发光二极管的正向电压的2倍，且小于在10μA的电流流动期间所述发光二极管的反向电压的1/2。
10.根据权利要求1的发光二极管，其中所述电导体由其厚度不小于50微米(单位：μm)的导电化合物半导体材料形成。
11.根据权利要求1的发光二极管，其中所述电导体由其厚度小于等于200μm的导电化合物半导体材料形成。
12.根据权利要求1的发光二极管，其中所述电导体由磷化镓(GaP)形成。
13.根据权利要求12的发光二极管，其中所述由GaP形成的电导体的表面取向落在(111)面中或者从(111)倾斜20°以内。
14.根据权利要求12的发光二极管，其中所述由GaP形成的电导体的反面和侧面具有形成于其上的高度差为1至10μm的凹凸。
15.根据权利要求6的发光二极管，其中所述第二化合物半导体层是p型的，以及所述电导体是n型的且由掺杂有添加于其中的Si、S或Te或者保持在未掺杂状态的GaP形成。
16.根据权利要求1的发光二极管，其中所述电导体具有小于等于5×1018cm-3的载流子浓度。
17.根据权利要求1的发光二极管，还包括金属层，所述金属层形成在所述电导体的与其上设置有所述发光部分的一侧相反的一侧上的表面上。
18.根据权利要求1的发光二极管，其中在所述电导体的与其上设置有所述发光部分的一侧相反的一侧上的表面上形成透明导电膜。
19.根据权利要求1的发光二极管，其中所述发光部分包含由用化学式(AlXGa1-X)YIn1-YP(0≤X≤1，0≤Y≤1)表示的成分的材料形成的半导体层。
20.根据权利要求1的发光二极管，还包括跨过所述发光部分在相反侧上形成的n型电极和p型电极，所述电极的落在电导体侧上的一者设置在所述发光部分与所述电导体之间。
21.根据权利要求1的发光二极管，其中其上将要形成电导体侧的电极的表面具有在使(111)A面从(100)表露出来的方向上倾斜的表面。
22.一种制造发光二极管的方法，所述发光二极管包括：化合物半导体层，包含p-n结型发光部分；电导体，设置为接合在所述化合物半导体层上，并且由对于从所述发光部分发射的光光学透明的导电材料形成；以及高电阻层，设置在所述化合物半导体层与所述电导体之间，并且具有比所述电导体高的电阻，所述方法包括以下步骤：用离子束或中性束辐照所述化合物半导体层的接合到所述电导体的表面侧或者所述电导体的接合到所述化合物半导体层的表面侧，从而形成所述高电阻层。
23.一种利用权利要求1至21中任何一项的发光二极管形成的发光二极管灯，其中所述电导体和在落在与所述电导体相反的一侧上的所述化合物半导体层上跨过所述透明层设置的电极具有相同的导电类型，并且以近似相同的电势电连接。
24.一种由根据权利要求22的发光二极管的制造方法所制造的发光二极管。
CN2006800247031A 2005-07-05 2006-07-05 发光二极管及其制造方法 Expired - Fee Related CN101218687B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP195747/2005 2005-07-05
JP2005195747A JP4890801B2 (ja) 2005-07-05 2005-07-05 発光ダイオード
JP299599/2005 2005-10-14
JP2005299599A JP4918245B2 (ja) 2005-10-14 2005-10-14 発光ダイオード及びその製造方法
JP2006013554A JP4913415B2 (ja) 2006-01-23 2006-01-23 発光ダイオード及びその製造方法
JP013554/2006 2006-01-23
PCT/JP2006/313806 WO2007004745A1 (en) 2005-07-05 2006-07-05 Light-emitting diode and method for fabrication thereof

Publications (2)

Publication Number Publication Date
CN101218687A CN101218687A (zh) 2008-07-09
CN101218687B true CN101218687B (zh) 2012-07-04

Family

ID=39079421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800247031A Expired - Fee Related CN101218687B (zh) 2005-07-05 2006-07-05 发光二极管及其制造方法

Country Status (5)

Country Link
US (2) US7863630B2 (zh)
EP (1) EP1900043B1 (zh)
CN (1) CN101218687B (zh)
TW (1) TWI313073B (zh)
WO (1) WO2007004745A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294699B (en) * 2006-01-27 2008-03-11 Epistar Corp Light emitting device and method of forming the same
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法
JP4225510B2 (ja) * 2005-07-06 2009-02-18 昭和電工株式会社 化合物半導体発光ダイオードおよびその製造方法
US7795054B2 (en) 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
US7968902B2 (en) * 2008-03-31 2011-06-28 Bridgelux, Inc. Light emitting devices with constant forward voltage
JP2010171376A (ja) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2010186808A (ja) * 2009-02-10 2010-08-26 Showa Denko Kk 発光ダイオード及び発光ダイオードランプ
FI122622B (fi) * 2009-06-05 2012-04-30 Optogan Oy Valoa emittoiva puolijohdelaite ja valmistusmenetelmä
US8400064B2 (en) * 2009-09-09 2013-03-19 Koninklijke Philips Electronics N.V. Zener diode protection network in submount for LEDs connected in series
JP5725022B2 (ja) 2010-05-31 2015-05-27 日亜化学工業株式会社 発光装置及びその製造方法
JP5537525B2 (ja) * 2011-09-26 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
CN102403424B (zh) * 2011-11-23 2012-12-26 俞国宏 一种集成电阻的发光二极管芯片制作方法
TWI458122B (zh) 2011-11-23 2014-10-21 Toshiba Kk 半導體發光元件
JP2014165337A (ja) * 2013-02-25 2014-09-08 Rohm Co Ltd 発光素子、発光素子パッケージおよび発光素子の製造方法
CN104716153B (zh) * 2013-12-12 2018-01-09 中国科学院苏州纳米技术与纳米仿生研究所 全光单片集成光电器件及其制作方法
TWI613838B (zh) 2014-03-06 2018-02-01 晶元光電股份有限公司 發光元件
JP6789675B2 (ja) * 2016-06-02 2020-11-25 ローム株式会社 半導体発光素子およびその製造方法
JP6452651B2 (ja) 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
CN108110106B (zh) * 2017-12-14 2019-08-27 扬州乾照光电有限公司 一种led芯片的制备方法及led芯片
CN112968030B (zh) * 2020-12-30 2022-09-23 重庆康佳光电技术研究院有限公司 显示面板与其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429635B (en) * 1998-12-02 2001-04-11 Samsung Electro Mech A light emitting diode and method of fabricating thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261982A (en) 1975-11-18 1977-05-21 Toshiba Corp Semiconductor light emitting device
JP2738106B2 (ja) 1990-02-06 1998-04-08 日産自動車株式会社 多重通信制御装置
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
JP3787202B2 (ja) 1997-01-10 2006-06-21 ローム株式会社 半導体発光素子
JPH10294525A (ja) 1997-04-21 1998-11-04 Sony Corp 半導体発光装置の製造方法
JPH11177133A (ja) * 1997-12-09 1999-07-02 Rohm Co Ltd 半導体発光素子
JP4079393B2 (ja) * 1998-03-10 2008-04-23 シャープ株式会社 窒化物系化合物半導体レーザ素子及びその製造方法
JP2000188425A (ja) 1998-12-22 2000-07-04 Nichia Chem Ind Ltd 発光ダイオード
JP3977572B2 (ja) 1999-06-09 2007-09-19 株式会社東芝 接着型半導体基板および半導体発光素子並びにこれらの製造方法
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
TW474034B (en) 2000-11-07 2002-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US6797990B2 (en) 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP4680431B2 (ja) 2001-06-29 2011-05-11 昭和電工株式会社 リン化硼素系半導体素子及びその製造方法
JP2003031840A (ja) 2001-07-11 2003-01-31 Hitachi Cable Ltd 発光ダイオードアレイ
TW545698U (en) * 2001-12-28 2003-08-01 United Epitaxy Co Ltd LED packaging structure with a static charge protecting device
JP4095830B2 (ja) 2002-01-29 2008-06-04 統寶光電股▲ふん▼有限公司 有機ｌｅｄデバイスおよびその製造方法
US6727645B2 (en) * 2002-05-24 2004-04-27 International Business Machines Corporation Organic LED device
DE10394018B4 (de) * 2003-01-06 2007-09-27 Showa Denko K.K. Lichtemittierende Halbleitervorrichtung mit Schichten auf Borphosphid-Basis und Verfahren zu ihrer Herstellung
JP2005026395A (ja) * 2003-07-01 2005-01-27 Toshiba Corp 半導体発光素子及び半導体発光装置
TWI223900B (en) 2003-07-31 2004-11-11 United Epitaxy Co Ltd ESD protection configuration and method for light emitting diodes
JP4626258B2 (ja) 2004-10-18 2011-02-02 日亜化学工業株式会社 発光ダイオード
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429635B (en) * 1998-12-02 2001-04-11 Samsung Electro Mech A light emitting diode and method of fabricating thereof

Also Published As

Publication number Publication date
US20110062413A1 (en) 2011-03-17
US20080315176A1 (en) 2008-12-25
EP1900043A1 (en) 2008-03-19
US8217405B2 (en) 2012-07-10
TW200715610A (en) 2007-04-16
US7863630B2 (en) 2011-01-04
EP1900043A4 (en) 2012-03-21
CN101218687A (zh) 2008-07-09
EP1900043B1 (en) 2016-02-17
TWI313073B (en) 2009-08-01
WO2007004745A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
CN101218687B (zh) 发光二极管及其制造方法
TWI249148B (en) Light-emitting device array having binding layer
TWI303872B (en) High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
CN101699637B (zh) 氮化镓基化合物半导体发光器件
US8785958B2 (en) Light emitting element
JP6199948B2 (ja) 発光素子、発光素子パッケージ
CN103035803B (zh) 发光器件、发光器件封装件以及包括其的照明装置
CN101218686B (zh) 化合物半导体发光二极管及其制造方法
TW201234679A (en) High voltage wire bond free LEDs
TW201203597A (en) Light emitting diode having AlInGaP active layer and method of fabricating the same
CN101490858B (zh) 发光二极管
CN102237453B (zh) 发光器件及其制造方法、发光器件封装以及照明系统
CN101379623A (zh) 发光二极管及其制造方法
CN102163665B (zh) 发光器件和制造发光器件的方法
CN102428580A (zh) 发光二极管和发光二极管灯以及照明装置
CN109585618A (zh) 一种高压发光二极管芯片以及制备方法
TWI523262B (zh) 具多單元陣列之半導體發光裝置及製造其之方法
TW201407760A (zh) 發光二極體陣列
CN104051582A (zh) 半导体发光元件、发光装置及制造半导体发光元件的方法
JP2007019057A (ja) 発光ダイオード
CN109863609A (zh) 氮化物半导体元件及其制造方法与所应用的封装结构
TWI326500B (en) Light-emitting diode and method for manufacturing the same
CN102244173A (zh) 发光元件及其制造方法
CN102044605B (zh) 半导体发光设备及其制造方法
CN102263180A (zh) 发光器件、制造发光器件的方法以及发光器件封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20210705