JP5537525B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5537525B2 JP5537525B2 JP2011208851A JP2011208851A JP5537525B2 JP 5537525 B2 JP5537525 B2 JP 5537525B2 JP 2011208851 A JP2011208851 A JP 2011208851A JP 2011208851 A JP2011208851 A JP 2011208851A JP 5537525 B2 JP5537525 B2 JP 5537525B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type diamond
- degrees
- diamond semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910003460 diamond Inorganic materials 0.000 claims description 104
- 239000010432 diamond Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 27
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- 239000011574 phosphorus Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の実施の形態は半導体装置および半導体装置の製造方法に関する。
ダイヤモンドはその機械的、化学的および熱的特性に加え、優れた潜在的な半導体特性を持つことから、半導体デバイス材料として注目されている。特に、室温で約５．５ｅＶのバンドギャップを持つため、紫外線発光デバイスや負性電子親和力を利用した電子放出デバイスとして期待される。また、絶縁破壊耐性が高いため、ハイパワーデバイスとして期待される。さらに、堅牢な結晶性から、特に高温や放射線などの過酷な環境下で用いられる耐環境性デバイスとして期待される。
ダイヤモンドのパワーデバイスは近年盛んに開発が行われ、ショットキー接合を有するショットキーバリアダイオード、ショットキー接合にｐｎ接合を組み合わせたデバイス、ｐｉｎ構造のデバイス等に関する報告がなされている。もっとも、特に、ｎ型ダイヤモンド半導体層の形成において、均一な不純物濃度や高い結晶性を安定して制御することは困難である。したがって、ｎ型ダイヤモンド半導体層を安定して形成する方法が求められている。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、不純物濃度の均一性および結晶性に優れたｎ型ダイヤモンド半導体層を有する半導体装置および半導体装置の製造方法を提供することにある。
実施の形態の半導体装置は、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備えるダイヤモンド基板と、面上に形成され、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層と、を備え、ダイヤモンド基板と、ｎ型ダイヤモンド基板との間に、さらに、ｐ型ダイヤモンド半導体層を有する。
ダイヤモンド半導体において、ｎ型層の制御は一般に困難である。これまでに（１１１）基板上、（１００）基板上でリン（Ｐ）をドープすることによりｎ型伝導が得られている。（１１１）基板は固いために加工が困難であり、大面積化や平坦化が難しい。このため、産業応用上はより安価で加工のしやすい（１００）基板あるいはその近傍の面方位を持つ基板を用いての半導体装置の製造が望ましい。
しかしながら、特に、（１００）面上でのダイヤモンドの成長は、異常成長粒子やヒロックなどが発生しやすい。またリン（Ｐ）ドープのｎ型層において平坦な膜を得ることが困難である。さらに、ドーピング濃度や成長方向の濃度プロファイルの制御などが困難である。このため、（１００）面上のｎ型ダイヤモンド半導体層を備える半導体デバイスでは、所望のデバイス特性を得ることが困難であった。
以下、図面を参照しつつ本発明の実施の形態を説明する。
なお、本明細書中、（１００）面との記載は、（１００）面と結晶構造上等価な面方位を備える面、例えば、（００１）、（０１０）等、を包含するものとする。また、［１００］と結晶構造上等価な方位は、＜１００＞と記載するものとする。
本実施の形態の半導体装置は、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備えるダイヤモンド基板と、上記面上に形成され、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層と、を備える。
本実施の形態の半導体装置は、上記構成を備えることにより、不純物濃度の均一性および結晶性に優れたｎ型ダイヤモンド半導体層を実現できる。また、加工が容易であり、安価に製造することが可能となる。
図１は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置は、ｐｎダイオードである。
図１に示すように、本実施の形態のｐｎダイオード１００は、単結晶のダイヤモンド基板１０と、ダイヤモンド基板１０上に形成されるｐ＋型ダイヤモンド半導体層１２、ｐ＋型ダイヤモンド半導体層１２上に形成され、ｐ＋型ダイヤモンド半導体層１２よりも低不純物濃度のｐ型ダイヤモンド半導体層１４を備えている。さらに、ｐ型ダイヤモンド半導体層１４上に、リン（Ｐ）を不純物として含有するｎ型ダイヤモンド半導体層１６が形成されている。
ｐ＋型ダイヤモンド半導体層１２、ｐ型ダイヤモンド半導体層１４およびｎ型ダイヤモンド半導体層１６でリッジが形成されている。ｎ型ダイヤモンド半導体層１６上には、ショットキー電極１８が形成されている。また、リッジ外のｐ＋型ダイヤモンド半導体層１２上には、オーミック電極２０が形成されている。
ショットキー電極１８はｎ型ダイヤモンド半導体層１６とショットキー接合を形成する金属、例えば、ニッケル（Ｎｉ）を用いて形成される。また、オーミック電極２０はｐ型ダイヤモンド半導体層１２とできるだけ接触抵抗が小さくなるような金属、例えば、チタン（Ｔｉ）などにより形成する。
ここで、ダイヤモンド基板１０は、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備える。そして、ｐ＋型ダイヤモンド半導体層１２、ｐ型ダイヤモンド半導体層１４およびｎ型ダイヤモンド半導体層１６はこの面上に同一の面方位で形成されている。
本実施の形態のｐｎダイオード１００は、ショットキー電極１８とｐ型ダイヤモンド半導体層１４との間に、比較的低濃度のｎ型ダイヤモンド半導体層１６を挟むことで、整流作用を維持しつつ、高い順方向電流を流すことが可能である。特に、本実施の形態によれば、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面上に、リン（Ｐ）を不純物として含有するｎ型ダイヤモンド半導体層１６を形成することで、ｎ型ダイヤモンド半導体層１６のリン（Ｐ）の濃度の均一性が向上する。また、ｎ型ダイヤモンド半導体層１６に結晶欠陥の少ない高い結晶性が実現される。したがって、高性能なｐｎダイオードが実現される。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備えるダイヤモンド基板を準備し、上記面上に、エピタキシャル成長法により、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層を形成する。図３は、本実施の半導体装置の製造方法を示す模式工程断面図である。
まず、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備える単結晶のダイヤモンド基板１２を準備する。そして、ダイヤモンド基板１２上に、マイクロ波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ｐ＋型ダイヤモンド半導体層１２、ｐ型ダイヤモンド半導体層１４およびｎ型ダイヤモンド半導体層１６をエピタキシャル成長させる（図３（ａ））。ｎ型ダイヤモンド半導体層のリン（Ｐ）濃度は、例えば、１×１０１５ｃｍ−３以上である。
次に、ｎ型ダイヤモンド半導体層１６、ｐ型ダイヤモンド半導体層１４、およびｐ＋型ダイヤモンド半導体層１２を一部リッジ状に残してＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などによりエッチングし、ｐ＋型ダイヤモンド半導体層１２を露出させる（図３（ｂ））。
次に、ｐ＋型ダイヤモンド半導体層１２上に、例えば、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）を電子ビーム蒸着により堆積する。続いて、５００℃〜６００℃でアニールを行い、オーミック電極２０を形成する（図３（ｃ））。
次に、ｎ型ダイヤモンド半導体層１６上に、例えば、ニッケル（Ｎｉ）を電子ビーム蒸着により堆積し、ショットキー電極１８を形成する（図３（ｄ））。
以上の製造方法により、図２に示すｐｎダイオード１００が実現される。本実施の形態の製造方法によれば、（１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面を備える単結晶のダイヤモンド基板１２上に、ｎ型ダイヤモンド半導体層１６をエピタキシャル成長させることで、不純物濃度の均一性が高く、結晶欠陥の少ない高品質なｎ型ダイヤモンド半導体層１６が形成可能となる。したがって、高性能なｐｎダイオードを製造することが可能となる。
図１は、本実施の形態の半導体装置の作用を説明する図である。図１は、単結晶のダイヤモンド基板の結晶構造を、［１００］方向および［０１１］方向に平行な断面で示した図である。黒丸は炭素原子を示す。また、点線は各傾斜における表面構造を示す。
図１に示すように、（１００）面から＜０１１＞方向に傾斜する面では、（１１１）面のステップが表面上に現れることになる。このステップの密度、いいかえればステップ数の密度は、傾斜が２５度の時に最大になる。このようなステップが表面に現れることにより、ステップに安定に付着するリン（Ｐ）原子が、エピタキシャル成長するダイヤモンド膜中へ安定して取り込まれる。したがって、ｎ型ダイヤモンド半導体層の高いｎ型不純物濃度と、高いｎ型不純物濃度の均一性が実現される。
また、＜１００＞方向に延びやすいヒロックや異常成長粒子の大きさを低減することが可能となり平坦性が向上する。また、ステップフロー成長が優勢となることでも、ヒッロクや異常成長粒子の密度を低減することが可能となる。このため、ｎ型ダイヤモンド半導体層中の結晶欠陥の低減も可能となる。
そして、成膜時のｎ型不純物の濃度および分布（プロファイル）の制御が容易になり、低濃度でのドーピング遅れや、厚膜成長による平坦性の劣化も抑制することが可能となる。
以上のように、本実施の形態によれば、特性および生産性に優れたｎ型ダイヤモンド半導体層の形成が可能となる。したがって、ｎ型ダイヤモンド半導体層を用いるデバイスの特性および生産性が向上する。
なお、（１００）面からの傾斜が＜０１１＞に対し±１０度方向の範囲にあれば、＜０１１＞方向への傾斜とほぼ同等な効果が得られる。
また、ステップの密度は、傾斜が２５度で最大になることから、（１００）面から＜０１１＞±１０度方向への傾斜角度（オフ角）は、１０度以上４０度以下であり、１５度以上３５度以下であることが望ましく、２１度以上２９度以下であることがより望ましい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態では、ｎ型ダイヤモンド半導体層をｐ型ダイヤモンド半導体層の上に形成し、ｐｎ接合を形成したが、ｐ型ダイヤモンド半導体層とｎ型ダイヤモンド半導体層の間に高純度ｉ層（ｉｎｔｒｉｎｓｉｃダイヤモンド層）を設けてもよい。また、ｎ型ダイヤモンド半導体層上にショットキー電極を形成したが、ｎ型ダイヤモンド半導体層を高濃度ｎ型ダイヤモンド半導体層とし、ｐ型ダイヤモンド半導体層との間に高純度ｉ層を設け、高濃度ｎ型ダイヤモンド半導体層上にオーミック電極を形成するｐｉｎダイオード構造でもよい。また、基板にｐ型導電性基板を用い、基板裏面にオーミック電極を形成する縦型のデバイス構造であっても良い。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
実施の形態の製造方法で、実施の形態のｐｎダイオードを製造する。（１００）面から＜０１１＞度方向に１５度傾斜する面を備える単結晶のダイヤモンド基板を用い、マイクロ波プラズマＣＶＤ法により、ｐ＋型ダイヤモンド半導体層１２、ｐ型ダイヤモンド半導体層１４およびｎ型ダイヤモンド半導体層１６をエピタキシャル成長させる。
ｐ＋型ダイヤモンド半導体層１２はホウ素（Ｂ）濃度を５×１０２０ｃｍ−３、ｐ型ダイヤモンド半導体層１４はホウ素（Ｂ）濃度を５×１０１９ｃｍ−３とし、ｎ型ダイヤモンド半導体層１２のリン（Ｐ）濃度は１×１０１５ｃｍ−３である。
ＲＩＥ法により、リッジを形成し、ｐ＋型ダイヤモンド半導体層１２上にオーミック電極２０を、Ｔｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積し、５００℃で１５分アニールすることで形成する。次に、ｎ型ダイヤモンド半導体層１６上にショットキー電極１８を、ニッケル（Ｎｉ）を電子ビーム蒸着により堆積し形成する。
ここでｎ型ダイヤモンド半導体層１６はドナー濃度が低いため、ショットキー電極１８を形成することにより熱平衡状態では完全に空乏化している。
作製されるｐｎダイオードＩ−Ｖ特性を測定すると、±１０Ｖにおける整流比１０桁以上、１０Ｖにおける順方向電流密度が１００００Ａ／ｃｍ２という値が得られる。また、逆方向のリーク電流は１００Ｖで１ｐＡ以下であり、５００Ｖまで電圧をかけてもブレークダウンは起こらない。
１０ ダイヤモンド基板
１２ ｐ＋型ダイヤモンド半導体層
１４ ｐ型ダイヤモンド半導体層
１６ ｎ型ダイヤモンド半導体層
１８ ショットキー電極
２０ オーミック電極
１００ ｐｎダイオード
１２ ｐ＋型ダイヤモンド半導体層
１４ ｐ型ダイヤモンド半導体層
１６ ｎ型ダイヤモンド半導体層
１８ ショットキー電極
２０ オーミック電極
１００ ｐｎダイオード
Claims (7)
- （１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面
を備えるダイヤモンド基板と、
前記面上に形成され、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層と、
を備え、
前記ダイヤモンド基板と、前記ｎ型ダイヤモンド半導体層との間に、さらに、ｐ型ダイヤモンド半導体層を有することを特徴とする半導体装置。 - 前記ｎ型ダイヤモンド半導体層のリン（Ｐ）濃度が、１×１０１５ｃｍ−３以上である
ことを特徴とする請求項１記載の半導体装置。 - （１００）面から＜０１１＞±１０度方向に１５度以上３５度以下の範囲で傾斜する面を備えるダイヤモンド基板と、 前記面上に形成され、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層と、を備えることを特徴とする半導体装置。
- 前記ｎ型ダイヤモンド半導体層のリン（Ｐ）濃度が、１×１０ １５ ｃｍ −３ 以上であることを特徴とする請求項３記載の半導体装置。
- 前記ダイヤモンド基板と、前記ｎ型ダイヤモンド半導体層との間に、さらに、ｐ型ダイヤモンド半導体層を有することを特徴とする請求項３または請求項４記載の半導体装置。
- （１００）面から＜０１１＞±１０度方向に１０度以上４０度以下の範囲で傾斜する面
を備えるダイヤモンド基板を準備し、
前記面上にｐ型ダイヤモンド半導体層を形成し、
前記ｐ型ダイヤモンド半導体層上に、エピタキシャル成長により、リン（Ｐ）を含有するｎ型ダイヤモンド半導体層を形成することを特徴とする半導体装置の製造方法。 - 前記ｎ型ダイヤモンド半導体層のリン（Ｐ）濃度が、１×１０１５ｃｍ−３以上である
ことを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011208851A JP5537525B2 (ja) | 2011-09-26 | 2011-09-26 | 半導体装置および半導体装置の製造方法 |
| US13/555,430 US8878190B2 (en) | 2011-09-26 | 2012-07-23 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011208851A JP5537525B2 (ja) | 2011-09-26 | 2011-09-26 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013067541A JP2013067541A (ja) | 2013-04-18 |
| JP5537525B2 true JP5537525B2 (ja) | 2014-07-02 |
Family
ID=47910282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011208851A Active JP5537525B2 (ja) | 2011-09-26 | 2011-09-26 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8878190B2 (ja) |
| JP (1) | JP5537525B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6104575B2 (ja) | 2012-11-28 | 2017-03-29 | 株式会社東芝 | 半導体装置 |
| US9922791B2 (en) | 2016-05-05 | 2018-03-20 | Arizona Board Of Regents On Behalf Of Arizona State University | Phosphorus doped diamond electrode with tunable low work function for emitter and collector applications |
| US10121657B2 (en) | 2016-05-10 | 2018-11-06 | Arizona Board Of Regents On Behalf Of Arizona State University | Phosphorus incorporation for n-type doping of diamond with (100) and related surface orientation |
| US10704160B2 (en) | 2016-05-10 | 2020-07-07 | Arizona Board Of Regents On Behalf Of Arizona State University | Sample stage/holder for improved thermal and gas flow control at elevated growth temperatures |
| US10418475B2 (en) | 2016-11-28 | 2019-09-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Diamond based current aperture vertical transistor and methods of making and using the same |
| US11052647B2 (en) * | 2018-05-10 | 2021-07-06 | Lockheed Martin Corporation | Direct additive synthesis of diamond semiconductor |
| US10497817B1 (en) * | 2018-07-09 | 2019-12-03 | Wisconsin Alumni Research Foundation | P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers |
| CN113130697B (zh) * | 2019-12-31 | 2024-01-23 | 西安电子科技大学 | 一种赝竖式氢氧终端金刚石核探测器及其制备方法 |
| CN112382670B (zh) * | 2020-10-10 | 2022-05-24 | 西安电子科技大学 | 一种基于高纯本征单晶金刚石的雪崩二极管及制备方法 |
| CN112967923B (zh) * | 2021-02-05 | 2022-06-10 | 中国电子科技集团公司第十三研究所 | 大尺寸晶圆上制备金刚石衬底太赫兹二极管的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3079653B2 (ja) | 1991-07-16 | 2000-08-21 | 住友電気工業株式会社 | ダイヤモンド及び閃亜鉛鉱型化合物の合成方法 |
| JP2003026520A (ja) * | 2001-07-11 | 2003-01-29 | Sumitomo Chem Co Ltd | 殺虫・殺線虫剤組成物 |
| TW200414309A (en) * | 2002-06-18 | 2004-08-01 | Sumitomo Electric Industries | N-type semiconductor diamond producing method and semiconductor diamond |
| US20080193366A1 (en) * | 2005-02-03 | 2008-08-14 | National Institue Of Advanced Industrial Science And Technology | Film of N Type (100) Oriented Single Crystal Diamond Semiconductor Doped with Phosphorous Atoms, and a Method of Producing the Same |
| JP4918245B2 (ja) * | 2005-10-14 | 2012-04-18 | 昭和電工株式会社 | 発光ダイオード及びその製造方法 |
| JP4913415B2 (ja) * | 2006-01-23 | 2012-04-11 | 昭和電工株式会社 | 発光ダイオード及びその製造方法 |
| JP4890801B2 (ja) * | 2005-07-05 | 2012-03-07 | 昭和電工株式会社 | 発光ダイオード |
| CN101218687B (zh) * | 2005-07-05 | 2012-07-04 | 昭和电工株式会社 | 发光二极管及其制造方法 |
-
2011
- 2011-09-26 JP JP2011208851A patent/JP5537525B2/ja active Active
-
2012
- 2012-07-23 US US13/555,430 patent/US8878190B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8878190B2 (en) | 2014-11-04 |
| JP2013067541A (ja) | 2013-04-18 |
| US20130075757A1 (en) | 2013-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5537525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7037142B2 (ja) | ダイオード | |
| JP5818853B2 (ja) | ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス | |
| CN109920857B (zh) | 一种肖特基二极管及其制备方法 | |
| JP6104575B2 (ja) | 半導体装置 | |
| JP6139340B2 (ja) | 半導体装置およびその製造方法 | |
| US9136400B2 (en) | Semiconductor device | |
| JP2017045969A (ja) | ショットキーバリアダイオード | |
| CN103390640B (zh) | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 | |
| JP2015153958A (ja) | 半導体装置およびその製造方法 | |
| JP4613682B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| Chang et al. | Carrier dynamics and doping profiles in GaAs nanosheets | |
| KR20120029256A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| CN109004018A (zh) | 肖特基二极管及制备方法 | |
| JP6584976B2 (ja) | 半導体装置およびその製造方法 | |
| US10170561B1 (en) | Diamond semiconductor device | |
| JP6727928B2 (ja) | 半導体装置 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| US20230042772A1 (en) | Wide gap semiconductor device and method for manufacturing wide gap semiconductor device | |
| US20230245883A1 (en) | Semiconductor laminate, semiconductor device, and method for manufacturing semiconductor device | |
| CN114823919A (zh) | 一种n型氧化镓p型金刚石的MPS二极管及其制备方法 | |
| TWI261362B (en) | Fabrication of schottky barrier diode | |
| JP5919161B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法 | |
| JP2011003361A (ja) | 電子放出素子、及び、電子放出素子の作製方法 | |
| JP2011199187A (ja) | 窒化ガリウム系半導体ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5537525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |