JP6727928B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6727928B2
JP6727928B2 JP2016107939A JP2016107939A JP6727928B2 JP 6727928 B2 JP6727928 B2 JP 6727928B2 JP 2016107939 A JP2016107939 A JP 2016107939A JP 2016107939 A JP2016107939 A JP 2016107939A JP 6727928 B2 JP6727928 B2 JP 6727928B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
diamond
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016107939A
Other languages
English (en)
Other versions
JP2017216307A (ja
Inventor
鈴木　真理子
真理子 鈴木
酒井　忠司
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016107939A priority Critical patent/JP6727928B2/ja
Priority to US15/436,179 priority patent/US10181515B2/en
Publication of JP2017216307A publication Critical patent/JP2017216307A/ja
Application granted granted Critical
Publication of JP6727928B2 publication Critical patent/JP6727928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
ダイヤモンド半導体は、５．５ｅＶという大きなバンドギャップエネルギーを有するワイドギャップ半導体である。強固で、高熱伝導率（２０Ｗ／ｃｍ・Ｋ）を有するばかりでなく、高キャリア移動度（電子４５００ｃｍ２／Ｖ・ｓｅｃ、ホール３８００ｃｍ２／Ｖ・ｓｅｃ）、高破壊電界強度（１０ＭＶ／ｃｍ）などのすぐれた材料物性を有する。そのためダイヤモンド半導体は、超高耐圧・超高効率の半導体装置用の材料として優れた特性を有する。
これまでに、ダイヤモンド半導体を用いたパワーデバイスの開発が盛んに行われている。
特開２０１１−１８１７６３号公報
本発明が解決しようとする課題は、高耐圧の半導体装置を提供することである。
実施形態の半導体装置は、第１の側面を有するｉ型又は第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層上に配置され第２の側面及び上面を有する第２導電型の第２のダイヤモンド半導体層と、第１の側面、第２の側面及び上面に接し窒素を含む第３のダイヤモンド半導体層と、第３のダイヤモンド半導体層に接する絶縁層と、第１のダイヤモンド半導体層に電気的に接続された第１の電極と、第２のダイヤモンド半導体層に電気的に接続され、絶縁層上に配置された領域を有する第２の電極と、を備える。
第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の製造方法を示す模式断面図である。 第２の実施形態の半導体装置の模式断面図である。 第２の実施形態の半導体装置の製造方法を示す模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の製造方法を示す模式断面図である。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略することがある。
以下、第１導電型がｐ型、第２導電型がｎ型である場合を例に説明する。なお、第１導電型がｎ型、第２導電型がｐ型であっても本明細書中に記載の実施形態の半導体装置は好ましく実施可能である。また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
本明細書中、ｉ型の半導体（アンドープ半導体）とは、真性半導体を意味する。ここで真性半導体とは、ｎ型不純物の濃度及びｐ型不純物の濃度が１×１０１５ｃｍ−３以下である半導体を意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。以下に説明する実施形態は、以下に図示又は説明された向きとは異なる向きで実施可能である。
（第１の実施形態）
本実施形態の半導体装置は、第１の側面を有するｉ型又は第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層上に配置され第２の側面を有する第２導電型の第２のダイヤモンド半導体層と、第１の側面及び第２の側面に接し窒素を含む第３のダイヤモンド半導体層と、第１のダイヤモンド半導体層に電気的に接続された第１の電極と、第２のダイヤモンド半導体層に電気的に接続された第２の電極と、を備える。
図１は、本実施形態の半導体装置１００の模式断面図である。本実施形態の半導体装置１００は、ＰＩＮダイオードである。
半導体装置１００は、ドリフト層（第１のダイヤモンド半導体層）１０と、カソード層（第２のダイヤモンド半導体層）１２と、半導体層（第３のダイヤモンド半導体層）１４と、アノード層（半導体層）１６と、コンタクト層（第５のダイヤモンド半導体層）２０と、絶縁層３０と、アノード電極（第１の電極）４０と、カソード電極（第２の電極）４２と、を備える。
半導体装置１００は、アノード電極４０、アノード層１６、ドリフト層１０、半導体層１４、絶縁層３０、カソード層１２、コンタクト層２０及びカソード電極４２で構成される。ドリフト層１０、カソード層１２及びコンタクト層２０の形状はメサ構造である。ドリフト層１０はメサ構造の部分に側面（第１の側面）１０ａを有する。ドリフト層１０は、メサ構造ではない部分に側面１００ａを有する。ドリフト層１０は、上面１０ｂを有する。カソード層１２は、メサ構造の部分に側面（第２の側面）１２ａを有する。コンタクト層２０は、メサ構造の部分に側面２０ａを有する。
ドリフト層１０の導電型はｉ型又はｐ型である。ドリフト層１０に用いられるｐ型不純物は、例えばボロン（Ｂ）である。ドリフト層１０の不純物濃度は、高耐圧化のため１×１０１３ａｔｏｍｓ／ｃｍ３以上５×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
カソード層１２は、ドリフト層１０上に配置されている。カソード層１２の導電型はｎ型である。ダイヤモンド半導体層に用いられるｎ型不純物は、例えばリン（Ｐ）である。カソード層１２におけるｎ型不純物濃度は、オン抵抗低減のため１×１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
コンタクト層２０は、カソード層１２上に配置されている。コンタクト層２０の導電型はｎ＋型である。コンタクト層２０におけるｎ型不純物濃度は、カソード電極４２とコンタクト層２０のコンタクト抵抗低減のため１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
メサ構造５０は、アノード層１６上に、ドリフト層１０、カソード層１２及びコンタクト層２０を含んでいる。メサ構造の側面５０ａは、ドリフト層の側面１０ａ、カソード層の側面１２ａ及びコンタクト層の側面２０ａよりなる。コンタクト層の上面２０ｂはメサ構造の上面５０ｂである。ドリフト層の上面１０ｂは、メサ構造５０の周囲に配置された面である。なお、ドリフト層の側面１０ａ及びカソード層の側面１２ａは、メサ構造の側面であることには限定されない。
半導体層１４は、ドリフト層の上面１０ｂ、ドリフト層の側面１０ａ、カソード層の側面１２ａ、コンタクト層の側面２０ａ及びコンタクト層の上面２０ｂの例えば界面に接して、ドリフト層の上面１０ｂ、ドリフト層の側面１０ａ、カソード層の側面１２ａ、コンタクト層の側面２０ａ及びコンタクト層の上面２０ｂの上に配置されている。
半導体層１４は、窒素（Ｎ）を含むダイヤモンド半導体層である。半導体層１４における窒素（Ｎ）濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが、容易にドープを可能にし、かつ半導体層１４の伝導度を制御するために好ましい。また、半導体層１４の膜厚は、メサ構造５０を形成するためのエッチング等により荒れた表面の平坦性を向上するために１０ｎｍ以上１０μｍ以下であることが好ましく、絶縁性を確保するためには１００ｎｍ以上１０μｍ以下であることが好ましい。
アノード層１６とカソード層１２の間にドリフト層１０が配置されている。言い換えると、ドリフト層１０は、アノード層１６上に配置されている。アノード層１６の導電型は、ｐ型である。アノード層１６の不純物濃度は、アノード電極４０とアノード層１６の間のコンタクト抵抗低減のため、ドリフト層の不純物濃度より高く、１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
アノード層１６は、ダイヤモンド半導体層であることが、ドリフト層１０との間の格子歪みを低減させる上で好ましい。なお、アノード層１６としては、Ｓｉ（シリコン）基板又はＳｉＣ（炭化珪素）基板であっても良い。
絶縁層３０は、半導体層１４の上に、半導体層１４に接して配置されている。絶縁層３０は、ＳｉＯ２等の酸化シリコン若しくはＡｌ２Ｏ３等の酸化アルミニウムを含む酸化物、又はＡｌＮ等の窒化アルミニウム若しくはＳｉＮ等の窒化シリコンを含む窒化物であることが、絶縁性が良好であり好ましい。
絶縁層３０の形成には、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が用いられる。しかし、例えばＳｉ（シリコン）やＡｌ（アルミニウム）からなる層を堆積させた後に、酸素ガス（Ｏ２ガス）雰囲気中、窒素ガス（Ｎ２ガス）雰囲気中又は水蒸気雰囲気中において熱処理することにより絶縁層３０を形成しても良い。
アノード電極４０は、アノード層１６を介して、ドリフト層１０に電気的に接続されている。アノード電極４０は、アノード層１６にオーミック接続していることが好ましい。たとえば、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）が積層された電極を電子ビームにより蒸着し、Ａｒ（アルゴン）ガス雰囲気中で熱処理した電極は、ダイヤモンド半導体層に対して良いオーミック電極である。そのため、アノード層１６がダイヤモンド半導体層である場合は、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）が積層された電極は、アノード電極４０として好ましく用いることが出来る。さらに、グラファイトや金属カーバイドをアノード電極４０の材料として用いても良い。
図１に示すように、アノード層１６の下に、アノード層１６とカソード層１２の間にドリフト層１０が配置されていても良い。また、アノード電極４０の構造は、例えば一端が絶縁層３０の上に配置され他端がドリフト層１０又はアノード層１６に電気的に接続されている縦型構造となっていても良い。
カソード電極４２は、コンタクト層２０上に配置され、コンタクト層２０を介してカソード層１２に電気的に接続されている。カソード電極４２は、上述のＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）が積層された電極を電子ビームにより蒸着し、Ａｒ（アルゴン）ガス雰囲気中で熱処理した電極であることが、コンタクト層２０またはカソード層１２と良好な接合を形成する上で好ましい。さらに、グラファイトや金属カーバイドをカソード電極４２の材料として用いても良い。
カソード電極４２は、絶縁層３０上に配置された第１のフィールドプレート領域４４を有する。第１のフィールドプレート領域４４があることにより、半導体装置１００内の電界集中が緩和される。
次に、本実施形態の半導体装置１００の製造方法を記載する。図２は、本実施形態の半導体装置１００の製造方法を示す模式断面図である。
本実施形態の半導体装置１００の製造方法は、ｐ型のアノード層１６上にｉ型又はｐ型のドリフト層１０を形成し、ドリフト層１０上にｎ型のカソード層１２を形成し、カソード層１２上にｎ＋型のコンタクト層２０を形成し、ドリフト層１０上に、ドリフト層１０、カソード層１２及びコンタクト層２０を含むメサ構造を形成し、ドリフト層１０、カソード層１２及びコンタクト層２０上に半導体層１４を形成し、半導体層１４上に絶縁層３０を形成し、ドリフト層１０に電気的に接続されるアノード電極４０を形成し、カソード層１２に電気的に接続されるカソード電極４２を形成し、絶縁層３０上に第１のフィールドプレート領域４４を形成する。
まず、ｐ型のアノード層１６上にｉ型又はｐ型のドリフト層１０を、例えばエピタキシャル成長法により形成する。アノード層１６としては、例えばｐ型不純物としてボロンがドープされたダイヤモンド半導体基板が好ましく用いられる。なおＳｉ基板等をアノード層１６として用いても良い。
次に、ドリフト層１０上にｎ型のカソード層１２を、例えばエピタキシャル成長法により形成する。次に、カソード層１２上にｎ＋型のコンタクト層２０を、例えばエピタキシャル成長法により形成する（図２（ａ））。
本実施形態の製造方法におけるダイヤモンド半導体層のエピタキシャル成長には、マイクロ波プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長）法が好ましく用いられる。
ダイヤモンド半導体において、不純物のドーピングをイオン注入や固相拡散で行うことは困難である。そのため、ダイヤモンド半導体層の形成においては、通常、ダイヤモンド半導体層の形成時にドーピングをおこなう。
本実施形態におけるｐ型のダイヤモンド半導体層を形成するための原料ガスとしては、Ｈ２（水素）ガスと、ＣＨ４（メタン）ガスと、ｐ型不純物ガスとしてのＢ２Ｈ６（ジボラン）ガスと、を用いることが好ましい。また、本実施形態におけるｎ型のダイヤモンド半導体層を形成するための原料ガスとしては、Ｈ２（水素）ガスと、ＣＨ４（メタン）ガスと、ｎ型不純物ガスとしてのＰＨ３（ホスフィン）ガスと、を用いることが好ましい。また、ＣＨ４ガスとＨ２ガスとの比を制御してαパラメータを調整することが好ましい。
次に、ドリフト層１０、カソード層１２及びコンタクト層２０の一部を、例えばフォトリソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により除去し、ドリフト層１０上に、ドリフト層１０、カソード層１２及びコンタクト層２０を含むメサ構造５０を形成する。このときに形成されたドリフト層の側面１０ａ、カソード層の側面１２ａ及びコンタクト層の側面２０ａが、メサ構造の側面５０ａとなる。また、コンタクト層の上面２０ｂは、メサ構造の上面５０ｂとなる。さらにこのときに、メサ構造５０周囲のドリフト層１０上に、ドリフト層の上面１０ｂが形成される（図２（ｂ））。
次に、ドリフト層１０、カソード層１２及びコンタクト層２０上に、半導体層１４を、例えばエピタキシャル成長法により形成する。ここで、半導体層１４を形成するための原料ガスとしては、Ｈ２（水素）ガスと、ＣＨ４（メタン）ガスと、窒素原料のガスを用いることが好ましい。ここで窒素原料のガスとしては、例えばＮ２ガス又はＮＨ３ガス等を好ましく用いることが出来る。
次に、半導体層１４上に、例えばＣＶＤ法により、例えばＳｉＯ２からなる絶縁層３０を形成する（図２（ｃ））。
次に、パターニング及びエッチングにより、コンタクト層２０が露出するように、半導体層１４の一部及び絶縁層３０の一部を除去する（図２（ｄ））。
次に、ドリフト層１０に電気的に接続されるアノード電極４０及びカソード層１２に電気的に接続されるカソード電極４２を、Ｔｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積した後に６００℃で熱処理することにより形成し、第１のフィールドプレート領域４４を絶縁層３０上に形成し、本実施形態の半導体装置１００を得る（図２（ｅ））。
上述の方法により製造した半導体装置１００の不純物濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）により測定したところ、アノード層１６として用いたダイヤモンド半導体基板中のＢ濃度は５×１０２０ｃｍ−３、ドリフト層１０中のＰ及びＢ濃度は検出下限（１×１０１５ｃｍ−３）以下、カソード層１２中のＰ濃度は１×１０１８ｃｍ−３、半導体層１４中のＮ濃度は１×１０１７ｃｍ−３、コンタクト層２０中のＰ濃度は１×１０２０ｃｍ−３であった。
この半導体装置１００のＩ−Ｖ特性を測定したところ、±１０Ｖにおける整流比は１０桁以上、５Ｖにおける順方向電流密度は１０００Ａ／ｃｍ２であった。また、逆方向の電圧は１０ｋＶまで加えてもブレークダウンは発生しなかった。
次に、本実施形態の半導体装置１００の作用効果を説明する。
本実施形態の半導体装置の如く、半導体層の側面に窒素含有層を設けることより、この層が密着性に優れた絶縁層となり、信頼性が高くかつ高耐圧の半導体装置を提供することができる。
以下、作用効果についてさらに詳細に説明する。
一般に、ＰＩＮダイオードにおいては、逆方向耐圧はｐｎ接合に形成される空乏層の特性により決定される。そのため、ダイヤモンド本来の高い絶縁破壊電界を生かしたダイオードの作製が可能である。ＰＩＮダイオードの順方向電流についても、ダイヤモンドが有する高い移動度の効果だけでなく、伝導度変調の効果が期待できる。そのため、ダイヤモンド半導体を用いたＰＩＮダイオードにおいては、ドリフト層１０の膜厚が大きい場合であっても低抵抗のダイオードが期待出来る。
また、ダイヤモンドにおいてはｎ型ドーピングが永年の課題であった。しかし、ｎ型不純物としてリン（Ｐ）をドープすることにより室温であっても比較的低抵抗のｎ型ダイヤモンド半導体が実現され制御出来るようになった。
しかし、ダイヤモンド表面は、酸素や水素等の異種元素と結合することにより安定化する。そのため、終端状態によっても異なるが、一般的に表面準位密度が高い。これにより、表面リークや電界集中が起こりやすく、ダイヤモンド本来の絶縁破壊電界を示す耐圧の高い素子を作製することが難しい。また、ダイヤモンドにおいてはウェットエッチングが困難なためドライエッチングを用いている。このドライエッチングがダイヤモンドに与えるダメージが大きいと考えられる。さらに、特にＰをドープしたｎ型ダイヤモンドにおいては、高濃度にＰをドープするとヒロックや異常成長粒子等により表面の平坦性が悪くなりやすい。また、これにより、エッチング後の表面の平坦性もまた悪くなりやすい。
また、半導体装置１００の電界緩和や動作制御のためには、様々な部分に絶縁層を用いる。ダイヤモンド半導体を用いた半導体装置１００は高耐圧の分野で用いられることが期待されるため、絶縁層にも高耐圧が求められる。ここで絶縁層の耐圧は膜質に依存する。しかし、熱酸化により形成され質が高いと考えられるＳｉＯ２膜であっても１０ＭＶ／ｃｍであり、ダイヤモンドの耐圧と同等か、ダイヤモンドの耐圧より低い。従って高耐圧の絶縁層を用いるためには、膜厚が比較的厚くかつ高品質であることが好ましい。
しかし、ダイヤモンド表面に酸化膜等の絶縁層を直接形成すると、密着性が悪いため、高耐圧の応用に用いることが出来る十分な膜厚の酸化膜を形成すると剥離してしまう等の問題がある。
そこで、本実施形態の半導体装置１００は、ｉ型又はｐ型のドリフト層の側面１０ａ及びｎ型のカソード層の側面１２ａに接し、窒素（Ｎ）を含む半導体層１４を備える。窒素（Ｎ）のドナー準位は１．７ｅＶと、リン（Ｐ）の０．５８ｅＶに比べて非常に深い。そのため常温では非常に高抵抗であることから、この半導体層１４は良好な絶縁層として用いることが出来る。
また、リン（Ｐ）の原子番号が１５であるのに対し、窒素（Ｎ）の原子番号は７で炭素（Ｃ）の原子番号６と近い。そのため、窒素原子と炭素原子は互いに大きさが近いため容易に置換可能である。よって、リン（Ｐ）を含むダイヤモンドが＜１１１＞方向に成長されることによりリン（Ｐ）の取り込み効率及び不純物濃度の制御性が向上するのに対し、窒素（Ｎ）を含むダイヤモンド半導体層の成長及びドーピング濃度はその成長される面方位に依存せず容易に行うことが出来る。そのため、窒素（Ｎ）を含む半導体層１４は、メサ構造の側面５０ａやメサ構造の上面５０ｂ等の凹凸を有する面に対してであっても、エピタキシャル成長が可能であり、半導体層に対し、良好な密着性を示す。
さらに、ＰＮ接合やメサ構造等の最表面では、ドライエッチングの際に形成された界面準位の密度が高くなっている。この最表面に直接絶縁層３０を設けることは、上述の通り密着性が悪いため難しい。しかし、半導体層１４により、半導体装置１００に加わる電界の大部分を担うｐｎ接合端が露出する半導体装置１００の側面における界面準位密度を低減することができ、電界集中を緩和する効果やｐｎ接合のリーク電流を低減することが可能になる。
さらに、半導体層１４は、活性化率の低いｎ―型半導体層としても機能する。そのため、半導体層１４を設けることにより空乏層を広げ耐圧を増加させる効果が期待出来る。
さらに、本実施形態の半導体装置１００は、半導体層１４に接する他の組成の絶縁層３０を備えることが耐圧性をさらに向上させる上で望ましい。リン（Ｐ）を含むダイヤモンドは、炭素原子よりリン原子が大きいため歪みが入りやすくリンの偏析等も起こりやすい。そのため、リン（Ｐ）を含む場合、表面平坦性の制御は困難である。しかし、上述の通り窒素原子と炭素原子は互いに大きさが近いため、結晶に歪みが入りにくく容易に表面を平坦にすることができる。が出来る。そのため、半導体層１４の上には、高品質で膜厚の厚い絶縁層３０を設けることが出来る。
なお、前述の如く絶縁層３０の材料としては、例えば、酸化シリコン、酸化アルミニウム、窒化アルミニウム又は窒化シリコンである。窒化アルミニウムは絶縁耐性が高くまた半導体層１４が窒素を含むため親和性が高いため好ましい。
さらに、本実施形態の半導体装置１００においては、第２の電極４２は絶縁層３０上に配置された第１のフィールドプレート領域４４を有することが望ましい。半導体層１４を介して絶縁層３０を設けることにより、密着性が高く高耐圧で用いることが出来る十分な膜厚を有する絶縁層３０を形成することが出来る。よって、この絶縁層３０上に第１のフィールドプレート領域４４を配置することにより、さらに半導体装置１００の電界集中を緩和して高耐圧の半導体装置１００を提供することが可能となる。
以上、本実施形態の半導体装置１００によれば、高耐圧の半導体装置を提供することが可能になる。
（第２の実施形態）
本実施形態の半導体装置２００は、第２のダイヤモンド半導体層１２上に配置された第１導電型の第４のダイヤモンド半導体層１８と、第４のダイヤモンド半導体層１８に電気的に接続された第３の電極４６と、をさらに備える点で、第１の実施形態の半導体装置１００と異なっている。ここで、第１の実施形態と重複する点については、記載を省略する。
図３は、本実施形態の半導体装置２００の模式断面図である。本実施形態の半導体装置２００は、バイポーラトランジスタである。半導体装置２００は、ドリフト層（第１のダイヤモンド半導体層）１０と、ベース層（第２のダイヤモンド半導体層）１２と、半導体層（第３のダイヤモンド半導体層）１４と、コレクタ層（半導体層）１６と、エミッタ層（第４のダイヤモンド半導体層）１８と、絶縁層３０と、コレクタ電極（第１の電極）４０と、ベース電極（第２の電極）４２と、エミッタ電極（第３の電極）４６と、を備える。
ベース電極４２は、第１のフィールドプレート領域４４を有する。エミッタ電極４６は、第２のフィールドプレート領域４８を有する。
半導体装置２００は、アノード電極４０、アノード層１６、ドリフト層１０、半導体層１４及び絶縁層３０に跨がる、半導体装置の側面２００ａを有する。
エミッタ層１８は、ベース層１２上に配置されている。エミッタ層１８の導電型は、ｐ型である。エミッタ層１８に用いられるｐ型不純物は、例えばボロン（Ｂ）である。
エミッタ電極４６は、エミッタ層１８上に配置され、エミッタ層１８と電気的に接続されている。エミッタ電極４６は、上述のＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなる電極を電子ビームにより蒸着し、Ａｒ（アルゴン）ガス雰囲気中で熱処理した電極であることが、エミッタ層１８と良好な接合を形成する上で好ましい。さらに、グラファイトや金属カーバイドをエミッタ電極４６の材料として用いても良い。
ベース電極４２は、絶縁層３０上に配置された第１のフィールドプレート領域４４を有する。また、エミッタ電極４６は、絶縁層３０上に配置された第２のフィールドプレート領域４８を有する。第１のフィールドプレート領域４４及び第２のフィールドプレート領域４８は、半導体装置２００内の電界集中の緩和に用いられる。
次に、本実施形態の半導体装置２００の製造方法を記載する。図４は、本実施形態の半導体装置２００の製造方法を示す模式断面図である。
本実施形態の半導体装置２００の製造方法は、ｐ型のコレクタ層１６上にｉ型又はｐ型のドリフト層１０を形成し、ドリフト層１０上にｎ型のベース層１２を形成し、ベース層１２上にｐ型のエミッタ層１８を形成し、ドリフト層１０上に、ドリフト層１０、ベース層１２及びエミッタ層１８を含むメサ構造５０を形成し、ドリフト層１０及びメサ構造５０上に半導体層１４を形成し、半導体層１４上に絶縁層３０を形成し、ドリフト層１０に電気的に接続されるコレクタ電極４０を形成し、ベース層１２に電気的に接続されるベース電極４２を形成し、エミッタ層１８に電気的に接続されるエミッタ電極４６を形成し、絶縁層３０上に第１のフィールドプレート領域４４及び第２のフィールドプレート領域４８を形成する。
まず、ｐ型のコレクタ層１６上にｉ型又はｐ型のドリフト層１０を、例えばエピタキシャル成長法により形成する。コレクタ層１６としては、例えばｐ型不純物としてボロンがドープされたダイヤモンド半導体基板である。なおＳｉ基板等をコレクタ層１６として用いても良い。
次に、ドリフト層１０上にｎ型のベース層１２を、例えばエピタキシャル成長法により形成する。次に、ベース層１２上にｐ型のエミッタ層１８を、例えばエピタキシャル成長法により形成する（図４（ａ））。
次に、ドリフト層１０、ベース層１２及びエミッタ層１８の一部を、例えばフォトリソグラフィー法とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により除去し、ドリフト層１０上に、ドリフト層１０、ベース層１２及びエミッタ層１８を含むメサ構造５０を形成する（図４（ｂ））。
次に、ドリフト層の上面１０ｂ、メサ構造部分の側面５０ａ及びメサ構造の上面５０ｂ上に、半導体層１４を、例えばエピタキシャル成長法により形成する（図４（ｃ））。ここで、半導体層１４を形成するための原料ガスとしては、Ｈ２（水素）ガスと、ＣＨ４（メタン）ガスと、窒素原料のガスを用いる。窒素原料のガスとしては、例えばＮ２ガス又はＮＨ３ガスである。
次に、例えばパターニング及びエッチングにより、ベース層１２の一部及びエミッタ層１８が露出するように、ベース層１２の一部、半導体層１４の一部及びエミッタ層１８の一部を除去する（図４（ｄ））。
次に、半導体層１４、ベース層１２及びエミッタ層１８上に、例えばＣＶＤ法により、例えばＳｉＯ２からなる絶縁層３０を形成する。次に、ベース層１２の表面の一部及びエミッタ層１８の表面の一部が露出するように、例えばパターニング及びエッチングにより、絶縁層３０の一部を除去する（図４（ｅ））。
次に、ドリフト層１０に電気的に接続されるコレクタ電極４０、ベース層１２に電気的に接続されるベース電極４２、及びエミッタ層１８に電気的に接続されるエミッタ電極４６を、Ｔｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積した後に６００℃で熱処理することにより形成し、絶縁層３０上に第１のフィールドプレート領域４４及び第２のフィールドプレート領域４８を形成し、本実施形態の半導体装置２００を得る（図４（ｆ））。
上述の方法により製造した半導体装置２００の不純物濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）により測定したところ、コレクタ層１６として用いたダイヤモンド半導体基板中のＢ濃度は５×１０２０ｃｍ−３、ドリフト層１０中のＰ及びＢ濃度は検出下限（１×１０１５ｃｍ−３）以下、ベース層１２中のＰ濃度は１×１０１８ｃｍ−３、半導体層１４中のＮ濃度は１×１０１７ｃｍ−３、エミッタ層１８中のＰ濃度は１×１０２０ｃｍ−３であった。この半導体装置のＩ−Ｖ特性を測定したところ、±１０Ｖにおける整流比は１０桁以上、５Ｖにおける順方向電流密度は１０００Ａ／ｃｍ２であった。また、逆方向の電圧は１０ｋＶまで加えてもブレークダウンは発生しなかった。
以上、本実施形態の半導体装置２００によれば、高耐圧の半導体装置を提供することが可能になる。
（第３の実施形態）
本実施形態の半導体装置３００は、第１導電型の第１のダイヤモンド半導体層１０と、第１のダイヤモンド半導体層１０に接し窒素を含む第２のダイヤモンド半導体層１２と、第１のダイヤモンド半導体層１０に電気的に接続された第１の電極４０と、第１のダイヤモンド半導体層１０及び第２のダイヤモンド半導体層１２に接する第２の電極４２と、を備える。
本実施形態の半導体装置３００は、ショットキーダイオードである。ここで第１及び第２の実施形態と重複する点については、記載を省略する。
図５は、本実施形態の半導体装置３００の模式断面図である。半導体装置３００は、ドリフト層（第１のダイヤモンド半導体層）１０と、半導体層（第２のダイヤモンド半導体層）１２と、アノード層（半導体層）１６と、絶縁層３０と、アノード電極（第１の電極）４０と、カソード電極（第２の電極）４２と、を備える。
ドリフト層１０の導電型はｐ−型である。ドリフト層１０は、ショットキーダイオードのドリフト層である。ドリフト層１０に用いられるｐ型不純物は、例えばボロン（Ｂ）である。ドリフト層１０の不純物濃度は、高耐圧化のため５×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
半導体層１２は、ドリフト層１０上に、ドリフト層１０に接して配置されている。半導体層１２は、窒素（Ｎ）を含む。半導体層１２における窒素（Ｎ）濃度は、１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下であることが、容易にドープが可能でかつ半導体層１２の伝導度を制御するために好ましい。また、半導体層１２の膜厚は、ドリフト層１０の表面の平坦性を向上するために１０ｎｍ以上であることが好ましく、絶縁性を確保するためには１００ｎｍ以上であることが好ましい。
絶縁層３０は、半導体層１２の上に、半導体層１２に接して配置されている。絶縁層３０は、ＳｉＯ２等の酸化シリコン若しくはＡｌ２Ｏ３等の酸化アルミニウムを含む酸化膜、又はＡｌＮ等の窒化アルミニウム若しくはＳｉＮ等の窒化シリコンを含む窒化膜であることが、絶縁性の良好な絶縁層３０を形成する上で好ましい。
アノード層１６と半導体層１２の間にドリフト層１０が配置されている。言い換えると、ドリフト層１０は、アノード層１６上に配置されている。アノード層１６の導電型は、ｐ型である。アノード層１６の不純物濃度は、オン抵抗低減のためドリフト層１０の不純物濃度より高く１０１８ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
アノード層１６は、ダイヤモンドを含むダイヤモンド半導体層であることが、ドリフト層１０との間の格子歪みを低減させる上で好ましい。なお、アノード層１６としては、Ｓｉ（シリコン）基板等のＳｉを含む半導体層も、好ましく用いることが出来る。
ここで、ｎ型ダイヤモンド半導体を用いたショットキーダイオードにおいてはショットキー障壁が高いため高耐圧を維持出来る。しかし、ショットキー障壁が４ｅＶ以上と高くかつｎ型ダイヤモンド半導体へのオーミック電極の作製が難しい。そのため、本実施形態の半導体装置３００は、ｐ型ダイヤモンド半導体を用いたショットキーダイオードであることが好ましい。すなわち、ドリフト層１０及びアノード層１６の導電型はｐ型であることが好ましい。
アノード電極４０は、アノード電極４０とドリフト層１０の間にアノード層１６が配置されるように配置されている。言い換えると、アノード層１６は、アノード電極４０上に配置されている。アノード電極４０は、アノード層１６を介して、ドリフト層１０に電気的に接続されている。
アノード電極４０は、アノード層１６にオーミック接続されていることが好ましい。たとえば、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなる電極を電子ビームにより蒸着し、Ａｒ（アルゴン）ガス雰囲気中で熱処理した電極は、ダイヤモンド半導体層に対して良いオーミック電極である。そのため、アノード層１６がダイヤモンド半導体層である場合は、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）からなる電極は、アノード電極４０として好ましい。さらに、グラファイトや金属カーバイドをアノード電極４０の材料として用いても良い。アノード電極４０は、図５に示すようにアノード層１６の下に配置されていても良いし、例えば一端が絶縁層３０の上に配置され他端がドリフト層１０又はアノード層１６に電気的に接続されている疑似縦型構造となっていても良い。
カソード電極４２は、ドリフト層１０上に配置されている。カソード電極４２は、ドリフト層１０に電気的に接続され、また半導体層１２に接している。カソード電極４２は、ショットキー電極である。カソード電極４２は、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｐｔ（白金）、Ａｕ（金）、Ｍｏ（モリブデン）、Ｒｕ（ルテニウム）及びＷ（タングステン）からなる第１の群より選択された少なくとも１種類の金属を含むことが、良好な電極形成のため好ましい。又は、カソード電極４２は、上述の第１の群より選択された少なくとも１種類の金属を含むカーバイド（炭化物）であってもよい。
カソード電極４２は、絶縁層３０上に配置された第１のフィールドプレート電極４４を有する。第１のフィールドプレート電極４４は、半導体装置３００内の電界集中の緩和に用いられる。
次に、本実施形態の半導体装置３００の製造方法を記載する。図６は、本実施形態の半導体装置３００の製造方法を示す模式断面図である。
本実施形態の半導体装置３００の製造方法は、ｐ型のアノード層１６上にｐ−型のドリフト層１０を形成し、ドリフト層１０上に半導体層１２を形成し、半導体層１２上に絶縁層３０を形成し、ドリフト層１０に電気的に接続されるアノード電極４０を形成し、ドリフト層１０に電気的に接続されるカソード電極４２を形成し、絶縁層３０上に第１のフィールドプレート領域４４を形成する。
まず、ｐ型のアノード層１６上にｐ−型のドリフト層１０を、例えばエピタキシャル成長法により形成する。アノード層１６としては、例えばｐ型不純物としてＢ（ボロン）がドープされたダイヤモンド半導体基板である。なおＳｉ基板等をアノード層１６として用いても良い。次に、ドリフト層１０上に、半導体層１２を、例えばエピタキシャル成長法により形成する（図６（ａ））。ここで、半導体層１２を形成するための原料ガスとしては、Ｈ２（水素）ガスと、ＣＨ４（メタン）ガスと、窒素原料のガスを用いる。窒素原料のガスとしては、例えばＮ２ガス又はＮＨ３ガスである。
次に、半導体層１２上に、例えばＣＶＤ法により、例えばＳｉＯ２からなる絶縁層３０を形成する（図６（ｂ））。
次に、アノード電極４０を、Ｔｉ／Ｐｔ／Ａｕを電子ビーム蒸着により堆積した後に６００℃で熱処理することにより形成する（図６（ｃ））。
次に、パターニング及びエッチングにより、ドリフト層１０が露出するように、半導体層１２の一部及び絶縁層３０の一部を除去する（図６（ｄ））。
次に、カソード電極４２を、Ｎｉを電子ビーム蒸着により堆積することにより形成し、第１のフィールドプレート領域４４を絶縁層３０上に形成し、本実施形態の半導体装置３００を得る（図６（ｅ））。
次に、本実施形態の作用効果を記載する。
第１の実施形態の場合と同様、如く窒素（Ｎ）を含む半導体層１２は、窒素（Ｎ）のドナー準位は１．７ｅＶと、リン（Ｐ）の０．５８ｅＶに比べて非常に深い。そのため常温では非常に高抵抗であることから、この半導体層１２は良好な絶縁層として用いることが出来る。また、窒素（Ｎ）を含む半導体層１２は、エピタキシャル成長が可能であり、半導体層に対し、良好な密着性を示す。
さらに、本実施形態の半導体装置３００は、半導体層１２に接する他の組成の絶縁層３０を備えることが耐圧性をさらに向上させる上で望ましい。リン（Ｐ）を含むダイヤモンドは、炭素原子よりリン原子が大きいため歪みが入りやすくリンの偏析等も起こりやすい。そのため、リン（Ｐ）を含む場合、表面平坦性の制御は困難である。しかし、上述の通り窒素原子と炭素原子は互いに大きさが近いため、結晶に歪みが入りにくく容易に表面を平坦にすることができる。そのため、半導体層１４の上には、高品質で膜厚の厚い絶縁層３０を設けることが出来る。なお、前述の如く絶縁層３０の材料としては、例えば、酸化シリコン、酸化アルミニウム、窒化アルミニウム又は窒化シリコンである。窒化アルミニウムは絶縁耐性が高くまた半導体層１２が窒素を含むため親和性が高いため好ましい。
特に、本実施形態の如くダイヤモンド半導体を用いたショットキーダイオードにおいては、カソード電極４２の端部及びその近傍で電界集中が発生する。窒素（Ｎ）を含む半導体層１２を用いることにより、半導体層１２が活性化率の低いｎ―型半導体層として機能する。そのため、半導体層１２を設けることにより空乏層を広げ耐圧を増加させることが可能となる。
さらに、本実施形態の半導体装置３００は、半導体層１２に接する他の組成の絶縁層３０を備えることが耐圧性をさらに向上させる上で望ましい。リン（Ｐ）を含むダイヤモンドは、炭素原子よりリン原子が大きいため歪みが入りやすくリンの偏析等も起こりやすい。そのため、リン（Ｐ）を含む場合、表面平坦性の制御は困難である。しかし、上述の通り窒素原子と炭素原子は互いに大きさが近いため、結晶に歪みが入りにくく容易に表面を平坦にすることができる。が出来る。そのため、半導体層１４の上には、高品質で膜厚の厚い絶縁層３０を設けることが出来る。なお、前述の如く絶縁層３０の材料としては、例えば、酸化シリコン、酸化アルミニウム、窒化アルミニウム又は窒化シリコンである。窒化アルミニウムは絶縁耐性が高くまた半導体層１２が窒素を含むため親和性が高いため好ましい。
以上、本実施形態の半導体装置３００によれば、高耐圧の半導体装置を提供することが可能になる。
以上述べた少なくとも一つの実施形態の半導体装置によれば、第１の側面を有するｉ型又は第１導電型の第１のダイヤモンド半導体層と、第１のダイヤモンド半導体層上に配置され第２の側面を有する第２導電型の第２のダイヤモンド半導体層と、第１の側面及び第２の側面に接し窒素を含む第３のダイヤモンド半導体層と、第１のダイヤモンド半導体層に電気的に接続された第１の電極と、第２のダイヤモンド半導体層に電気的に接続された第２の電極と、を備えることにより、高耐圧の半導体装置の提供が可能となる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態及び実施例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態や実施例及びその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 第１のダイヤモンド半導体層
１０ａ 第１のダイヤモンド半導体層の側面
１０ｂ 第１のダイヤモンド半導体層の上面
１２ 第２のダイヤモンド半導体層
１２ａ 第２のダイヤモンド半導体層の側面
１４ 第３のダイヤモンド半導体層
１６ 半導体層
１８ 第４のダイヤモンド半導体層
２０ 第５のダイヤモンド半導体層
２０ａ 第５のダイヤモンド半導体層の側面
２０ｂ 第５のダイヤモンド半導体層の上面
３０ 絶縁層
４０ 第１の電極
４２ 第２の電極
４４ 第１のフィールドプレート領域
４６ 第３の電極
４８ 第２のフィールドプレート領域
５０ メサ構造
５０ａ メサ構造の側面
５０ｂ メサ構造の上面
１００ 半導体装置
２００ 半導体装置
３００ 半導体装置

Claims (5)

  1. 第１の側面を有するｉ型又は第１導電型の第１のダイヤモンド半導体層と、
    前記第１のダイヤモンド半導体層上に配置され第２の側面及び上面を有する第２導電型の第２のダイヤモンド半導体層と、
    前記第１の側面、前記第２の側面及び前記上面に接し窒素を含む第３のダイヤモンド半導体層と、
    前記第３のダイヤモンド半導体層に接する絶縁層と、
    前記第１のダイヤモンド半導体層に電気的に接続された第１の電極と、
    前記第２のダイヤモンド半導体層に電気的に接続され、前記絶縁層上に配置された領域を有する第２の電極と、
    を備える半導体装置。
  2. 前記絶縁層は酸化シリコン、酸化アルミニウム、窒化アルミニウム又は窒化シリコンを含む請求項１記載の半導体装置。
  3. 前記第１のダイヤモンド半導体層及び前記第２のダイヤモンド半導体層の形状はメサ構造である請求項１又は請求項２記載の半導体装置。
  4. 前記第１のダイヤモンド半導体層の第１導電型不純物濃度より高い第１導電型不純物濃度を有する第１導電型の半導体層を、さらに備え、
    前記第１のダイヤモンド半導体層は前記第１導電型の半導体層と前記第２のダイヤモンド半導体層の間に配置される請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第２のダイヤモンド半導体層上に配置された第１導電型の第４のダイヤモンド半導体層と、
    前記第４のダイヤモンド半導体層に電気的に接続された第３の電極と、
    をさらに備える請求項１乃至請求項４いずれか一項記載の半導体装置。
JP2016107939A 2016-05-30 2016-05-30 半導体装置 Active JP6727928B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016107939A JP6727928B2 (ja) 2016-05-30 2016-05-30 半導体装置
US15/436,179 US10181515B2 (en) 2016-05-30 2017-02-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016107939A JP6727928B2 (ja) 2016-05-30 2016-05-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2017216307A JP2017216307A (ja) 2017-12-07
JP6727928B2 true JP6727928B2 (ja) 2020-07-22

Family

ID=60418844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016107939A Active JP6727928B2 (ja) 2016-05-30 2016-05-30 半導体装置

Country Status (2)

Country Link
US (1) US10181515B2 (ja)
JP (1) JP6727928B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749017B1 (en) * 2019-02-12 2020-08-18 Qualcomm Incorporated Heterojunction bipolar transistors with field plates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492770A (en) * 1990-08-03 1996-02-20 Fujitsu Limited Method and apparatus for vapor deposition of diamond film
US5474021A (en) * 1992-09-24 1995-12-12 Sumitomo Electric Industries, Ltd. Epitaxial growth of diamond from vapor phase
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス
JP5099486B2 (ja) 2007-08-23 2012-12-19 独立行政法人産業技術総合研究所 高出力ダイヤモンド半導体素子
KR20110073461A (ko) * 2008-09-24 2011-06-29 쿠리타 고교 가부시키가이샤 다이아몬드 전극 및 다이아몬드 전극의 제조 방법
JP2011181763A (ja) 2010-03-02 2011-09-15 Kobe Steel Ltd ダイヤモンド半導体素子及びその製造方法
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
US9246305B1 (en) * 2014-03-20 2016-01-26 The United States Of America, As Represented By The Secretary Of The Navy Light-emitting devices with integrated diamond
US9589897B1 (en) * 2015-08-18 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Trench liner for removing impurities in a non-copper trench
JP6584976B2 (ja) 2016-02-16 2019-10-02 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10181515B2 (en) 2019-01-15
US20170345899A1 (en) 2017-11-30
JP2017216307A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
JP7349672B2 (ja) ショットキーバリアダイオード及びｐｎ接合部
CN110249432B (zh) 电力用半导体装置
CN109920857B (zh) 一种肖特基二极管及其制备方法
JP6104575B2 (ja) 半導体装置
US9136400B2 (en) Semiconductor device
JP6203074B2 (ja) 半導体装置およびその製造方法
US20090085044A1 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
JP4224253B2 (ja) 半導体装置及びその製造方法
US9564491B2 (en) Semiconductor device
JP2017045969A (ja) ショットキーバリアダイオード
JP6584976B2 (ja) 半導体装置およびその製造方法
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP6727928B2 (ja) 半導体装置
US20070228519A1 (en) Semiconductor device
WO2015198950A1 (ja) 半導体装置及びその製造方法
CN109004018A (zh) 肖特基二极管及制备方法
JP6646171B2 (ja) 半導体装置
JP2005026408A (ja) 半導体素子およびその製造方法
JP2016072353A (ja) Ｉｉｉ族窒化物半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200401

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6727928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151