JP2005026408A

JP2005026408A - 半導体素子およびその製造方法

Info

Publication number: JP2005026408A
Application number: JP2003189468A
Authority: JP
Inventors: Masao Uchida; 正雄内田; Makoto Kitahata; 真北畠; Kunimasa Takahashi; 邦方高橋; Osamu Kusumoto; 修楠本; Masaya Yamashita; 賢哉山下; Ryoko Miyanaga; 良子宮永
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-07-01
Filing date: 2003-07-01
Publication date: 2005-01-27

Abstract

【課題】高い耐圧を有する半導体素子とその製造方法を提供することを目的とする。
【解決手段】本発明のショットキーダイオード１０は、ｎ型４Ｈ−ＳｉＣからなる半導体基板１１と、半導体基板１１の上に設けられた４Ｈ−ＳｉＣからなる第１ＳｉＣ層１２と、第１ＳｉＣ層１２の上に設けられ、ニッケルからなるショットキー電極１４と、半導体基板１１の下面上に設けられ、ニッケルからなるオーミック電極１５とから構成されている。第１ＳｉＣ層１２のうちの一部に他の領域よりも高い濃度のｎ型不純物を有する高濃度層１２ｂが設けられている。これにより、ショットキー電極１４の下端部と第１ＳｉＣ層１２とが接する領域で集中する電界を緩和することができるので、耐圧を向上させることができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子およびその製造方法に関し、特に、炭化珪素を用い、高耐圧で大電流を得ることができる半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来から、パワー素子として、シリコン（Ｓｉ）を用いたスイッチング素子が多く用いられている。シリコンを整流素子に用いるためには、ある程度の耐圧が必要であり、整流素子としては、例えばシリコンからなるｐｎダイオードが用いられている。しかしながら、シリコンの物性的限界のために、シリコンからなるｐｎダイオードではスイッチング損失が大きく、所望の耐圧を得るのは困難である。そこで、高い耐圧性を有しスイッチング損失が小さい整流素子を形成する材料として、炭化珪素（シリコンカーバイド、ＳｉＣ）が注目を集めている。炭化珪素は、シリコンに比べて高硬度でワイドバンドギャップを有する半導体材料であり、パワー素子や耐環境素子、高温動作素子あるいは高周波素子等への応用が期待されている材料である。
【０００３】
炭化珪素を用いた整流素子の代表例として、図８に示すようなショットキーダイオードが知られている（非特許文献１参照）。図８は、従来において、炭化珪素を用いた一般的なショットキーダイオードの構造を示す断面図である。ここでは、整流性を実現するために最低限必要な構成のみを示す。
【０００４】
図８に示すように、従来のショットキーダイオード８０は、ｎ型の４ＨＳｉＣからなる半導体基板８１と、半導体基板８１の上にエピタキシャル成長されたｎ型の４Ｈ−ＳｉＣからなる第１ＳｉＣ層８２と、第１ＳｉＣ層８２の上部の一部に設けられ、例えばボロン（Ｂ）が注入されている不純物注入領域８３と、第１ＳｉＣ層８２との境界にショットキー障壁を形成し、ニッケル（Ｎｉ）からなるショットキー電極８４と、半導体基板８１の下面上に設けられ、ニッケル（Ｎｉ）からなるオーミック電極８５とから構成されている。
【０００５】
不純物注入領域８３は、第１ＳｉＣ層８２のうちオーバーラップ領域８６とその外側に位置する領域とに設けられている。オーバーラップ領域８６とは、不純物注入領域８３とショットキー電極８４と接している領域をいう。不純物注入領域８３が設けられていることにより、ショットキー電極８４をマイナスに、オーミック電極８５をプラスにして両電極間に高電圧を印加した場合に、ショットキー電極８４の下端部と第１ＳｉＣ層８２とが接する領域において電界が集中するのを緩和することができる。
【０００６】
【非特許文献１】
Ａ．Ｉｔｏｈｅｔａｌ．ＩＥＥＥＥＬＥＣＴＲＯＮＤＥＶＩＣＥＬＥＴＴＥＲＳ，Ｖｏｌ．１７，Ｎｏ．３（１９９６）１３９．
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のショットキーダイオード８０に代表される整流素子では、以下のような不具合が生じていた。
【０００８】
従来のショットキーダイオード８０では、不純物注入領域８３は電界集中を緩和し、耐圧を向上するために必須のものである。不純物注入層８３は、ｎ型の第１ＳｉＣ層８２にボロンやアルミニウムなどのｐ型の不純物を注入して、ｎ型の第１ＳｉＣ層８２の一部をｐ型に反転させるか、あるいは高抵抗化することにより形成する。不純物注入層８３をガードリングとして機能させるためには、高い濃度で注入された不純物を熱処理によって活性化させる必要がある。この熱処理は１７００℃程度の高い温度で行う必要があるため、第１ＳｉＣ層８２の表面が荒れたり、あるいは、第１ＳｉＣ層８２の上に予期せぬ堆積層が新たに生じたりすることがあった。これにより、熱処理の後にショットキー電極８４を形成すると、第１ＳｉＣ層８２とショットキー電極８４との界面における接合性が低下したり、ばらつきが生じたりして、本来期待される整流性が得られないおそれがあった。
【０００９】
また、このような高温の熱処理は、素子の製造工程におけるスループットを低下させるため、製造コストが増大する。しかしながら、整流素子は動作原理が単純であり製造が簡易であるため、さらなるコストの削減が要求されている。
【００１０】
さらに、第１ＳｉＣ層８２の一部に不純物注入領域８３を形成した後にショットキー電極８４を形成する場合には、オーバーラップ領域８６を高い精度で調整する必要がある。この工程を具体的に説明すると、まず、不純物注入領域８３を形成するためのＳｉＯ_２マスク（図示せず）を形成した後にイオン注入を行い、そのＳｉＯ_２マスクを除去する。そして、不純物を活性化するための熱処理を行った後に第１ＳｉＣ層８２の上に金属膜（図示せず）を蒸着し、金属膜の上に、ショットキー電極８４を形成する領域に開口を有するフォトレジストマスク（図示せず）を形成してエッチングを行い、そのフォトレジストマスクを除去することにより、金属膜からショットキー電極８４を形成する。このように、少なくとも２回のフォト工程が必要となり、工程が複雑になってしまう。
【００１１】
以上に述べたガードリングに関する不具合は、ショットキーダイオードに限らず、ｐｎ接合ダイオードなど他の整流素子にも共通するものである。つまり、ｐｎ接合ダイオードにおいても、不純物注入プロセスや高温の熱処理が必要になると、電極とＳｉＣ層との界面の接合性の低下、製造コストの増大、工程の複雑化といった不具合が生じてしまう。
【００１２】
本発明は、上述のような不具合を解決しつつ、高い耐圧を有する半導体素子とその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体素子は、半導体基板と、上記半導体基板の上面上に設けられた第１導電型の第１半導体層と、上記第１半導体層の上方に設けられた第１の電極と、上記半導体基板の下方に設けられた第２の電極とを備える半導体素子であって、上記第１半導体層は、第１濃度層と、上記第１濃度層の上に設けられた第２濃度層と、上記第２濃度層の上に設けられた第３濃度層とを有し、上記第２濃度層の第１導電型の不純物濃度は、上記第１濃度層と上記第３濃度層との第１導電型の不純物濃度よりも高い。
【００１４】
これにより、第１半導体層のうち第１の電極の縁部と接する部分で集中する電界を第２濃度層によって緩和することができるので、逆方向バイアス下における耐圧を高くすることができる。また、従来のように、第１半導体層のうち第１の電極の縁部の下に位置する領域に不純物注入層を設ける必要がなくなる。したがって、第１の電極の縁部からも順方向電流が流れるので、電極面積に対する電流密度をより大きくすることができる。
【００１５】
上記第２濃度層の厚みが１００ｎｍ以下であることにより、第１の電極の下で空乏層がのびにくいという不具合が生じることなく上述の効果を得ることができる。なお、第２濃度層の厚みが５０ｎｍ以下であればさらに好ましい。
【００１６】
上記第２濃度層の第１導電型の不純物濃度は、上記第１濃度層と上記第３濃度層との第１導電型の不純物濃度の５倍以上であって１×１０^２０ｃｍ^−３以下であることにより、より効果的に電界集中を緩和することができる。より好ましい濃度差は１０倍以上である。
【００１７】
上記第１半導体層が炭化珪素であることにより、耐圧をより高くすることができる。
【００１８】
上記第３濃度層と上記第１の電極がショットキー接合をなしていてもよい。
【００１９】
上記第１半導体層の上には、第２導電型の第２半導体層が設けられ、上記第２半導体層の上に上記第１の電極が設けられていてもよい。
【００２０】
上記第２濃度層が複数設けられていることにより、電界集中がさらに緩和される。
【００２１】
なお、第１半導体層の下部に、第１濃度層よりも高い濃度の第１導電型不純物を含むバッファ層が設けられていてもよい。
【００２２】
本発明の第１の半導体素子の製造工程は、半導体基板の上方に、第１導電型不純物を供給しながら第１濃度層をエピタキシャル成長する工程（ａ）と、上記第１濃度層の上に、上記工程（ａ）よりも高い分圧の第１導電型不純物を供給しながら、上記第１濃度層よりも高い濃度の第１導電型不純物を含む第２濃度層をエピタキシャル成長する工程（ｂ）と、上記第２濃度層の上に、上記工程（ｂ）よりも低い分圧の第１導電型不純物を供給しながら、上記第２濃度層よりも低い濃度の第１導電型不純物を含む第３濃度層を形成する工程（ｃ）と、上記半導体基板の下方に第２の電極を形成する工程（ｄ）と、上記第３濃度層の上方に第１の電極を形成する工程（ｅ）とを備える。
【００２３】
これにより、第１半導体層のうち第１の電極の縁部と接する部分で集中する電界を第２濃度層によって緩和することができるので、逆方向バイアス下における耐圧の高い半導体素子を形成することができる。また、従来のように、第１半導体層のうち第１の電極の縁部の下に位置する領域に不純物注入層を設ける必要がなくなる。したがって、第１の電極の縁部からも順方向電流が流れるので、電極面積に対する電流密度がより大きい半導体素子を形成することができる。
【００２４】
また、従来のようにガードリングのための不純物注入層を形成した後の熱処理が必要でなくなるので、第１半導体層の上面の平坦性を高めることができ、また、スループットを向上することができ、第１の電極を形成するときの位置合わせの精度が低くなるので、より簡便に半導体素子を製造することができる。
【００２５】
上記工程（ｃ）の後に、上記第３濃度層の上に、第２導電型の不純物を含む半導体層を形成する工程（ｆ）をさらに備え、上記工程（ｅ）では、上記半導体層の上方に、上記第１の電極を形成することができる。
【００２６】
本発明の第２の半導体素子の製造方法は、半導体基板の上方に、第１導電型不純物を含む第１濃度層を形成する工程（ａ）と、上記第１濃度層の上部に第１導電型不純物をイオン注入することにより、上記第１濃度層よりも高い濃度の第１導電型不純物を含む第２濃度層を形成する工程（ｂ）と、上記第２濃度層の上に、上記第２濃度層よりも低い濃度の第１導電型不純物を含む第３濃度層を形成する工程（ｃ）と、上記工程（ｂ）または（ｃ）の後に、上記第２濃度層に対して熱処理を行う工程（ｄ）と、上記半導体基板の下方に第２の電極を形成する工程（ｅ）と、上記第３濃度層の上方に第１の電極を形成する工程（ｆ）とを備える。
【００２７】
これにより、第１半導体層のうち第１の電極の縁部と接する部分で集中する電界を第２濃度層によって緩和することができるので、逆方向バイアス下における耐圧の高い半導体素子を形成することができる。また、従来のように、第１半導体層のうち第１の電極の縁部の下に位置する領域に不純物注入層を設ける必要がなくなる。したがって、第１の電極の縁部からも順方向電流が流れるので、電極面積に対する電流密度がより大きい半導体素子を形成することができる。
【００２８】
また、従来のようにガードリングのための不純物注入層を形する必要がなくなるので、第１の電極を形成するときの位置合わせの精度が低くなるので、より簡便に半導体素子を製造することができる。
【００２９】
上記工程（ｃ）または（ｄ）の後に、上記第３濃度層の上に、第２導電型の不純物を含む半導体層を形成する工程（ｇ）をさらに備え、上記工程（ｇ）では、上記半導体層の上方に、上記第１の電極を形成することができる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態における半導体素子とその製造方法について、図面を参照しながら説明する。
【００３１】
（第１の実施形態）
図１は、第１の実施形態における炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。図１に示すように、本実施形態のショットキーダイオード１０は、ｎ型不純物を含む４Ｈ−ＳｉＣからなる半導体基板１１（抵抗率約０．０２Ωｃｍ）と、半導体基板１１の上にホモエピタキシャル成長した、４Ｈ−ＳｉＣからなる第１ＳｉＣ層１２と、第１ＳｉＣ層１２の上に設けられ、ニッケルからなるショットキー電極１４と、半導体基板１１の下面上に設けられ、ニッケルからなるオーミック電極１５とから構成されている。
【００３２】
第１ＳｉＣ層１２は、濃度１×１０^１６ｃｍ^−３の不純物を含む厚さ９μｍの下部低濃度層１２ａと、下部低濃度層（第１濃度層）１２ａの上に設けられ、濃度５ｘ１０^１７ｃｍ^−３の不純物を含む厚さ１０ｎｍの高濃度層（第２濃度層）１２ｂと、高濃度層１２ｂの上に設けられ、濃度１ｘ１０^１６ｃｍ^−３の不純物を含む厚さ６００ｎｍの上部低濃度層（第３濃度層）１２ｃとから構成されている。
【００３３】
なお、図示は省略するが、ショットキー電極１４の上面上あるいはオーミック電極１５の下面上にさらに電極が形成されていてもよく、第１ＳｉＣ層１２の上面のうちショットキー電極１４で覆われていない部分の上に絶縁体膜が堆積されていてもよい。
【００３４】
次に、本実施形態の半導体素子の製造方法について、図２（ａ）〜（ｄ）および図３を参照しながら説明する。図２（ａ）〜（ｄ）は、第１の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の製造工程を示す断面図であり、図３は第１の実施形態の半導体素子において、第１ＳｉＣ層１２を形成する工程で供給するガスの状態を示すタイムチャート図である。このとき、例えば特開２００２−３２９６７０号公報に記載されている製造方法を用いる。
【００３５】
まず、図２（ａ）に示す工程で、（０００１）面から［１１ −２０］（１１２バー０）方向に８度のオフカット角がついた直径２インチの４Ｈ−ＳｉＣである半導体基板１１のウェハを反応炉（図示せず）内に導入する。半導体基板１１の導電型はｎ型で、抵抗率は約０．０２Ω・ｃｍである。その後、反応炉内の気圧を、１．３×１０^−４Ｐａ（≒１×１０^−６Ｔｏｒｒ）以下にまで減圧する。
【００３６】
次に、流量２Ｌ／ｍｉｎの水素ガスと流量１Ｌ／ｍｉｎのアルゴンガスとを供給して、反応炉内の気圧を９．３×１０^４Ｐａ（≒７×１０^２Ｔｏｒｒ）とする。この流量を維持しながら、半導体基板１１を１６００℃の温度まで加熱する。
【００３７】
次に、半導体基板１１の上に、厚さ９μｍで、ｎ型不純物濃度が約１×１０^１６ｃｍ^−３の下部低濃度層１２ａを形成する。このとき、図３に示す時間（ａ）において、水素ガスの流量を２Ｌ／ｍｉｎ、アルゴンガスの流量を１Ｌ／ｍｉｎに保った状態で、新たに、シリコン源としてシランガス３１を流量３ｍＬ／ｍｉｎで、炭素源としてプロパンガス３２を流量２ｍＬ／ｍｉｎで、窒素源として窒素ガス３３を流量０．１ｍＬ／ｍｉｎで供給する。
【００３８】
次に、図２（ｂ）に示す工程で、下部低濃度層１２ａの上に、半値幅が約１０ｎｍ、ピーク濃度が約５ｘ１０^１７ｃｍ^−３の高濃度層１２ｂを形成する。このとき、図３に示す時間（ｂ）において、シランガス３１、プロパンガス３２および窒素ガス３３の流量を保持した状態で、瞬間的に濃い窒素ガス３４を、バルブの開いている時間を０．１ｍ秒、閉じている時間を４ｍ秒に設定して複数回供給する（パルスバルブによる供給）。ここで、高濃度層１２ｂはデルタドープ層と呼ばれる急峻な高濃度層となっている。
【００３９】
次に、図２（ｃ）に示す工程で、キャリア濃度１×１０^１６ｃｍ^−３で厚さ６００ｎｍの上部低濃度層１２ｃを形成する。このとき、図３に示す時間（ｃ）において、パルスバルブによる窒素ガス３４の供給を止め、シランガス３１、プロパンガス３２および窒素ガス３３の流量を保持する。その後、シランガス３１、プロパンガス３２および窒素ガス３３の供給を停止し、水素雰囲気中で、下部低濃度層１２ａ、高濃度層１２ｂおよび上部低濃度層１２ｃからなる第１ＳｉＣ層１２の表面処理を行う。
【００４０】
次に、図２（ｄ）に示す工程で、半導体基板１１裏面上に厚さ４００ｎｍのニッケル（Ｎｉ）膜（図示せず）を形成した後に、窒素雰囲気で１０００℃、５分間の熱処理を行うことにより、Ｎｉからなるオーミック電極１５を形成する。
【００４１】
次に、バッファード弗酸を用いて、上部低濃度層１２ｃの表面の洗浄を行った後に、上部低濃度層１２ｃの上に厚さ２００ｎｍのニッケル膜（図示せず）を形成する。この後、ニッケル膜の上にフォトレジスト層（図示せず）を形成してパターニングを行った後、酸系のエッチング液を用いてニッケル膜のエッチングを行うことにより、ショットキー電極１４を形成する。その後、フォトレジスト層を除去する。
【００４２】
次に、基板に対して、窒素雰囲気において４００℃の温度で５分間の熱処理を行うことにより、ショットキー電極１４と第１ＳｉＣ層１２との界面を安定化する。以上の工程により、本実施形態のショットキーダイオード１０の基本構成が完成する。その後、必要に応じて、ショットキー電極１４の上面上あるいはオーミック電極１５の下面上に、ショットキーダイオード１０を外部と接続するための電極を形成し、ウェハを数ミリ角の大きさにカットしてチップとし、それらのチップをリードフレームに固定した後に、ワイヤボンドや樹脂封じ等の工程を行う。
【００４３】
本実施形態のショットキーダイオードでは、高濃度層１２ｂを設けることにより、逆方向バイアス下の耐圧を保持することができる。例えば、従来のショットキーダイオードにおいてガードリングのための不純物注入領域８３（図８に示す）を形成しない場合の耐圧は５００Ｖ以下であるが、本実施形態のショットキーダイオード１０の耐圧は６００Ｖ以上となる。これは、逆方向バイアス下で、第１ＳｉＣ層１２のうちショットキー電極１４の縁部と接する部分に集中する電界が、高濃度層１２ｂによって緩和されるからであると考えられる。
【００４４】
なお、本実施形態では、高濃度層１２ｂの不純物濃度が下部低濃度層１２ａおよび上部低濃度層１２ｃの不純物濃度よりも高い場合には、電界集中を緩和するという効果を得ることができる。しかしながら、高濃度層１２ｂの濃度が下部低濃度層１２ａおよび上部低濃度層１２ｃの不純物濃度よりも５倍以上であって１×１０^２０ｃｍ^−３以下であることにより、より効果的に電界集中を緩和することができる。また、より好ましい濃度差は１０倍以上である。ここで、高濃度層はその厚さが１００ｎｍ以下、より好ましくは５０ｎｍ以下であることにより、ショットキー電極１４の下で空乏層が延びにくいという不具合が生じることなく本発明の効果を得ることができる。
【００４５】
さらに、本実施形態のショットキーダイオードでは従来のような不純物注入層８３を設ける必要がないため、順方向バイアス下において、従来の半導体素子８０（図８に示す）より良好な電気特性を得ることができる。その理由を以下に示す。
【００４６】
従来の半導体素子では、図８に示すように、ショットキー電極８４の縁部と不純物注入領域８３のオーバーラップ領域８６において順方向電流がほとんど流れない。それに対し、本実施形態のショットキーダイオード１０においては、ガードリングを形成する必要がないため、第１ＳｉＣ層１２とショットキー電極８４とが接する面の全体に順方向電流が流れる。したがって、本実施形態では、より大きな電流密度の順方向電流を得ることができる。つまり、ショットキー電極１４の電極面積が従来と同じ場合にはより大きな値の順方向電流を得ることができ、従来と同じ値の順方向電流を得るために必要な電極面積は小さくなる。
【００４７】
また、本実施形態では、不純物を活性化するための高温の熱処理が必要でないため、従来のように、一旦形成された第１ＳｉＣ層１２の上面の平坦性を劣化させることがなくなる。以上のことから、第１ＳｉＣ層１２とショットキー電極１４との間の接合性を高めることができ、高い整流性を得ることができる。
【００４８】
また、本実施形態のショットキーダイオード１０では、不純物を活性化するための高温の熱処理が必要でないため、従来のように、素子の製造工程におけるスループットが低下するおそれがなくなり、製造コストを削減することができる。
【００４９】
また、本実施形態のショットキーダイオードでは、従来の不純物注入層８３を形成するときのようなフォト工程によるパターニングが不要となる。また、ショットキー電極１４を形成する際に要求される位置合わせの精度が低くなる。したがって、より簡便にショットキー電極１４を形成することができ、生産性を高めることができる。また、場合によっては、フォトレジストマスクの代わりに金属マスク等を用いてショットキー電極１４を形成することも可能となる。
【００５０】
（第２の実施形態）
本実施形態では、高濃度層をイオン注入により形成する方法について説明する。
【００５１】
図４（ａ）〜（ｄ）は、第２の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の製造工程を示す断面図である。なお、図４（ａ）〜（ｄ）に示す構成要素のうち図１と同様のものには、図１と同じ符号を付している。
【００５２】
本実施形態の半導体素子の製造方法では、まず、図４（ａ）に示す工程で、半導体基板１１の上に、１６００℃の温度でＳｉＣからなる下部低濃度層４２ａをエピタキシャル成長する。下部低濃度層４２ａの厚さが９．１μｍ程度になったところでエピタキシャル成長を中断する。
【００５３】
次に、図４（ｂ）に示す工程で、下部低濃度層４２ａの上部に窒素のイオン注入を行う。このイオン注入は、例えば、注入エネルギー３０ｋｅＶ、ドーズ量５×１０^１２ｃｍ^−２の条件で行うことにより、ピーク濃度が約１×１０^１８ｃｍ^−３で厚さが１００ｎｍ以下の不純物注入層４２ｂ’が形成される。
【００５４】
次に、図４（ｃ）に示す工程で、１５００℃の温度で熱処理を行うことにより、不純物注入層４２ｂ’を活性化して高濃度層４２ｂを形成する。その後、高濃度層４２ｂの上に、ＳｉＣからなる厚さ６００ｎｍの上部低濃度層４２ｃをエピタキシャル成長する。なお、本実施形態では、不純物注入層４２ｂ’に対して熱処理を行わずに上部低濃度層４２ｃをエピタキシャル成長してもよい。エピタキシャル成長は高温（１５００℃以上）で行うため、これにより不純物注入層４２ｂ’を活性化することができるからである。
【００５５】
次に、図４（ｄ）に示す工程で、半導体基板１１の裏面上にオーミック電極１５を、上部低濃度層４２ｃの上面上にショットキー電極１４を形成することにより、半導体素子４０を形成する。
【００５６】
本実施形態のショットキーダイオードでは、第１の実施形態と同様の理由により、逆方向バイアス下の耐圧を保持することができる。さらに、従来のような不純物注入層８３を設ける必要がないため、順方向バイアス下において、従来の半導体素子８０（図８に示す）より良好な電気特性を得ることができる。また、より簡便にショットキー電極１４を形成することができ、生産性を高めることができる。
【００５７】
本実施形態では、下部低濃度層４２ａの上部に不純物をイオン注入した後に熱処理を行っているため、第１の実施形態と同程度まで第１ＳｉＣ層４２の上面の平坦性は向上しない。しかしながら、不純物注入層４２ｂ’を活性化するための温度（１５００℃）は、従来の不純物注入層８３（図８に示す）を活性化するための温度（１７００℃）よりも低い。それは、従来では、ｎ型の第１ＳｉＣ層８２と異なる導電型のｐ型の不純物注入層８３を活性化する必要があったのに対し、本実施形態では、ｎ型の下部低濃度層４２ａと同じ導電型であるｎ型の高濃度層４２ｂを活性化すればよいからである。また、本実施形態では、高濃度層４２ｂの上を上部低濃度層４２ｃで覆うことができる。以上のことから、不純物注入層８３が上面に露出する従来と比較すると、第１ＳｉＣ層４２の上面の平坦性を高めることができる。
【００５８】
（第３の実施形態）
本実施形態では、高濃度層を複数設け、さらに半導体基板と第１ＳｉＣ層との間に高濃度のｎ型不純物を有するバッファ層を設ける場合について説明する。
【００５９】
図５は、第３の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。なお、図５に示す構成要素のうち図１と同様のものには、図１と同様の符号を付している。
【００６０】
本実施形態の半導体素子では、図５に示すように、半導体基板１１の上に濃度１×１０^１８ｃｍ^−３のｎ型不純物を含む厚さ１μｍのバッファ層５１が設けられており、バッファ層５１の上に第１ＳｉＣ層５２が設けられている。第１ＳｉＣ層５２は、低濃度層５２ａ，５２ｃ，５２ｅおよび５２ｇと高濃度層５２ｂ，５２ｄおよび５２ｆとから構成されており、各高濃度層５２ｂ，５２ｄおよび５２ｆは、各低濃度層５２ａ，５２ｃ，５２ｅおよび５２ｇによって上下を挟まれている。なお、各高濃度層５２ｂ，５２ｄおよび５２ｆ同士の間隔に特に制限はない。
【００６１】
また、各高濃度層５２ｂ，５２ｄおよび５２ｆや各低濃度層５２ａ，５２ｃ，５２ｅおよび５２ｇの濃度はそれぞれ同じでなくてもよい。その場合には、それぞれの高濃度層の不純物濃度は、その高濃度層の上下に位置する低濃度層の両方よりも高ければよい。
【００６２】
本実施形態では、各高濃度層５２ｂ，５２ｄおよび５２ｆを第１の実施形態で述べた方法で形成する場合には第１の実施形態と同様の効果を得ることができる。一方、各高濃度層５２ｂ，５２ｄおよび５２ｆを第２の実施形態で述べた方法で形成する場合には第２の実施形態と同様の効果を得ることができる。さらに、本実施形態では、高濃度層を複数設けることにより、電界集中緩和効果をさらに強めることができる。
【００６３】
（第４の実施形態）
本実施形態では、従来におけるガードリングのための不純物注入層と、上述した高濃度層との両方を設ける場合について説明する。
【００６４】
図６は、第４の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。なお、図６に示す構成要素のうち図１と同様のものには、図１と同様の符号を付している。
【００６５】
図６に示すように、半導体基板１１の上には、下部低濃度層６２ａ，高濃度層１２ｂ，上部低濃度層６２ｃからなる第１ＳｉＣ層６２が設けられており、上部低濃度層６２ｃの上部の一部には、濃度２×１０^１８ｃｍ^−３のｐ型不純物を含む深さ０．８μｍの不純物注入領域６１が設けられている。不純物注入領域６１とショットキー電極１４の縁部とは、オーバーラップ領域６３を形成している。なお、不純物注入領域６１と、高濃度層６２ｂとは接していないことが好ましい。
【００６６】
この構造では、スループットの向上は期待できないが、ガードリングとして機能する不純物注入領域６１と高濃度層６２ｂとの両方において電界集中を緩和することができるので、逆方向耐圧の信頼性は向上する。
【００６７】
（第５の実施形態）
本実施形態では、ショットキーダイオードの他の素子に本発明を適用する場合について説明する。図７は、第５の実施形態において、炭化珪素を用いたｐｎ接合ダイオードの構造を示す断面図である。
【００６８】
図７に示すように、ｐｎ接合ダイオードでは、ｎ型の４Ｈ−ＳｉＣからなる半導体基板７１の上に、ｎ型の４Ｈ−ＳｉＣからなる第１ＳｉＣ層７２が設けられている。第１ＳｉＣ層７２では、濃度１×１０^１５ｃｍ^−３のｎ型不純物を含む下部低濃度層７２ａと上部低濃度層７２ｃとの間に、濃度５×１０^１７ｃｍ^−３のｎ型不純物を含む厚さ１００ｎｍ以下の高濃度層７２ｂが介在している。第１ＳｉＣ層７２の上には、濃度１×１０^１８ｃｍ^−３のｐ型不純物を含む厚さ１．５μｍの第２ＳｉＣ層７３が設けられ、第２ＳｉＣ層７３の上には、アルミニウムとニッケルの合金からなる第１のオーミック電極７４が設けられている。このショットキーダイオード７０の上部は、中央領域がメサ部（凸部）７７となるメサ型で形成されており、メサ部７７の側方は絶縁体膜７６によって覆われている。一方、半導体基板７１の下面上には、第２のオーミック電極７５が設けられている。
【００６９】
なお、第２ＳｉＣ層７３は、ｐ型不純物を供給しながらＳｉＣをエピタキシャル成長させて形成してもよいし、先にＳｉＣをエピタキシャル成長させた後にｐ型不純物をイオン注入してもよい。また、高濃度層７２ｂは複数設けてもよい。
【００７０】
従来のｐｎ接合ダイオードでは、第１ＳｉＣ層７２のうちメサ部７７の付け根となる領域７８にガードリングとなる不純物注入層（図示せず）を形成するのが一般的であった。通常は、不純物注入層の不純物を注入した後に活性化のための熱処理を行っていた。これに対し、本発明では、高濃度層７２ｂを形成することにより逆方向バイアス下における電界集中を緩和することができる。また、従来のように不純物を活性化するための熱処理が必要なくなるため、スループットの向上による製造コストの削減が可能となる。
【００７１】
（その他の実施形態）
なお、上記実施形態では、半導体基板とその上に形成する半導体層とが共に４Ｈ−ＳｉＣである場合について説明した。しかし、本発明では、他のポリタイプである６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ、３Ｃ−ＳｉＣなどの炭化珪素を用いてもよい。また、半導体基板の上に、半導体基板とは異なるポリタイプの層を成長させてもよい。また、Ｓｉ基板の上に３Ｃ−ＳｉＣのＳｉＣ層を形成したものを用いてもよい。また、半導体基板および半導体層の面方位も、（０００１）面以外であってもよい。
【００７２】
さらには、半導体層として、炭化珪素以外の半導体を用いてもよい。この半導体の例としては、ワイドギャップ半導体（バンドギャップが２ｅＶ以上の半導体とする）であるダイヤモンドや窒化ガリウム系半導体などがあげられる。また、これらの半導体を、炭化珪素と組み合わせて用いてもよい。
【００７３】
また、上記実施形態では、オーミック電極やショットキー電極として、ニッケルや、アルミニウムとニッケルの合金を用いた。しかし、本発明では、もちろんこれらの金属に限定されることはなく、所望のショットキー接合やオーミック接合が得られるのであれば、他の金属を用いてもかまわない。
【００７４】
また、本発明の半導体素子の製造方法は上記実施形態で示した製造方法に限られるものではなく、特に指定しない限り説明に用いたプロセスの条件やガス種以外の条件を適用してもよい。
【００７５】
また、上記実施形態ではｎ型の不純物として窒素を用いたが、本発明では他の不純物を用いてもよい。
【００７６】
さらに、本発明を適用することができる素子はショットキーダイオードやｐｎ接合ダイオードに限られるものではなく、電界集中を緩和する必要がある素子であるトランジスタ等にも適用することができる。
【００７７】
【発明の効果】
本発明の半導体素子では、逆方向バイアス下における耐圧を高くすることができる。また、従来のように、第１半導体層のうち第１の電極の縁部の下に位置する領域に不純物注入層を設ける必要がなくなる。したがって、第１の電極の縁部からも順方向電流が流れるので、電極面積に対する電流密度をより大きくすることができる。
【００７８】
これに加えて、本発明の半導体素子の製造方法では、電極と半導体層との整合性を高めることができ、また、スループットを向上することができ、より簡便に半導体素子を製造することができる。
【図面の簡単な説明】
【図１】第１の実施形態における炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。
【図２】（ａ）〜（ｄ）は、第１の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の製造工程を示す断面図である。
【図３】第１の実施形態の半導体素子において、第１ＳｉＣ層１２を形成する工程で供給するガスの状態を示すタイムチャート図である。
【図４】（ａ）〜（ｄ）は、第２の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の製造工程を示す断面図である。
【図５】第３の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。
【図６】第４の実施形態において、炭化珪素を用いた半導体素子（ショットキーダイオード）の一例を示す断面図である。
【図７】第５の実施形態において、炭化珪素を用いたｐｎ接合ダイオードの構造を示す断面図である。
【図８】従来において、炭化珪素を用いた一般的なショットキーダイオードの構造を示す断面図である。
【符号の説明】
１０ショットキーダイオード
１１半導体基板
１２第１ＳｉＣ層
１２ａ下部低濃度層
１２ｂ高濃度層
１２ｃ上部低濃度層
１２ｃ低濃度層
１４ショットキー電極
１５オーミック電極
３１シランガス
３２プロパンガス
３３窒素ガス
３４窒素ガス
４０半導体素子
４２第１ＳｉＣ層
４２ａ下部低濃度層
４２ｂ高濃度層
４２ｂ’ 不純物注入層
４２ｃ上部低濃度層
５１バッファ層
５２第１ＳｉＣ層
５２ａ低濃度層
５２ｂ高濃度層
６１不純物注入領域
６２第１ＳｉＣ層
６２ａ下部低濃度層
６２ｂ高濃度層
６２ｃ上部低濃度層
６３オーバーラップ領域
７０ショットキーダイオード
７１半導体基板
７２第１ＳｉＣ層
７２ａ下部低濃度層
７２ｂ高濃度層
７２ｃ上部低濃度層
７３第２ＳｉＣ層
７４第１のオーミック電極
７５第２のオーミック電極
７６絶縁体膜
７７メサ部
７８領域

Claims

半導体基板と、
上記半導体基板の上面上に設けられた第１導電型の第１半導体層と、
上記第１半導体層の上方に設けられた第１の電極と、
上記半導体基板の下方に設けられた第２の電極とを備える半導体素子であって、
上記第１半導体層は、第１濃度層と、上記第１濃度層の上に設けられた第２濃度層と、上記第２濃度層の上に設けられた第３濃度層とを有し、上記第２濃度層の第１導電型の不純物濃度は、上記第１濃度層と上記第３濃度層との第１導電型の不純物濃度よりも高いことを特徴とする半導体素子。
請求項１に記載の半導体素子であって、
上記第２濃度層の厚みが１００ｎｍ以下であることを特徴とする半導体素子。
請求項１または２に記載の半導体素子であって、
上記第２濃度層の第１導電型の不純物濃度は、上記第１濃度層と上記第３濃度層との第１導電型の不純物濃度の５倍以上であり１×１０^２０ｃｍ^−３以下であることを特徴とする半導体素子。
請求項１〜３のうちいずれか１項に記載の半導体素子であって、
上記第１半導体層が炭化珪素からなることを特徴とする半導体素子。
請求項１〜４のうちいずれか１項に記載の半導体素子であって、
上記第２濃度層が複数設けられていることを特徴とする半導体素子。
請求項１〜５のうちいずれか１項に記載の半導体素子であって、
上記第３濃度層と上記第１の電極とがショットキー接合をなすことを特徴とする半導体素子。
請求項１〜５のうちいずれか１項に記載の半導体素子であって、
上記第１半導体層の上には、第２導電型の第２半導体層が設けられ、
上記第２半導体層の上方に上記第１の電極が設けられていることを特徴とする半導体素子。
半導体基板の上方に、第１導電型不純物を供給しながら第１濃度層をエピタキシャル成長する工程（ａ）と、
上記第１濃度層の上に、上記工程（ａ）よりも高い分圧の第１導電型不純物を供給しながら、上記第１濃度層よりも高い濃度の第１導電型不純物を含む第２濃度層をエピタキシャル成長する工程（ｂ）と、
上記第２濃度層の上に、上記工程（ｂ）よりも低い分圧の第１導電型不純物を供給しながら、上記第２濃度層よりも低い濃度の第１導電型不純物を含む第３濃度層を形成する工程（ｃ）と、
上記半導体基板の下方に第２の電極を形成する工程（ｄ）と
上記第３濃度層の上方に第１の電極を形成する工程（ｅ）と、を備える半導体素子の製造方法。
請求項８に記載の半導体素子の製造方法であって、
上記工程（ｃ）の後に、上記第３濃度層の上に、第２導電型の不純物を含む半導体層を形成する工程（ｆ）をさらに備え、
上記工程（ｅ）では、上記半導体層の上方に、上記第１の電極を形成することを特徴とする半導体素子の製造方法。
半導体基板の上方に、第１導電型不純物を含む第１濃度層を形成する工程（ａ）と、
上記第１濃度層の上部に第１導電型不純物をイオン注入することにより、上記第１濃度層よりも高い濃度の第１導電型不純物を含む第２濃度層を形成する工程（ｂ）と、
上記第２濃度層の上に、上記第２濃度層よりも低い濃度の第１導電型不純物を含む第３濃度層を形成する工程（ｃ）と、
上記工程（ｂ）または（ｃ）の後に、上記第２濃度層に対して熱処理を行う工程（ｄ）と、
上記半導体基板の下方に第２の電極を形成する工程（ｅ）と
上記第３濃度層の上方に第１の電極を形成する工程（ｆ）と、を備える半導体素子の製造方法。
請求項１０に記載の半導体素子の製造方法であって、
上記工程（ｃ）または（ｄ）の後に、上記第３濃度層の上に、第２導電型の不純物を含む半導体層を形成する工程（ｇ）をさらに備え、
上記工程（ｇ）では、上記半導体層の上方に、上記第１の電極を形成することを特徴とする半導体素子の製造方法。