KR100977414B1 - 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법 - Google Patents

내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법 Download PDF

Info

Publication number
KR100977414B1
KR100977414B1 KR1020070116755A KR20070116755A KR100977414B1 KR 100977414 B1 KR100977414 B1 KR 100977414B1 KR 1020070116755 A KR1020070116755 A KR 1020070116755A KR 20070116755 A KR20070116755 A KR 20070116755A KR 100977414 B1 KR100977414 B1 KR 100977414B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
semiconductor device
electrode material
carbide semiconductor
manufacturing
Prior art date
Application number
KR1020070116755A
Other languages
English (en)
Other versions
KR20090050366A (ko
Inventor
주성재
김상철
욱 방
강인호
김남균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020070116755A priority Critical patent/KR100977414B1/ko
Publication of KR20090050366A publication Critical patent/KR20090050366A/ko
Application granted granted Critical
Publication of KR100977414B1 publication Critical patent/KR100977414B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 실리콘 카바이드 반도체소자의 새로운 제조방법에 관한 것으로서, 특히 실리콘 카바이드에 이온주입 후 열처리에 필요한 통상 1700oC 내외의 고온을 견딜 수 있는 내열성 합금 또는 내열성 화합물을 전극재료로 사용하여 실리콘 카바이드 수직형 반도체소자의 제작과정을 간략화 하는 것이다. 여기에서, 내열성이 우수한 물질은 티타늄-텅스텐(TiW) 합금, 탄탈륨 카바이드(tantalum carbide), 티타늄 카바이드(titanium carbide), 텅스텐 카바이드(tungsten carbide), 티타늄 실리사이드(Titaniium silicide), 탄탈륨 실리사이드(Tantalum silicide), 텅스텐 실리사이드(tungsten silicide) 등을 전극재료로 사용하는 방법을 제시한다. 이에 따라, 이온주입 열처리를 진행한 후 전극을 형성했던 기존의 방법과는 달리 전극재료를 실리콘 카바이드 위에 형성한 후에 이온주입 열처리를 실시할 수 있으며, 특히 메사(mesa) 구조를 갖고 있는 실리콘 카바이드 수직형 반도체소자의 제작과정을 간소화할 수 있는 장점이 있다.
실리콘 카바이드 수직형 반도체소자 내열성 이온주입 열처리

Description

내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법{fabrication methods of SiC semiconductor devices using heat-resistant electrodes}
본 발명은 실리콘 카바이드 반도체소자의 제조방법에 관한 것으로서, 특히 실리콘 카바이드에 이온주입 후 열처리에 필요한 통상 1700oC 내외의 고온을 견딜 수 있는 내열성 합금 또는 내열성 화합물을 전극재료로 사용하여 실리콘 카바이드 수직형 반도체소자의 제작과정을 간략화한 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법에 관한 것이다.
일반적으로, 실리콘 카바이드 반도체소자로는 쇼트키 다이오드(Schottky diode), p-n 다이오드, 접합전계효과 트랜지스터(junction field effect transistor), 금속 반도체 전계효과 트랜지스터(metal semiconductor field effect transistor), 금속 산화물 반도체 전계효과 트랜지스터(metal oxide semiconductor field effect transistor), 바이폴라 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor), 사이리스터(thyristor) 등 다양한 종류가 있다.
상기와 같은 실리콘 카바이드 반도체소자에서 양호한 전기적 특성을 얻기 위해서는 P형 또는 N형으로 도핑된 실리콘 카바이드 영역과 접촉하여 오믹 접합(Ohmic contantalum carbidet) 또는 쇼트키 접합(Schottky contantalum carbidet)을 형성하는 전극재료(electrode materia)의 개발이 선행되어야 한다.
이러한 실리콘 카바이드 반도체소자를 위한 다양한 전극재료가 연구되고 있으나, 현재 가장 많은 관심을 받고 있는 대표적인 접합물질로는 니켈과 티타늄을 들 수 있다.
니켈을 이용한 오믹접합의 경우, 대표적으로 2001년에 퍼신(Fursin) 등이 발표한 논문인 “Nickel ohmic contantalum carbidets to p- and n-type 4H-SiC”(Electronics Letters, vol.37, pp. 1092 (2001))에서 보고된 바와 같이 N형과 P형 4H-SiC에 대해 10-4Ωcm2의 낮은 접촉저항을 가지는 오믹접합을 형성할 수 있다는 사실이 알려져 있다.
또한, 티타늄의 경우에는 이상권 등이 2002년에 "Reduction of barrier height and enhancement of tunneling current of titanium contantalum carbidets using embedded Au nano-partitanium carbideles on 4H and 6H silicon carbide” (Materials Science Forum, vols. 389-393, pp. 937 (2002))에서 보고하였듯이 1019/cm3 이상으로 높게 도핑된 N형 6H-SiC에 대해 10-4Ωcm2 이하의 접촉저항을 갖는 오믹접합을 형성할 수 있다는 사실이 알려져 있다.
또한 니켈과 티타늄의 쇼트키 접합에 관해서는 1998년에 쇤(Schoen) 등이 발표한 논문인 “Design considerations and experimental analysis of high-voltage SiC Schottky barrier rectifiers" (IEEE Trans. Electron Dev. vol. 45, pp. 1595 (1998))에서 보고된 바대로 N형 4H-SiC에서 니켈에 대하여 약 1.4eV의 쇼트키 장벽높이(Schottky barrier height)와 약 1.1의 이상계수 (ideality factor)를 얻었으며, 또한 티타늄에 대하여 각각 0.8eV와 1.15의 값을 얻을 수 있었다.
그러나 상기에서 기술한 바와 같은 종래의 일반적인 금속접합 기술은 다음과 같은 취약점을 안고 있다.
첫째로, 니켈, 티타늄을 포함하여 실리콘 카바이드 반도체소자를 구현하기 위해 일반적으로 사용하는 물질들은 통상적으로 실리콘 카바이드에 이온주입을 실시한 후 격자손상 치유 및 주입이온의 활성화를 위해 시행하는 열처리 온도인 1400oC ~ 1700oC의 고온을 견딜 수 없다.
따라서 지금까지는 실리콘 카바이드 반도체소자를 형성하기 위한 모든 이온주입 공정과 열처리 공정이 완료된 후에 전극을 형성하기 위한 공정을 개시하였다. 그러나 이와 같은 공정순서를 따르면 수직형 반도체소자, 특히 메사(mesa)구조를 갖는 수직형 실리콘 카바이드 반도체소자를 제작할 때 공정상의 어려움이 증가한다.
이것을 구체적으로 설명하기 위해 도 2a ~ 도 2h를 참조하여 기존의 공정기술에 의한 메사형 실리콘 카바이드 반도체소자의 제작과정을 예시한다. 하기에서는 편의상 메사구조를 갖는 수직형 실리콘 카바이드 접합전계효과 트랜지스터를 예로 들어 설명한다.
기존의 공정기술을 이용한 메사형 실리콘 카바이드 반도체소자의 제작 실시예
제 1단계로 도 2a와 같이 제 2도전형으로 저농도로 도핑된 실리콘 카바이드 기판(100)을 준비한다. 상기 실리콘 카바이드 기판(100)의 배면에는 제 2도전형으로 고농도로 도핑된 실리콘 카바이드 영역(80)이 형성되어 있다. 배면에 고농도로 도핑된 실리콘 카바이드 영역(80)을 형성하는 이유는 나중에 배면전극(70)을 형성하여 양호한 오믹접합 특성을 얻기 위한 것이다. 본 실시예에서는 접합전계효과 트랜지스터를 예로 들어 설명하기 때문에 실리콘 카바이드 기판(100)과 고농도 도핑영역(80)의 도전형이 동일한 것으로 가정하였으나, 바이폴라 트랜지스터, 절연 게이트 바이폴라 트랜지스터, 사이리스터 등의 소자의 경우에는 서로 다른 도전형일 수 있다.
제 2단계로, 도 2b와 같이 실리콘 카바이드 기판(100) 상부에 제 2도전형으로 고농도 도핑된 실리콘 카바이드 영역(80)을 추가로 형성한다. 이것은 나중에 메사상부전극(10)이 형성된 후 양호한 오믹접합 특성을 얻기 위한 것이다. 일반적으로 에피성장법을 이용하여 고농도로 도핑된 에피막을 성장시키거나, 또는 이온주입 후 열처리를 거쳐 도 2b와 같이 실리콘 카바이드 기판(100) 상부에 고농도 실리콘 카바이드 영역(80)을 형성한다.
제 3단계로, 도 2c와 같이 트렌치가 식각되면서 메사가 형성될 부분을 식각공정 및 후속 이온주입 공정으로부터 보호하기 위해 마스크(11) 패터닝을 실시한다. 마스크 물질은 일반적으로 금속, 산화물, 질화물, 또는 포토레지스트 등이 사용된다.
제 4단계로, 실리콘 카바이드의 식각공정을 거쳐 도 2d와 같이 트렌치(40)를 형성한다. 플라즈마 건식식각 공정이 널리 쓰이며, 실리콘 카바이드의 건식식각에 사용되는 반응성 기체로는 SF6, CF4, CHF3 등이 있다.
제 5단계로, 식각공정 직후 도 2d와 같이 트렌치(40)가 형성된 상태에서 이온주입을 실시하여 도 2e와 같이 트렌치(40) 하부에 제 1도전형의 도핑영역(30)을 형성한다. 이와 같이 메사 구조를 갖는 수직형 실리콘 카바이드 반도체소자를 제작할 때는 한 번의 마스킹 공정으로 트렌치 식각과 이온주입을 동시에 진행하는 자기정렬 공정법(self-aligned process)이 널리 알려져 사용되고 있다.
제 6단계로, 이온주입을 실시한 후 메사 형성 및 이온주입에 사용된 마스크(11)를 도 2f와 같이 제거하고, 이온주입으로 인한 격자손상을 치유함과 동시에 주입된 불순물을 활성화(activation)하기 위해 소정의 열처리를 실시한다.
일반적으로 실리콘 카바이드의 이온주입 후 열처리 공정의 온도는 1500oC ~ 1700oC, 시간은 수분에서 수 시간에 걸쳐 조건이 다양하다. 일반적인 금속 내지는 화합물은 이와 같은 고온에서 견디지 못하므로, 실리콘 카바이드의 이온주입 후 열처리 시에는 산화막, 질화막을 포함하여 실리콘 카바이드를 제외한 이물질은 모두 제거한다. 또한 열처리로 인해 실리콘 카바이드의 표면이 거칠어지는 현상을 방지하기 위해 그라파이트(graphite), 질화 알루미늄(AlN) 등의 내열성 보호막을 실리콘 카바이드 표면에 형성한 후 열처리를 진행하는 것이 일반적이다.
제 7단계로, 도 2g와 같이 제 1도전형의 도핑영역(30)에 트렌치하부 전극(50)을 형성하기 위한 일련의 공정을 진행한다.
마지막인 제 8단계로, 도 2h와 같이 메사(20)의 상부 표면에 메사상부전극(10)을 형성하기 위한 일련의 공정을 진행한다.
이상에서 설명한 바와 같은 기존의 통상적인 방법을 따를 경우, 제 8단계에서 메사(20) 상부에 메사상부전극(10)을 형성할 때 공정상의 어려움이 발생한다. 즉, 실리콘 카바이드의 표면이 평면이 아닌 상태에서 메사(20)의 폭 (W)이 1.0㎛ 이하로 줄어들 경우 메사상부전극(10)을 형성하기 위한 포토 공정, 식각 공정, 금속화 공정의 난이도가 대폭 증가한다. 한편, 일반적인 소자의 경우 트렌치(40)의 폭 S는 메사의 폭 W에 비해 넓으므로 전극 형성을 위한 공정상의 어려움이 훨씬 덜하다.
두 번째의 취약점으로, 동작온도가 높을 때 전극금속이 산화되면서 전극의 전기적 특성이 변할 수 있다. 일례로써 한상윤 등은 2003년에 발표한 논문 “Characteristitanium carbides of Schottky contantalum carbidets on n-type 4H-SiC using IrO2 and RuO2" (J. Appl. Phys. vol. 94, pp. 6159 (2003))에서 니켈을 쇼트키 접합물질로 사용하였을 경우 450oC에서 대기중에 1시간 노출하였을 때 니켈- 실리콘 카바이드 계면에서 산화가 진행되면서 쇼트키 장벽 높이가 처음의 1.7eV에서 1.3eV로 낮아지는 현상을 보고하였다.
상기와 같은 현상들은 특히 동작온도가 높은 실리콘 카바이드 반도체소자의 경우 전기적 특성의 열화 및 소자의 파괴를 비롯한 심각한 문제를 야기할 수 있다.
본 발명은 상기 문제점을 해결하기 위해, 실리콘 카바이드에 이온주입 후 열처리에 필요한 통상 1700oC 내외의 고온을 견딜 수 있는 내열성 합금 또는 내열성 화합물을 전극재료로 사용하여 실리콘 카바이드 수직형 반도체소자의 제작과정을 간략화한 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법을 그 해결하고자 하는 과제로 한다.
상기 과제를 해결하기 위해 본 발명은 실리콘 카바이드 반도체소자의 제조방법에 있어서, 고내열성 물질을 전극용 재료로 사용하여 실리콘 카바이드 상부에 고내열성 물질로 이루어진 전극을 형성시킨 상태에서, 이온주입 후열처리(post-implantation thermal treatment)를 진행하는 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법을 기술적 요지로 한다.
여기에서, 상기 고내열성 물질로는 티타늄-텅스텐(TiW) 합금, 탄탈륨 카바이드(tantalum carbide), 티타늄 카바이드(titanium carbide), 텅스텐 카바이드(tungsten carbide), 티타늄 실리사이드(Titaniium silicide), 탄탈륨 실리사이드(Tantalum silicide), 텅스텐 실리사이드(tungsten silicide) 등의 내열성이 우수하고 화학적 안정성이 뛰어난 합금 또는 화합물을 사용하며, 이는 전극재료로써 사용하는 것이다.
위에서 언급한 장점들 이외에도 상기 내열성 합금 또는 내열성 화합물을 전극재료로 이용하여 실리콘 카바이드 수직형 반도체소자의 제작과정을 간소화하여 공정 수를 감소시킬 수 있다. 이것은 아래의 바람직한 실시예에서 실리콘 카바이드 수직형 접합전계효과 트랜지스터의 제작과정을 예로 들어 구체적으로 설명한다. 그러나 이 실시예는 단지 의미전달의 편의를 도모한 것이며, 본 발명에서 주장하는 권리청구범위가 이것에 의해 제한받지는 않는다.
상기 구성에 의한 본 발명은, 실리콘 카바이드에 이온주입 후 열처리에 필요한 통상 1700oC 내외의 고온을 견딜 수 있는 내열성 합금 또는 내열성 화합물 즉, 고내열성 물질을 전극재료로 사용하여 실리콘 카바이드 수직형 반도체소자의 제작과정을 간략화한 효과가 있다.
또한, 이러한 고내열성 물질로 티타늄-텅스텐(TiW) 합금, 탄탈륨 카바이드(tantalum carbide), 티타늄 카바이드(titanium carbide), 텅스텐 카바이드(tungsten carbide), 티타늄 실리사이드(Titaniium silicide), 탄탈륨 실리사이드(Tantalum silicide), 텅스텐 실리사이드(tungsten silicide) 등을 사용하여, 실리콘 카바이드에 이온주입 후 열처리에 필요한 1700oC 내외의 고온을 견딜 수 있을뿐만 아니라, 실리콘 카바이드와 고온에서 과도하게 반응하여 계면이 거칠어지거나 실리콘 또는 탄소 알갱이가 석출되는 등의 문제점을 제거시키고, 동작온도 200oC 이 상의 고온 동작환경에서의 반도체소자의 신뢰성을 증대시켜 실리콘 카바이드 반도체소자의 실용화를 앞당길 수 있는 효과가 있다.
상술한 실리콘 카바이드 반도체소자의 종래의 제조방법에서 이미 예로 들었던 메사구조를 갖는 수직형 실리콘 카바이드 접합전계효과 트랜지스터의 제작과정을 다시 예로 들어 본 발명에 의한 공정상의 장점을 설명하고자 한다.
제 1단계와 제 2단계는 각각 도 3a와 도 3b와 같으며, 상술한 종래기술에서 구체적으로 설명한 바와 동일하므로 별도로 설명하지 않는다.
제 3단계에서, 도 3c1 또는 도 3c2와 같이 티타늄-텅스텐(TiW) 합금, 탄탈륨 카바이드(tantalum carbide), 티타늄 카바이드(titanium carbide), 텅스텐 카바이드(tungsten carbide), 티타늄 실리사이드(Titaniium silicide), 탄탈륨 실리사이드(Tantalum silicide), 텅스텐 실리사이드(tungsten silicide) 등의 재질로 이루어진 메사상부전극(10)과 마스크(11)를 실리콘 카바이드 기판(100) 위에 형성한다.
이 과정에서는 두 가지 방법을 사용할 수 있다. 즉, 도 3c1와 같이 메사상부전극(10)과 마스크(11)를 한꺼번에 형성할 수 있다. 이것은 예를 들어 실리콘 카바이드 기판(100) 상부에 두꺼운 포토레지스트를 먼저 코팅하고 소정의 패턴을 형성한 후 메사상부전극(10)을 형성할 상기 합금 내지는 화합물의 막층과 마스크(11)를 형성할 막층을 순차적으로 적층하고 최종적으로 리프트-오프(lift-off) 공정을 진행함으로써 달성할 수 있다. 또는 도 3c2와 같이 실리콘 카바이드 기판(100) 상부에 상기 내열성 합금 내지는 화합물의 막층(10')을 먼저 형성하고, 마스크(11)를 소정의 패터닝 공정을 거쳐 형성한 후 후속 공정에서 마스크(11)를 이용한 식각공정으로 상기 내열성 합금 내지는 화합물의 막층(10')을 한정하여 메사상부전극(10)의 형성을 완료할 수도 있다.
제 4단계로, 도 3d와 같이 실리콘 카바이드에 트렌치(40)를 식각하여 메사(20) 구조를 형성한다. 이 때 상기 제 3단계에서 언급한 바와 같이 도 3c1의 경로를 채택한 경우에는 실리콘 카바이드만을 식각하게 되고, 도 3c2의 경로를 채택한 경우에는 내열성 합금 내지는 화합물의 막층(10')과 실리콘 카바이드의 식각이 동시에 진행된다.
제 5단계로, 도 3e와 같이 마스크(11)를 제거하지 않은 상태에서 자기정렬 공정법을 이용하여 제 1도전형의 고농도 도핑영역(30)을 형성하기 위한 이온주입을 실시한다. 실리콘 카바이드의 p형 또는 n형 영역을 형성하기 위해 통상적으로 이온주입을 실시하는 원소로는 n형 원소로서 질소(N), 비소(As), 인(P) 등이 있으며, p형 원소로는 붕소(B), 알루미늄(Al), 갈륨(Ga) 등이 있다. 이외에도 이들 원소를 주입할 때 필요에 따라 탄소(C), 실리콘(Si), 게르마늄(Ge), 산소(O) 등을 별도로 또는 함께 주입하는 사례가 있으나, 본 발명에서는 이온주입의 구체적 내용에 제한받지 않는다.
본 발명에서와 같이 내열성 합금 내지는 화합물의 메사상부전극(10)이 형성된 상태에서 자기정렬 이온주입을 실시하면 상기 메사상부전극(10)이 이온주입 마스크의 역할도 동시에 수행하게 되므로, 제 1도전형의 이온이 메사(20) 상부의 제 2도전형의 실리콘 카바이드 도핑영역(80) 내지는 실리콘 카바이드 기판(100)에 침 투함으로써 발생하는 문제점을 제거할 수 있고, 이에 따라서 메사(20) 식각 및 자기정렬 이온주입에 사용되는 마스크(11) 층의 두께도 낮출 수 있다.
제 6단계로, 도 3f와 같이 마스크(11)를 제거하고 이온주입으로 인한 격자손상을 치유함과 동시에 주입된 불순물을 활성화(activation)하기 위해 소정의 열처리를 실시한다. 상술한 종래기술과는 달리, 내열성 합금 내지는 화합물을 전극재료로써 사용했으므로 이온주입 후 열처리에 필요한 최대 1700oC 내외의 온도를 견딜 수 있다.
이어서 마지막인 제 7단계로, 도 3g와 같이 일련의 공정을 진행하여 트렌치(40) 하부에 트렌지하부전극(50)을 형성한다.
상술한 종래기술과 비교하면, 공정 단계의 갯수가 축소되었으며, 제 5단계의 자기정렬 이온주입 진행시 메사상부전극(10)의 마스크 효과까지도 기대할 수 있는 장점이 있다. 이 외에도 상기 내열성 합금 내지는 화합물을 전극용 재료로 사용하면 니켈 또는 티타늄 등의 통상적인 전극용 금속에 비해 뛰어난 내열성과 화학적 안정성으로 인해 고온/대전류 동작환경에서 뛰어난 신뢰성을 기대할 수 있다.
도 1 - 본 발명에 의해 메사상부전극으로 내열성 물질이 사용되어 제작이 완료된 상태의 실리콘 카바이드 수직형 반도체소자의 단면도.
도 2a ~ 도 2h - 기존의 제작방법을 이용하여 메사구조를 갖는 실리콘 카바이드 수직형 반도체소자를 제작하는 과정을 보여주는 개념도.
도 3a ~ 3g - 본 발명의 제작방법에 의한 메사구조를 갖는 실리콘 카바이드 반도체소자의 제작과정을 보여주는 개념도.
<도면에 사용된 주요부호에 대한 설명>
10 : 메사상부전극 11 : 이온주입 또는 실리콘 카바이드 식각을 위한 마스크
20 : 메사 30 : 제 1도전형 도핑영역(실리콘 카바이드)
40 : 트렌치 50 : 트렌치하부 전극
70 : 배면전극 80 : 제 2도전형 도핑영역(실리콘 카바이드)
100 : 실리콘 카바이드 기판

Claims (11)

  1. 실리콘 카바이드 반도체소자의 제조방법에 있어서,
    고내열성 물질을 전극용 재료로 사용하여 실리콘 카바이드 상부에 고내열성 물질로 이루어진 전극을 형성시킨 상태에서, 이온주입 후열처리(post-implantation thermal treatment)를 진행하는 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  2. 제1항에 있어서, 상기 고내열성 전극물질은,
    티타늄-텅스텐 합금(Ti-W), 탄탈륨 카바이드(tantalum carbide), 티타늄 카바이드(titanium carbide), 텅스텐 카바이드(tungsten carbide), 티타늄 실리사이드(Titanium silicide), 탄탈륨 실리사이드(Tantalum silicide), 텅스텐 실리사이드(tungsten silicide) 중에 어느 하나를 선택하여 사용하는 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  3. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    실리콘 카바이드 접합전계효과 트랜지스터(SiC junction field effect transistor)인 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  4. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    실리콘 카바이드 금속 산화막 반도체 전계효과 트랜지스터(SiC metal oxide semiconductor field effect transistor)인 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법..
  5. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    실리콘 카바이드 다이오드(SiC diode)인 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  6. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    실리콘 카바이드 바이폴라 소자(SiC bipolar device)인 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  7. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    실리콘 카바이드 금속 반도체 전계효과 트랜지스터(SiC metal semiconductor field effect transistor)인 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  8. 제2항에 있어서, 상기 실리콘 카바이드 반도체소자는,
    메사 구조를 갖는 것을 특징으로 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  9. 제8항에 있어서, 상기 메사 구조의 상부에 위치하는 전극을 형성하기 위해, 상기 고내열성 전극물질로 형성된 메사상부전극과 메사 식각 및 자기정렬 이온주입을 위해 필요한 마스크(11)를 동시에 형성 및 원하는 영역에 한정함으로써, 메사상부전극(10)의 형성을 완료하는 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  10. 제8항에 있어서, 상기 메사 구조의 상부에 위치하는 전극을 형성하기 위해, 실리콘 카바이드 기판 상부에 상기 고내열성 전극물질로 이루어진 막층(10')을 형성한 후에, 메사 식각 및 자기정렬 이온주입을 위해 필요한 마스크(11)을 원하는 영역에 한정하여 형성하고, 그 마스크(11)를 이용하여 상기 고내열성 전극물질로 이루어진 막층(10')을 식각하여 원하는 영역에 한정함으로써 메사상부전극(10)의 형성을 완료하는 것을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
  11. 제1항에 있어서, 이온주입 후열처리의 온도가 1400oC ~ 1700oC임을 특징으로 하는 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의 제조 방법.
KR1020070116755A 2007-11-15 2007-11-15 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법 KR100977414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070116755A KR100977414B1 (ko) 2007-11-15 2007-11-15 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116755A KR100977414B1 (ko) 2007-11-15 2007-11-15 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법

Publications (2)

Publication Number Publication Date
KR20090050366A KR20090050366A (ko) 2009-05-20
KR100977414B1 true KR100977414B1 (ko) 2010-08-24

Family

ID=40858839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116755A KR100977414B1 (ko) 2007-11-15 2007-11-15 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법

Country Status (1)

Country Link
KR (1) KR100977414B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044478A (ko) 2015-10-15 2017-04-25 한국전기연구원 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
KR19980081463A (ko) * 1997-04-17 1998-11-25 가나이쯔도무 정전 유도형 반도체 장치, 및 정전 유도형 반도체 장치의구동 방법 및 구동 회로
KR20070106439A (ko) * 2006-04-28 2007-11-01 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
KR19980081463A (ko) * 1997-04-17 1998-11-25 가나이쯔도무 정전 유도형 반도체 장치, 및 정전 유도형 반도체 장치의구동 방법 및 구동 회로
KR20070106439A (ko) * 2006-04-28 2007-11-01 닛산 지도우샤 가부시키가이샤 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170044478A (ko) 2015-10-15 2017-04-25 한국전기연구원 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법

Also Published As

Publication number Publication date
KR20090050366A (ko) 2009-05-20

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP4892787B2 (ja) ショットキーダイオード及びその製造方法
JP5479616B2 (ja) 半導体装置の製造方法
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4939839B2 (ja) 半導体整流素子
JP6282088B2 (ja) 半導体装置及びその製造方法
JP5106604B2 (ja) 半導体装置およびその製造方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
US11121265B2 (en) Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same
JP5636752B2 (ja) 半導体装置及びその製造方法
JP2017152732A (ja) 半導体装置および半導体装置の製造方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4327114B2 (ja) 窒化物半導体装置
CN106449775A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
KR20180044110A (ko) 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
KR100977414B1 (ko) 내열성 전극물질을 이용한 실리콘 카바이드 반도체소자의제조 방법
JP2008160024A (ja) 半導体装置
JP5113375B2 (ja) 窒化物半導体装置
TW202335308A (zh) 寬能隙半導體元件與其製造方法
JP2005026408A (ja) 半導体素子およびその製造方法
JP2000188406A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP6233537B2 (ja) 半導体装置および半導体装置の製造方法
KR102097711B1 (ko) 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 8