KR20180044110A - 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 - Google Patents

실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 Download PDF

Info

Publication number
KR20180044110A
KR20180044110A KR1020160137793A KR20160137793A KR20180044110A KR 20180044110 A KR20180044110 A KR 20180044110A KR 1020160137793 A KR1020160137793 A KR 1020160137793A KR 20160137793 A KR20160137793 A KR 20160137793A KR 20180044110 A KR20180044110 A KR 20180044110A
Authority
KR
South Korea
Prior art keywords
epitaxial layer
silicon carbide
metal
schottky barrier
energy barrier
Prior art date
Application number
KR1020160137793A
Other languages
English (en)
Inventor
석오균
김남균
방욱
김상철
강인호
김형우
문정현
나문경
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020160137793A priority Critical patent/KR20180044110A/ko
Publication of KR20180044110A publication Critical patent/KR20180044110A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법에 관한 것으로서, 실리콘카바이드(SiC) 기판 위에 에피택시얼층을 성장시키는 제1 단계와, 성장된 상기 에피택시얼층의 표면에 메사 구조로 배치되는 얼라인 키를 이용하여 상기 에피택시얼층을 건식 식각하는 제2 단계와, 상기 에피택시얼층의 바닥 영역에 수소 어닐링을 통해 반구형의 라운드 형태로 트렌치 구조를 형성하는 제3 단계와, 상기 에피택시얼층의 상부 영역의 표면에 기설정된 기준 에너지 장벽보다 더 낮은 에너지 장벽을 갖는 제1 금속을 증착시키는 제4 단계와, 상기 에피택시얼층의 전 영역의 표면에 상기 기준 에너지 장벽보다 더 높은 에너지 장벽을 갖는 제2 금속을 증착시키는 제5 단계를 포함하는 것을 특징으로 한다.
이에 따라, 기존의 직각 형태의 트렌치 구조에서 코너부에 집중되는 전계를 완화함으로써 SiC 다이오드의 성능을 이상적인 조건에 근접시킬 수 있는 효과가 있다.

Description

실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법{MANUFACTURING METHOD OF SILICON-CARBIDE TRENCH SCHOTTKY BARRIER DIODE}
본 발명은 역방향 동작시 트렌치 코너부에 발생되는 전계의 집중을 완화할 수 있는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법에 관한 것이다.
일반적으로 전력용 반도체 소자 중 쇼트키 다이오드(Schottky diode)의 턴-온 상태에서의 드리프트 영역은 애노드(Anode) 영역으로부터 캐소드(Cathode) 영역으로 흐르는 드리프트 전류에 대하여 도전성 경로를 제공하고, 턴-오프 상태에서는 인가되는 역 바이어스 전압에 의해 수직 방향으로 확장되는 공핍 영역을 제공한다. 상기 드리프트 영역이 제공하는 공핍 영역의 특성에 의하여, 이들 고전압 반도체 소자의 항복전압이 결정된다.
이러한 쇼트키 다이오드를 포함하는 전력 반도체의 효율을 향상시키려면, 턴-온 상태에서 온 상태의 저항을 줄여서 온 상태의 전류 밀도를 높이고 턴-오프 상태에서는 높은 항복전압을 가지도록 하는 기술이 요구된다.
이와 관련하여, 근래에는 쇼트키 다이오드를 포함하는 전력 반도체 중에서, 높은 항복전압 및 열전도성과 큰 전자 유동 속도와 같은 우수한 특성으로 인해 대전력 및 스위칭 특성 등을 충족시켜줄 수 있는 소자로서 기존의 실리콘(Si) 소자보다 우수한 특성을 나타내는 실리콘 카바이드(SiC) 전력 반도체 소자가 주목받고 있다.
이러한 실리콘 카바이드 전력 반도체 소자 중 쇼트키 배리어 다이오드(SBD; Schottky barrier diode)는 금속 전극과 실리콘 카바이드의 접촉면에 형성되는 쇼트키배리어를 이용해 정류 작용을 실현시키는 소자이다.
쇼트키 배리어 다이오드(SBD)를 이용한 정류 작용의 성능은 쇼트키 배리어 높이에 의해 결정되는데, 쇼트키 배리어 높이는 역누설전류(reverse leakage current)에 대한 쇼트키 배리어를 나타내는 것으로서, 통상의 PN 다이오드의 내부전계(built-in potential)보다 낮아 높은 순방향 전류특성과 함께 단극성(unipolar) 동작으로 인해 짧은 역방향회복시간(reverse recovery time)을 갖는다.
반면, 쇼트키 배리어 다이오드(SBD)의 역누설전류는 통상의 PN 다이오드보다 높기 때문에, 쇼트키 배리어 다이오드(SBD)는 통상의 PN 다이오드보다 높은 역누설전류를 가지게 된다.
종래의 경우, 위 문제를 해결하기 위해 일함수가 상이한 복수의 금속과 트렌치구조를 적용하여 순방향전류와 역누설전류를 함께 개선하는 구조의 트렌치 쇼트키 배리어 제어형 쇼트키 다이오드(Trench Schottky Barrier controlled Schottky diode)를 사용하였으나, 이 경우 역방향 동작 시 트렌치 구조의 코너부에 전계가 집중됨으로써 이를 기점으로 부분 방전, 절연 파괴 등이 발생하게 되는 문제점이 있어왔다.
KR 10-2002-0055943 A KR 10-0797855 B1
본 발명은 상기의 문제점을 해결하기 위한 것으로, 역방향 동작시 트렌치 코너부에 발생되는 전계의 집중을 완화할 수 있는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법은, 실리콘카바이드(SiC) 기판 위에 에피택시얼층을 성장시키는 제1 단계와, 성장된 상기 에피택시얼층의 표면에 메사 구조로 배치되는 얼라인 키를 이용하여 상기 에피택시얼층을 건식 식각하는 제2 단계와, 상기 에피택시얼층의 바닥 영역에 수소 어닐링을 통해 반구형의 라운드 형태로 트렌치 구조를 형성하는 제3 단계와, 상기 에피택시얼층의 상부 영역의 표면에 기설정된 기준 에너지 장벽보다 더 낮은 에너지 장벽을 갖는 제1 금속을 증착시키는 제4 단계와, 상기 에피택시얼층의 전 영역의 표면에 상기 기준 에너지 장벽보다 더 높은 에너지 장벽을 갖는 제2 금속을 증착시키는 제5 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기존의 직각 형태의 트렌치 구조에서 코너부에 집중되는 전계를 완화함으로써 SiC 다이오드의 성능을 이상적인 조건에 근접시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법을 나타낸 순서도이고,
도 2a 내지 도 2h는 도 1에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법의 각 단계를 수행한 상태를 도시한 도면들이고,
도 3은 도 1에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드에서 형성되는 공핍층의 상태를 설명하기 위한 도면이다.
이상과 같은 본 발명에 대한 해결하려는 과제, 과제의 해결수단, 발명의 효과를 포함한 구체적인 사항들은 다음에 기재할 실시예 및 도면에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법을 나타낸 순서도이고, 도 2a 내지 도 2h는 도 1에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법의 각 단계를 수행한 상태를 도시한 도면들이고, 도 3은 도 1에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드에서 형성되는 공핍층의 상태를 설명하기 위한 도면이다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법에 대해 설명하도록 한다.
본 발명에 따른 실리콘 카바이드 쇼트키 배리어 다이오드(100)는 기판(110)-에피택시얼층(120)-제1금속층(130)-제2금속층(140)을 포함하는 구조로 이루어지며, 아래와 같은 단계들을 순차적으로 수행함으로써 제조될 수 있다.
먼저, 제1단계에서는, 준비된 기판(100) 위에 에피택시얼층(120)을 성장시킨다(S100).
이때, 기판(100) 및 에피택시얼층(120) 모두 N형으로 마련될 수 있으며, 도 2a에 도시된 바와 같이, 기판(100)은 절연 또는 비절연성의 실리콘카바이드(SiC, silicon carbide) 기판 위에 N+형 반도체층이 형성된 형태이고, 에피택시얼층(120)은 화학기상증착(CVD, chemical vapor deposition) 공법을 통해 N-형 불순물이 도핑되어 성장된 형태이다.
다음으로, 제2단계에서는, 성장된 에피택시얼층(120)의 표면에 메사(messa) 구조로 배치되는 얼라인 키(P)를 이용하여 에피택시얼층(120)을 건식 식각(Dry Etch)한다(S200).
구체적으로, 상기 제2단계는, 도 2b 내지 도 2e를 참조하여 설명하면, 에피택시얼층(120)의 상면에 산화막(SiO2)을 증착 및 패터닝하여 안착홈 구조의 얼라인 키(P)를 형성하고, 형성된 얼라인 키를 이용하여 에피택시얼층(120)을 건식 식각한 후, 에피택시얼층(120)의 상면에 남아있는 산화막(SiO2)을 제거하게 된다.
여기서, 상기 건식 식각은, 1 mTorr 내지 30 mTorr 압력의 육불화황(SF6), 사불화탄소(CF4), 아르곤(Ar), 산소(O2) 및 염소(Cl2)를 이용하여 수행될 수 있다.
다음으로, 제3단계에서는, 에피택시얼층(120)의 바닥(bottom) 영역에 수소 어닐링(hydrogen annealing)을 통해 반구형의 라운드 형태로 트렌치 구조(T)를 형성한다(S300).
구체적으로, 상기 제3단계는, 전술한 산화막(SiO2) 제거 공정이 완료된 후에, 0.25 × 105 Pa의 수소 분위기상에서 핫 월(hot-wall) 구조의 화학 증착(CVD, chemical vapor deposition)용 리액터를 이용하여 1400 내지 1600도의 온도 범위에서 30 내지 3600초의 시간 동안 어닐링 공정을 수행하게 된다.
여기서, 상기 수소 어닐링은, 1300도 이상의 온도와 20 mTorr를 초과하거나 혹은 600 mTorr 미만의 압력 조건에서 1분 내지 2시간 동안 수행되는 것이 바람직하다.
전술한 상기 제3단계를 수행한 결과, 도 2f에 도시된 바와 같이, 에피택시얼층(120)의 상부 영역(124)의 코너부는 내측으로 라운드진 형태로 절곡되고, 에피택시얼층(120)의 바닥 영역(122)의 코너부는 외측으로 라운드진 형태로 절곡되게 된다.
이때, 상기 트렌치 구조(T)는 마이크론 사이즈의 깊이 및 너비(micron-sized depths and width)를 가지도록 형성되는 것이 바람직하다.
다음으로, 제4단계에서는, 에피택시얼층(120)의 상부(top) 영역의 표면에 기설정된 기준 에너지 장벽보다 더 낮은 에너지 장벽을 갖는 제1 금속(130)을 증착시킨다(S400).
여기서, 상기 제1 금속(130)은, 티타늄(Ti), 알루미늄(Al) 중 어느 하나인 것이 바람직하다.
예컨대, 도 2g를 참조하면, 제1 금속층(130)은 에피택시얼층(120)의 상부 영역(124)의 표면을 덮도록 증착될 수 있다.
다음으로, 제5단계에서는, 에피택시얼층(120)의 전 영역의 표면에 상기 기준 에너지 장벽보다 더 높은 에너지 장벽을 갖는 제2 금속(140)을 증착시킨다(S500).
여기서, 상기 제2 금속(140)은, 백금(Pt), 니켈(Ni), 금(Au), 팔라듐(Pd), 몰리브덴(Mo) 중 어느 하나인 것이 바람직하다.
예컨대, 도 2h를 참조하면, 제2 금속층(140)은 에피택시얼층(120)의 전 영역 표면, 즉, 에피택시얼층(120)의 노출된 상부 표면과 제1 금속층(130)의 상부 표면을 덮도록 증착될 수 있다.
전술한 상기 제1단계(S100) 내지 상기 제5단계(S500)의 공정을 모두 거쳐 제조되는 본 발명에 따른 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 경우, 도 3에 도시된 바와 같이, 트렌치 구조(T)에 대응하여 내부에 형성되는 공핍층의 기울기가 완만한 형태를 이루게 된다.
이에 따라, 본 발명에 의하면, 기존의 직각 형태의 트렌치 구조에서 코너부에 집중되는 전계를 완화함으로써 SiC 다이오드의 성능을 이상적인 조건에 근접시킬 수 있는 효과가 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
100: 다이오드
110: 기판
120: 에피택시얼층
122: 바닥 영역
124: 상부 영역
130: 제1 금속층
140: 제2 금속층

Claims (5)

  1. 실리콘카바이드(SiC) 기판 위에 에피택시얼층을 성장시키는 제1 단계;
    성장된 상기 에피택시얼층의 표면에 메사 구조로 배치되는 얼라인 키를 이용하여 상기 에피택시얼층을 건식 식각하는 제2 단계;
    상기 에피택시얼층의 바닥 영역에 수소 어닐링을 통해 반구형의 라운드 형태로 트렌치 구조를 형성하는 제3 단계;
    상기 에피택시얼층의 상부 영역의 표면에 기설정된 기준 에너지 장벽보다 더 낮은 에너지 장벽을 갖는 제1 금속을 증착시키는 제4 단계; 및
    상기 에피택시얼층의 전 영역의 표면에 상기 기준 에너지 장벽보다 더 높은 에너지 장벽을 갖는 제2 금속을 증착시키는 제5 단계;를 포함하는 것을 특징으로 하는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법.
  2. 제1항에 있어서,
    상기 제2 단계에서,
    상기 건식 식각은, 1 mTorr 내지 30 mTorr 압력의 육불화황(SF6), 사불화탄소(CF4), 아르곤(Ar), 산소(O2) 및 염소(Cl2)를 이용하여 수행되는 것을 특징으로 하는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법.
  3. 제1항에 있어서,
    상기 제3 단계에서,
    상기 수소 어닐링은, 1300도 이상의 온도와 20 mTorr를 초과하거나 혹은 600 mTorr 미만의 압력 조건에서 1분 내지 2시간 동안 수행되는 것을 특징으로 하는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법.
  4. 제1항에 있어서,
    상기 제4 단계에서,
    상기 제1 금속은,
    티타늄(Ti), 알루미늄(Al) 중 어느 하나인 것을 특징으로 하는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법.
  5. 제1항에 있어서,
    상기 제5 단계에서,
    상기 제2 금속은,
    백금(Pt), 니켈(Ni), 금(Au), 팔라듐(Pd), 몰리브덴(Mo) 중 어느 하나인 것을 특징으로 하는 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법.
KR1020160137793A 2016-10-21 2016-10-21 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 KR20180044110A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160137793A KR20180044110A (ko) 2016-10-21 2016-10-21 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137793A KR20180044110A (ko) 2016-10-21 2016-10-21 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법

Publications (1)

Publication Number Publication Date
KR20180044110A true KR20180044110A (ko) 2018-05-02

Family

ID=62183794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137793A KR20180044110A (ko) 2016-10-21 2016-10-21 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR20180044110A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552089B2 (en) 2020-01-28 2023-01-10 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
KR102530569B1 (ko) * 2021-11-29 2023-05-08 재단법인 부산테크노파크 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법
US11849585B2 (en) 2020-01-28 2023-12-19 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having backside insulating structures and methods for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552089B2 (en) 2020-01-28 2023-01-10 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
US11849585B2 (en) 2020-01-28 2023-12-19 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having backside insulating structures and methods for forming the same
KR102530569B1 (ko) * 2021-11-29 2023-05-08 재단법인 부산테크노파크 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP4939839B2 (ja) 半導体整流素子
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US8878327B2 (en) Schottky barrier device having a plurality of double-recessed trenches
WO2018150451A1 (ja) 電力用半導体装置
TWI521693B (zh) 蕭基能障二極體及其製造方法
JP2007036052A (ja) 半導体整流素子
US8841741B2 (en) High breakdown voltage semiconductor rectifier
JP4282972B2 (ja) 高耐圧ダイオード
CN103606551A (zh) 碳化硅沟槽型半导体器件及其制作方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
JP2006352028A (ja) 整流素子およびその製造方法
CN108565295A (zh) 一种碳化硅肖特基二极管及其制备方法
US11121265B2 (en) Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same
KR20180044110A (ko) 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
WO2017187856A1 (ja) 半導体装置
CN114512402A (zh) 一种沟槽型碳化硅肖特基二极管及其制作方法
JP2006352006A (ja) 整流素子およびその製造方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
CN106298977A (zh) 二极管阳极结构、纵向二极管以及横向二极管
CN211017091U (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管
CN111129166B (zh) 氧化镓基半导体结构及其制备方法
JP2009182217A (ja) 半導体装置およびその製造方法
JP2008160024A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal