KR102530569B1 - 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 - Google Patents
전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 Download PDFInfo
- Publication number
- KR102530569B1 KR102530569B1 KR1020210166379A KR20210166379A KR102530569B1 KR 102530569 B1 KR102530569 B1 KR 102530569B1 KR 1020210166379 A KR1020210166379 A KR 1020210166379A KR 20210166379 A KR20210166379 A KR 20210166379A KR 102530569 B1 KR102530569 B1 KR 102530569B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon carbide
- photoresist
- pattern groove
- metal oxide
- oxide layer
- Prior art date
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 75
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 73
- 238000005530 etching Methods 0.000 title claims abstract description 50
- 230000005684 electric field Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 39
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 39
- 239000002019 doping agent Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims abstract description 9
- 238000005507 spraying Methods 0.000 claims abstract description 9
- 239000007921 spray Substances 0.000 claims abstract description 6
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 Schottky diodes Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법에 있어서, 기판본체 및 기판본체의 상부에 적층된 에피층을 포함하는 실리콘 카바이드 기판을 준비하는 실리콘 카바이드 기판 준비단계; 상기 실리콘 카바이드 기판의 상부에 금속산화물층을 적층하는 금속산화물층 적층단계; 상기 금속산화물층의 상부에 포토레지스트를 적층한 후, 포토리소그래피 공정을 통해 상기 포토레지스트를 패터닝하는 포토레지스트 적층 및 패터닝단계; 상기 포토레지스트를 향해 플라즈마 상태의 혼합기체를 분사하며, 상기 혼합기체의 분사압력을 조절하여 실리콘 카바이드 기판에 'U'자 형상의 라운드진 패턴홈을 에칭하는 패턴홈 에칭단계; 및 상기 패턴홈 내에 도판트를 주입하고, 상기 금속산화물층으로부터 포토레지스트를 제거하는 도판트 주입 및 포토레지스트 제거단계;를 포함하는 것을 기술적 요지로 한다. 이에 의해 모서리를 가지지 않는 라운드진 'U'자 형상의 패턴홈을 형성하여 패턴홈의 전계 집중을 완화시킬 수 있는 실리콘 카바이드 쇼트키 다이오드를 얻을 수 있다.
Description
본 발명은 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법에 관한 것으로, 보다 상세하게는 모서리를 가지지 않는 'U'자 형상의 라운드진 패턴홈을 형성하여 패턴홈의 전계 집중을 완화시킬 수 있는 실리콘 카바이드 쇼트키 다이오드의 에칭방법에 관한 것이다.
일반적으로 전력용 반도체 소자 중 쇼트키 다이오드(schottky diode)의 턴-온 상태에서의 드리프트 영역은 애노드(anode) 영역으로부터 캐소드(cathode) 영역으로 흐르는 드리프트 전류에 대하여 도전성 경로를 제공하고, 턴-오프 상태에서는 인가되는 역 바이어스 전압에 의해 수직 방향으로 확장되는 공핍 영역을 제공한다. 상기 드리프트 영역이 제공하는 공핍 영역의 특성에 의하여, 이들 고전압 반도체 소자의 항복전압이 결정된다. 이러한 쇼트키 다이오드를 포함하는 전력 반도체의 효율을 향상시키려면, 턴-온 상태에서 온 상태의 저항을 줄여서 온 상태의 전류 밀도를 높이고 턴-오프 상태에서는 높은 항복전압을 가지도록 하는 기술이 요구된다.
이와 관련하여, 근래에는 쇼트키 다이오드를 포함하는 전력 반도체 중에서, 높은 항복전압 및 열전도성과 큰 전자 유동 속도와 같은 우수한 특성으로 인해 대전력 및 스위칭 특성 등을 충족시켜줄 수 있는 소자로서 기존의 실리콘(Si) 소자보다 우수한 특성을 나타내는 실리콘 카바이드(SiC) 전력 반도체 소자가 주목받고 있다. 이러한 실리콘 카바이드 전력 반도체 소자 중 쇼트키 배리어 다이오드(SBD; Schottky barrier diode)는 금속 전극과 실리콘 카바이드의 접촉면에 형성되는 쇼트키배리어를 이용해 정류 작용을 실현시키는 소자이다.
쇼트키 배리어 다이오드(SBD)를 이용한 정류 작용의 성능은 쇼트키 배리어 높이에 의해 결정되는데, 쇼트키 배리어 높이는 역누설전류(reverse leakage current)에 대한 쇼트키 배리어를 나타내는 것으로서, 통상의 PN 다이오드의 내부전계(built-in potential)보다 낮아 높은 순방향 전류특성과 함께 단극성(unipolar) 동작으로 인해 짧은 역방향회복시간(reverse recovery time)을 갖는다. 반면, 쇼트키 배리어 다이오드(SBD)의 역누설전류는 통상의 PN 다이오드보다 높기 때문에, 쇼트키 배리어 다이오드(SBD)는 통상의 PN 다이오드보다 높은 역누설전류를 가지게 된다.
종래의 경우, 상기의 문제를 해결하기 위해 일함수가 상이한 복수의 금속과 트렌치구조를 적용하여 순방향전류와 역누설전류를 함께 개선하는 구조의 트렌치 쇼트키 배리어 제어형 쇼트키 다이오드(Trench Schottky Barrier controlled Schottky diode)를 사용하였으나, 이 경우 역방향 동작 시 트렌치 구조의 모서리에 전계가 집중됨으로써 이를 기점으로 부분 방전, 절연 파괴 등이 발생하게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 모서리를 가지지 않는 라운드진 'U'자 형상의 패턴홈을 형성하여 패턴홈의 전계 집중을 완화시킬 수 있는 실리콘 카바이드 쇼트키 다이오드의 에칭방법을 제공하는 것을 목적으로 한다.
상기한 목적은, 기판본체 및 기판본체의 상부에 적층된 에피층을 포함하는 실리콘 카바이드 기판을 준비하는 실리콘 카바이드 기판 준비단계; 상기 실리콘 카바이드 기판의 상부에 금속산화물층을 적층하는 금속산화물층 적층단계; 상기 금속산화물층의 상부에 포토레지스트를 적층한 후, 포토리소그래피 공정을 통해 상기 포토레지스트를 패터닝하는 포토레지스트 적층 및 패터닝단계; 상기 포토레지스트를 향해 플라즈마 상태의 혼합기체를 분사하며, 상기 혼합기체의 분사압력을 조절하여 실리콘 카바이드 기판에 'U'자 형상의 라운드진 패턴홈을 에칭하는 패턴홈 에칭단계; 및 상기 패턴홈 내에 도판트를 주입하고, 상기 금속산화물층으로부터 포토레지스트를 제거하는 도판트 주입 및 포토레지스트 제거단계;를 포함하는 것을 특징으로 하는 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법에 의해서 달성된다.
여기서, 상기 패턴홈 에칭단계는, 상기 혼합기체를 20 내지 100mTorr의 압력으로 분사하여 상기 금속산화물층을 에칭하는 1차 에칭단계; 및 상기 혼합기체를 500 내지 1,000mTorr로 압력을 증가시켜 분사하여 상기 실리콘 카바이드 기판에 'U'자 형상의 라운드진 상기 패턴홈을 형성하는 2차 에칭단계;를 포함하는 것이 바람직하며, 상기 포토레지스트 적층 및 패터닝단계는, 상기 포토레지스트가 100 내지 500rpm으로 저속 스핀코팅 또는 3,000 내지 6,000rpm으로 고속 스핀코팅을 통해 높이가 조절되는 것이 바람직하다.
또한, 상기 혼합기체는, 카본 테트라플루오라이드(carbon tetrafluoride, CF4), 카본 트리플루오라이드(carbon trifluoride, CHF3), 산소(O2) 및 아르곤(Ar)을 포함하는 것이 바람직하며, 상기 금속산화물층은, 실리콘 다이옥사이드(silicon dioxide, SiO2)로 이루어지며, 화학기상증착법을 이용하여 상기 실리콘 카바이드 기판의 상부에 증착되는 것이 바람직하다.
상술한 바와 같이 본 발명에 따르면, 모서리를 가지지 않는 라운드진 'U'자 형상의 패턴홈을 형성하여 패턴홈의 전계 집중을 완화시킬 수 있는 실리콘 카바이드 쇼트키 다이오드를 얻을 수 있다.
도 1은 본 발명의 실시예에 따라 제조된 실리콘 카바이드 쇼트키 다이오드의 단면도이고,
도 2는 본 발명의 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고,
도 3은 실리콘 카바이드 쇼트키 다이오드의 에칭방법 중 패턴홈 에칭단계의 상세 순서도이고,
도 4 및 도 5는 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고,
도 6은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 패턴홈을 나타낸 투과전자현미경(TEM) 사진이고,
도 7은 종래기술에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이고,
도 8은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이다.
도 2는 본 발명의 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고,
도 3은 실리콘 카바이드 쇼트키 다이오드의 에칭방법 중 패턴홈 에칭단계의 상세 순서도이고,
도 4 및 도 5는 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고,
도 6은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 패턴홈을 나타낸 투과전자현미경(TEM) 사진이고,
도 7은 종래기술에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이고,
도 8은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이다.
이하, 본 발명의 기술적 사상을 첨부된 도면을 사용하여 더욱 구체적으로 설명한다. 첨부된 도면은 본 발명의 기술적 사상을 더욱 구체적으로 설명하기 위하여 도시한 일예에 불과하므로 본 발명의 기술적 사상이 첨부된 도면의 형태에 한정되는 것은 아니다.
도 1은 본 발명의 실시예에 따라 제조된 실리콘 카바이드 쇼트키 다이오드의 단면도이고, 도 2는 본 발명의 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고, 도 3은 실리콘 카바이드 쇼트키 다이오드의 에칭방법 중 패턴홈 에칭단계의 상세 순서도이고, 도 4 및 도 5는 실리콘 카바이드 쇼트키 다이오드의 에칭방법의 순서도이고, 도 6은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 패턴홈을 나타낸 투과전자현미경(TEM) 사진이고, 도 7은 종래기술에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이고, 도 8은 실시예에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 사진이다.
본 발명을 통해 제조되는 실리콘 카바이드 쇼트키 다이오드(10)는 도 1에 도시된 바와 같이 기판본체(110) 및 에피층(epi layer, 120)으로 이루어진 실리콘 카바이드 기판(100)-금속산화물층(200)-도판트(dopant, 300)가 적층된 구조로 이루어지며, 아래와 같은 단계들을 순차적으로 수행함으로써 제조될 수 있다.
본 발명의 실시예에 따른 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법은, 도 2에 도시된 바와 같이 실리콘 카바이드 기판 준비단계(S100), 금속산화물층 적층단계(S200), 포토레지스트 적층 및 패터닝단계(S300), 패턴홈 에칭단계(S400), 도판트 주입 및 포토레지스트 제거단계(S500)를 포함한다.
먼저 실리콘 카바이드 기판 준비단계(S110)는, 기판본체(110) 및 기판본체(110)의 상부에 적층된 에피층(120)을 포함하는 실리콘 카바이드 기판(100)을 준비하는 단계를 의미한다.
실리콘 카바이드(silicon carbide, SiC)를 이용하여 고전압 다이오드를 제조하기 위해서는 많은 반도체 공정을 거치게 되며, 실리콘 카바이드 다이오드를 제조 가능하도록 기판은 실리콘 카바이드를 사용하여 제조한다. 여기서 실리콘 카바이드 기판(100)은 기판본체(110)와, 기판본체(110)의 상부에 에피층(epi layer, 120)이 적층된 형태로 이루어진다.
금속산화물층 적층단계(S200)는, 실리콘 카바이드 기판(100)의 상부에 금속산화물층(200)을 적층시키는 단계를 의미한다.
도 4에 도시된 바와 같이 실리콘 카바이드 기판(100) 중 에피층(120)의 상부에 금속산화물층(200)을 적층시키며, 이는 화학기상증착법(chemical vapor deposition, CVD)을 이용하여 금속산화물을 증착하는 방법을 통해 적층시키게 된다. 여기서 금속산화물층(200)은 실리콘 다이옥사이드(silicon dioxide, SiO2)로 이루어지는 것이 가장 바람직하나 이에 한정되지 않고 다양한 금속산화물을 적용 가능하다.
포토레지스트 적층 및 패터닝단계(S300)는, 금속산화물층(200)의 상부에 포토레지스트(1)를 적층한 후, 포토리소그래피 공정을 통해 포토레지스트(1)를 패터닝하는 단계를 의미한다.
금속산화물층 적층단계(S200)를 통해 형성된 금속산화물층(200)의 상부에 포토레지스트(photoresist, 1)를 적층하는데, 이는 금속산화물층(200)의 상부에 포토레지스트(1)의 소재를 분사한 후 스핀코팅(spin coating)을 통해 표면이 고르게 적층시키게 된다. 이때 추후에 실리콘 카바이드 기판(100)에 형성되는 패턴홈(121)의 깊이가 낮기를 원하는 경우 포토레지스트(1)를 두껍게 형성하는 것이 바람직한데, 이는 스핀코팅을 100 내지 500rpm으로 저속 코팅하는 것이 바람직하다. 이와 반대로 패턴홈(121)의 깊이가 깊게 형성되길 원할 경우 3,000 내지 6,000rpm으로 고속 스핀코팅을 수행하여 포토레지스트(1)의 두께를 얇게 형성하는 것이 바람직하다. 즉, 스핀코팅의 회전속도를 통해 포토레지스트(1)의 높이가 조절될 수 있다.
이와 같이 금속산화물층(200)의 상부에 적층되는 포토레지스트(1)를 포토리소그래피(photolithography) 공정을 통해 패터닝하게 된다. 포토레지스트(1)에 이루어지는 패터닝의 경우 이후에 패턴홈(121)을 형성하기 위해 패터닝되는 것으로, 패턴홈(121)의 면적에 맞게 패터닝되는 것이 바람직하다. 이때 패터닝은 종래기술에 따른 실리콘 카바이드 쇼트키 다이오드의 패턴홈과 달리 패턴의 개수가 적으며 패턴 간의 이격 간격이 넓게 형성된다. 이는 본 발명의 후술할 패턴홈(121)이 전계 집중 완화를 시킬 수 있기 때문에 가능한 것이다.
만약 패턴홈(121)의 에칭 깊이를 깊게 형성하기 원하거나, 또는 금속산화물층(200)의 높이가 높아 패턴홈(121)의 에칭이 어려운 경우 하기의 패턴홈 에칭단계(S400)를 수행하기 전 도 5에 도시된 바와 같이 포토레지스트(1)를 금속산화물층(200)으로부터 제거하는 과정을 먼저 거칠 수 있다. 이는 패턴홈(121)을 에칭하는 과정에 있어 실리콘 카바이드 기판(100)의 상부에 적층된 구성들의 높이가 너무 높아 패턴홈(121)의 에칭이 제대로 이루어지지 않는 문제를 방지하기 위함이다.
패턴홈 에칭단계(S400)는, 포토레지스트(1)를 향해 플라즈마 상태의 혼합기체를 분사하며, 분사압력을 조절하여 실리콘 카바이드 기판(100)에 'U'자 형상의 라운드진 패턴홈(121)을 에칭하는 단계를 의미한다.
포토레지스트 적층 및 패터닝단계(S300)를 통해 패터닝된 포토레지스트(1)를 향해 혼합기체를 분사하여 혼합기체가 패터닝 영역에 집중적으로 분사되며, 이를 통해 패터닝 영역과 유사한 면적을 가지도록 금속산화물층(200)과 실리콘 카바이드 기판(100)이 에칭된다.
이때 혼합기체는 카본 테트라플루오라이드(carbon tetrafluoride, CF4), 카본 트리플루오라이드(carbon trifluoride, CHF3), 산소(O2) 및 아르곤(Ar)을 포함하며, 각각의 유량(standard cubic centimeter per minute, sccm)은 CF4 20 내지 100sccm, CHF3 20 내지 80sccm, 산소 10 내지 50sccm 및 아르곤 100 내지 1000sccm으로 혼합기체가 분사되는 것이 바람직하다. 이러한 혼합기체는 플라즈마 상태로 분사되는 것이 바람직한데, 여기서 플라즈마의 조건은 RF Power 300 내지 1,000W, Bias Power 50 내지 500W이 바람직하다.
플라즈마 혼합기체를 분사할 때 분사 압력을 조절하여 실리콘 카바이드 기판(100)에 'U'자 형상의 라운드진 패턴홈(121)을 에칭하게 된다. 이를 상세하게 설명하면 도 3에 도시된 바와 같이 혼합기체를 20 내지 100mTorr의 압력으로 분사하여 금속산화물층(200)을 에칭하는 1차 에칭단계(S410)와, 혼합기체를 500 내지 1,000mTorr로 압력을 증가시켜 분사하여 실리콘 카바이드 기판(100)에 'U'자 형상의 라운드진 패턴홈(121)을 에칭하는 2차 에칭단계(S420)로 이루어진다.
1차 에칭단계(S410)의 경우 혼합기체를 2차 에칭단계(S420)보다 저압인 20 내지 100mTorr의 압력으로 분사하며, 분사되는 혼합기체는 포토레지스트(1)가 적층되지 않고 노출된 금속산화물층(200)을 에칭하게 된다. 이때 저압으로 혼합기체가 분사되기 때문에 금속산화물층(200)은 패턴 영역을 따라 서로 동일한 깊이로 수직으로 에칭된다.
그 다음으로 이루어지는 2차 에칭단계(S420)는 1차 에칭단계(S410)보다 고압인 500 내지 1,000mTorr로 혼합기체를 분사하게 되는데, 이는 1차 에칭단계(S410)를 통해 에칭된 금속산화물층(200)을 지나 금속산화물층(200)의 하부에 적층된 실리콘 카바이드 기판(100)을 에칭하게 된다. 이때 혼합기체를 분사할 때 포토레지스트(1)의 에칭 영역의 중앙에 분사노즐을 설치한 후 중앙에 집중적으로 혼합기체를 고압으로 분사한다. 이렇게 혼합기체가 분사될 경우 중앙영역이 가장 함몰된 'U'자 형상의 라운드진 패턴홈(121)이 형성된다.
이는 종래에 따른 실리콘 카바이드 쇼트키 다이오드가 모서리를 가지는 박스 형상의 패턴홈을 가지고 있는 것과 달리, 모서리를 포함하지 않은 라운드 형상의 패턴홈(121)이 형성될 수 있다. 모서리가 존재하는 박스 형상의 패턴홈의 경우 설계가 정확하지 않게 되면 전계가 뻗어나가다가 패턴홈의 모서리에 걸려서 전계가 집중될 수 있으며, 이러한 전계의 집중으로 인해 전계가 끊어지는 문제가 발생하게 된다. 따라서 전계 집중을 완화시키기 위해 본 발명은 라운드 형상의 패턴홈(121)을 포함하고 있으며, 이는 전계가 모서리에 걸리지 않고 라운드 형상을 따라 부드럽게 연결될 수 있다는 장점이 있다.
이러한 'U'자 형상의 라운드진 패턴홈(121)은 박스 형상의 패턴홈을 90° 기준으로 했을 때, 15 내지 65°의 각도로 에칭되는 것이 바람직하다. 만약 패턴홈(121)이 15° 미만일 경우 패턴홈(121)에 주입되는 도판트(300)가 충분한 양으로 주입되지 않을 수 있으며 이는 결국 실리콘 카바이드 쇼트키 다이오드(10)가 제 역할을 제대로 수행할 수 없게 한다. 또한 패턴홈(121)이 65°를 초과할 경우 모서리가 존재할 때와 유사한 전계 양상을 보일 수 있는데, 이는 전계 집중으로 인해 전계가 단절되는 문제가 발생할 수 있다. 따라서 패턴홈(121)은 15 내지 65°의 각도로 에칭되는 것이 바람직하며, 이때 패턴홈(121)이 15°에 가까운 각도로 에칭을 원하는 경우 500 내지 1,000mTorr 중 500mTorr에 가까운 압력으로 혼합기체를 분사하게 되며, 65°의 각도에 가까운 각도로 패턴홈(121)의 에칭을 원하는 경우 1,000mTorr에 가까운 압력으로 에칭이 이루어진다.
또한 패턴홈(121)의 깊이(depth)는 200 내지 1,500Å로 이루어지는 것이 바람직한데, 패턴홈(121)의 깊이가 200Å 미만일 경우 도판트(300)의 주입량이 감소하게 되며, 1,500Å를 초과할 경우 라운드진 패턴홈(121)을 형성하기 위해서는 그만큼 넓이가 증가해야 하기 때문에 근접한 패턴홈(121)과의 이격 간격이 감소하여 적합하지 않다.
도판트 주입 및 포토레지스트 제거단계(S500)는, 패턴홈(121) 내에 도판트(300)를 주입하고, 금속산화물층(200)으로부터 포토레지스트(1)를 제거하는 단계를 의미한다.
실리콘 카바이드 기판(100) 중 에피층(120)의 전계가 형성되는 곳에 접합(junction)을 형성하게 되는데, 이를 위해 에피층(120)에 형성된 패턴홈(121)에 이온주입법을 이용하여 도판트(dopant, 300)를 주입하게 된다. 여기서 도판트(300)는 n형 반도체의 경우 안티몬(Sb), 비소(As), 인(P), 질소(N) 등과 같은 원소를 사용하고, p형 반도체의 경우 알루미늄(Al), 붕소 (B), 갈륨(Ga), 인듐(In) 등의 원소를 사용하는 데 이러한 원소는 한정되지는 않는다.
이후 도판트(300)의 활성화를 위해 실리콘 카바이드 기판(100)을 열처리 과정을 수행하게 되는데, 주입된 도판트(300)는 전계를 형성하기 위한 캐리어(carrier) 역할을 하기 때문에 고온 열처리를 통해 활성화시키고, 실리콘 카바이드의 결정격자 손상을 회복시킨다. 만약 도판트(300)가 활성화되지 못하면 오히려 저항으로 작용하여 전계의 흐름을 방해하게 된다.
그 후 금속산화물층(200)으로부터 포토레지스트(1)를 제거하여 최종적으로 실리콘 카바이드 쇼트키 다이오드(10)를 얻을 수 있게 된다.
도 6은 실리콘 카바이드 쇼트키 다이오드의 에칭방법을 통해 각각 형성된 패턴홈의 투과전자전자현미경(transmission electron microscopy, TEM) 사진이다. 여기서 도 6(a)는 500mTorr의 압력으로 플라즈마 혼합기체를 분사한 후 패턴홈을 나타낸 것으로, 이 경우 패턴홈의 각도가 23°를 가지는 것을 확인할 수 있었다. 그 다음 도 6(b)는 700mTorr의 압력으로 플라즈마 혼합기체를 분사한 후 패턴홈으로 35°의 각도를 보였으며, 도 6(c)는 1,000mTorr의 압력으로 플라즈마 혼합기체를 분사한 결과 65°의 각도를 보이는 것을 확인할 수 있었다.
도 7은 종래기술에 따른 실리콘 카바이드 쇼트키 다이오드의 전계를 나타낸 것으로, 패턴홈의 하단 모서리에 전계가 집중되어 결국 전계가 단절되는 것을 확인할 수 있었다. 반면 도 8은 본 발명에 따른 실리콘 카바이드 쇼트키 다이오드의 전계는 라운드진 패턴홈에 의해 전계가 한곳으로 집중되는 것을 방지할 수 있으며, 전계가 연속적으로 이어서 항복 전압이 높아지는 것을 확인할 수 있었다.
이와 같이 본 발명에 따른 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법을 이용하여 모서리를 가지지 않는 라운드진 'U'자 형상의 패턴홈(121)을 형성할 수 있으며, 패턴홈(121)의 전계 집중을 완화시킬 수 있는 효과가 있다. 이와 같이 패턴홈(121)의 전계 집중을 완화시킬 경우 패턴홈(121)의 개수를 감소시킬 수 있으며, 이는 결국 실리콘 쇼트키 다이오드(10)의 사이즈를 감소시킬 수 있음을 의미한다. 이를 통해 실리콘 쇼트키 다이오드(10)의 공정 단순화와 원가절감 효과를 얻을 수 있게 된다.
본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
S100: 실리콘 카바이드 기판 준비단계
S200: 금속산화물층 적층단계
S300: 포토레지스트 적층 및 패터닝단계
S400: 패턴홈 에칭단계
S410: 1차 에칭단계
S420: 2차 에칭단계
S500: 도판트 주입 및 포토레지스트 제거단계
1: 포토레지스트
10: 실리콘 카바이드 쇼트키 다이오드
100: 실리콘 카바이드 기판
110: 기판본체
120: 에피층
121: 패턴홈
200: 금속산화물층
300: 도판트
S200: 금속산화물층 적층단계
S300: 포토레지스트 적층 및 패터닝단계
S400: 패턴홈 에칭단계
S410: 1차 에칭단계
S420: 2차 에칭단계
S500: 도판트 주입 및 포토레지스트 제거단계
1: 포토레지스트
10: 실리콘 카바이드 쇼트키 다이오드
100: 실리콘 카바이드 기판
110: 기판본체
120: 에피층
121: 패턴홈
200: 금속산화물층
300: 도판트
Claims (5)
- 기판본체 및 기판본체의 상부에 적층된 에피층을 포함하는 실리콘 카바이드 기판을 준비하는 실리콘 카바이드 기판 준비단계;
상기 실리콘 카바이드 기판의 상부에 금속산화물층을 적층하는 금속산화물층 적층단계;
상기 금속산화물층의 상부에 포토레지스트를 적층한 후, 포토리소그래피 공정을 통해 상기 포토레지스트를 패터닝하는 포토레지스트 적층 및 패터닝단계;
상기 포토레지스트를 향해 플라즈마 상태의 혼합기체를 분사하며, 상기 혼합기체의 분사압력을 조절하여 실리콘 카바이드 기판에 15 내지 65°의 각도로 'U'자 형상의 라운드진 패턴홈을 에칭하는 패턴홈 에칭단계; 및
상기 패턴홈 내에 도판트를 주입하고, 상기 금속산화물층으로부터 포토레지스트를 제거하는 도판트 주입 및 포토레지스트 제거단계;를 포함하며,
상기 패턴홈 에칭단계는,
상기 혼합기체를 20 내지 100mTorr의 압력으로 분사하여 상기 금속산화물층을 에칭하는 1차 에칭단계; 및
상기 금속산화물층이 에칭된 영역의 중앙에 분사노즐을 설치한 후, 상기 혼합기체를 500 내지 1,000mTorr로 압력을 증가시켜 중앙에 집중적으로 분사하여 상기 실리콘 카바이드 기판에 'U'자 형상의 라운드진 상기 패턴홈을 형성하는 2차 에칭단계;를 포함하며,
상기 혼합기체는,
카본 테트라플루오라이드(carbon tetrafluoride, CF4) 20 내지 100sccm, 카본 트리플루오라이드(carbon trifluoride, CHF3) 20 내지 80sccm, 산소(O2) 10 내지 50sccm 및 아르곤(Ar) 100 내지 1000sccm을 포함하는 것을 특징으로 하는 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법. - 삭제
- 제 1항에 있어서,
상기 포토레지스트 적층 및 패터닝단계는,
상기 포토레지스트가 100 내지 500rpm으로 저속 스핀코팅 또는 3,000 내지 6,000rpm으로 고속 스핀코팅을 통해 높이가 조절되는 것을 특징으로 하는 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법. - 삭제
- 제 1항에 있어서,
상기 금속산화물층은,
실리콘 다이옥사이드(silicon dioxide, SiO2)로 이루어지며, 화학기상증착법을 이용하여 상기 실리콘 카바이드 기판의 상부에 증착되는 것을 특징으로 하는 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210166379A KR102530569B1 (ko) | 2021-11-29 | 2021-11-29 | 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210166379A KR102530569B1 (ko) | 2021-11-29 | 2021-11-29 | 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102530569B1 true KR102530569B1 (ko) | 2023-05-08 |
Family
ID=86381231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210166379A KR102530569B1 (ko) | 2021-11-29 | 2021-11-29 | 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102530569B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078759A (ko) * | 2013-12-31 | 2015-07-08 | 서강대학교산학협력단 | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 |
| KR20180044110A (ko) * | 2016-10-21 | 2018-05-02 | 한국전기연구원 | 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 |
| KR20180116586A (ko) * | 2017-04-17 | 2018-10-25 | 한국전기연구원 | 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법 |
| KR102221385B1 (ko) | 2016-10-05 | 2021-03-02 | 한국전기연구원 | 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법 |
-
2021
- 2021-11-29 KR KR1020210166379A patent/KR102530569B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150078759A (ko) * | 2013-12-31 | 2015-07-08 | 서강대학교산학협력단 | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 |
| KR102221385B1 (ko) | 2016-10-05 | 2021-03-02 | 한국전기연구원 | 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법 |
| KR20180044110A (ko) * | 2016-10-21 | 2018-05-02 | 한국전기연구원 | 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 |
| KR20180116586A (ko) * | 2017-04-17 | 2018-10-25 | 한국전기연구원 | 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| KR20040005998A (ko) | 트렌치 쇼트키 정류기 | |
| US11545362B2 (en) | Manufacturing method of a semiconductor device with efficient edge structure | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN115411095A (zh) | 具有介电调控混合场板终端的sbd结构及其制备方法 | |
| US6690037B1 (en) | Field plated Schottky diode | |
| KR102530569B1 (ko) | 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법 | |
| CN207947287U (zh) | 一种碳化硅肖特基二极管 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| KR102719258B1 (ko) | 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드 | |
| CN110600533B (zh) | 具有高雪崩耐量的碳化硅肖特基二极管器件及其制造方法 | |
| CN118369773A (zh) | 形成氧化镍与氧化镓之间的pn异质结的方法和通过该方法制造的肖特基二极管 | |
| CN112466926A (zh) | 肖特基二极管及其制备方法 | |
| CN118299415A (zh) | 功率器件和功率器件的制备方法 | |
| CN114864703A (zh) | 具有p型金刚石倾斜台面结终端的氧化镓肖特基二极管 | |
| CN118173617A (zh) | 降低表面场技术实现的耐压氧化镓横向肖特基势垒二极管 | |
| KR101128703B1 (ko) | 쇼트키 다이오드 형성 방법 | |
| CN116130523A (zh) | 一种pin结垂直二极管及其制备方法 | |
| KR20230092792A (ko) | 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드 | |
| CN117542900A (zh) | 一种正斜角凹槽终端氧化镓肖特基二极管及其制备方法 | |
| KR101072992B1 (ko) | 쇼트키 다이오드 및 그 형성 방법 | |
| CN115274827A (zh) | 一种高压肖特基二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |