KR20150078759A - 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 - Google Patents

실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Info

Publication number
KR20150078759A
KR20150078759A KR1020130168450A KR20130168450A KR20150078759A KR 20150078759 A KR20150078759 A KR 20150078759A KR 1020130168450 A KR1020130168450 A KR 1020130168450A KR 20130168450 A KR20130168450 A KR 20130168450A KR 20150078759 A KR20150078759 A KR 20150078759A
Authority
KR
South Korea
Prior art keywords
type
trench structure
metal
doping layer
type doping
Prior art date
Application number
KR1020130168450A
Other languages
English (en)
Inventor
김광수
김병수
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020130168450A priority Critical patent/KR20150078759A/ko
Publication of KR20150078759A publication Critical patent/KR20150078759A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법이 개시된다. 실리콘 카바이드 쇼트키 다이오드의 제조 방법은, N형 SiC 기판 위에 N형 에피층을 성장시키고, 이온 주입을 이용하여 N형 에피층 위에 N형 도핑층을 형성하고, N형 도핑층을 포함하여 N형 에피층을 에칭함으로써 트렌치 구조를 형성하고, 이온 주입을 이용하여 트렌치 구조의 바닥 영역에 P형 도핑층을 형성하며, 에칭한 트렌치 구조를 감싸도록 금속을 증착시킨다.

Description

실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법{SiC Schottky barrier diode and method for manufacturing the diode}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로서, 특히 실리콘 카바이드 쇼트키 다이오드(SiC Schottky barrier diode) 및 그의 제조 방법에 관한 것이다.
급속한 산업발전과 더불어 미래산업에 대한 전망은 기존의 반도체 재료의 물리적인 한계를 뛰어넘는 새로운 반도체 재료의 개발을 요구하고 있다. 이러한 관점에서 Si보다 단단하고, 밴드갭이 크며, 환경친화 및 우수한 전기적, 열적, 화학적 특성을 갖고 있는 ZnO, GaN, SiC는 차세대 반도체 재료로 많은 관심을 불러일으키고 있다. 특히, SiC는 높은 항복전압, 높은 전자포화속도, 우수한 열전도도 특성을 갖고 있기 때문에 차세대 고전력, 고주파 전자소자로서 폭 넓은 응용이 기대되고 있다.
실리콘 카바이드를 이용한 쇼트키 다이오드(SiC Schottky barrier diode, SiC-SBD)는 Si를 이용한 쇼트키 다이오드(Si-SBD)에 비하여 쇼트키 장벽이 약 2배정도 높으며, SiC의 절연파괴 전계는 Si나 GaAs에 비하여 약 10배정도 높기 때문에, 높은 구동전력과 고내전압을 갖는 쇼트키 다이오드를 제작할 수 있을 뿐만 아니라, 소자 크기를 크게 줄일 수 있다.
또한, SiC를 이용한 고전력 쇼트키 다이오드는 고내전압을 구현하기 위한 박막의 두께를 현저하게 줄일 수 있으므로, 동작 전압을 크게 감소시킬 수 있고, SiC의 고속특성 때문에 고전압(600V 이상)이면서도, 손실이 작은, 고속 스위칭용 전력소자로서 이용될 수 있다.
이하에서 제시되는 선행기술문헌에는 트렌치(trench) 구조를 갖는 쇼트키 다이오드 및 그 제조 방법에 대해 설명하고 있다.
한국 공개특허공보 10-2004-0019477, 2004.03.06 공개.
본 발명이 해결하고자 하는 기술적 과제는, 높은 항복 전압의 구현이 어렵고 순방향 전압 강하가 나타나는 물성의 한계를 극복하며, 종래의 트렌치 구조의 쇼트키 다이오드에서 쇼트키 장벽으로 활용 가능한 두 종류의 금속이 한정되어 있는 문제로 인해 수요자가 희망하는 높이의 쇼트키 장벽을 실현하기 어려운 문제점을 해결하고자 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 실리콘 카바이드 쇼트키 다이오드(SiC Schottky Barrier Diode)의 제조 방법은, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장하는 단계; 이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 N형 도핑(dopping)층을 형성하는 단계; 상기 N형 도핑층을 포함하여 상기 N형 에피층을 에칭(etching)함으로써 트렌치(trench) 구조를 형성하는 단계; 이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층을 형성하는 단계; 및 상기 에칭한 트렌치 구조를 감싸도록 금속을 증착시키는 단계;를 포함한다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 N형 도핑층은, 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 영역에 이온 주입을 수행함으로써, 상기 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시킬 수 있다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 N형 도핑층은, 순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 형성될 수 있다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 P형 도핑층은, 상기 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 바닥 영역에만 이온 주입을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지할 수 있다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 증착되는 금속은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하며, 상기 증착되는 금속은 니켈(Nickel)일 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 실리콘 카바이드 쇼트키 다이오드는, N형 SiC 기판; 상기 N형 SiC 기판 위에 성장시킨 N형 에피층(epilayer); 및 이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 형성된 N형 도핑(dopping)층;을 포함하되, 상기 N형 도핑층을 포함하여 상기 N형 에피층을 에칭(etching)함으로써 트렌치(trench) 구조를 형성하고, 이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층을 형성하며, 상기 에칭한 트렌치 구조를 감싸도록 금속을 증착시킨다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 N형 도핑층은, 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 영역에 이온 주입을 수행함으로써, 상기 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시킬 수 있다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 N형 도핑층은, 순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 형성될 수 있다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 P형 도핑층은, 상기 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 바닥 영역에만 이온 주입을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지할 수 있다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 증착되는 금속은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하며, 상기 증착되는 금속은 니켈일 수 있다.
본 발명의 실시예들은, 서로 다른 두 가지의 금속을 사용하지 않고 상대적으로 높은 일함수를 가짐으로써 높은 쇼트키 장벽을 형성하는 하나의 금속을 이용하여 수요자의 요구에 부합하는 유연한 쇼트키 다이오드를 제공할 수 있을 뿐만 아니라, 금속과 실리콘 카바이드 접합면에 섈로 이온 주입(shallow ion implantation)을 사용하여 접합면에 부분적으로 낮은 쇼트키 장벽을 형성시킴으로써 순방향 바이어스에 대한 전압 강하를 낮출 수 있다.
도 1은 듀얼 메탈 트렌치(dual metal trench, DMT)를 이용한 실리콘 카바이드 쇼트키 다이오드의 구조와 그 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 쇼트키 장벽의 높이가 부분적으로 조절된 실리콘 카바이드 쇼트키 다이오드의 구조를 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 쇼트키 장벽의 높이가 부분적으로 조절된 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 도 3의 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.
도 5a 및 도 5b는 본 발명의 실시예들이 채택하고 있는 N형 도핑층의 도핑 농도와 순방향 전압 강화의 관계를 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 실시예들이 채택하고 있는 P형 도핑층이 트렌치 하단 모서리의 전계 분산에 미치는 영향을 설명하기 위한 도면이다.
본 발명의 실시예들을 설명하기에 앞서, 실리콘 카바이드 쇼트키 다이오드의 특징과 그 약점을 간략히 소개한 후, 이러한 문제점을 해결하기 위해 본 발명의 실시예들이 채택하고 있는 기술적 수단을 순차적으로 제시하도록 한다.
앞서 소개한 바와 같이, 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 낮은 순방향 전압 강하와 빠른 역회복 특성 때문에 집적회로를 위한 저 전압 파워 서플라이(power supply)에 널리 사용되고 있으며, 최근 많은 응용 분야들에서 빠른 스위칭 속도, 낮은 순방향 전압강하, 높은 항복 전압을 요구하고 있는 상황이다. 하지만 실리콘 기반의 쇼트키 다이오드의 경우 실리콘의 물성의 한계로 인하여 높은 항복 전압의 구현이 어렵다.
이러한 점에서 넓은 밴드 갭(wide band gap)을 갖는 반도체 재료인 실리콘 카바이드(SiC)를 사용하여 쇼트키 다이오드를 제작하면 드리프트(drift) 영역의 저항을 낮게 가져감으로써 높은 항복 전압을 구현할 수 있다. 또한, 빠른 스위칭 속도를 제공할 뿐만 아니라 고전압 실리콘 쇼트키 다이오드에서 발생하는 역회복 누설 전류를 줄일 수 있다. 이는 결과적으로 전력 회로 내에서 쇼트키 다이오드의 스위칭 손실을 줄일 수 있게 된다. 즉, 4H-SiC 쇼트키 다이오드의 화두는 전력 손실을 줄이기 위하여 순방향 전압강하, 역방향 누설전류, 역회복 전류를 감소시키는 것이다.
한편, 쇼트키 장벽(Schottky barrier)은 역방향 바이어스가 인가되었을 경우 역방향 누설 전류를 막아주는 역할을 한다. 따라서 장벽의 높이가 높을수록 그 효과는 강화되며 항복 전압을 높게 가져갈 수 있게 된다. 하지만 이러한 높은 쇼트키 장벽은 순방향 바이어스가 인가될 때에는 단점으로 작용한다. 높은 장벽 높이는 높은 순방향 전압강하를 발생시키고, 이는 전력의 소모를 증가시키게 된다.
특히, 두 가지 서로 다른 일함수를 가지는 금속을 사용한 종래의 듀얼 메탈 핀치 오프 쇼트키 다이오드(Dual metal pinch-off SBD)의 경우, 순방향 바이어스에 대해서는 낮은 쇼트키 장벽을 사용하고, 역방향 바이어스에 대해서는 높은 쇼트키 장벽을 사용할 수 있어서 앞에서 언급한 낮은 역방향 누설전류를 얻고자 할 때 발생될 수 있는 높은 순방향 전압 강하의 문제를 해결할 수 있다. 그러나, 쇼트키 장벽으로 사용할 수 있는 금속의 종류가 한정되어 있기 때문에 원하는 높이의 쇼트키 장벽을 실현하는데 한계가 존재한다는 점이 문제점으로 지적되었다.
도 1은 듀얼 메탈 트렌치(dual metal trench, DMT)를 이용한 실리콘 카바이드 쇼트키 다이오드의 구조와 그 문제점을 설명하기 위한 도면으로서, 기존의 DMT Pinch-off 4H-SiC 쇼트키 다이오드를 예시하고 있다.
도 1의 쇼트키 다이오드는, 4H-SiC N+ 기판(10), 4H-SiC N형 에피층(epitaxial layer, epilayer)(20)으로 구성되며, 에피층(20)는 에칭(etching)을 통해 트렌치(trench) 구조로 가공되었다. 특히 트렌치 구조의 상단과 하단에는 티탄(Ti)을 이용한 쇼트키 접촉(shottky contact)(30)이 구비되고, 다시 이러한 트렌치 구조를 감싸는 니켈(Ni)의 쇼트키 접촉(40)이 형성된다. 즉, 두 종류의 금속을 이용하여 쇼트키 장벽을 구현하고 있다.
도 1을 참조하면, Ti/SiC 접합 부분은 낮은 쇼트키 장벽을 형성하여 순방향 바이어스에 대하여 전류를 전도시키는 역할을 하고, Ni/SiC 접합은 역방향 바이어스에 대하여 핀치 오프(Pinch-off) 시키는 역할을 하게 된다. 그러나, 앞서 언급한 바와 같이 이러한 구조는 쇼트키 장벽으로 사용할 수 있는 금속의 종류가 한정되어 있기 때문에 일함수가 고정되고, 이로 인해 쇼트키 장벽이 고정됨으로써, 사용자가 희망하는 높이의 쇼트키 장벽을 실현하는데 어려움이 있다.
따라서, 이하에서 기술될 본 발명의 실시예들은, 서로 다른 두 가지의 금속을 사용하지 않고 상대적으로 높은 일함수를 가짐으로써 높은 쇼트키 장벽을 가지는 하나의 금속을 이용하여 수요자의 요구에 맞는 쇼트키 장벽을 구현하고자 한다. 특히, 본 발명의 실시예들은 금속과 실리콘 카바이드 접합면에 섈로 이온 주입(shallow ion implantation)을 사용하여 접합면에 부분적으로 낮은 쇼트키 장벽을 형성시킴으로써 상기된 효과들을 달성하고자 한다.
이하에서는 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명하도록 한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.
도 2는 본 발명의 일 실시예에 따른 쇼트키 장벽의 높이가 부분적으로 조절된 실리콘 카바이드 쇼트키 다이오드의 구조를 도시한 도면으로서, 도 1의 실리콘 카바이드 쇼트키 다이오드와는 유사하게 트렌치 구조를 채택하고는 있으나, 도 1과는 달리 하나의 금속을 이용하여 높은 쇼트키 장벽을 구현하고 있다. 구현의 관점에서 도 2는 핀치 오프 4H-SiC 쇼트키 다이오드를 예시하고 있다.
도 2에서 실리콘 카바이드 쇼트키 다이오드는, 캐소드 전극 위에 마련될 수 있는 N형 SiC 기판(10), 상기 N형 SiC 기판(10) 위에 성장시킨 N형 에피층(epilayer)(20)이 기본적으로 구비된다. N형 도핑(dopping)층(50)은, 이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 형성된다.
그런 다음, 상기 N형 도핑층(50)을 포함하여 상기 N형 에피층(20)을 에칭(etching)함으로써 트렌치(trench) 구조를 형성하고, 이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층(60)을 형성하며, 상기 에칭한 트렌치 구조를 감싸도록 금속(40)을 증착시키게 된다.
특히, 상기 증착되는 금속(40)은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하게 된다. 도 2에서 상기 증착되는 금속(40)은 니켈(Ni)로 예시되었으나, 이에 한정되지 않는다.
여기서, 상기 N형 도핑층(50)은, 상기 SiC 에피층(20)과 상기 금속(40) 간의 접합면(Ni/SiC 접합면)을 형성하게 되는 영역에 이온 주입(shallow ion implantation)을 수행함으로써, 상기 Ni/SiC 사이에 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시킴으로써, 순방향 바이어스에 대한 전압 강하를 낮추는 효과를 볼 수 있다. 또한, 상기 N형 도핑층(50)의 두께는 100Å 이하인 것이 바람직하며, N형 도핑층은 순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 형성될 수 있다. N형 도핑층의 도핑 농도와 순방향 전압 강화의 관계는 이후 도 5a 및 도 5b를 통해 보다 구체적으로 기술하도록 한다.
한편, 상기 P형 도핑층(60)은, 상기 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 상기 SiC 에피층(20)과 상기 금속(40) 간의 접합면(Ni/SiC 접합면)을 형성하게 되는 바닥 영역에만 이온 주입(P+ 도핑)을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지하는 역할을 수행한다. P형 도핑층이 트렌치 하단 모서리의 전계 분산에 미치는 영향은 이후 도 6a 및 도 6b를 통해 보다 구체적으로 기술하도록 한다.
도 3은 본 발명의 다른 실시예에 따른 쇼트키 장벽의 높이가 부분적으로 조절된 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 도시한 흐름도로서, 앞서 소개한 도 2의 실리콘 카바이드 쇼트키 다이오드를 얻기 위한 일련의 공정을 제안하고 있다. 또한, 도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 도 3의 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다. 따라서, 설명의 중복을 피하기 위해 여기서는 시계열적인 순서를 중심으로 그 개요만을 약술하도록 한다.
S310 단계에서, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시킨다.
S320 단계에서, 이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 N형 도핑(dopping)층을 형성한다. 도 4a를 참조하면, S310 단계 및 S320 단계를 거쳐 순차적으로 형성된 N형 SiC 기판(10), N형 에피층(20) 및 N형 도핑층(50)이 도시되어 있다.
여기서, N형 도핑층(50)은, 상기 SiC 에피층(20)과 이후 S350 단계에서 증착될 금속 간의 접합면을 형성하게 되는 영역에 이온 주입을 수행함으로써, 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시키는 역할을 수행한다. 물론, 현재의 S320 단계에서는 에칭이나 금속 증착이 수행되기 이전이므로, SiC 에피층(20) 상단에 이온 주입이 이루어질 수 있다. 또한, N형 도핑층(50)의 두께는 100Å 이하인 것이 바람직하며, N형 도핑층(50)은, 순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 수요자의 요구에 부응하는 쇼트키 장벽을 형성할 수 있다.
S330 단계에서, 상기 N형 도핑층을 포함하여 상기 N형 에피층을 에칭(etching)함으로써 트렌치(trench) 구조를 형성한다. 도 4b를 참조하면, S330 단계를 통해 도랑이 형성된 트렌치 구조가 도시되어 있다. 이러한 에칭으로 인해 N형 에피층(20)의 상단 일부에만 N형 도핑층(50)이 남아 있게 되었음을 확인할 수 있다.
S340 단계에서, 이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층을 형성한다. 도 4c를 참조하면, S330 단계를 통해 형성된 트렌치 구조의 바닥(bottom)면에만 S340 단계의 이온 주입이 이루어짐으로써, 부분적으로 P형 도핑층(60)이 형성되었음을 확인할 수 있다.
즉, P형 도핑층(60)은, 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 SiC 에피층(20)과 이후 S350 단계를 통해 증착될 금속 간의 접합면을 형성하게 되는 바닥 영역에만 이온 주입을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지할 수 있게 된다.
마지막으로 S350 단계에서, 상기 에칭한 트렌치 구조를 감싸도록 금속을 증착시킨다. 도 4d를 참조하면, S350 단계를 통해 SiC 에피층(20), N형 도핑층(50) 및 P형 도핑층(60)을 모두 포함하여 트렌치 구조의 상단 전체를 감싸는 형태의 금속 쇼트키 접촉(40)이 형성되었음을 확인할 수 있다.
여기서, 증착되는 금속은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하는 것이 바람직하며, 도 4d에서는 니켈(Nickel)을 예시하고 있다.
도 5a 및 도 5b는 본 발명의 실시예들이 채택하고 있는 N형 도핑층의 도핑 농도와 순방향 전압 강화의 관계를 설명하기 위한 도면으로서, 도 5a는 N형 도핑층을 포함하는 트렌치 구조의 상단을 확대하여 도시하였으며, 도 5b는 쇼트키 접합 부근에 형성된 N형 도핑층에 대한 도핑 농도에 따른 순방향 특성을 도시한 그래프이다.
특히, 도 5b에서는 약 100Å의 두께를 갖는 N+ 영역을 각각 다른 도핑 농도를 적용하여 얻어진 결과를 예시하고 있으며, 도핑 농도를 각각 1×1017cm-3, 5×1017cm-3, 1×1018cm-3, 5×1018cm-3, 1×1019cm-3, 5×1019cm-3으로 변화시키면서 순방향 특성을 시뮬레이션한 결과를 보여주고 있다. 또한, 'None'의 경우는 N+ 영역을 포함하지 않은 경우를 의미한다.
결과적으로 도 5b의 그래프에 예시된 바과 같이 N+ 영역의 도핑 농도가 증가할수록 순방향 전압 강하가 감소하는 효과가 나타나는 것을 확인할 수 있다. 또한, 각각의 도핑 농도에 대한 항복 전압을 관찰한 결과 약 1800V의 항복 전압이 나타나, 역방향 특성에서는 성능 감소를 보이지 않았다. 따라서, 높은 쇼트키 장벽을 형성할 수 있는 니켈을 사용하여 높은 항복 전압을 얻었음에도 불구하고, N+ 영역을 형성함으로써 순방향 전압 강하를 감소시킬 수 있는 것을 입증하였다.
도 6a 및 도 6b는 본 발명의 실시예들이 채택하고 있는 P형 도핑층이 트렌치 하단 모서리의 전계 분산에 미치는 영향을 설명하기 위한 도면으로서, 도 6a는 P형 도핑 영역(P+ 영역)의 유무에 따른 트렌치 구조를 도시한 도면이며, 도 6b는 각각의 구조를 통해 나타나는 항복 전압을 예시하고 있다.
도 6b를 참조하면, P+ 영역을 구비하지 않은 경우에 P+ 영역을 구비한 경우에 비해 상대적으로 낮은 항복전압을 나타내고 있음을 확인할 수 있다. 이러한 현상은 도 6a에서 점선으로 표시된 영역에 형성되는 전계의 차이에 따른 것으로서, P+ 영역이 구비되지 않은 경우가 점선으로 표시된 영역에 집중되는 전계로 인하여 P+ 영역을 구비한 경우에 비해 상대적으로 더 낮은 항복 전압을 갖게 된다. 이에 반해, P+ 영역을 구비한 경우, 즉 본 발명의 실시예들이 채택하고 있는 P형 도핑층이 형성된 경우에는 점선으로 표시된 트렌치 하단 모서리에 집중되는 전계를 분산시키게 됨으로써 P+ 영역이 구비되지 않은 경우에 비해 상대적으로 더 높은 항복 전압을 형성할 수 있다는 특징이 나타난다.
상기된 본 발명의 실시예들에 따르면, 서로 다른 두 가지의 금속을 사용하지 않고 상대적으로 높은 일함수를 가짐으로써 높은 쇼트키 장벽을 형성하는 하나의 금속을 이용하여 수요자의 요구에 부합하는 유연한 쇼트키 다이오드를 제공할 수 있을 뿐만 아니라, 금속과 실리콘 카바이드 접합면에 섈로 이온 주입(shallow ion implantation)을 사용하여 접합면에 부분적으로 낮은 쇼트키 장벽을 형성시킴으로써 순방향 바이어스에 대한 전압 강하를 낮출 수 있다.
특히, 부분적으로 낮게 형성된 쇼트키 장벽은 누설 전류의 원인이 될 수 있는데, 섈로 이온 주입이 적용된 영역은 역방향시에 핀치 오프(pinch-off)되기 때문에 누설 전류에 따른 역방향 특성의 손실 없이 순방향 특성을 강화시킬 수 있다. 또한, 한정된 금속의 일함수에 따른 쇼트키 장벽의 높이를 쇼트키 접합면의 도핑 농도를 변화시켜 원하는 쇼트키 장벽의 높이를 구현할 수 있다.
요약하건대, 상기된 본 발명의 실시예에 따른 실리콘 카바이드 쇼트키 다이오드 소자는, ① 쇼트키 장벽의 높이를 조절할 수 있고, ② 역방향 누설 전류를 낮출 수 있고, ③ 항복 전압을 높게 유지할 수 있으며, ④ 빠른 스위칭 속도를 보장할 수 있다는 특징을 갖는다.
이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 : N형 SiC 기판 20 : N형 에피층(epilayer)
40 : 금속
50 : N형 도핑층 60 : P형 도핑층

Claims (14)

  1. N형 SiC 기판 위에 N형 에피층(epilayer)을 성장하는 단계;
    이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 N형 도핑(dopping)층을 형성하는 단계;
    상기 N형 도핑층을 포함하여 상기 N형 에피층을 에칭(etching)함으로써 트렌치(trench) 구조를 형성하는 단계;
    이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층을 형성하는 단계; 및
    상기 에칭한 트렌치 구조를 감싸도록 금속을 증착시키는 단계;를 포함하는 실리콘 카바이드 쇼트키 다이오드(SiC Schottky Barrier Diode)의 제조 방법.
  2. 제 1 항에 있어서,
    상기 N형 도핑층은,
    상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 영역에 이온 주입을 수행함으로써, 상기 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시키는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  3. 제 1 항에 있어서,
    상기 N형 도핑층의 두께는 100Å 이하인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  4. 제 1 항에 있어서,
    상기 N형 도핑층은,
    순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  5. 제 1 항에 있어서,
    상기 P형 도핑층은,
    상기 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 바닥 영역에만 이온 주입을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  6. 제 1 항에 있어서,
    상기 증착되는 금속은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  7. 제 6 항에 있어서,
    상기 증착되는 금속은 니켈(Nickel)인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  8. N형 SiC 기판;
    상기 N형 SiC 기판 위에 성장시킨 N형 에피층(epilayer); 및
    이온 주입(ion implantation)을 이용하여 상기 N형 에피층 위에 형성된 N형 도핑(dopping)층;을 포함하되,
    상기 N형 도핑층을 포함하여 상기 N형 에피층을 에칭(etching)함으로써 트렌치(trench) 구조를 형성하고, 이온 주입을 이용하여 상기 에칭한 트렌치 구조의 바닥(bottom) 영역에 P형 도핑층을 형성하며, 상기 에칭한 트렌치 구조를 감싸도록 금속을 증착시키는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  9. 제 8 항에 있어서,
    상기 N형 도핑층은,
    상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 영역에 이온 주입을 수행함으로써, 상기 트렌치 구조의 쇼트키 접합의 장벽의 높이를 부분적으로 낮게 형성시키는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  10. 제 8 항에 있어서,
    상기 N형 도핑층의 두께는 100Å 이하인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  11. 제 8 항에 있어서,
    상기 N형 도핑층은,
    순방향 전압 강하의 감소에 비례하여 도핑 농도를 조절함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  12. 제 8 항에 있어서,
    상기 P형 도핑층은,
    상기 에칭한 트렌치 구조에서 드리프트(drift) 영역과 인접하여 상기 SiC 에피층과 상기 금속 간의 접합면을 형성하게 되는 바닥 영역에만 이온 주입을 수행함으로써, 상기 트렌치 구조의 하단 모서리에 집중되는 전계를 분산시켜 미리 설정된 기준치 이상의 항복 전압을 유지하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  13. 제 8 항에 있어서,
    상기 증착되는 금속은 미리 설정된 일함수 이상을 갖는 단일 금속으로서, 미리 설정된 기준치 이상의 항복 전압을 얻을 수 있는 쇼트키 장벽을 형성하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  14. 제 13 항에 있어서,
    상기 증착되는 금속은 니켈인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
KR1020130168450A 2013-12-31 2013-12-31 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 KR20150078759A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168450A KR20150078759A (ko) 2013-12-31 2013-12-31 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168450A KR20150078759A (ko) 2013-12-31 2013-12-31 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150078759A true KR20150078759A (ko) 2015-07-08

Family

ID=53791235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168450A KR20150078759A (ko) 2013-12-31 2013-12-31 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20150078759A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018194336A1 (ko) * 2017-04-17 2018-10-25 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법
KR20190134048A (ko) * 2018-05-24 2019-12-04 한국전기연구원 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법
CN113782587A (zh) * 2021-08-30 2021-12-10 山东大学 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
US11264450B2 (en) 2019-07-11 2022-03-01 Ween Semiconductors Technology Co., Ltd. Semiconductor device and manufacturing method
KR20220027456A (ko) 2020-08-27 2022-03-08 조용현 모듈형 조립식 도로측구 유닛
KR102530569B1 (ko) * 2021-11-29 2023-05-08 재단법인 부산테크노파크 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018194336A1 (ko) * 2017-04-17 2018-10-25 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법
KR20180116586A (ko) * 2017-04-17 2018-10-25 한국전기연구원 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법
KR20190134048A (ko) * 2018-05-24 2019-12-04 한국전기연구원 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법
US11264450B2 (en) 2019-07-11 2022-03-01 Ween Semiconductors Technology Co., Ltd. Semiconductor device and manufacturing method
KR20220027456A (ko) 2020-08-27 2022-03-08 조용현 모듈형 조립식 도로측구 유닛
CN113782587A (zh) * 2021-08-30 2021-12-10 山东大学 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
KR102530569B1 (ko) * 2021-11-29 2023-05-08 재단법인 부산테크노파크 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법

Similar Documents

Publication Publication Date Title
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
US20200185541A1 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
CN112005384B (zh) 肖特基势垒二极管
KR20150078759A (ko) 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
TWI513008B (zh) 超陡峭二極體結構及其製造方法
CN105144392B (zh) 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法
CN110352498A (zh) 沟槽mos型肖特基二极管
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
CN105280723A (zh) 4H-SiC浮结结势垒肖特基二极管及其制备方法
CN107978642A (zh) 一种GaN基异质结二极管及其制备方法
JP2009502040A (ja) 半導体装置およびその製造方法
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
JP2013140974A (ja) パワー素子及びその製造方法
KR101669987B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
CN104425630A (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
KR20210013947A (ko) 쇼트키 배리어 다이오드
US20210005758A1 (en) Tunneling field effect transistor
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
CN108695396A (zh) 一种二极管及其制作方法
CN205231071U (zh) 一种垂直型氮化镓功率开关器件
CN114639736A (zh) 氧化镓场效应晶体管
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
KR101355520B1 (ko) 고전압 반도체 소자의 구조 및 그 제조 방법
JP2019047096A (ja) ダイヤモンド半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application