CN114639736A - 氧化镓场效应晶体管 - Google Patents

氧化镓场效应晶体管 Download PDF

Info

Publication number
CN114639736A
CN114639736A CN202210138148.6A CN202210138148A CN114639736A CN 114639736 A CN114639736 A CN 114639736A CN 202210138148 A CN202210138148 A CN 202210138148A CN 114639736 A CN114639736 A CN 114639736A
Authority
CN
China
Prior art keywords
gallium oxide
layer
drift layer
type
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210138148.6A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Huarui Shengyang Investment Co ltd
Original Assignee
Guangzhou Huarui Shengyang Investment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Huarui Shengyang Investment Co ltd filed Critical Guangzhou Huarui Shengyang Investment Co ltd
Priority to CN202210138148.6A priority Critical patent/CN114639736A/zh
Publication of CN114639736A publication Critical patent/CN114639736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • H01L29/7828Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体器件技术领域,公开了一种具有垂直结构的氧化镓场效应晶体管,该氧化镓场效应晶体管具有增强型结构。本发明在场效应管结构设计上,利用p型材料层与氧化镓漂移层组成的异质pn结产生的耗尽区来关闭导电通道的一部分,从而形成常关型器件;且在第一氧化镓漂移层上利用同质外延生长的第二氧化镓漂移层以及在氧化镓绝缘层上利用同质外延生长的氧化镓层,可降低氧化镓场效应晶体管的电能损耗,提升可靠性。

Description

氧化镓场效应晶体管
技术领域
本发明属于半导体器件技术领域,特别涉及一种具有垂直结构的氧化镓场效应晶体管,该氧化镓场效应晶体管具有增强型结构。
背景技术
氧化镓(Ga2O3)作为一种超宽禁带的半导体材料,禁带宽度在4.7~5.3eV之间,在击穿场强、导通阻抗,巴利加优值和成本等方面优势突出。可以用来制作高性能的功率电子器件,紫外传感器,光电探测器等,具有广泛可期的应用前景。
氧化镓(Ga2O3)衬底可以通过熔体生长法来制备,制造成本低,晶体质量高,且已有6inch大尺寸晶圆的成功报道。氧化镓(Ga2O3)的n型掺杂也已经做到良好且可控。凭借着其超宽的禁带,Ga2O3的理论临界场强高达8MV/cm,这个值是硅(Si)的20倍,是碳化硅(SiC)和氮化镓(GaN)的2倍多。以上这些特点,都使得Ga2O3在功率半导体领域有着显著的优势,可以做出耐压更高、尺寸更小的功率器件。
然而,氧化镓(Ga2O3)也存在着一些棘手的问题,比如其p型掺杂存在有效空穴质量大、受主激活能高的问题,p型掺杂问题仍未能解决。由于该问题的存在,在很大程度上限制了MOSFET这类器件的发展。
目前,已有报道的Ga2O3垂直型的MOS器件主要有三类,第一类是有着电流阻挡层的Ga2O3垂直型MOSFET,第二类是有着p型金属氧化物电流阻挡层的Ga2O3垂直型MOSFET,第三类是鳍栅式Ga2O3垂直型MOSFET。
第一类的是有着电流阻挡层的Ga2O3垂直型MOSFET,如附图1所示,其结构包括:重掺杂n型的Ga2O3衬底,生长于Ga2O3衬底上的轻掺杂n型的Ga2O3漂移层,漂移层两侧的N注入的n型Ga2O3电流阻挡层,设置于电流阻挡层之上的重掺杂n型的Ga2O3沟道层,Ga2O3衬底背面的漏极,Ga2O3沟道层上的源极,设置于Ga2O3衬底沟道层之上的栅介质,设置于所述栅介质层之上的栅电极。该器件的电流阻挡层是由N注入的n型Ga2O3制备的,用来形成高阻区,从而实现电流阻挡的作用。电流将沿着沟道横向流动着电流孔径区域后再垂直流向漏极。
第一类这样的结构设计,有诸多的优势,比如其是垂直型器件,尺寸可以做的相对更小;然而此结构设计的器件是常开型(耗尽型)器件,需要与常关型(增强型)MOS管配合使用。
第二类的是有着p型金属氧化物电流阻挡层的Ga2O3垂直型MOSFET,如附图2所示,其结构包括:重掺杂n型的Ga2O3衬底,生长于Ga2O3衬底上的轻掺杂n型的Ga2O3漂移层,漂移层两侧的p型金属氧化物电流阻挡层,设置于p型金属氧化物电流阻挡层之上的重掺杂n型的Ga2O3沟道层,Ga2O3衬底背面的漏极,Ga2O3沟道层上的源极,设置于Ga2O3衬底沟道层之上的栅介质,设置于所述栅介质层之上的栅电极。该器件的电流阻挡层是p型掺杂的金属氧化物材料,所述金属氧化物材料是氧化镍、氧化锡、氧化亚铜、三氧化钨、三氧化钼、五氧化二钒中的任意一种。p型金属氧化物电流阻挡层通过分别与Ga2O3漂移层和Ga2O3沟道层形成两个异质pn结来关闭沟道,从而形成常关型MOSFET。
第二类这样的结构设计,也有诸多的优势,比如其是垂直型器件,尺寸可以做的相对更小;比如其是常关型器件;比如其器件内部有异质pn结存在,相对于第一类的器件结构,它的击穿电压可以做的更高。然而由于p型金属氧化物是多晶材料,且与Ga2O3是异质材料,因此在其上异质外延形成的Ga2O3沟道层薄膜的结晶质量较差,无法生长出单晶性质且结晶质量高的Ga2O3沟道层,这会增加器件的电能损耗,影响器件的可靠性。
第三类的是鳍栅式Ga2O3垂直型MOSFET,有着相对较好的器件性能,例如其击穿电压可以做到2000V以上,但是这类结构的MOSFET的制备工艺十分复杂,实现较为困难。
发明内容
有鉴于此,本发明针对上述现有技术的不足,提供一种薄膜结晶质量高且是常关型(增强型)的氧化镓场效应晶体管,该器件制备工艺简单,适合工业化生产。
本发明提供一种氧化镓场效应晶体管,包括:
漏电极;
氧化镓衬底,设置于漏电极上;
第一氧化镓漂移层,设置于氧化镓衬底上;
氧化镓绝缘层,设置于第一氧化镓漂移层的两侧;
第二氧化镓漂移层,设置于第一氧化镓漂移层和氧化镓绝缘层之上;
氧化镓层,在氧化镓绝缘层上外延生长形成,且氧化镓层位于第二氧化镓漂移层的两侧,氧化镓层上设有源电极;
p型材料层,设置在第一氧化镓漂移层上,p型材料层与第一氧化镓漂移层形成异质pn结;
栅绝缘层,设置于p型材料层上,且栅绝缘层上设有栅电极。
优选地,第一氧化镓漂移层于中心区域设有凹槽,第二氧化镓漂移层于凹槽的上方设有与凹槽连通且贯穿第二氧化镓漂移层上下表面的穿孔;p型材料层设置于第一氧化镓漂移层的凹槽和第二氧化镓漂移层的穿孔中。
优选地,p型材料层采用p型金属氧化物材料制成,p型金属氧化物材料为氧化镍、氧化锡、氧化亚铜、氧化铱、三氧化钨、三氧化钼、五氧化二钒中的任意一种。
优选地,漏电极与氧化镓衬底形成欧姆接触,源电极与所述氧化镓层形成欧姆接触,栅电极与p型材料层形成欧姆接触。
优选地,氧化镓衬底为重掺杂n型的氧化镓衬底,掺杂浓度范围为1018~1020cm-3
第一氧化镓漂移层为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
第二氧化镓漂移层为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
氧化镓绝缘层由Fe掺杂的氧化镓材料制成;
氧化镓层为重掺杂n型的氧化镓层,掺杂浓度范围为1018~1020cm-3
优选地,氧化镓场效应晶体管为增强型器件。
本发明还提供一种氧化镓场效应晶体管,包括:
漏电极;
氧化镓衬底,设置于漏电极上;
第一氧化镓漂移层,设置于氧化镓衬底上;
氧化镓绝缘层,设置于第一氧化镓漂移层的两侧;
第二氧化镓漂移层,设置于第一氧化镓漂移层和氧化镓绝缘层之上;
氧化镓层,在氧化镓绝缘层上外延生长形成,且氧化镓层位于第二氧化镓漂移层的两侧,氧化镓层上设有源电极;
p型材料层,设置在第二氧化镓漂移层上,p型材料层与第二氧化镓漂移层形成异质pn结;
栅绝缘层,设置于p型材料层上,且栅绝缘层上设有栅电极。
优选地,p型材料层位于第二氧化镓漂移层中心区域的凹槽中,凹槽自上而下贯穿第二氧化镓漂移层的局部。
优选地,p型材料层位于第二氧化镓漂移层的上表面的中心区域。
与现有技术相比,本发明的有益效果如下:
(1)本发明第一氧化镓漂移层和氧化镓绝缘层都是单晶薄膜,在第一氧化镓漂移层上利用同质外延生长的第二氧化镓漂移层以及在氧化镓绝缘层上利用同质外延生长的氧化镓层,同样是结晶质量高的Ga2O3单晶薄膜,它们之前不存在热失配和晶格失配,因此可降低氧化镓场效应晶体管的电能损耗,提升可靠性。
(2)第一类的有着电流阻挡层的Ga2O3垂直型MOSFET,其器件为常开型器件,需要与常关型MOSFET级联使用。针对此问题,本发明利用氧化镓漂移层和p型材料层组成的异质pn结产生的耗尽层来关闭沟道,从而形成常关型器件。
附图说明
为了更清楚地说明本发明的技术方案,下面将通过实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,本发明要求的保护范围并不局限于实施例。对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有电流阻挡层的Ga2O3垂直MOSFET结构示意图;
图2是现有p型金属氧化物电流阻挡层的Ga2O3垂直型MOSFET结构示意图;
图3是本发明氧化镓场效应晶体管第一实施的示意图;
图4是本发明氧化镓场效应晶体管第二实施的示意图;
图5是本发明氧化镓场效应晶体管第三实施的示意图。
图中的标记所对应的技术特征为:
101 氧化镓衬底
102 第一氧化镓漂移层
103 第二氧化镓漂移层
104 氧化镓绝缘层
105 氧化镓层
106 p型材料层
107 栅绝缘层
108a 漏电极
108b 源电极
108c 栅电极
具体实施例
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。
第一实施例
参考图3,图3是本发明氧化镓场效应晶体管第一实施的示意图。氧化镓场效应晶体管包括:重掺杂n型的氧化镓衬底101、轻掺杂n型的第一氧化镓漂移层102、Fe掺杂的氧化镓绝缘层104、轻掺杂n型的第二氧化镓漂移层103、重掺杂n型的氧化镓层105、p型材料层106、栅绝缘层107、漏电极108a、源电极108b以及栅电极108c。
氧化镓衬底101设置于漏电极108a上,漏电极108a与氧化镓衬底101形成欧姆接触;第一氧化镓漂移层102设置于氧化镓衬底101上,第一氧化镓漂移层102为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3;氧化镓绝缘层104设置于第一氧化镓漂移层102的两侧;第二氧化镓漂移层103设置于第一氧化镓漂移层102和氧化镓绝缘层104之上,第二氧化镓漂移层103为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3;氧化镓层105在氧化镓绝缘层104上外延生长形成,且氧化镓层105位于第二氧化镓漂移层103的两侧。其中,氧化镓衬底101和氧化镓层105的掺杂浓度范围为1018~1020cm-3,通过重掺杂来降低金属电极与半导体层之间的接触电阻,改善欧姆接触。
附图3中,第一氧化镓漂移层102和氧化镓绝缘层104,都是单晶薄膜。在其上继续利用同质外延生长的第二氧化镓漂移层103和氧化镓层105,同样是高品质的单晶薄膜,它们之前不存在热失配和晶格失配。
p型材料层106设置在第一氧化镓漂移层102上,p型材料层106与第一氧化镓漂移层102和第二氧化镓漂移层103构成异质pn结,在p型材料层106与氧化镓绝缘层104之间的第一氧化镓漂移层102和第二氧化镓漂移层103为导电通道的一部分。
本实施例中,第一氧化镓漂移层102于中心区域设有凹槽(未标号),第二氧化镓漂移层103于凹槽的上方设有与凹槽连通且贯穿第二氧化镓漂移层103上下表面的的穿孔(未标号),p型材料层106设置于第一氧化镓漂移层102的凹槽和第二氧化镓漂移层103的穿孔中。p型材料层106为氧化镍、氧化锡、氧化亚铜、氧化铱、三氧化钨、三氧化钼、五氧化二钒中的任意一种。p型材料层106的掺杂浓度范围为1017~1019cm-3
源电极108b设置在氧化镓层105上,源电极108b与氧化镓层105形成欧姆接触;栅绝缘层设置于p型材料层106上,且栅绝缘层上设有栅电极108c。
附图3中的氧化镓场效应晶体管,当在0V的栅极电压下,利用p型材料层106与第一氧化镓漂移层102构成的异质pn结,将p型材料层106和氧化镓绝缘层104之间的导电通道中的自由电子完全耗尽,导电通道完全关闭,此时在漏电极108a与源电极108b之间加电压,导电通道中没有漏极电流通过,从而实现了常关操作。
当在栅电极108c和源电极108b之间加负向偏压,由于栅绝缘层107的存在,栅电极108c与p型材料层106之间不会直接导通,栅电极108c电流为0。但是由于负向偏压的存在,栅电极108c中会聚集负电荷,它们排斥p型材料层106中靠近栅绝缘层107一侧的电子,使得电子聚集在p型材料层106中远离栅绝缘层107的另一侧区域,使得电子积聚增多,使得pn结原本构成的平衡状态被打破,浓度差的产生引起电子的扩散运动,电子向导电沟道中扩散,使得原本自由电子完全耗尽的导电沟道中重新出现了自由电子,此时在漏电极108a与源电极108b之间加电压,导电通道中就会有电流流过,器件导通。
第二实施例
参考图4,图4是本发明氧化镓场效应晶体管第二实施的示意图。氧化镓场效应晶体管包括:重掺杂n型的氧化镓衬底101、轻掺杂n型的第一氧化镓漂移层102、Fe掺杂的氧化镓绝缘层104、轻掺杂n型的第二氧化镓漂移层103、重掺杂n型的氧化镓层105、p型材料层106、栅绝缘层107、漏电极108a、源电极108b以及栅电极108c。与第一实施例的区别在于,本实施例中,p型材料层106设置于第二氧化镓漂移层103中心区域的凹槽中,凹槽自上而下贯穿第二氧化镓漂移层103的局部。本实施例同样能达到第一实施的效果,在此不再叙述。
第三实施例
参考图5,图5是本发明氧化镓场效应晶体管第三实施的示意图。氧化镓场效应晶体管包括:重掺杂n型的氧化镓衬底101、轻掺杂n型的第一氧化镓漂移层102、Fe掺杂的氧化镓绝缘层104、轻掺杂n型的第二氧化镓漂移层103、重掺杂n型的氧化镓层105、p型材料层106、栅绝缘层107、漏电极108a、源电极108b以及栅电极108c。与第一实施例的区别在于,本实施例中,p型材料层106设置于第二氧化镓漂移层103的上表面的中心区域。本实施例同样能达到第一实施的效果,在此不再叙述。
应当理解的是,以上所述实施例及附图仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氧化镓场效应晶体管,包括:其特征在于,
漏电极(108a);
氧化镓衬底(101),设置于所述漏电极(108a)上;
第一氧化镓漂移层(102),设置于所述氧化镓衬底(101)上;
氧化镓绝缘层(104),设置于所述第一氧化镓漂移层(102)的两侧;
第二氧化镓漂移层(103),设置于所述第一氧化镓漂移层(102)和所述氧化镓绝缘层(104)之上;
氧化镓层(105),在所述氧化镓绝缘层(104)上外延生长形成,且所述氧化镓层(105)位于所述第二氧化镓漂移层(103)的两侧,所述氧化镓层(105)上设有源电极(108b);
p型材料层(106),设置在所述第一氧化镓漂移层(102)上,所述p型材料层(106)与所述第一氧化镓漂移层(102)形成异质pn结;
栅绝缘层(107),设置于所述p型材料层(106)上,且所述栅绝缘层(107)上设有栅电极(108c)。
2.根据权利要求1所述氧化镓场效应晶体管,其特征在于:所述第一氧化镓漂移层(102)于中心区域设有凹槽,所述第二氧化镓漂移层(103)于所述凹槽的上方设有与所述凹槽连通且贯穿所述第二氧化镓漂移层(103)上下表面的穿孔;所述p型材料层(106)设置于所述第一氧化镓漂移层(102)的凹槽和所述第二氧化镓漂移层(103)的穿孔中。
3.根据权利要求1所述氧化镓场效应晶体管,其特征在于,所述p型材料层(106)采用p型金属氧化物材料制成,所述p型金属氧化物材料为氧化镍、氧化锡、氧化亚铜、氧化铱、三氧化钨、三氧化钼、五氧化二钒中的任意一种。
4.根据权利要求1所述氧化镓场效应晶体管,其特征在于,所述漏电极(108a)与所述氧化镓衬底(101)形成欧姆接触,所述源电极(108b)与所述氧化镓层(105)形成欧姆接触。
5.根据权利要求1所述的氧化镓场效应晶体管,其特征在于:所述氧化镓衬底(101)为重掺杂n型的氧化镓衬底,掺杂浓度范围为1018~1020cm-3
所述第一氧化镓漂移层(102)为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
所述第二氧化镓漂移层(103)为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
所述氧化镓绝缘层(104)由Fe掺杂的氧化镓材料制成;
所述氧化镓层(105)为重掺杂n型的氧化镓层,掺杂浓度范围为1018~1020cm-3
6.根据权利要求1至权利要求5任一项所述氧化镓场效应晶体管,其特征在于,所述氧化镓场效应晶体管为增强型器件。
7.一种氧化镓场效应晶体管,包括:其特征在于,
漏电极(108a);
氧化镓衬底(101),设置于所述漏电极(108a)上;
第一氧化镓漂移层(102),设置于所述氧化镓衬底(101)上;
氧化镓绝缘层(104),设置于所述第一氧化镓漂移层(102)的两侧;
第二氧化镓漂移层(103),设置于所述第一氧化镓漂移层(102)和所述氧化镓绝缘层(104)之上;
氧化镓层(105),在所述氧化镓绝缘层(104)上外延生长形成,且所述氧化镓层(105)位于所述第二氧化镓漂移层(103)的两侧,所述氧化镓层(105)上设有源电极(108b);
p型材料层(106),设置在所述第二氧化镓漂移层(103)上,所述p型材料层(106)与所述第二氧化镓漂移层(103)形成异质pn结;
栅绝缘层(107),设置于所述p型材料层(106)上,且所述栅绝缘层(107)上设有栅电极(108c)。
8.根据权利要求7所述氧化镓场效应晶体管,其特征在于,所述p型材料层(106)位于所述第二氧化镓漂移层(103)中心区域的凹槽中,所述凹槽自上而下贯穿所述第二氧化镓漂移层(103)的局部。
9.根据权利要求7所述氧化镓场效应晶体管,其特征在于,所述p型材料层(106)位于所述第二氧化镓漂移层(103)的上表面的中心区域。
10.根据权利要求7所述的氧化镓场效应晶体管,其特征在于,所述p型材料层(106)采用p型金属氧化物材料制成;
所述氧化镓衬底(101)为重掺杂n型的氧化镓衬底,掺杂浓度范围为1018~1020cm-3
所述第一氧化镓漂移层(102)为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
所述第二氧化镓漂移层(103)为轻掺杂n型的氧化镓漂移层,掺杂浓度范围为1015~1017cm-3
所述氧化镓绝缘层(104)由Fe掺杂的氧化镓材料制成;
所述氧化镓层(105)为重掺杂n型的氧化镓层,掺杂浓度范围为1018~1020cm-3
CN202210138148.6A 2022-02-15 2022-02-15 氧化镓场效应晶体管 Pending CN114639736A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210138148.6A CN114639736A (zh) 2022-02-15 2022-02-15 氧化镓场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210138148.6A CN114639736A (zh) 2022-02-15 2022-02-15 氧化镓场效应晶体管

Publications (1)

Publication Number Publication Date
CN114639736A true CN114639736A (zh) 2022-06-17

Family

ID=81945982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210138148.6A Pending CN114639736A (zh) 2022-02-15 2022-02-15 氧化镓场效应晶体管

Country Status (1)

Country Link
CN (1) CN114639736A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法
CN117832284A (zh) * 2024-03-01 2024-04-05 湖北九峰山实验室 一种功率器件及其制造方法
CN117832284B (zh) * 2024-03-01 2024-05-24 湖北九峰山实验室 一种功率器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法
CN117832284A (zh) * 2024-03-01 2024-04-05 湖北九峰山实验室 一种功率器件及其制造方法
CN117832284B (zh) * 2024-03-01 2024-05-24 湖北九峰山实验室 一种功率器件及其制造方法

Similar Documents

Publication Publication Date Title
Wong et al. Current Aperture Vertical $\beta $-Ga 2 O 3 MOSFETs Fabricated by N-and Si-Ion Implantation Doping
Wong et al. Enhancement-Mode $\beta $-Ga 2 O 3 Current Aperture Vertical MOSFETs With N-Ion-Implanted Blocker
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
US9142662B2 (en) Field effect transistor devices with low source resistance
WO2016052261A1 (ja) 半導体装置
US20180350900A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN110148625B (zh) 一种氧化镓垂直结型场效应晶体管及其制备方法
US20070215885A1 (en) Semiconductor device
US20200185517A1 (en) Semiconductor device
US6737677B2 (en) Wide bandgap semiconductor device and method for manufacturing the same
CN113421914A (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
JP6550869B2 (ja) 半導体装置
CN114639736A (zh) 氧化镓场效应晶体管
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
CN108010964B (zh) 一种igbt器件及制造方法
WO2019114201A1 (zh) 一种低导通电阻的碳化硅功率半导体器件
JPS62274783A (ja) 半導体装置
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
WO2023184812A1 (zh) 基于异质结的高功率密度隧穿半导体器件及其制造工艺
JP3963151B2 (ja) 炭化珪素半導体装置
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
KR20190106254A (ko) 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법
RU2740124C1 (ru) Карбидокремниевое переключающее устройство и способ его производства
Higashiwaki et al. Vertical gallium oxide transistors with current aperture formed using nitrogen-Ion implantation process
KR102583088B1 (ko) 터널링 전계 효과 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination