CN117012836A - 一种纵向氧化镓mosfet器件及其制备方法 - Google Patents
一种纵向氧化镓mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN117012836A CN117012836A CN202311284125.7A CN202311284125A CN117012836A CN 117012836 A CN117012836 A CN 117012836A CN 202311284125 A CN202311284125 A CN 202311284125A CN 117012836 A CN117012836 A CN 117012836A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- insulating layer
- channel region
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种纵向氧化镓MOSFET器件及其制备方法，涉及半导体功率器件技术领域，该器件的最底端设置有漏极金属层，所述漏极金属层的上方依次设置有n+Ga2O3衬底和n‑Ga2O3漂移层，所述n‑Ga2O3漂移层包括p型Ga2O3绝缘层、Ga2O3沟道区和源极金属层；所述n‑Ga2O3漂移层上方的中心处设计有沟槽，所述沟槽的内部设置有贯穿Ga2O3沟道区内部中心处的栅极绝缘层，所述栅极绝缘层的内部设置有栅极。该纵向氧化镓MOSFET器件及其制备方法，通过采用纵向沟槽型结构，利用电子导电，不需要考虑p型掺杂的激活问题，规避了氧化镓器件p型掺杂难以实现的问题。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体为一种纵向氧化镓MOSFET器件及其制备方法。
背景技术
氧化镓作为超宽禁带半导体的典型代表，其由于卓越的击穿场强、禁带宽度、电子饱和迁移率，对未来功率器件的发展有明显的优势。在这样的背景下，开发基于氧化镓的MOSFET对于超宽禁带半导体功率器件发展具备很深远的意义。
现阶段纵向氧化镓MOSFET的结构主要有增强型和耗尽型两种，增强型器件在器件内部引入了p型材料层来通过pn结来实现器件平常状态下的关断，这种状态要求p型掺杂正常激活，对于现阶段氧化镓技术难以实现。耗尽型器件则需要一个很大的负压来实现器件的关断，与现阶段的功率MOSFET应用方式不同，需专门开发相应驱动器件，应用受限。
现有技术中，有相关研究提出了氧化镓场效应晶体管，其在器件的栅极隔离层区域下方增加了p型材料层来实现对器件的导电沟道的无栅压状态下的关断控制，从而实现增强型器件功能。但是p型材料层在现阶段难以实现，对工艺开发要求很高。
本发明规避了氧化镓p型掺杂的技术难题，通过器件结构来实现器件开启管段，由于SiC MOSFET应用中就采用-4/15V驱动方式，本发明提出的技术方案可以与其兼容。
发明内容
针对现有技术的不足，本发明提供了一种纵向氧化镓MOSFET器件及其制备方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种纵向氧化镓MOSFET器件，该器件的最底端设置有漏极金属层，所述漏极金属层的上方设置有n+ Ga2O3衬底，所述n+ Ga2O3衬底的上方设置有n- Ga2O3漂移层，所述n- Ga2O3漂移层包括位于上方的p型Ga2O3绝缘层和其上方的Ga2O3沟道区，所述n- Ga2O3漂移层还包括位于Ga2O3沟道区上方的源极金属层；
所述n- Ga2O3漂移层上方的中心处设计有沟槽，所述沟槽的内部设置有贯穿Ga2O3沟道区内部中心处的栅极绝缘层，所述栅极绝缘层的内部设置有栅极。
进一步优化本技术方案，所述源极金属层基于刻槽的形式用以形成氧化镓和金属的欧姆接触。
进一步优化本技术方案，该器件在栅极上还设置有一个负向电压和一个正向电压，所述负向电压为-5V，所述正向电压为+15V；
所述负向电压，用于实现器件的完全关断；
所述正向电压，用于实现MOSFET的低导通电阻状态。
一种纵向氧化镓MOSFET器件的制备方法，基于上述的纵向氧化镓MOSFET器件进行制备，包括以下具体操作步骤：
S1、在n- Ga2O3漂移层上形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，在通孔的外延处进行p型离子注入，以形成p型Ga2O3绝缘层；
S2、在n- Ga2O3漂移层上方的p型Ga2O3绝缘层上再次进行离子注入，形成Ga2O3沟道区；
S3、在Ga2O3沟道区上形成第二阻挡层，并对第二阻挡层蚀刻形成栅极绝缘层；
S4、对栅极绝缘层进行淀积氧化铪，形成栅极绝缘层；
S5、在Ga2O3沟道区上形成第三阻挡层，并对第三阻挡层蚀刻形成栅极区，并在栅极绝缘层内淀积栅极；
S6、在Ga2O3沟道区上的外侧形成第四阻挡层，并对第四阻挡层蚀刻源区，并在源区淀积源极金属，形成源极金属层。
进一步优化本技术方案，所述步骤S3中，基于Ga2O3沟道区的沟槽结构，将栅极绝缘层拓展到器件的内部，用于实现对器件内部的p型Ga2O3绝缘层附近导电沟道的导通关断的控制。
与现有技术相比，本发明提供了一种纵向氧化镓MOSFET器件及其制备方法，具备以下有益效果：
该纵向氧化镓MOSFET器件及其制备方法，通过采用纵向沟槽型结构，利用电子导电，不需要考虑p型掺杂的激活问题，规避了氧化镓器件p型掺杂难以实现的问题，并基于刻槽的形式用以形成氧化镓和金属的欧姆接触，提高了欧姆接触质量。
附图说明
图1为本发明提出的一种纵向氧化镓MOSFET器件的器件剖面示意图；
图2为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S1的器件剖面示意图；
图3为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S2的器件剖面示意图；
图4为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S3的器件剖面示意图；
图5为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S4的器件剖面示意图；
图6为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S5的器件剖面示意图；
图7为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S6在蚀刻时的器件剖面示意图；
图8为本发明提出的一种纵向氧化镓MOSFET器件的制备方法中步骤S6在淀积时的器件剖面示意图。
图中：1、漏极金属层；2、n+ Ga2O3衬底；3、n- Ga2O3漂移层；4、p型Ga2O3绝缘层；5、Ga2O3沟道区；6、栅极绝缘层；7、源极金属层；8、栅极。
具体实施方式
下面将结合本发明的实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一：
请参阅图1，一种纵向氧化镓MOSFET器件，该器件的最底端设置有漏极金属层1，所述漏极金属层1的上方设置有n+ Ga2O3衬底2，所述n+ Ga2O3衬底2的上方设置有n- Ga2O3漂移层3，所述n- Ga2O3漂移层3包括位于上方的p型Ga2O3绝缘层4和其上方的Ga2O3沟道区5，所述n- Ga2O3漂移层3还包括位于Ga2O3沟道区5上方的源极金属层7。该器件采用了纵向结构，其耐压通过纵向结构完成，横向面积较小，这样可以有效提高器件的功率密度。
在本实施例中，所述源极金属层7基于刻槽的形式用以形成氧化镓和金属的欧姆接触，能提高欧姆接触质量。
所述n- Ga2O3漂移层3上方的中心处设计有沟槽，所述沟槽的内部设置有贯穿Ga2O3沟道区5内部中心处的栅极绝缘层6，所述栅极绝缘层6的内部设置有栅极8。
在本实施例中，该器件在栅极8上还设置有一个负向电压和一个正向电压，所述负向电压为-5V，所述正向电压为+15V，与现有的SiC MOSFET应用驱动电路兼容，配套的驱动电路设计更容易。
所述负向电压，用于实现器件的完全关断；
所述正向电压，用于实现MOSFET的低导通电阻状态。
该器件通过采用纵向沟槽型结构，利用电子导电，不需要考虑p型掺杂的激活问题，规避了氧化镓器件p型掺杂难以实现的问题，并基于刻槽的形式用以形成氧化镓和金属的欧姆接触，提高了欧姆接触质量。
实施例二：
一种纵向氧化镓MOSFET器件的制备方法，基于实施例一所述的纵向氧化镓MOSFET器件进行制备，包括以下具体操作步骤：
S1、如图2所示，在n- Ga2O3漂移层3上形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，在通孔的外延处进行p型离子注入，以形成p型n- Ga2O3绝缘层4。
S2、如图3所示，在n- Ga2O3漂移层3上方的p型n-Ga2O3绝缘层4上再次进行离子注入，形成Ga2O3沟道区5。
S3、如图4所示，在Ga2O3沟道区5上形成第二阻挡层，并对第二阻挡层蚀刻形成栅极绝缘层6，基于Ga2O3沟道区5的沟槽结构，将栅极绝缘层6拓展到器件的内部，用于实现对器件内部的p型Ga2O3绝缘层4附近导电沟道的导通关断的控制。
S4、如图5所示，对栅极绝缘层6进行淀积氧化铪，形成栅极绝缘层6。
S5、如图6所示，在Ga2O3沟道区5上形成第三阻挡层，并对第三阻挡层蚀刻形成栅极8，并在栅极绝缘层6内淀积栅极8。
S6、如图7所示，在Ga2O3沟道区5上的外侧形成第四阻挡层，并对第四阻挡层蚀刻源区；如图8所示，并在源区淀积源极金属，形成源极金属层7。
该制备方法没有采用激活的p型掺杂氧化镓，有效避免了氧化镓p型掺杂难以实现的问题，p型掺杂氧化镓仅作为电流阻挡层。
本发明的有益效果是：
该纵向氧化镓MOSFET器件及其制备方法，通过采用纵向沟槽型结构，利用电子导电，不需要考虑p型掺杂的激活问题，规避了氧化镓器件p型掺杂难以实现的问题，并基于刻槽的形式用以形成氧化镓和金属的欧姆接触，提高了欧姆接触质量。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (5)
1.一种纵向氧化镓MOSFET器件，其特征在于，该器件的最底端设置有漏极金属层，所述漏极金属层的上方设置有n+ Ga2O3衬底，所述n+ Ga2O3衬底的上方设置有n- Ga2O3漂移层，所述n- Ga2O3漂移层包括位于上方的p型Ga2O3绝缘层和其上方的Ga2O3沟道区，所述n- Ga2O3漂移层还包括位于Ga2O3沟道区上方的源极金属层；
所述n- Ga2O3漂移层上方的中心处设计有沟槽，所述沟槽的内部设置有贯穿Ga2O3沟道区内部中心处的栅极绝缘层，所述栅极绝缘层的内部设置有栅极。
2.根据权利要求1所述的一种纵向氧化镓MOSFET器件，其特征在于，所述源极金属层基于刻槽的形式用以形成氧化镓和金属的欧姆接触。
3.根据权利要求1所述的一种纵向氧化镓MOSFET器件，其特征在于，该器件在栅极上还设置有一个负向电压和一个正向电压，所述负向电压为-5V，所述正向电压为+15V；
所述负向电压，用于实现器件的完全关断；
所述正向电压，用于实现MOSFET的低导通电阻状态。
4.一种纵向氧化镓MOSFET器件的制备方法，基于权利要求1-3中任一项所述的纵向氧化镓MOSFET器件进行制备，其特征在于，包括以下具体操作步骤：
S1、在n- Ga2O3漂移层上形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，在通孔的外延处进行p型离子注入，以形成p型Ga2O3绝缘层；
S2、在n- Ga2O3漂移层上方的p型Ga2O3绝缘层上再次进行离子注入，形成Ga2O3沟道区；
S3、在Ga2O3沟道区上形成第二阻挡层，并对第二阻挡层蚀刻形成栅极绝缘层；
S4、对栅极绝缘层进行淀积氧化铪，形成栅极绝缘层；
S5、在Ga2O3沟道区上形成第三阻挡层，并对第三阻挡层蚀刻形成栅极区，并在栅极绝缘层内淀积栅极；
S6、在Ga2O3沟道区上的外侧形成第四阻挡层，并对第四阻挡层蚀刻源区，并在源区淀积源极金属，形成源极金属层。
5.根据权利要求4所述的一种纵向氧化镓MOSFET器件的制备方法，其特征在于，所述步骤S3中，基于Ga2O3沟道区的沟槽结构，将栅极绝缘层拓展到器件的内部，用于实现对器件内部的p型Ga2O3绝缘层附近导电沟道的导通关断的控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311284125.7A CN117012836B (zh) | 2023-10-07 | 2023-10-07 | 一种纵向氧化镓mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311284125.7A CN117012836B (zh) | 2023-10-07 | 2023-10-07 | 一种纵向氧化镓mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117012836A true CN117012836A (zh) | 2023-11-07 |
| CN117012836B CN117012836B (zh) | 2024-06-28 |
Family
ID=88567631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311284125.7A Active CN117012836B (zh) | 2023-10-07 | 2023-10-07 | 一种纵向氧化镓mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117012836B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| CN110622319A (zh) * | 2017-04-27 | 2019-12-27 | 株式会社田村制作所 | Ga2O3系半导体元件 |
| CN209963064U (zh) * | 2019-01-24 | 2020-01-17 | 泰科天润半导体科技（北京）有限公司 | 一种SiC基DMOSFET器件 |
| CN111785776A (zh) * | 2020-07-16 | 2020-10-16 | 西安电子科技大学 | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 |
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| CN114639736A (zh) * | 2022-02-15 | 2022-06-17 | 广州华瑞升阳投资有限公司 | 氧化镓场效应晶体管 |
| CN114823907A (zh) * | 2022-03-16 | 2022-07-29 | 松山湖材料实验室 | 功率半导体器件及其应用 |
| WO2022230831A1 (ja) * | 2021-04-26 | 2022-11-03 | 株式会社Flosfia | 半導体装置 |
| CN115410922A (zh) * | 2022-09-07 | 2022-11-29 | 中国科学技术大学 | 一种垂直型氧化镓晶体管及其制备方法 |
| CN115732566A (zh) * | 2022-12-06 | 2023-03-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | Umosfet器件及提高umosfet器件性能的方法 |
| CN115939183A (zh) * | 2022-11-28 | 2023-04-07 | 杭州富加镓业科技有限公司 | 一种氧化镓基mosfet器件及其制备方法 |
| CN116387361A (zh) * | 2023-03-06 | 2023-07-04 | 西安电子科技大学 | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 |
-
2023
- 2023-10-07 CN CN202311284125.7A patent/CN117012836B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
| CN101521229A (zh) * | 2008-03-02 | 2009-09-02 | 万国半导体股份有限公司 | 自对准沟槽累加模式场效应晶体管结构及其制造方法 |
| CN110622319A (zh) * | 2017-04-27 | 2019-12-27 | 株式会社田村制作所 | Ga2O3系半导体元件 |
| CN209963064U (zh) * | 2019-01-24 | 2020-01-17 | 泰科天润半导体科技（北京）有限公司 | 一种SiC基DMOSFET器件 |
| CN111785776A (zh) * | 2020-07-16 | 2020-10-16 | 西安电子科技大学 | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 |
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| WO2022230831A1 (ja) * | 2021-04-26 | 2022-11-03 | 株式会社Flosfia | 半導体装置 |
| CN114639736A (zh) * | 2022-02-15 | 2022-06-17 | 广州华瑞升阳投资有限公司 | 氧化镓场效应晶体管 |
| CN114823907A (zh) * | 2022-03-16 | 2022-07-29 | 松山湖材料实验室 | 功率半导体器件及其应用 |
| CN115410922A (zh) * | 2022-09-07 | 2022-11-29 | 中国科学技术大学 | 一种垂直型氧化镓晶体管及其制备方法 |
| CN115939183A (zh) * | 2022-11-28 | 2023-04-07 | 杭州富加镓业科技有限公司 | 一种氧化镓基mosfet器件及其制备方法 |
| CN115732566A (zh) * | 2022-12-06 | 2023-03-03 | 中国科学院苏州纳米技术与纳米仿生研究所 | Umosfet器件及提高umosfet器件性能的方法 |
| CN116387361A (zh) * | 2023-03-06 | 2023-07-04 | 西安电子科技大学 | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117012836B (zh) | 2024-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107546268B (zh) | 半导体器件及制造其的方法 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN111149213B (zh) | 碳化硅半导体装置及其制造方法 | |
| JP2012169384A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN116230774A (zh) | 一种非对称碳化硅槽栅mosfet及其制造方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN116403910B (zh) | 碳化硅mosfet器件及其制造方法 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN117012836B (zh) | 一种纵向氧化镓mosfet器件及其制备方法 | |
| CN113066866B (zh) | 碳化硅mosfet器件及其工艺方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN114759093A (zh) | 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN113707708A (zh) | 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 | |
| CN109888010A (zh) | 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| KR20200039235A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113707709B (zh) | 具有积累层外延栅极MIS结构AlGaN/GaN高电子迁移率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |