CN116230774A - 一种非对称碳化硅槽栅mosfet及其制造方法 - Google Patents

一种非对称碳化硅槽栅mosfet及其制造方法 Download PDF

Info

Publication number
CN116230774A
CN116230774A CN202310482945.0A CN202310482945A CN116230774A CN 116230774 A CN116230774 A CN 116230774A CN 202310482945 A CN202310482945 A CN 202310482945A CN 116230774 A CN116230774 A CN 116230774A
Authority
CN
China
Prior art keywords
conductive type
region
layer
conductivity type
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310482945.0A
Other languages
English (en)
Other versions
CN116230774B (zh
Inventor
张跃
张腾
柏松
黄润华
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Original Assignee
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Third Generation Semiconductor Technology Innovation Center, Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd filed Critical Nanjing Third Generation Semiconductor Technology Innovation Center
Priority to CN202310482945.0A priority Critical patent/CN116230774B/zh
Publication of CN116230774A publication Critical patent/CN116230774A/zh
Application granted granted Critical
Publication of CN116230774B publication Critical patent/CN116230774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种非对称碳化硅槽栅MOSFET及其制造方法，包括，漏极电极、第一导电类型衬底、第一导电类型外延层，位于第一导电类型外延层之中的第二导电类型柱区；位于第二导电类型柱区之上的特征沟槽；位于特征沟槽之中且位于栅极电极一侧的第二栅介质层；位于特征沟槽之中且位于栅极电极底部的第三栅介质层；位于特征沟槽之中且远离第二栅介质层的肖特基电极；位于特征沟槽之中且位于栅极电极与肖特基电极之间的第一栅介质层等。在正向导通工作条件下，超结结构可以有效增大器件的电流密度；在第三象限工作条件下，肖特基结构抑制了体二极管的导通，避免了双极退化效应，有效改善了器件的反向恢复特性。

Description

一种非对称碳化硅槽栅MOSFET及其制造方法
技术领域
本发明涉及电力电子技术领域，尤其涉及一种非对称碳化硅槽栅MOSFET及其制造方法。
背景技术
电力电子行业的发展对开关器件的耐压能力、电流能力提出了更高的要求。相比硅材料，碳化硅（SiC）材料因其更高的热导率、更大的禁带宽度、更高的临界击穿电场强度等优点，成为制作能够适应极端环境的大功率器件的最重要半导体材料之一。
SiC功率器件中，金属氧化物半导体场效应晶体管（MOSFET）因其栅极驱动简单、开关速度快等优点得到广泛应用。然而常规的平面栅型SiC MOSFET器件沟道迁移率较低，且存在寄生结型场效应晶体管结构，这两点均限制了器件的导通能力。
相比平面栅型SiC MOSFET，沟槽型SiC MOSFET器件在不同晶向上制作导电沟道，实现了较高的沟道迁移率；同时沟槽的存在消除了寄生结型场效应晶体管结构，使得导通电阻进一步降低。然而在高压下，沟槽底部的电场集中效应会影响栅介质的可靠性，导致器件提前击穿。另外，由于具备更小的元胞尺寸，传统的沟槽型SiC MOSFET器件的栅电容较大，使其开关特性受到影响。
SiC MOSFET器件在应用中，通常需要与一个二极管反并联使用，一般有两种方案。其一，使用SiC MOSFET器件内部的寄生二极管，但寄生二极管的开启电压较高、反向恢复特性较差，使得功率损耗较大。其二，将SiC MOSFET器件与外部二极管反并联使用，但该方案会增加成本，同时金属连线会降低器件的可靠性。
发明内容
技术目的：针对现有技术中的问题，本发明公开了一种非对称碳化硅槽栅MOSFET及其制造方法，在特征沟槽中形成栅极电极和肖特基电极，栅极电极用于控制纵向导电沟道，肖特基电极用于第三象限工作条件下的导通。在特征沟槽下方形成第二导电类型柱区，第二导电类型柱区与第一导电类型外延层形成超结结构。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种非对称碳化硅槽栅MOSFET及其制造方法，包括，漏极电极；位于漏极电极之上的第一导电类型衬底,位于第一导电类型衬底上的第一导电类型外延层，位于第一导电类型外延层之中的第二导电类型柱区；位于所述第二导电类型柱区之上的特征沟槽；位于所述特征沟槽之中的栅极电极；位于所述特征沟槽之中且位于所述栅极电极一侧的第二栅介质层；位于所述特征沟槽之中且位于所述栅极电极底部的第三栅介质层；位于所述特征沟槽之中且远离第二栅介质层的肖特基电极；位于所述特征沟槽之中且位于所述栅极电极与肖特基电极之间的第一栅介质层；位于所述第一导电类型外延层之中第二导电类型阱区；位于所述第二导电类型阱区之中的第一导电类型源区；位于所述第一导电类型外延层之上、完全覆盖栅极电极的隔离介质层；位于所述隔离介质层两侧及之上、位于第二导电类型阱区之上且位于第一导电类型源区之上的源极电极。
优选地，所述第二导电类型柱区的顶面低于第一导电类型外延层的顶面；特征沟槽的底面与第二导电类型柱区的顶面齐平，特征沟槽的顶面与第一导电类型外延层的顶面齐平；第二导电类型阱区顶面与第一导电类型外延层顶面齐平，第二导电类型阱区底面高于特征沟槽的底面，且第二导电类型阱区包裹肖特基电极；第一导电类型源区顶面与第二导电类型阱区的顶面齐平；第一导电类型源区位于第二栅介质层一侧。
优选地，所述第二导电类型阱区下方形成了第一导电类型电流扩展层，第一导电类型电流扩展层的顶面与第二导电类型阱区的底面齐平。
优选地，所述特征沟槽下方形成第二导电类型屏蔽区，其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
优选地，所述特征沟槽的底角附近形成了第二导电类型左侧屏蔽区和第二导电类型右侧屏蔽区，第二导电类型左侧屏蔽区和第二导电类型右侧屏蔽区的深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
优选地，所述特征沟槽下方形成了第二导电类型半超结柱区，其深度不小于1.0µm，掺杂浓度为5e16cm-3~1e18cm-3；在第二导电类型半超结柱区两侧形成第一导电类型柱区，第二导电类型半超结柱区的底面与第一导电类型柱区的底面齐平；第一导电类型柱区深度与第二导电类型半超结柱区深度相同，掺杂浓度为5e15cm-3~8e17cm-3；第二导电类型半超结柱区与第一导电类型柱区形成半超结结构。
优选地，特征沟槽远离栅极电极的一侧形成了异质结接触，异质结接触通过淀积第二导电类型掺杂多晶硅形成。
一种非对称碳化硅槽栅MOSFET的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底上通过外延生长形成第一导电类型外延层，第一导电类型外延层掺杂浓度为1e15cm-3~ 1e17cm-3；
步骤2、在第一导电类型外延层表面，通过化学气相沉积工艺生长刻蚀掩膜层，再通过光刻工艺对刻蚀掩膜层进行图形化处理，利用图形化的刻蚀掩膜层对第一导电类型外延层进行ICP刻蚀，去除第二导电类型柱区所在区域的第一导电类型外延层；
步骤3、去除步骤2中生长的刻蚀掩膜层，通过外延回填及CMP工艺平整表面，形成第二导电类型柱区；第二导电类型柱区深度与宽度之比大于2:1，第二导电类型柱区的掺杂浓度为5e16cm-3~5e17cm-3；
步骤4、在步骤3制备而得的碳化硅 MOSFET器件的表面外延第一导电类型掺杂SiC，形成覆盖第二导电类型柱区顶部的第一导电类型外延层；在外延后的第一导电类型外延层表面通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型阱区；去除该掩膜层后，在第二导电类型阱区上利用同样的方式形成第一导电类型源区；
步骤5、在第一导电类型外延层表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层进行ICP刻蚀，在每个第二导电类型柱区上方的第一导电类型外延层中形成特征沟槽，并对其进行钝化处理；特征沟槽的深度为0.7~2.5µm，特征沟槽的宽度为0.6~2.5µm，特征沟槽的深度大于第二导电类型阱区的深度，二者之差不小于0.2µm；
步骤6、通过化学气相沉积工艺、淀积并回刻蚀，形成完全填覆特征沟槽的介质层；通过光刻及刻蚀工艺，在器件表面形成图形化的刻蚀掩膜层，随后对特征沟槽内栅极电极一侧的介质进行刻蚀，并利用高温退火工艺处理二氧化硅层，在特征沟槽内形成第二栅介质层和第三栅介质层；通过化学气相沉积工艺在栅介质层内部形成第二导电类型掺杂多晶硅，随后进行第二导电类型掺杂多晶硅注入，通过刻蚀去除特征沟槽以外的第二导电类型掺杂多晶硅材料，以形成栅极电极；
步骤7、在第一导电类型外延层表面淀积隔离介质层，刻蚀隔离介质层以形成源极电极窗口，通过此源极电极窗口淀积欧姆金属并退火，以形成源极欧姆接触；
步骤8、在步骤6制备而得的器件表面形成图形化的刻蚀掩膜层，对特征沟槽肖特基电极 一侧的介质层及其上的隔离介质层进行刻蚀，保留的第一栅介质层宽度不小于0.1µm。通过打开的肖特基窗口，淀积肖特基金属并退火，肖特基金属与源极欧姆金属充分接触；在肖特基金属与第一导电类型外延层交界处形成肖特基接触，肖特基接触长度不小于0.2µm；在第一导电类型衬底底层形成漏极欧姆接触。在源极欧姆接触层表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
优选地，第二导电类型阱区下方形成了第一导电类型电流扩展层，第一导电类型电流扩展层的顶面与第二导电类型阱区的底面齐平；第一导电类型电流扩展层可通过外延生长或离子注入的方式形成，其掺杂浓度高于第一导电类型外延层 。
优选地，所述特征沟槽下方形成第二导电类型屏蔽区，第二导电类型屏蔽区通过外延生长或离子注入的方式形成，其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
优选地，所述特征沟槽的底角附近形成了第二导电类型左侧屏蔽区和第二导电类型右侧屏蔽区，通过外延生长或离子注入的方式形成；第二导电类型左侧屏蔽区和第二导电类型右侧屏蔽区的深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
优选地，所述特征沟槽下方形成了第二导电类型半超结柱区，通过深槽刻蚀+外延回填工艺形成，其深度不小于1.0µm，掺杂浓度为5e16cm-3~1e18cm-3；在第二导电类型半超结柱区两侧形成第一导电类型柱区，通过外延工艺形成，第二导电类型半超结柱区的底面与第一导电类型柱区的底面齐平；第一导电类型柱区深度与第二导电类型半超结柱区深度相同，掺杂浓度为5e15cm-3~8e17cm-3；第二导电类型半超结柱区与第一导电类型柱区形成半超结结构。
优选地，所述特征沟槽远离栅极电极的一侧形成了异质结接触，异质结接触通过淀积第二导电类型掺杂多晶硅形成。
有益效果：
（1）本发明提出的非对称碳化硅槽栅MOSFET器件，在特征沟槽中形成栅极电极和肖特基电极，栅极电极用于控制纵向导电沟道，肖特基电极用于第三象限工作条件下的导通。在特征沟槽下方形成第二导电类型柱区，第二导电类型柱区与第一导电类型外延层形成超结结构。
（2）本发明提出的非对称碳化硅槽栅MOSFET器件，特征沟槽的一侧侧壁用于形成导电沟道，另一侧侧壁用于形成肖特基接触。第二导电类型阱区、肖特基电极和第二导电类型柱区形成JBS（Junction Barrier Schottky，结势垒肖特基）结构，有效保护了肖特基二极管，降低了关断状态下的漏电流，使得器件的击穿特性不受肖特基二极管的影响。第三象限工作条件下，集成的肖特基二极管的单极导通工作机制消除了双极退化效应，降低了开启电压，减小了开关损耗。
（3）本发明提出的非对称碳化硅槽栅MOSFET器件采用了超结结构，超结结构可以在不牺牲击穿特性的前提下，大幅降低器件的漂移区电阻，从而弥补肖特基电极一侧的沟道电流损失，避免器件的总导通电阻增大。第二导电类型柱区位于特征沟槽下方，在关断状态下，可以有效保护栅介质，提高器件的可靠性。另外，超结结构的横向PN结面积较大，使其反向恢复电荷较大、反向恢复特性较差，而本结构在元胞内集成了肖特基二极管，避免器件寄生二极管导通，从而克服了超结结构这一固有缺点。
附图说明
图1为实施例1的非对称碳化硅槽栅MOSFET器件的结构示意图；
图2为实施例2的非对称碳化硅槽栅MOSFET器件的结构示意图；
图3为实施例3的非对称碳化硅槽栅MOSFET器件的结构示意图；
图4为实施例4的非对称碳化硅槽栅MOSFET器件的结构示意图；
图5为实施例5的非对称碳化硅槽栅MOSFET器件的结构示意图；
图6为实施例6的非对称碳化硅槽栅MOSFET器件的结构示意图；
图7~图15为实施例1的非对称碳化硅槽栅MOSFET器件的制备流程示意图；
附图标记说明：1、漏极电极；2、第一导电类型衬底；3、第一导电类型外延层；4、第二导电类型柱区；4-1、第二导电类型半超结柱区；5、特征沟槽；6、肖特基电极；7、第二导电类型阱区；8、第一导电类型源区；9、栅极电极；10-1、第一栅介质层；10-2、第二栅介质层；10-3、第三栅介质层；11、隔离介质层；12、源极电极；13、第一导电类型电流扩展层；14、第二导电类型屏蔽区；14-1、第二导电类型左侧屏蔽区；14-2、第二导电类型右侧屏蔽区；15、第一导电类型柱区；16、第二导电类型掺杂多晶硅。
实施方式
以下结合附图和实施例对本发明的一种非对称碳化硅槽栅MOSFET及其制造方法做进一步的解释和说明。
实施例1
一种非对称碳化硅槽栅MOSFET，如图1所示，包括，漏极电极1；位于漏极电极1之上的第一导电类型衬底2，第一导电类型衬底2为第一导电类型SiC衬底；位于第一导电类型衬底2上的第一导电类型外延层3，第一导电类型外延层3为第一导电类型SiC外延层；位于第一导电类型外延层3之中的第二导电类型柱区4；位于所述第二导电类型柱区4之上的特征沟槽5；位于所述特征沟槽5之中的栅极电极9；位于所述特征沟槽5之中且位于所述栅极电极9一侧的第二栅介质层10-2；位于所述特征沟槽5之中且位于所述栅极电极9底部的第三栅介质层10-3；位于所述特征沟槽5之中且远离第二栅介质层10-2的肖特基电极6；位于所述特征沟槽5之中且位于所述栅极电极9与肖特基电极6之间的第一栅介质层10-1；位于所述第一导电类型外延层3之中第二导电类型阱区7；位于所述第二导电类型阱区7之中的第一导电类型源区8；位于所述第一导电类型外延层3之上、完全覆盖栅极电极9的隔离介质层11；位于所述隔离介质层11两侧及之上、位于第二导电类型阱区7之上且位于第一导电类型源区8之上的源极电极12。
本发明的一种非对称碳化硅槽栅MOSFET，非对称主要指的是特征沟槽5内部左右不对称，一般的SiC沟槽MOSFET，栅极沟槽内部是左右对称的，同时，非对称还体现在特征沟槽5左侧存在第一导电类型源区8，右侧不存在，通过这种非对称结构的设计，在特征沟槽5内同时形成栅极电极和肖特基电极，避免增加元胞尺寸。
第二导电类型柱区4的底面与第一导电类型外延层3底面齐平或不齐平皆可，在本发明的一些实施例中，如图1所示，第二导电类型柱区4的底面与第一导电类型外延层3底面齐平，第二导电类型柱区4的顶面低于第一导电类型外延层3的顶面；特征沟槽5的底面与第二导电类型柱区4的顶面齐平，特征沟槽5的顶面与第一导电类型外延层3的顶面齐平；第二导电类型阱区7顶面与第一导电类型外延层3顶面齐平，第二导电类型阱区7底面高于特征沟槽5的底面，且第二导电类型阱区7包裹肖特基电极6；第一导电类型源区8顶面与第二导电类型阱区7的顶面齐平；第一导电类型源区8位于第二栅介质层10-2一侧；
本发明中，第一导电类型为N型，第二导电类型为P型。
本发明提出的非对称碳化硅槽栅MOSFET，在特征沟槽中形成栅极电极和肖特基电极，栅极电极用于控制纵向导电沟道，肖特基电极用于第三象限工作条件下的导通。在特征沟槽下方形成第二导电类型柱区，第二导电类型柱区与第一导电类型外延层形成超结结构。特征沟槽的一侧侧壁用于形成导电沟道，另一侧侧壁用于形成肖特基接触。第二导电类型阱区、肖特基电极和第二导电类型柱区形成JBS（Junction Barrier Schottky，结势垒肖特基）结构，有效保护了肖特基二极管，降低了关断状态下的漏电流，使得器件的击穿特性不受肖特基二极管的影响。第三象限工作条件下，集成的肖特基二极管的单极导通工作机制消除了双极退化效应，抑制了体二极管的导通，降低了开启电压，减小了开关损耗，有效改善了器件的反向恢复特性。超结结构可以在不牺牲击穿特性的前提下，大幅降低器件的漂移区电阻，从而弥补肖特基电极一侧的沟道电流损失，避免器件的总导通电阻增大，有效增大器件的电流密度。第二导电类型柱区位于特征沟槽下方，在关断状态下，可以有效保护栅介质，提高器件的可靠性。另外，超结结构的横向PN结面积较大，使其反向恢复电荷较大、反向恢复特性较差，而本结构在元胞内集成了肖特基二极管，避免器件寄生二极管导通，从而克服了超结结构这一固有缺点。
上述非对称碳化硅槽栅MOSFET器件的制备方法，如图7至图15所示，包括以下步骤：
步骤1.如图7、图8所示，在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，第一导电类型外延层3掺杂浓度为1e15cm-3~ 1e17cm-3；
步骤2.如图9所示，在步骤1制备的第一导电类型外延层3表面，通过化学气相沉积工艺生长刻蚀掩膜层，再通过光刻工艺对刻蚀掩膜层进行图形化处理，利用图形化的刻蚀掩膜层对第一导电类型外延层3进行ICP刻蚀，去除第二导电类型柱区4所在区域的第一导电类型外延层3；
步骤3.如图10所示，去除步骤2生长的刻蚀掩膜层，通过外延回填及CMP工艺平整表面，形成第二导电类型柱区4。第二导电类型柱区4深度与宽度之比大于2:1，第二导电类型柱区4的掺杂浓度为5e16cm-3~5e17cm-3；
步骤4.如图11所示，在步骤3制备而得的碳化硅 MOSFET器件的表面外延第一导电类型掺杂SiC，形成覆盖第二导电类型柱区4顶部的第一导电类型外延层3；在外延后的第一导电类型外延层3表面通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型阱区7；去除该掩膜层后，利用同样的方式形成第一导电类型源区8；
步骤5.如图12所示，在步骤4制备而得的器件第一导电类型外延层3表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层3进行ICP刻蚀，在每个第二导电类型柱区4上方的第一导电类型外延层3中形成特征沟槽5，并对其进行钝化处理。特征沟槽5的深度为0.7~2.5µm，特征沟槽5的宽度为0.6~2.5µm，特征沟槽5的深度大于第二导电类型阱区的深度，二者之差不小于0.2µm；
步骤6.如图13所示，通过化学气相沉积工艺，淀积并回刻蚀，形成完全填覆特征沟槽的介质层。通过光刻及刻蚀工艺，在器件表面形成图形化的刻蚀掩膜层，随后对特征沟槽内栅极电极一侧的介质进行刻蚀，并利用高温退火工艺处理二氧化硅层，在特征沟槽5内形成第二栅介质层10-2和第三栅介质层10-3。通过化学气相沉积工艺在栅介质层内部形成第二导电类型掺杂多晶硅16，随后进行第二导电类型掺杂多晶硅16注入，通过刻蚀去除特征沟槽5以外的第二导电类型掺杂多晶硅16材料，以形成栅极电极9。
步骤7. 如图14所示，在步骤6制备而得的器件第一导电类型外延层3表面淀积隔离介质层11，刻蚀隔离介质层11以形成源极电极12窗口，通过此源极电极12窗口淀积欧姆金属并退火，以形成源极欧姆接触。
步骤8. 如图15所示，在步骤6制备而得的器件表面形成图形化的刻蚀掩膜层，对特征沟槽5肖特基电极6一侧的介质层及其上的隔离介质层进行刻蚀，保留的第一栅介质层宽度不小于0.1µm。通过打开的肖特基窗口，淀积肖特基金属并退火，肖特基金属与源极欧姆金属充分接触；在肖特基金属与第一导电类型外延层3交界处形成肖特基接触，肖特基接触长度不小于0.2µm。在第一导电类型衬底2底层形成漏极欧姆接触。在源极欧姆接触层表面形成源极电极12，在漏极欧姆接触表面形成漏极电极1。
本实施例中，步骤6中，先形成完全填覆特征沟槽5的介质层，此时特征沟槽5中填满了介质层；随后通过刻蚀，去除栅极电极9所在区域的介质，再进行高温退火，第二栅介质层10-2和第三栅介质层10-3便完成制备；随后形成栅极电极9，此时特征沟槽5中从左向右看的状态是——最左侧是第二栅介质层10-2，随后是栅极电极9，栅极电极9右侧填满介质层。因此，步骤8中对特征沟槽5右侧、肖特基电极6处的介质层进行刻蚀后，方能形成第一栅介质层10-1。
实施例2
一种非对称碳化硅槽栅MOSFET，如图2所示，与实施例1基本相同，区别在于第二导电类型阱区7下方形成了第一导电类型电流扩展层13，第一导电类型电流扩展层13的顶面与第二导电类型阱区7的底面齐平，第一导电类型电流扩展层13的底面不受限制，在本实施例中，如图2所示，第一导电类型电流扩展层13的底面低于特征沟槽5的底面；第一导电类型电流扩展层13可通过外延生长或离子注入的方式形成，其掺杂浓度明显高于第一导电类型外延层3，掺杂浓度为1e16cm-3~1e17cm-3，可进一步降低器件导通电阻。
实施例3
一种非对称碳化硅槽栅MOSFET，如图3所示，与实施例1区别在于特征沟槽5下方形成第二导电类型屏蔽区14，第二导电类型屏蔽区14可通过外延生长或离子注入的方式形成，其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。第二导电类型屏蔽区14可以有效保护栅介质，也可与第二导电类型阱区7、肖特基电极6形成JBS结构，有效减小关断状态漏电流。
实施例4
一种非对称碳化硅槽栅MOSFET，如图4所示，与实施例1区别在于在特征沟槽5的底角附近形成了第二导电类型左侧屏蔽区14-1和第二导电类型右侧屏蔽区14-2，第二导电类型左侧、右侧屏蔽区14-1和14-2可通过外延生长或离子注入的方式形成，其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。第二导电类型左侧屏蔽区14-1可以有效保护栅介质，第二导电类型右侧屏蔽区14-2可与第二导电类型阱区7、肖特基电极6形成JBS结构，有效减小关断状态漏电流。
实施例5
一种非对称碳化硅槽栅MOSFET，如图5所示，与实施例1区别在于在特征沟槽5下方形成了第二导电类型半超结柱区4-1，第二导电类型半超结柱区4-1可通过深槽刻蚀+外延回填工艺形成，其深度不小于1.0µm，掺杂浓度为5e16cm-3~1e18cm-3。在第二导电类型半超结柱区4-1两侧形成第一导电类型柱区15，第二导电类型半超结柱区4-1的底面与第一导电类型柱区15的底面齐平；第一导电类型柱区15可通过外延工艺形成，第一导电类型柱区15深度与第二导电类型半超结柱区4-1深度相同，掺杂浓度为5e15cm-3~8e17cm-3。第二导电类型半超结柱区4-1与第一导电类型柱区15形成半超结结构，既可保护栅介质和肖特基二极管，也可增大电流密度，同时减小了工艺难度。
实施例6
一种非对称碳化硅槽栅MOSFET，如图6所示，与实施例1区别在于去除肖特基电极6，在特征沟槽5远离栅极电极9的一侧形成了异质结接触，异质结接触可通过淀积第二导电类型掺杂多晶硅16形成。异质结二极管具有较低的开启电压，在第三象限工作条件下，可以抑制SiC MOSFET的寄生二极管导通，避免双极退化效应。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种非对称碳化硅槽栅MOSFET，其特征在于：包括，漏极电极（1）；位于漏极电极（1）之上的第一导电类型衬底（2），位于第一导电类型衬底（2）上的第一导电类型外延层（3），位于第一导电类型外延层（3）之中的第二导电类型柱区（4）；位于所述第二导电类型柱区（4）之上的特征沟槽（5）；位于所述特征沟槽（5）之中的栅极电极（9）；位于所述特征沟槽（5）之中且位于所述栅极电极（9）一侧的第二栅介质层（10-2）；位于所述特征沟槽（5）之中且位于所述栅极电极（9）底部的第三栅介质层（10-3）；位于所述特征沟槽（5）之中且远离第二栅介质层（10-2）的肖特基电极（6）；位于所述特征沟槽（5）之中且位于所述栅极电极（9）与肖特基电极（6）之间的第一栅介质层（10-1）；位于所述第一导电类型外延层（3）之中第二导电类型阱区（7）；位于所述第二导电类型阱区（7）之中的第一导电类型源区（8）；位于所述第一导电类型外延层（3）之上、完全覆盖栅极电极（9）的隔离介质层（11）；位于所述隔离介质层（11）两侧及之上、位于第二导电类型阱区（7）之上且位于第一导电类型源区（8）之上的源极电极（12）。
2.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述第二导电类型柱区（4）的顶面低于第一导电类型外延层（3）的顶面；特征沟槽（5）的底面与第二导电类型柱区（4）的顶面齐平，特征沟槽（5）的顶面与第一导电类型外延层（3）的顶面齐平；第二导电类型阱区（7）顶面与第一导电类型外延层（3）顶面齐平，第二导电类型阱区（7）底面高于特征沟槽（5）的底面，且第二导电类型阱区（7）包裹肖特基电极（6）；第一导电类型源区（8）顶面与第二导电类型阱区（7）的顶面齐平；第一导电类型源区（8）位于第二栅介质层（10-2）一侧。
3.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述第二导电类型阱区（7）下方形成了第一导电类型电流扩展层（13），第一导电类型电流扩展层（13）的顶面与第二导电类型阱区（7）的底面齐平。
4.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述特征沟槽（5）下方形成第二导电类型屏蔽区（14），其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
5.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述特征沟槽（5）的底角附近形成了第二导电类型左侧屏蔽区（14-1）和第二导电类型右侧屏蔽区（14-2），第二导电类型左侧屏蔽区（14-1）和第二导电类型右侧屏蔽区（14-2）的深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
6.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述特征沟槽（5）下方形成了第二导电类型半超结柱区（4-1），其深度不小于1.0µm，掺杂浓度为5e16cm-3~1e18cm-3；在第二导电类型半超结柱区（4-1）两侧形成第一导电类型柱区（15），第二导电类型半超结柱区（4-1）的底面与第一导电类型柱区（15）的底面齐平；第一导电类型柱区（15）深度与第二导电类型半超结柱区（4-1）深度相同，掺杂浓度为5e15cm-3~8e17cm-3；第二导电类型半超结柱区（4-1）与第一导电类型柱区（15）形成半超结结构。
7.根据权利要求1所述的一种非对称碳化硅槽栅MOSFET，其特征在于：所述特征沟槽（5）远离栅极电极（9）的一侧形成了异质结接触，异质结接触通过淀积第二导电类型掺杂多晶硅（16）形成。
8.一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：包括以下步骤：
步骤1、在第一导电类型衬底（2）上通过外延生长形成第一导电类型外延层（3），第一导电类型外延层（3）掺杂浓度为1e15cm-3 ~ 1e17cm-3；
步骤2、在第一导电类型外延层（3）表面，通过化学气相沉积工艺生长刻蚀掩膜层，再通过光刻工艺对刻蚀掩膜层进行图形化处理，利用图形化的刻蚀掩膜层对第一导电类型外延层（3）进行ICP刻蚀，去除第二导电类型柱区（4）所在区域的第一导电类型外延层（3）；
步骤3、去除步骤2中生长的刻蚀掩膜层，通过外延回填及CMP工艺平整表面，形成第二导电类型柱区（4）；第二导电类型柱区（4）深度与宽度之比大于2:1，第二导电类型柱区（4）的掺杂浓度为5e16cm-3~5e17cm-3；
步骤4、在步骤3制备而得的碳化硅 MOSFET器件的表面外延第一导电类型掺杂SiC，形成覆盖第二导电类型柱区（4）顶部的第一导电类型外延层（3）；在外延后的第一导电类型外延层（3）表面通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型阱区（7）；去除该掩膜层后，在第二导电类型阱区（7）上利用同样的方式形成第一导电类型源区（8）；
步骤5、在第一导电类型外延层（3）表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层（3）进行ICP刻蚀，在每个第二导电类型柱区（4）上方的第一导电类型外延层（3）中形成特征沟槽（5），并对其进行钝化处理；特征沟槽（5）的深度为0.7~2.5µm，特征沟槽（5）的宽度为0.6~2.5µm，特征沟槽（5）的深度大于第二导电类型阱区的深度，二者之差不小于0.2µm；
步骤6、通过化学气相沉积工艺、淀积并回刻蚀，形成完全填覆特征沟槽（5）的介质层；通过光刻及刻蚀工艺，在器件表面形成图形化的刻蚀掩膜层，随后对特征沟槽（5）内栅极电极一侧的介质进行刻蚀，并利用高温退火工艺处理二氧化硅层，在特征沟槽（5）内形成第二栅介质层（10-2）和第三栅介质层（10-3）；通过化学气相沉积工艺在栅介质层内部形成第二导电类型掺杂多晶硅（16），随后进行第二导电类型掺杂多晶硅（16）注入，通过刻蚀去除特征沟槽（5）以外的第二导电类型掺杂多晶硅（16）材料，以形成栅极电极（9）；
步骤7、在第一导电类型外延层（3）表面淀积隔离介质层（11），刻蚀隔离介质层（11）以形成源极电极（12）窗口，通过此源极电极（12）窗口淀积欧姆金属并退火，以形成源极欧姆接触；
步骤8、在步骤6制备而得的器件表面形成图形化的刻蚀掩膜层，对特征沟槽（5）肖特基电极（6）一侧的介质层及其上的隔离介质层（11）进行刻蚀，保留的第一栅介质层（10-1）宽度不小于0.1µm；通过打开的肖特基窗口，淀积肖特基金属并退火，肖特基金属与源极欧姆金属充分接触；在肖特基金属与第一导电类型外延层（3）交界处形成肖特基接触，肖特基接触长度不小于0.2µm；在第一导电类型衬底（2）底层形成漏极欧姆接触；在源极欧姆接触层表面形成源极电极（12），在漏极欧姆接触表面形成漏极电极（1）。
9.根据权利要求8所述的一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：所述第二导电类型阱区（7）下方形成了第一导电类型电流扩展层（13），第一导电类型电流扩展层（13）的顶面与第二导电类型阱区（7）的底面齐平；第一导电类型电流扩展层（13）可通过外延生长或离子注入的方式形成，其掺杂浓度高于第一导电类型外延层（3）。
10.根据权利要求8所述的一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：所述特征沟槽（5）下方形成第二导电类型屏蔽区（14），第二导电类型屏蔽区（14）通过外延生长或离子注入的方式形成，其深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
11.根据权利要求8所述的一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：所述特征沟槽（5）的底角附近形成了第二导电类型左侧屏蔽区（14-1）和第二导电类型右侧屏蔽区（14-2），通过外延生长或离子注入的方式形成；第二导电类型左侧屏蔽区（14-1）和第二导电类型右侧屏蔽区（14-2）的深度不小于1.0µm，掺杂浓度为1e17cm-3~5e19cm-3。
12.根据权利要求8所述的一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：所述特征沟槽（5）下方形成了第二导电类型半超结柱区（4-1），通过深槽刻蚀+外延回填工艺形成，其深度不小于1.0µm，掺杂浓度为5e16cm-3~1e18cm-3；在第二导电类型半超结柱区（4-1）两侧形成第一导电类型柱区（15），通过外延工艺形成，第二导电类型半超结柱区（4-1）的底面与第一导电类型柱区（15）的底面齐平；第一导电类型柱区（15）深度与第二导电类型半超结柱区（4-1）深度相同，掺杂浓度为5e15cm-3~8e17cm-3；第二导电类型半超结柱区（4-1）与第一导电类型柱区（15）形成半超结结构。
13.根据权利要求8所述的一种非对称碳化硅槽栅MOSFET的制造方法，其特征在于：所述特征沟槽（5）远离栅极电极（9）的一侧形成了异质结接触，异质结接触通过淀积第二导电类型掺杂多晶硅（16）形成。
CN202310482945.0A 2023-05-04 2023-05-04 一种非对称碳化硅槽栅mosfet及其制造方法 Active CN116230774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310482945.0A CN116230774B (zh) 2023-05-04 2023-05-04 一种非对称碳化硅槽栅mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310482945.0A CN116230774B (zh) 2023-05-04 2023-05-04 一种非对称碳化硅槽栅mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN116230774A true CN116230774A (zh) 2023-06-06
CN116230774B CN116230774B (zh) 2023-07-25

Family

ID=86579032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310482945.0A Active CN116230774B (zh) 2023-05-04 2023-05-04 一种非对称碳化硅槽栅mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN116230774B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682860A (zh) * 2023-08-03 2023-09-01 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法
CN116936621A (zh) * 2023-09-18 2023-10-24 南京第三代半导体技术创新中心有限公司 适用于高频领域的碳化硅槽栅mosfet器件及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN111403486A (zh) * 2020-03-30 2020-07-10 中国科学院微电子研究所 一种沟槽型mosfet结构及其制作方法
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管
CN115148820A (zh) * 2022-07-04 2022-10-04 中国电子科技集团公司第五十五研究所 一种SiC沟槽MOSFET器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192779A (zh) * 2018-08-28 2019-01-11 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件
CN111403486A (zh) * 2020-03-30 2020-07-10 中国科学院微电子研究所 一种沟槽型mosfet结构及其制作方法
CN112201690A (zh) * 2020-09-24 2021-01-08 芜湖启源微电子科技合伙企业(有限合伙) Mosfet晶体管
CN115148820A (zh) * 2022-07-04 2022-10-04 中国电子科技集团公司第五十五研究所 一种SiC沟槽MOSFET器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682860A (zh) * 2023-08-03 2023-09-01 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法
CN116682860B (zh) * 2023-08-03 2023-10-20 南京第三代半导体技术创新中心有限公司 环绕栅沟道碳化硅场效应晶体管及其制作方法
CN116936621A (zh) * 2023-09-18 2023-10-24 南京第三代半导体技术创新中心有限公司 适用于高频领域的碳化硅槽栅mosfet器件及制造方法

Also Published As

Publication number Publication date
CN116230774B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN116230774B (zh) 一种非对称碳化硅槽栅mosfet及其制造方法
CN111668312B (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN116130513B (zh) 基于异质结的碳化硅槽栅mosfet及其制造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN116632065A (zh) 集成sbd的碳化硅槽栅mosfet器件及其制造方法
JP2004303802A (ja) 半導体装置及びその製造方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN116525681B (zh) 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法
JP3998454B2 (ja) 電力用半導体装置
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
CN117276347B (zh) 高可靠性双沟槽碳化硅mosfet器件及制造方法
CN113851523A (zh) 一种屏蔽栅mosfet及制作方法
CN117038453A (zh) Mosfet结构及工艺方法
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
CN116154000A (zh) 多级沟槽型SiC MOSFET器件及其制造方法
CN110212026A (zh) 超结mos器件结构及其制备方法
CN113097305B (zh) 一种场效应管及其制备方法
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
CN117525154B (zh) 双沟槽碳化硅mosfet器件及其制造方法
CN117238968B (zh) 一种沟槽栅碳化硅mosfet器件及其制备方法
CN117524883B (zh) 具有3c晶型碳化硅的mosfet及其制备方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant