CN117276347B - 高可靠性双沟槽碳化硅mosfet器件及制造方法 - Google Patents
高可靠性双沟槽碳化硅mosfet器件及制造方法 Download PDFInfo
- Publication number
- CN117276347B CN117276347B CN202311401213.0A CN202311401213A CN117276347B CN 117276347 B CN117276347 B CN 117276347B CN 202311401213 A CN202311401213 A CN 202311401213A CN 117276347 B CN117276347 B CN 117276347B
- Authority
- CN
- China
- Prior art keywords
- region
- conductive type
- type
- dielectric layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 65
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 39
- 238000003892 spreading Methods 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000005457 optimization Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种高可靠性双沟槽碳化硅MOSFET器件及制造方法，该碳化硅MOSFET器件包括第一、第二沟槽，第一导电类型衬底、外延层、源区和电流扩展区，第二导电类型阱区、屏蔽区。于第一、第二沟槽中形成栅介质、栅极电极，于第一、第二沟槽之间形成第二导电类型第一屏蔽区，于第一、第二沟槽两侧形成第二导电类型第二屏蔽区。本发明通过第二导电类型屏蔽区位置、深度和浓度的设计，在不增加工艺复杂性的同时，实现了第二导电类型屏蔽区与源极的短接，有效保护了栅介质，大幅提升了器件可靠性。第二导电类型屏蔽区与第一导电类型电流扩展区形成了半超结结构，有效提升了器件的电流密度。本发明同时公开了所述器件结构的制造方法。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种高可靠性双沟槽碳化硅MOSFET器件及制造方法。
背景技术
作为宽禁带半导体材料的代表之一，碳化硅（SiC）因其高热导率、高临界击穿场强、高饱和电子漂移速度等特点得到广泛关注，在大功率、抗辐照等领域有着可观的应用前景。
SiC功率器件中，金属氧化物半导体场效应晶体管（MOSFET）因其栅极驱动简单、单极导通等优点，成为具有强大市场竞争力的新一代功率器件。目前已经商业化生产的SiC功率MOSFET器件主要有两种：平面栅型和沟槽栅型。受工艺精度限制以及沟道迁移率难以提升的困扰，平面栅型SiC MOSFET器件导通电阻较大且集成度较低。
相比平面栅型SiC MOSFET，沟槽栅型SiC MOSFET器件在不同晶向上制作导电沟道，实现了更高的沟道迁移率；同时沟槽的存在消除了寄生结型场效应晶体管（JFET）结构，使得导通电阻进一步降低。
然而沟槽型SiC MOSFET器件在实际应用中面临以下两个问题。其一，高压下沟槽底角的电场集聚效应导致栅介质承受的电场强度过高，进而影响了器件的可靠性。其二，由于具备更小的导通电阻，传统的沟槽栅型SiC MOSFET器件的饱和电流较大，短路耐受时间较小，相比平面栅型SiC MOSFET器件，沟槽栅型SiC MOSFET器件的短路能力出现了退化。
为了解决以上问题，业界常见的方案是在沟槽底部形成屏蔽区，屏蔽区与外延层形成的PN结分担电场，进而减小栅介质所承受的电场强度。然而相邻屏蔽区之间的JFET效应会增大器件的导通电阻，且这种方案必须保证屏蔽区与源极电极短接，因为浮空的屏蔽区会损害器件的开关特性和对栅介质的保护效果。而目前已有的屏蔽区与源极电极短接技术，会带来增大芯片面积、造成晶格损伤等问题。
发明内容
技术目的：针对上述沟槽型SiC MOSFET器件的不足，本发明提供一种高可靠性双沟槽碳化硅MOSFET器件及其制造方法。本发明的目的是在不增加工艺复杂性的前提下，实现屏蔽区与源极电极的短接，提升沟槽栅型SiC MOSFET器件栅介质可靠性，增强导通能力和短路能力。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种高可靠性双沟槽碳化硅MOSFET器件，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型外延层，位于所述第一导电类型衬底之上；
第一导电类型电流扩展区，位于所述第一导电类型外延层之中，包括第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；
第一沟槽，位于所述第一导电类型第一电流扩展区之中及之上；
第二沟槽，位于所述第一导电类型第二电流扩展区之中及之上；
第二导电类型阱区，位于所述第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上；
第一导电类型源区，位于所述第二导电类型阱区之中；
第二导电类型屏蔽区，包括第二导电类型第一屏蔽区和第二导电类型第二屏蔽区；第二导电类型第一屏蔽区位于所述第一沟槽和第二沟槽之间；第二导电类型第二屏蔽区远离所述第一沟槽和第二沟槽，且与第一导电类型第一电流扩展区邻接或与第一导电类型第二电流扩展区邻接；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第二导电类型第一屏蔽区和第二导电类型第二屏蔽区；
步骤3、在第一导电类型外延层中形成第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；
步骤4、在第一导电类型外延层中、第一导电类型第一电流扩展区之上和第一导电类型第二电流扩展区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；
步骤5、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一电流扩展区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二电流扩展区进行刻蚀，形成第二沟槽；
步骤6、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；
步骤7、在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤8、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；
步骤9、在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
一种高可靠性双沟槽碳化硅MOSFET器件，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型柱区，位于所述第一导电类型衬底之上，包括第一导电类型第一柱区和第一导电类型第二柱区；
第一沟槽，位于所述第一导电类型第一柱区之中及之上；
第二沟槽，位于所述第一导电类型第二柱区之中及之上；
第二导电类型阱区，位于所述第一导电类型第一柱区、第一导电类型第二柱区之上；
第一导电类型源区，位于所述第二导电类型阱区之中；
第二导电类型柱区，包括第二导电类型第一柱区和第二导电类型第二柱区；第二导电类型第一柱区位于所述第一沟槽和第二沟槽之间；第二导电类型第二柱区远离所述第一沟槽和第二沟槽，且与第一导电类型第一柱区邻接或与第一导电类型第二柱区邻接；第二导电类型第一柱区、第二导电类型第二柱区、第一导电类型第一柱区和第一导电类型第二柱区的底部齐平，且接触第一导电类型衬底顶部；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型柱区，随后进行深槽刻蚀及外延回填，形成第二导电类型第一柱区13-1和第二导电类型第二柱区13-2；第一导电类型柱区包括第一导电类型第一柱区和第一导电类型第二柱区；
步骤2、在第一导电类型第一柱区和第一导电类型第二柱区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；
步骤3、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一柱区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二柱区进行刻蚀，形成第二沟槽；
步骤4、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤5、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
一种高可靠性双沟槽碳化硅MOSFET器件，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型外延层，位于所述第一导电类型衬底之上；
第一导电类型电流扩展区，位于所述第一导电类型外延层之中，包括第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；
第一沟槽，位于所述第一导电类型第一电流扩展区之中及之上；
第二沟槽，位于所述第一导电类型第二电流扩展区之中及之上；
第二导电类型阱区，位于所述第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上；
第一导电类型源区，位于所述第二导电类型阱区之中；
第二导电类型第二屏蔽区远离所述第一沟槽和第二沟槽，且与第一导电类型第一电流扩展区邻接或与第一导电类型第二电流扩展区邻接；
第二导电类型保护区，包括第二导电类型第一保护区和第二导电类型第二保护区，第二导电类型第一保护区和第二导电类型第二保护区位于所述第一沟槽和第二沟槽之间；第二导电类型第一保护区和第二导电类型第二保护区互不接触，且第二导电类型第一保护区邻接第一沟槽、第一导电类型第一电流扩展区，底部与第一导电类型第一电流扩展区底部齐平；第二导电类型第二保护区邻接第二沟槽、第一导电类型第二电流扩展区，底部与第一导电类型第二电流扩展区底部齐平；第二导电类型第一保护区和第二导电类型第二保护区之间形成肖特基接触；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第二导电类型第一保护区和第二导电类型第二保护区；
步骤3、在第一导电类型外延层中形成第一导电类型第一电流扩展区和第一导电类型第二电流扩展区，
步骤4、在第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；
步骤5、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一电流扩展区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二电流扩展区进行刻蚀，形成第二沟槽；
步骤6、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤7、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第一、第二栅极电极材料可以是金属或掺杂多晶硅。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第一、第二栅介质层材料可以是氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，器件采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第一导电类型外延层的掺杂浓度为1e15cm-3~ 1e17cm-3。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第一、第二沟槽深度0.7µm ~ 2.5µm，宽度为0.6~2.5µm，第一、第二沟槽深度大于第二导电类型阱区深度，二者之差不小于0.2µm。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第二导电类型第一屏蔽区宽度为0.5~1.5µm。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第二导电类型第二屏蔽区与相邻沟槽的水平间距为0.3~0.5µm。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第二导电类型第一屏蔽区和第二导电类型第二屏蔽区的深度为1.5~2.5µm。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的掺杂浓度为1e17cm-3~ 1e18cm-3，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区的掺杂浓度为1e17cm-3~ 1e18cm-3。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，源极、漏极电极材料可以是Ti、Al、Ni、Pt等金属中的一种或多种。
作为高可靠性双沟槽碳化硅MOSFET器件的进一步优化方案，所述第一、第二隔离介质层可以是二氧化硅或者氮化物，或者二氧化硅与氮化物的复合物。
有益效果
（1）本发明提出的高可靠性双沟槽碳化硅MOSFET器件，于第一、第二沟槽中形成栅介质、栅极电极，于第一、第二沟槽之间形成第二导电类型第一屏蔽区，于第一、第二沟槽两侧形成第二导电类型第二屏蔽区，第一沟槽和第二沟槽在远离第二导电类型第一屏蔽区的一侧侧壁形成导电沟道，在靠近第二导电类型第一屏蔽区的一侧侧壁不形成导电沟道，第二导电类型屏蔽区与第一导电类型电流扩展区形成半超结结构。
（2）本发明提出的高可靠性双沟槽碳化硅MOSFET器件，通过第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的深度、位置和浓度设计，有效保护了栅介质层，提升了器件的可靠性。在不增加工艺复杂性的同时，实现了屏蔽区与源极电极的短接。第二导电类型屏蔽区与第一导电类型电流扩展区形成的半超结结构能够大幅减小器件的漂移区电阻，弥补了第二导电类型第一屏蔽区一侧的沟道电流损失，同时避免了屏蔽区对器件导通性能的影响，防止器件的总导通电阻增大。
（3）本发明提出的高可靠性双沟槽碳化硅MOSFET器件，通过第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的深度、位置和浓度设计，当器件处于短路状态时，利用第二导电类型第一屏蔽区与第二导电类型第二屏蔽区的JFET效应，降低了器件的饱和电流，增大了短路耐受时间，提升了器件的短路能力，进而提升了器件可靠性。
附图说明
图1为实施例1的高可靠性双沟槽碳化硅MOSFET器件结构示意图。
图2为实施例2的高可靠性双沟槽碳化硅MOSFET器件结构示意图。
图3为实施例3的高可靠性双沟槽碳化硅MOSFET器件结构示意图。
图4~图11为实施例1的高可靠性双沟槽碳化硅MOSFET器件的制造流程示意图。
附图标记说明：1、漏极电极；2、第一导电类型衬底；3、第一导电类型外延层；4-1、第一导电类型第一电流扩展区；4-2、第一导电类型第二电流扩展区；5-1、第二导电类型第一屏蔽区；5-2、第二导电类型第二屏蔽区；6-1、第一沟槽；6-2、第二沟槽；7、第二导电类型阱区；8、第一导电类型源区；9-1、第一栅极电极；9-2、第二栅极电极；10-1、第一栅介质层；10-2、第二栅介质层；11-1、第一隔离介质层；11-2、第二隔离介质层；12、源极电极；13-1、第二导电类型第一柱区；13-2、第二导电类型第二柱区；14-1、第一导电类型第一柱区；14-2、第一导电类型第二柱区；15-1、第二导电类型第一保护区；15-2、第二导电类型第二保护区；16、肖特基电极。
具体实施方式
以下结合实施例对本发明作进一步的描述，实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本发明权利要求范围内。
此外,在本发明的描述中，需要说明的是，术语“中央”、“中心”、 “上”、“下”、左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例1
高可靠性双沟槽碳化硅MOSFET器件，如图1所示，包括，漏极电极1；位于漏极电极1之上的第一导电类型衬底2，第一导电类型衬底2为第一导电类型SiC衬底；位于第一导电类型衬底2上的第一导电类型外延层3，第一导电类型外延层3为第一导电类型SiC外延层；本实施例中，第一导电类型为N型，第二导电类型为P型，器件采用的半导体材料可以是3C-SiC、4H-SiC或6H-SiC，第一导电类型外延层3的掺杂浓度为1e15cm-3~ 1e17cm-3；
位于第一导电类型外延层3之中的第一导电类型电流扩展区，第一导电类型电流扩展区包括第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2；第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2的掺杂浓度为1e17cm-3~1e18cm-3。第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2不连通，且二者之间的间距不大于2.0µm；
位于所述第一导电类型第一电流扩展区4-1之中及之上的第一沟槽6-1；位于所述第一导电类型第二电流扩展区4-2之中及之上的第二沟槽6-2；
位于所述第一导电类型外延层3之中、第一导电类型第一电流扩展区4-1之上和第一导电类型第二电流扩展区4-2之上的第二导电类型阱区7；位于所述第二导电类型阱区7之中的第一导电类型源区8；
第二导电类型屏蔽区，包括第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2，第二导电类型第一屏蔽区5-1位于所述第一沟槽6-1和第二沟槽6-2之间；第二导电类型第二屏蔽区5-2远离所述第一沟槽6-1和第二沟槽6-2，且与第一导电类型第一电流扩展区4-1邻接或与第一导电类型第二电流扩展区4-2邻接；第二导电类型第一屏蔽区5-1与第一沟槽6-1和第二沟槽6-2的侧壁接触，第二导电类型第二屏蔽区5-2与第一沟槽6-1和第二沟槽6-2的侧壁不接触，且第二导电类型第二屏蔽区5-2为分开的两部分，并位于第二导电类型第一屏蔽区5-1的两侧；第二导电类型第一屏蔽区5-1、第二导电类型第二屏蔽区5-2的底面与第一导电类型第一电流扩展区4-1、第一导电类型第二电流扩展区4-2的底面齐平；
本发明的第一沟槽6-1和第二沟槽6-2在远离第二导电类型第一屏蔽区5-1的一侧侧壁形成导电沟道，在靠近第二导电类型第一屏蔽区5-1的一侧侧壁不形成导电沟道，第二导电类型屏蔽区与第一导电类型电流扩展区形成半超结结构，第二导电类型第一屏蔽区5-1、第二导电类型第二屏蔽区5-2的掺杂浓度范围为5e16cm-3~ 5e18cm-3，第一导电类型第一电流扩展区4-1、第一导电类型第二电流扩展区4-2的掺杂浓度范围可以从1e17cm-3~1e18cm-3缩小为5e16cm-3~ 5e18cm-3，使得第一导电类型电流扩展区与第二导电类型屏蔽区这二者的掺杂浓度满足一定的比例关系，使得半超结结构的电荷处于平衡状态。
第二导电类型第二屏蔽区5-2与相邻沟槽的水平间距不小于0.2µm，在本实施例中，第二导电类型第一屏蔽区5-1的宽度范围为0.5µm~1.5µm，第二导电类型第二屏蔽区5-2与相邻沟槽之间的水平间距范围为0.3µm~0.5µm，第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2的深度范围为1.5µm~2.5µm，第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2的掺杂浓度为1e17cm-3~ 1e18cm-3。
位于所述第一沟槽之中的第一栅介质层10-1；位于所述第二沟槽之中的第二栅介质层10-2；本实施例中，第一栅介质层10-1和第二栅介质层10-2的材料为氧化硅、氮化硅、硼磷硅玻璃、氧化铝、蓝宝石或氧化铪；
位于所述第一栅介质层10-1之中的第一栅极电极9-1；位于所述第二栅介质层10-2之中的第二栅极电极9-2；本实施例中，第一栅极电极9-1和第二栅极电极9-2的材料为金属或掺杂多晶硅。
位于所述第一栅极电极9-1之上，完全覆盖第一栅极电极9-1的第一隔离介质层11-1；位于所述第二栅极电极9-2之上，完全覆盖第二栅极电极9-2的第二隔离介质层11-2；
位于所述第一、第二隔离介质层的两侧、之间及之上的源极电极12。
本发明通过第二导电类型第一屏蔽区5-1、第二导电类型第二屏蔽区5-2的深度、位置和浓度设计，有效保护了栅介质层，提升了器件的可靠性，具体地，关断状态下，由于电场集聚效应，第一沟槽6-1、第二沟槽6-2左右底角附近的栅介质层容易发生击穿，本发明中，第一沟槽6-1右侧底角、第二沟槽6-2左侧底角附近的栅介质主要由第二导电类型第一屏蔽区5-1保护，第一沟槽6-1左侧底角、第二沟槽6-2右侧底角附近的栅介质由第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2共同保护，第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2与第一导电类型外延层3分别形成PN结，有效分担了栅介质承受的电场，进而保护了栅介质。在不增加工艺复杂性的同时，实现了屏蔽区与源极电极的短接，即第二导电类型第一屏蔽区5-1通过第二导电类型阱区7与源极电极12短接。第二导电类型屏蔽区与第一导电类型电流扩展区形成的半超结结构能够大幅减小器件的漂移区电阻，弥补了第二导电类型第一屏蔽区5-1一侧的沟道电流损失，同时避免了屏蔽区对器件导通性能的影响，防止器件的总导通电阻增大。此外，当器件处于短路状态时，利用第二导电类型第一屏蔽区5-1与第二导电类型第二屏蔽区5-2的JFET效应，降低了器件的饱和电流，增大了短路耐受时间，提升了器件的短路能力，进而提升了器件可靠性。
本实施例中，第一沟槽6-1贯穿第一导电类型源区8、第二导电类型阱区7、延伸入第一导电类型第一电流扩展区4-1，第二沟槽6-2贯穿第一导电类型源区8、第二导电类型阱区7、延伸入第一导电类型第二电流扩展区4-2。第一沟槽6-1和第二沟槽6-2位于第二导电类型第一屏蔽区5-1的两侧，第一沟槽6-1与第二沟槽6-2的间距等于第二导电类型第一屏蔽区5-1的宽度，且数值不大于2.0µm；第一沟槽6-1和第二沟槽6-2的深度范围为0.7µm ~2.5µm，宽度范围为0.6~2.5µm，第一沟槽6-1和第二沟槽6-2的深度大于第二导电类型阱区7的深度，且二者之差不小于0.2µm。
本发明中第一导电类型第一电流扩展区4-1与第一导电类型第二电流扩展区4-2对称相同，第一沟槽6-1与第二沟槽6-2对称相同，第一栅极电极9-1和第二栅极电极9-2对称相同。
上述高可靠性双沟槽碳化硅MOSFET器件的制造方法，如图4~图11所示，包括以下步骤：
步骤1.如图4、图5所示，在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，第一导电类型外延层3掺杂浓度为1e15cm-3~ 1e17cm-3；
步骤2.如图6所示，在步骤1制备的第一导电类型外延层3的表面，通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2，随后去除离子注入掩膜层，第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2的掺杂浓度为1e17cm-3~ 1e18cm-3，深度范围为1.5~2.5µm；
步骤3.如图7所示，在步骤2制备而得的器件第一导电类型外延层3的表面，通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2，随后去除离子注入掩膜层，第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2的掺杂浓度为1e17cm-3~ 1e18cm-3；第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2位于第二导电类型第一屏蔽区5-1的两侧，且位于第二导电类型第一屏蔽区5-1和第二导电类型第二屏蔽区5-2之间；
步骤4.如图8所示，在步骤3制备而得的器件表面通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型阱区7，随后去除离子注入掩膜层，再通过相同的方式形成第一导电类型源区8；第二导电类型阱区7位于第二导电类型第二屏蔽区5-2内侧以及第二导电类型第一屏蔽区5-1之上，第一导电类型源区8位于第二导电类型阱区7中，且第一导电类型源区8与第二导电类型阱区7上表面齐平，第一导电类型源区8下表面高于第二导电类型阱区7下表面；
步骤5.如图9所示，在步骤4制备而得的器件第一导电类型外延层3的表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层3进行ICP（InductiveCoupled Plasma，电感耦合等离子体）刻蚀，采用的刻蚀气体是SF6、HBr、Cl2、O2、Ar气体中的一种或多种，形成贯穿第一导电类型源区8、第二导电类型阱区7、延伸入第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2的第一沟槽6-1和第二沟槽6-2。第一沟槽6-1和第二沟槽6-2位于第二导电类型第一屏蔽区5-1的两侧，第一沟槽6-1和第二沟槽6-2的深度范围为0.7µm ~ 2.5µm，宽度范围为0.6~2.5µm，第一沟槽6-1和第二沟槽6-2的深度大于第二导电类型阱区7的深度，且二者之差不小于0.2µm。
步骤6.如图10所示，通过化学气相沉积工艺，在第一沟槽6-1的侧壁和底部形成第一栅介质层10-1，在第二沟槽6-2的侧壁和底部形成第二栅介质层10-2，第一栅介质层10-1和第二栅介质层10-2的厚度范围为50~70nm，通过化学气相沉积工艺，在第一栅介质层10-1的之上及之间、第二栅介质层10-2的之上及之间形成多晶硅栅极电极材料，随后进行多晶硅注入，并通过CMP（Chemical Mechanical Polishing，化学机械研磨）工艺平整器件表面。其中，第一栅介质层10-1的之上及之间形成第一栅极电极9-1，第二栅介质层10-2的之上及之间形成第二栅极电极9-2。
步骤7. 如图11所示，在步骤6制备而得的器件表面淀积隔离介质层，于隔离介质层之上形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对隔离介质层进行刻蚀，形成覆盖第一栅极电极9-1和第一栅介质层10-1的第一隔离介质层11-1，以及覆盖第二栅极电极9-2和第二栅介质层10-2的第二隔离介质层11-2，在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极12，在漏极欧姆接触表面形成漏极电极1。
实施例2
高可靠性双沟槽碳化硅MOSFET器件，如图2所示，包括：
漏极电极1；
第一导电类型衬底2，位于所述漏极电极1之上；
第一导电类型柱区，位于所述第一导电类型衬底2之上，包括第一导电类型第一柱区14-1和第一导电类型第二柱区14-2；
第一沟槽6-1，位于所述第一导电类型第一柱区14-1之中及之上；
第二沟槽6-2，位于所述第一导电类型第二柱区14-2之中及之上；
第二导电类型阱区7，位于所述第一导电类型第一柱区14-1、第一导电类型第二柱区14-2之上；
第一导电类型源区8，位于所述第二导电类型阱区7之中；
第二导电类型柱区，包括第二导电类型第一柱区13-1和第二导电类型第二柱区13-2；第二导电类型第一柱区13-1位于所述第一沟槽6-1和第二沟槽6-2之间；第二导电类型第二柱区13-2远离所述第一沟槽6-1和第二沟槽6-2，且与第一导电类型第一柱区14-1邻接或与第一导电类型第二柱区14-2邻接；第二导电类型第一柱区13-1、第二导电类型第二柱区13-2、第一导电类型第一柱区14-1和第一导电类型第二柱区14-2的底部齐平，且接触第一导电类型衬底2顶部；
栅介质层，包括第一栅介质层10-1和第二栅介质层10-2，分别位于第一沟槽6-1和第二沟槽6-2之中；
栅极电极，包括第一栅极电极9-1和第二栅极电极9-2，分别位于第一栅介质层10-1和第二栅介质层10-2之中；
隔离介质层，包括第一隔离介质层11-1和第二隔离介质层11-2，分别位于第一栅极电极9-1和第二栅极电极9-2之上，完全覆盖第一栅极电极9-1和第二栅极电极9-2；
源极电极12，位于所述第一、第二隔离介质层的两侧、之间及之上。
本实施例与实施例1基本相同，区别在于第一沟槽6-1和第二沟槽6-2之间形成了第二导电类型第一柱区13-1，在第一沟槽6-1和第二沟槽6-2两侧形成了第二导电类型第二柱区13-2，在第二导电类型第一柱区13-1的两侧形成了第一导电类型第一柱区14-1和第一导电类型第二柱区14-2。第一导电类型第一柱区14-1、第一导电类型第二柱区14-2、第二导电类型第一柱区13-1和第二导电类型第二柱区13-2可通过深槽刻蚀+外延回填的方式形成，其掺杂浓度5e16cm-3~ 5e18cm-3，二者形成的超结结构可进一步降低器件的导通电阻。
本实施例的高可靠性双沟槽碳化硅MOSFET器件的制造方法，包括以下步骤：
步骤1、在第一导电类型衬底2上通过外延生长形成第一导电类型柱区，掺杂浓度5e16cm-3~ 5e18cm-3，随后进行深槽刻蚀及外延回填，形成第二导电类型第一柱区13-1和第二导电类型第二柱区13-2，掺杂浓度为5e16cm-3~ 5e18cm-3；第一导电类型柱区包括第一导电类型第一柱区14-1和第一导电类型第二柱区14-2；
步骤2、在第一导电类型第一柱区14-1和第一导电类型第二柱区14-2之上形成第二导电类型阱区7，在第二导电类型阱区7之中形成第一导电类型源区8；
步骤3、对第二导电类型阱区7、第一导电类型源区8以及第一导电类型第一柱区14-1进行刻蚀，形成第一沟槽6-1，对第二导电类型阱区7、第一导电类型源区8以及第一导电类型第二柱区14-2进行刻蚀，形成第二沟槽6-2；
步骤4、通过化学气相沉积工艺，在第一沟槽6-1的侧壁和底部形成第一栅介质层10-1，在第二沟槽6-2的侧壁和底部形成第二栅介质层10-2，通过化学气相沉积工艺，在第一栅介质层10-1的之上及之间、第二栅介质层10-2的之上及之间形成多晶硅栅极电极材料，随后进行多晶硅注入，并通过CMP（Chemical Mechanical Polishing，化学机械研磨）工艺平整器件表面。其中，第一栅介质层10-1的之上及之间形成第一栅极电极9-1，第二栅介质层10-2的之上及之间形成第二栅极电极9-2。
步骤5、在步骤4制备而得的器件表面淀积隔离介质层，于隔离介质层之上形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对隔离介质层进行刻蚀，形成覆盖第一栅极电极9-1和第一栅介质层10-1的第一隔离介质层11-1，以及覆盖第二栅极电极9-2和第二栅介质层10-2的第二隔离介质层11-2，在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极12，在漏极欧姆接触表面形成漏极电极1。
实施例3
高可靠性双沟槽碳化硅MOSFET器件，如图3所示，包括：
漏极电极1；
第一导电类型衬底2，位于所述漏极电极1之上；
第一导电类型外延层3，位于所述第一导电类型衬底2之上；
第一导电类型电流扩展区，位于所述第一导电类型外延层3之中，包括第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2；
第一沟槽6-1，位于所述第一导电类型第一电流扩展区4-1之中及之上；
第二沟槽6-2，位于所述第一导电类型第二电流扩展区4-2之中及之上；
第二导电类型阱区7，位于所述第一导电类型外延层3之中，第一导电类型第一电流扩展区4-1、第一导电类型第二电流扩展区4-2之上；
第一导电类型源区8，位于所述第二导电类型阱区7之中；
第二导电类型第二屏蔽区5-2远离所述第一沟槽6-1和第二沟槽6-2，且与第一导电类型第一电流扩展区4-1邻接或与第一导电类型第二电流扩展区4-2邻接；
第二导电类型保护区，包括第二导电类型第一保护区15-1和第二导电类型第二保护区15-2，第二导电类型第一保护区15-1和第二导电类型第二保护区15-2位于所述第一沟槽6-1和第二沟槽6-2之间；第二导电类型第一保护区15-1和第二导电类型第二保护区15-2互不接触，且第二导电类型第一保护区15-1邻接第一沟槽6-1、第一导电类型第一电流扩展区4-1，底部与第一导电类型第一电流扩展区4-1底部齐平；第二导电类型第二保护区15-2邻接第二沟槽6-2、第一导电类型第二电流扩展区4-2，底部与第一导电类型第二电流扩展区4-2底部齐平；第二导电类型第一保护区15-1和第二导电类型第二保护区15-2之间形成肖特基接触，即肖特基电极16；
栅介质层，包括第一栅介质层10-1和第二栅介质层10-2，分别位于第一沟槽6-1和第二沟槽6-2之中；
栅极电极，包括第一栅极电极9-1和第二栅极电极9-2，分别位于第一栅介质层10-1和第二栅介质层10-2之中；
隔离介质层，包括第一隔离介质层11-1和第二隔离介质层11-2，分别位于第一栅极电极9-1和第二栅极电极9-2之上，完全覆盖第一栅极电极9-1和第二栅极电极9-2；
源极电极12，位于所述第一、第二隔离介质层的两侧、之间及之上。
本实施例与实施例1区别在于第一沟槽6-1和第二沟槽6-2之间形成了第二导电类型第一保护区15-1和第二导电类型第二保护区15-2，第二导电类型第一保护区15-1与第二导电类型第二保护区15-2宽度之和小于第一沟槽6-1和第二沟槽6-2的间距，二者之差不小于0.1µm，第二导电类型第一保护区15-1与第二导电类型第二保护区15-2掺杂浓度5e16cm-3~ 1e19cm-3，二者之间形成了肖特基接触，即肖特基电极16，在不影响击穿特性的前提下，于器件内部集成了肖特基二极管，进而大幅提升器件的第三象限特性。
本实施例的高可靠性双沟槽碳化硅MOSFET器件的制造方法，包括以下步骤：
步骤1.在第一导电类型衬底2上通过外延生长形成第一导电类型外延层3，第一导电类型外延层3掺杂浓度为1e15cm-3~ 1e17cm-3；
步骤2.在步骤1制备的第一导电类型外延层3的表面，通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型第一保护区15-1和第二导电类型第二保护区15-2，第二导电类型第一保护区15-1和第二导电类型第二保护区15-2互不接触；随后去除离子注入掩膜层，第二导电类型第一保护区15-1与第二导电类型第二保护区15-2掺杂浓度5e16cm-3~ 1e19cm-3；
步骤3.在步骤2制备而得的器件第一导电类型外延层3的表面，通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2，随后去除离子注入掩膜层，第二导电类型第一保护区15-1邻接第一导电类型第一电流扩展区4-1，底部与第一导电类型第一电流扩展区4-1底部齐平；第二导电类型第二保护区15-2邻接第一导电类型第二电流扩展区4-2，底部与第一导电类型第二电流扩展区4-2底部齐平；
步骤4.在步骤3制备而得的器件表面通过化学气相沉积工艺生长离子注入掩膜层，再通过光刻工艺对离子注入掩膜层进行图形化处理，随后通过离子注入工艺，形成第二导电类型阱区7，随后去除离子注入掩膜层，再通过相同的方式形成第一导电类型源区8；第二导电类型阱区7位于所述第一导电类型外延层3之中，第一导电类型第一电流扩展区4-1、第一导电类型第二电流扩展区4-2之上，第一导电类型源区8位于第二导电类型阱区7中，且第一导电类型源区8与第二导电类型阱区7上表面齐平，第一导电类型源区8下表面高于第二导电类型阱区7下表面；本实施例中，第一导电类型源区8和第二导电类型阱区7均为不接触的两部分，但是不影响器件性能，此外，在本发明的其他实施例中，第一导电类型源区8和第二导电类型阱区7均可设计成连通或不连通的两部分。
步骤5.在步骤4制备而得的器件第一导电类型外延层3的表面形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对第一导电类型外延层3进行ICP（Inductive CoupledPlasma，电感耦合等离子体）刻蚀，采用的刻蚀气体是SF6、HBr、Cl2、O2、Ar气体中的一种或多种，形成贯穿第一导电类型源区8、第二导电类型阱区7、延伸入第一导电类型第一电流扩展区4-1和第一导电类型第二电流扩展区4-2的第一沟槽6-1和第二沟槽6-2。第一沟槽6-1和第二沟槽6-2位于第二导电类型第一屏蔽区5-1的两侧，第一沟槽6-1和第二沟槽6-2的深度范围为0.7µm ~ 2.5µm，宽度范围为0.6~2.5µm，第一沟槽6-1和第二沟槽6-2的深度大于第二导电类型阱区7的深度，且二者之差不小于0.2µm。
步骤6.如图10所示，通过化学气相沉积工艺，在第一沟槽6-1的侧壁和底部形成第一栅介质层10-1，在第二沟槽6-2的侧壁和底部形成第二栅介质层10-2，第一栅介质层10-1和第二栅介质层10-2的厚度范围为50~70nm，通过化学气相沉积工艺，在第一栅介质层10-1的之上及之间、第二栅介质层10-2的之上及之间形成多晶硅栅极电极材料，随后进行多晶硅注入，并通过CMP（Chemical Mechanical Polishing，化学机械研磨）工艺平整器件表面。其中，第一栅介质层10-1的之上及之间形成第一栅极电极9-1，第二栅介质层10-2的之上及之间形成第二栅极电极9-2。
步骤7. 如图11所示，在步骤6制备而得的器件表面淀积隔离介质层，于隔离介质层之上形成图形化的刻蚀掩膜层，利用图形化的刻蚀掩膜层对隔离介质层进行刻蚀，形成覆盖第一栅极电极9-1和第一栅介质层10-1的第一隔离介质层11-1，以及覆盖第二栅极电极9-2和第二栅介质层10-2的第二隔离介质层11-2，在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极12，在漏极欧姆接触表面形成漏极电极1。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型外延层，位于所述第一导电类型衬底之上；
第一导电类型电流扩展区，位于所述第一导电类型外延层之中，包括第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；
第一沟槽，位于所述第一导电类型第一电流扩展区之中及之上；
第二沟槽，位于所述第一导电类型第二电流扩展区之中及之上；
第二导电类型阱区，位于所述第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上；
第一导电类型源区，位于所述第二导电类型阱区之中，且第一沟槽、第二沟槽之间的第二导电类型阱区中不存在第一导电类型源区；
第二导电类型屏蔽区，包括第二导电类型第一屏蔽区和第二导电类型第二屏蔽区；第二导电类型第一屏蔽区位于所述第一沟槽和第二沟槽之间；第二导电类型第二屏蔽区远离所述第一沟槽和第二沟槽，且与第一导电类型第一电流扩展区邻接或与第一导电类型第二电流扩展区邻接；所述第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的底面与第一导电类型第一电流扩展区、第一导电类型第二电流扩展区的底面齐平，第二导电类型屏蔽区与第一导电类型电流扩展区形成半超结结构；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
2.根据权利要求1所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，所述第一沟槽贯穿第一导电类型源区、第二导电类型阱区、延伸入第一导电类型第一电流扩展区，第二沟槽贯穿第一导电类型源区、第二导电类型阱区、延伸入第一导电类型第二电流扩展区，第一沟槽与第二沟槽的间距等于第二导电类型第一屏蔽区的宽度，数值不大于2.0µm，所述第二导电类型第二屏蔽区与相邻沟槽的水平间距不小于0.2µm。
3.根据权利要求1所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，所述第一沟槽与第二沟槽的深度相同，所述第二导电类型第一屏蔽区与第二导电类型第二屏蔽区的深度相同，大于第一、第二沟槽深度，差值不小于0.2µm。
4.根据权利要求1所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，正向导通状态下，所述第一沟槽和第二沟槽在远离第二导电类型第一屏蔽区的一侧侧壁形成导电沟道，在靠近第二导电类型第一屏蔽区的一侧侧壁不形成导电沟道。
5.一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，用于制备如权利要求1-4任一所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第二导电类型第一屏蔽区和第二导电类型第二屏蔽区；
步骤3、在第一导电类型外延层中形成第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；所述第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的底面与第一导电类型第一电流扩展区、第一导电类型第二电流扩展区的底面齐平，第二导电类型屏蔽区与第一导电类型电流扩展区形成半超结结构；
步骤4、在第一导电类型外延层中、第一导电类型第一电流扩展区之上和第一导电类型第二电流扩展区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；
步骤5、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一电流扩展区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二电流扩展区进行刻蚀，形成第二沟槽；第一沟槽、第二沟槽之间的第二导电类型阱区中不存在第一导电类型源区；
步骤6、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤7、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
6.根据权利要求5所述一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，其特征在于，步骤2和步骤3采用离子注入或外延生长工艺形成第二导电类型第一屏蔽区、第二导电类型第二屏蔽区、第一导电类型第一电流扩展区及第一导电类型第二电流扩展区，第二导电类型第一屏蔽区、第二导电类型第二屏蔽区的掺杂浓度范围为5e16cm-3 ~ 5e18cm-3，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区的掺杂浓度范围为5e16cm-3 ~5e18cm-3，二者的掺杂浓度满足一定的比例关系，使得半超结结构的电荷处于平衡状态。
7.一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型柱区，位于所述第一导电类型衬底之上，包括第一导电类型第一柱区和第一导电类型第二柱区；
第一沟槽，位于所述第一导电类型第一柱区之中及之上；
第二沟槽，位于所述第一导电类型第二柱区之中及之上；
第二导电类型阱区，位于所述第一导电类型第一柱区、第一导电类型第二柱区之上；
第一导电类型源区，位于所述第二导电类型阱区之中；第一沟槽、第二沟槽之间的第二导电类型阱区中不存在第一导电类型源区；
第二导电类型柱区，包括第二导电类型第一柱区和第二导电类型第二柱区；第二导电类型第一柱区位于所述第一沟槽和第二沟槽之间；第二导电类型第二柱区远离所述第一沟槽和第二沟槽，且与第一导电类型第一柱区邻接或与第一导电类型第二柱区邻接；第二导电类型第一柱区、第二导电类型第二柱区、第一导电类型第一柱区和第一导电类型第二柱区的底部齐平，且接触第一导电类型衬底顶部；第一导电类型第一柱区、第一导电类型第二柱区、第二导电类型第一柱区和第二导电类型第二柱区形成超结结构；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
8.一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，用于制备如权利要求7所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型柱区，随后进行深槽刻蚀及外延回填，形成第二导电类型第一柱区和第二导电类型第二柱区；第一导电类型柱区包括第一导电类型第一柱区和第一导电类型第二柱区；
步骤2、在第一导电类型第一柱区和第一导电类型第二柱区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；第一导电类型第一柱区、第一导电类型第二柱区、第二导电类型第一柱区和第二导电类型第二柱区形成超结结构；
步骤3、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一柱区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二柱区进行刻蚀，形成第二沟槽；第一沟槽、第二沟槽之间的第二导电类型阱区中不存在第一导电类型源区；
步骤4、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤5、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
9.一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括，
漏极电极；
第一导电类型衬底，位于所述漏极电极之上；
第一导电类型外延层，位于所述第一导电类型衬底之上；
第一导电类型电流扩展区，位于所述第一导电类型外延层之中，包括第一导电类型第一电流扩展区和第一导电类型第二电流扩展区；
第一沟槽，位于所述第一导电类型第一电流扩展区之中及之上；
第二沟槽，位于所述第一导电类型第二电流扩展区之中及之上；
第二导电类型阱区，位于所述第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上；
第一导电类型源区，位于所述第二导电类型阱区之中；
第二导电类型第二屏蔽区远离所述第一沟槽和第二沟槽，且与第一导电类型第一电流扩展区邻接或与第一导电类型第二电流扩展区邻接；
第二导电类型保护区，包括第二导电类型第一保护区和第二导电类型第二保护区，第二导电类型第一保护区和第二导电类型第二保护区位于所述第一沟槽和第二沟槽之间；第二导电类型第一保护区和第二导电类型第二保护区互不接触，且第二导电类型第一保护区邻接第一沟槽、第一导电类型第一电流扩展区，底部与第一导电类型第一电流扩展区底部齐平；第二导电类型第二保护区邻接第二沟槽、第一导电类型第二电流扩展区，底部与第一导电类型第二电流扩展区底部齐平；第二导电类型第一保护区和第二导电类型第二保护区之间形成肖特基接触；
栅介质层，包括第一栅介质层和第二栅介质层，分别位于第一沟槽和第二沟槽之中；
栅极电极，包括第一栅极电极和第二栅极电极，分别位于第一栅介质层和第二栅介质层之中；
隔离介质层，包括第一隔离介质层和第二隔离介质层，分别位于第一栅极电极和第二栅极电极之上，完全覆盖第一栅极电极和第二栅极电极；
源极电极，位于所述第一、第二隔离介质层的两侧、之间及之上。
10.一种高可靠性双沟槽碳化硅MOSFET器件的制造方法，用于制备如权利要求9所述的一种高可靠性双沟槽碳化硅MOSFET器件，其特征在于，包括以下步骤：
步骤1、在第一导电类型衬底上形成第一导电类型外延层；
步骤2、在第一导电类型外延层中形成第二导电类型第一保护区和第二导电类型第二保护区；
步骤3、在第一导电类型外延层中形成第一导电类型第一电流扩展区和第一导电类型第二电流扩展区，
步骤4、在第一导电类型外延层之中，第一导电类型第一电流扩展区、第一导电类型第二电流扩展区之上形成第二导电类型阱区，在第二导电类型阱区之中形成第一导电类型源区；
步骤5、对第二导电类型阱区、第一导电类型源区以及第一导电类型第一电流扩展区进行刻蚀，形成第一沟槽，对第二导电类型阱区、第一导电类型源区以及第一导电类型第二电流扩展区进行刻蚀，形成第二沟槽；
步骤6、在第一沟槽、第二沟槽的侧壁和底部分别形成第一栅介质层和第二栅介质层；在第一栅介质层、第二栅介质层之上及之间分别形成第一栅极电极、第二栅极电极；
步骤7、在第一栅极电极、第二栅极电极上淀积并刻蚀形成第一隔离介质层和第二隔离介质层；在器件表面淀积金属层，形成源极欧姆接触，在第一导电类型衬底的底层淀积金属层，形成漏极欧姆接触，在源极欧姆接触表面形成源极电极，在漏极欧姆接触表面形成漏极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311401213.0A CN117276347B (zh) | 2023-10-26 | 2023-10-26 | 高可靠性双沟槽碳化硅mosfet器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311401213.0A CN117276347B (zh) | 2023-10-26 | 2023-10-26 | 高可靠性双沟槽碳化硅mosfet器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117276347A CN117276347A (zh) | 2023-12-22 |
| CN117276347B true CN117276347B (zh) | 2024-04-12 |
Family
ID=89206236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311401213.0A Active CN117276347B (zh) | 2023-10-26 | 2023-10-26 | 高可靠性双沟槽碳化硅mosfet器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276347B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117525154B (zh) * | 2024-01-05 | 2024-03-22 | 南京第三代半导体技术创新中心有限公司 | 双沟槽碳化硅mosfet器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| CN114899219A (zh) * | 2022-05-10 | 2022-08-12 | 重庆邮电大学 | 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件 |
| CN116154000A (zh) * | 2023-01-30 | 2023-05-23 | 中国电子科技集团公司第五十五研究所 | 多级沟槽型SiC MOSFET器件及其制造方法 |
| CN116230773A (zh) * | 2023-04-11 | 2023-06-06 | 恒泰柯半导体（上海）有限公司 | 一种场效应晶体管 |
| CN116469923A (zh) * | 2023-04-25 | 2023-07-21 | 南京第三代半导体技术创新中心有限公司 | 高可靠性沟槽型碳化硅mosfet器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8648413B2 (en) * | 2009-12-28 | 2014-02-11 | Force Mos Technology Co., Ltd. | Super-junction trench MOSFET with multiple trenched source-body contacts |
-
2023
- 2023-10-26 CN CN202311401213.0A patent/CN117276347B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| CN114899219A (zh) * | 2022-05-10 | 2022-08-12 | 重庆邮电大学 | 一种具有屏蔽效应的超结P柱和N-沟道的4H-SiC基VDMOS器件 |
| CN116154000A (zh) * | 2023-01-30 | 2023-05-23 | 中国电子科技集团公司第五十五研究所 | 多级沟槽型SiC MOSFET器件及其制造方法 |
| CN116230773A (zh) * | 2023-04-11 | 2023-06-06 | 恒泰柯半导体（上海）有限公司 | 一种场效应晶体管 |
| CN116469923A (zh) * | 2023-04-25 | 2023-07-21 | 南京第三代半导体技术创新中心有限公司 | 高可靠性沟槽型碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117276347A (zh) | 2023-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786011B2 (en) | Semiconductor device | |
| JP5617175B2 (ja) | ワイドバンドギャップ半導体装置とその製造方法 | |
| CN116632065A (zh) | 集成sbd的碳化硅槽栅mosfet器件及其制造方法 | |
| CN116682859B (zh) | 多沟道碳化硅mosfet器件及其制造方法 | |
| KR20110087337A (ko) | 전력용 반도체 장치 | |
| CN117276347B (zh) | 高可靠性双沟槽碳化硅mosfet器件及制造方法 | |
| CN116130513B (zh) | 基于异质结的碳化硅槽栅mosfet及其制造方法 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| WO2024001422A1 (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN116525681B (zh) | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 | |
| CN116230774B (zh) | 一种非对称碳化硅槽栅mosfet及其制造方法 | |
| CN116110796A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN116936621A (zh) | 适用于高频领域的碳化硅槽栅mosfet器件及制造方法 | |
| CN111986991A (zh) | 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN112820777A (zh) | 一种集成sbd的碳化硅umosfet器件及制备方法 | |
| CN112838126A (zh) | 带屏蔽区的非对称碳化硅umosfet器件及制备方法 | |
| CN113488540A (zh) | 一种具有垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN117525154B (zh) | 双沟槽碳化硅mosfet器件及其制造方法 | |
| CN111900208A (zh) | 一种集成新型刻蚀工艺jbs的碳化硅umosfet器件及其制备方法 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN214378459U (zh) | 一种集成sbd的碳化硅umosfet器件 | |
| CN116525683B (zh) | 一种深阱型SiC Mosfet器件及制备方法 | |
| CN214378460U (zh) | 一种带屏蔽区的非对称碳化硅umosfet器件 | |
| CN216213476U (zh) | 带深l形基区的单侧斜面栅碳化硅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |