CN114664934A - 一种含有场板的dmos晶体管及其制作方法 - Google Patents
一种含有场板的dmos晶体管及其制作方法 Download PDFInfo
- Publication number
- CN114664934A CN114664934A CN202210559949.XA CN202210559949A CN114664934A CN 114664934 A CN114664934 A CN 114664934A CN 202210559949 A CN202210559949 A CN 202210559949A CN 114664934 A CN114664934 A CN 114664934A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- region
- heavily doped
- body region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 210000000746 body region Anatomy 0.000 claims description 63
- 238000000151 deposition Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Abstract
本发明公开了一种含有场板的DMOS晶体管及其制作方法，通过在栅电极和源区之间增加U型场板并通过淀积金属形成场板电极，起到了调节场板电极的电位，避免了在大电压下，载流子通过氧化层质量缺陷隧穿进入栅电极，导致栅源导通。同时U型场板结构还可以增加电场分布长度，起到减小峰值电场强度和分散器件的峰值电场的作用，进一步提高了DMOS器件的击穿电压和降低导通电阻。
Description
技术领域
本发明涉及一种半导体器件及制作方法，尤其涉及一种DMOS器件及其制作方法。
背景技术
随着半导体产业的不断发展，高性能、小型化成为电子系统的发展趋势。其中，功率MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)的两个关键参数是击穿电压和导通电阻。由于MOSFET器件属于单级型器件，其击穿电压与漂移区厚度和漂移区掺杂浓度有关，高的击穿电压需要厚的漂移区和低的漂移区掺杂浓度，这会使得其导通电阻增加。因此，随着器件耐压增加，导通电阻成指数增长趋势，功耗大大增加。特别地，在典型的高压MOSFET器件中，器件的导通电阻主要由漂移区电阻决定。因此在保持器件击穿电压性能的同时，降低漂移区电阻，进而降低导通电阻具有重要的意义。
在DMOS器件设计过程中，器件的击穿电压和导通电阻是非常重要的参数，在现有技术器件导通的过程中，载流子从金属化源极流向金属化漏极时，当施加在栅电极电压不断增加到一定值时，载流子会通过氧化层质量缺陷隧穿进入栅极，导致栅源导通，降低了器件的性能。
发明内容
发明目的：针对上述现有技术，提出一种含有场板的DMOS器件，避免了在大电压下，载流子通过氧化层质量缺陷隧穿进入栅极，导致栅源导通。
技术方案：一种含有场板的DMOS晶体管，包括从下而上依次层叠设置的金属化漏极、N型重掺杂衬底、N型漂移区；
所述N型漂移区中设有深槽结构，所述深槽结构包括第一氧化层、第二氧化层、第三氧化层、第四氧化层；其中，所述第一氧化层为嵌入N型漂移区中的U型结构，第一氧化层的上表面与所述N型漂移区上表面齐平；所述第二氧化层为位于所述第一氧化层内的U型结构，所述第一氧化层和第二氧化层之间通过U型场板隔离；所述第二氧化层内淀积多晶硅形成栅电极，所述第三氧化层覆盖于所述第二氧化层和栅电极上表面，所述第三氧化层的上表面与所述N型漂移区上表面齐平；在所述U型场板和第三氧化层的上表面淀积金属形成场板电极，在所述第一氧化层上表面以及所述场板电极的上表面和侧面淀积形成所述第四氧化层；
对所述深槽结构两侧的N型漂移区进行柱形扩散掺杂形成第一体区，在第一体区外侧进行柱形扩散掺杂形成第二体区，所述第一体区的结深和第二体区的结深相同，所述第一体区的掺杂浓度低于第二体区的掺杂浓度；在所述第一体区上部进行N型重掺杂注入形成N型重掺杂源区，在所述第二体区上部进行P型重掺杂注入形成P型重掺杂接触区；所述P型重掺杂接触区的结深与N型重掺杂源区结深相同；所述栅电极上表面的结深小于所述N型重掺杂源区下表面的结深，所述栅电极下表面的结深大于所述第一体区下表面的结深；
在所述P型重掺杂接触区、N型重掺杂源区的上表面以及第四氧化层的上表面和侧面溅射金属形成金属化源极。
进一步的，所述第一氧化层、第二氧化层、第三氧化层、第四氧化层采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
一种含有场板的DMOS晶体管的制作方法，包括：
步骤1：在N型重掺杂衬底上表面生长N型漂移区；
步骤2：对所述N型漂移区向下刻蚀形成沟槽；
步骤3：在所述N型漂移区表面淀积第一层氧化物，然后在所述第一层氧化物表面淀积一层材料层；
步骤4：刻蚀器件上表面的所述材料层，在所述沟槽内形成U型场板；
步骤5：在器件表面淀积第二层氧化物，然后在所述沟槽内淀积多晶硅形成栅电极，所述多晶硅形成栅电极的上表面低于所述N型漂移区的上表面；
其中，通过对多晶硅进行回刻或研磨，使得所述栅电极上表面的结深小于后续步骤所需制作的N型重掺杂源区下表面的结深，且使得所述栅电极下表面的结深大于后续步骤所需制作的第一体区下表面的结深；
步骤6：在栅电极表面上淀积第三层氧化物，然后刻蚀所述N型漂移区表面位于所述沟槽两侧的氧化物；
步骤7：对所述深槽两侧的N型漂移区进行柱形扩散掺杂形成第一体区，在第一体区外侧进行柱形扩散掺杂形成第二体区，所述第一体区的结深和第二体区的结深相同，所述第一体区的掺杂浓度低于第二体区的掺杂浓度；然后在所述第一体区上部进行N型重掺杂注入形成N型重掺杂源区，在所述第二体区上部进行P型重掺杂注入形成P型重掺杂接触区；所述P型重掺杂接触区的结深与N型重掺杂源区结深相同；
步骤8：刻蚀所述沟槽顶部高于所述N型漂移区上表面的氧化物，保留的U型结构的所述第一层氧化物为第一氧化层，保留的U型结构的所述第二层氧化物为第二氧化层，保留的所述第二氧化层以及栅电极上表面的第三层氧化物为第三氧化层，然后在器件表面淀积一层金属连接所述U型场板两端的上表面，形成场板电极；
步骤9：在所述第一氧化层上表面以及所述场板电极的上表面和侧面淀积形成第四氧化层，然后在整个器件表面溅射一层金属，形成金属化源极，在所述N型重掺杂衬底的背面金属化形成金属化漏极。
进一步的，所述第一氧化层、第二氧化层、第三氧化层、第四氧化层采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
有益效果：本发明通过在器件的栅电极和源区之间增加U型场板，并通过淀积金属与U型场板连接形成场板电极，起到了调节场板电极的电位。当器件在大电压下，载流子由源极流向漏极的过程中，由于氧化层的质量缺陷可能导致载流子隧穿进入栅电极，而场板的存在可以有效的阻挡载流子隧穿进入栅电极，U型场板隔离了栅电极和源区，降低了栅源导通的可能性，提高了器件的性能。同时U型场板结构还可以增加电场分布长度，起到减小峰值电场强度和分散器件的峰值电场的作用，进一步提高了DMOS器件的击穿电压和降低导通电阻。
附图说明
图1为本发明含有场板的DMOS晶体管的结构示意图；
图2~图10为本发明一种含有场板的DMOS器件制造工艺流程的示意图；
图中包括：图中包括：金属化漏极100、金属化源极101、N型重掺杂衬底110、N型漂移区111、深槽结构102、第一氧化层112-1、第二氧化层112-2、第三氧化层112-3、第四氧化层112-4、U型场板113、栅电极114、第一体区115、第二体区116、N型重掺杂源区117、P型重掺杂接触区118、场板电极119。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，一种含有场板的DMOS晶体管，包括从下而上依次层叠设置的金属化漏极100、N型重掺杂衬底110、N型漂移区111。
N型漂移区111中设有深槽结构102，深槽结构102包括第一氧化层112-1、第二氧化层112-2、第三氧化层112-3、第四氧化层112-4。其中，第一氧化层112-1为嵌入N型漂移区111中的U型结构，第一氧化层112-1的上表面与N型漂移区111上表面齐平。第二氧化层112-2为位于第一氧化层112-1内的U型结构，第一氧化层112-1和第二氧化层112-2之间通过U型场板113隔离。第二氧化层112-2内淀积多晶硅形成栅电极114，U型场板113和栅电极114之间通过第二氧化层112-2隔离。第三氧化层112-3覆盖于第二氧化层112-2和栅电极114上表面，第三氧化层112-3的上表面与N型漂移区111上表面齐平。在U型场板113和第三氧化层112-3的上表面淀积金属形成场板电极119，场板电极119和栅电极114之间通过第三氧化层112-3隔离。在第一氧化层112-1上表面以及场板电极119的上表面和侧面淀积形成第四氧化层112-4。
对深槽结构102两侧的N型漂移区111进行柱形扩散掺杂形成第一体区115，在第一体区115外侧进行柱形扩散掺杂形成第二体区116，第一体区115的结深和第二体区116的结深相同，第一体区115的掺杂浓度低于第二体区116的掺杂浓度。在第一体区115上部进行N型重掺杂注入形成N型重掺杂源区117，在第二体区116上部进行P型重掺杂注入形成P型重掺杂接触区118，P型重掺杂接触区118的结深与N型重掺杂源区117结深相同。其中，栅电极114上表面的结深小于N型重掺杂源区117下表面的结深，且栅电极114下表面的结深大于第一体区115下表面的结。
在P型重掺杂接触区118、N型重掺杂源区117的上表面以及第四氧化层112-4的上表面和侧面溅射金属形成金属化源极101，场板电极119和金属化源极101之间通过第四氧化层112-4隔离。
以上结构中，U型场板113的材料为半导体材料或金属；衬底的材料为半导体SiC碳化硅材料，不限于SIC，还可以采用硅、氮化镓等材料；第一氧化层112-1、第二氧化层112-2、第三氧化层112-3、第四氧化层112-4采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
本发明提供的含有场板的DMOS器件，在器件的栅电极114和源区之间增加了一个U型场板。给器件施加电压时，载流子从器件的金属化源极101经由N型重掺杂源区117和第一体区115中的反型沟道注入N-漂移区111，流入金属化漏极100，形成正向导通电流。随着栅极施加的电压越来越大，由于氧化层存在质量缺陷，载流子在移动过程中会隧穿氧化层进入栅极，导致栅源短路，器件失效，因此，本发明在栅电极114和源区之间增加U型场板，可以阻挡载流子隧穿进入栅电极114，避免了栅源的导通，减小氧化层质量缺陷带来的影响。本发明中的U型场板还可以通过调节场板电极119进行单独施加电位，优化器件电场分布。本发明的DMOS晶体管中，通过增加U型场板113结构，起到物理隔绝作用，同时可以有效的增加电场分布长度、减小峰值电场强度和分散器件的峰值电场的作用，进一步提高了DMOS器件的击穿电压和降低导通电阻。
一种制作以上含有场板的DMOS晶体管的方法，包括：
步骤1：在N型重掺杂衬底110上表面采用气相外延VPE方法形成一定厚度和掺杂浓度的N型漂移区111，如图2所示。
步骤2：利用光刻板进行深槽刻蚀，在N型漂移区111表面向下刻蚀形成沟槽，如图3所示；刻蚀工艺可以使用反应离子刻蚀、等离子刻蚀。
步骤3：在N型漂移区111表面采用化学气相淀积CVD工艺淀积第一层氧化物，然后在第一层氧化物表面淀积一层材料层103，材料层103采用的材料为半导体材料或金属，如图4所示。
步骤4：刻蚀掉器件上表面的材料层103，即去除掉不需要的区域，在沟槽内表面形成U型场板113，如图5所示。
步骤5：在器件表面淀积第二层氧化物，即第二层氧化物覆盖器件上表面以及U型场板113的内表面，然后采用低压化学气相淀积方法在沟槽内淀积多晶硅形成栅电极114，多晶硅形成栅电极114的上表面低于N型漂移区111的上表面，如图6所示。
其中，通过对多晶硅进行回刻或研磨，使得栅电极114上表面的结深小于后续步骤所需制作的N型重掺杂源区117下表面的结深，且使得栅电极114下表面的结深大于后续步骤所需制作的第一体区115下表面的结深。
步骤6：在栅电极114表面上淀积第三层氧化物，第三层氧化物的上表面不低于N型漂移区111表面，然后刻蚀N型漂移区111表面位于沟槽两侧的氧化物，如图7所示。
步骤7：利用光刻板对深槽两侧的N型漂移区111进行柱形扩散掺杂形成第一体区115，在第一体区115外侧进行柱形扩散掺杂形成第二体区116，第一体区115的结深和第二体区116的结深相同，第一体区115的掺杂浓度低于第二体区116的掺杂浓度。然后在第一体区115上部进行N型重掺杂注入形成N型重掺杂源区117，在第二体区116上部进行P型重掺杂注入形成P型重掺杂接触区118，P型重掺杂接触区118的结深与N型重掺杂源区117结深相同，得到如图8所述结构。
步骤8：刻蚀掉沟槽顶部高于N型漂移区111上表面的氧化物，保留的U型结构的第一层氧化物为第一氧化层112-1，保留的U型结构的第二层氧化物为第二氧化层112-2，保留的第二氧化层112-2以及栅电极114上表面的第三层氧化物为第三氧化层112-3，然后在器件表面淀积一层金属连接U型场板113两端的上表面，形成场板电极119，如图9所示。
其中，第一氧化层112-1和第二氧化层112-2之间通过U型场板113隔离；U型场板113和栅电极114之间通过第二氧化层112-2隔离；场板电极119和栅电极114之间通过第三氧化层112-3隔离。
步骤9：在第一氧化层112-1上表面以及场板电极119的上表面和侧面淀积形成第四氧化层112-4，然后在整个器件表面溅射一层金属，形成金属化源极101，场板电极119和金属化源极101之间通过第四氧化层112-4隔离；并在N型重掺杂衬底110的背面金属化形成金属化漏极100，如图10所示。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种含有场板的DMOS晶体管，其特征在于，包括从下而上依次层叠设置的金属化漏极（100）、N型重掺杂衬底（110）、N型漂移区（111）；
所述N型漂移区（111）中设有深槽结构（102），所述深槽结构（102）包括第一氧化层（112-1）、第二氧化层（112-2）、第三氧化层（112-3）、第四氧化层（112-4）；其中，所述第一氧化层（112-1）为嵌入N型漂移区（111）中的U型结构，第一氧化层（112-1）的上表面与所述N型漂移区（111）上表面齐平；所述第二氧化层（112-2）为位于所述第一氧化层（112-1）内的U型结构，所述第一氧化层（112-1）和第二氧化层（112-2）之间通过U型场板（113）隔离；所述第二氧化层（112-2）内淀积多晶硅形成栅电极（114），所述第三氧化层（112-3）覆盖于所述第二氧化层（112-2）和栅电极（114）上表面，所述第三氧化层（112-3）的上表面与所述N型漂移区（111）上表面齐平；在所述U型场板（113）和第三氧化层（112-3）的上表面淀积金属形成场板电极（119），在所述第一氧化层（112-1）上表面以及所述场板电极（119）的上表面和侧面淀积形成所述第四氧化层（112-4）；
对所述深槽结构（102）两侧的N型漂移区（111）进行柱形扩散掺杂形成第一体区（115），在第一体区（115）外侧进行柱形扩散掺杂形成第二体区（116），所述第一体区（115）的结深和第二体区（116）的结深相同，所述第一体区（115）的掺杂浓度低于第二体区（116）的掺杂浓度；在所述第一体区（115）上部进行N型重掺杂注入形成N型重掺杂源区（117），在所述第二体区（116）上部进行P型重掺杂注入形成P型重掺杂接触区（118）；所述P型重掺杂接触区（118）的结深与N型重掺杂源区（117）结深相同；所述栅电极（114）上表面的结深小于所述N型重掺杂源区（117）下表面的结深，所述栅电极（114）下表面的结深大于所述第一体区（115）下表面的结深；
在所述P型重掺杂接触区（118）、N型重掺杂源区（117）的上表面以及第四氧化层（112-4）的上表面和侧面溅射金属形成金属化源极（101）。
2.根据权利要求1所述的含有场板的DMOS晶体管，其特征在于，所述第一氧化层（112-1）、第二氧化层（112-2）、第三氧化层（112-3）、第四氧化层（112-4）采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
3.一种含有场板的DMOS晶体管的制作方法，其特征在于，包括：
步骤1：在N型重掺杂衬底（110）上表面生长N型漂移区（111）；
步骤2：对所述N型漂移区（111）向下刻蚀形成沟槽；
步骤3：在所述N型漂移区（111）表面淀积第一层氧化物，然后在所述第一层氧化物表面淀积一层材料层（103）；
步骤4：刻蚀器件上表面的所述材料层（103），在所述沟槽内形成U型场板（113）；
步骤5：在器件表面淀积第二层氧化物，然后在所述沟槽内淀积多晶硅形成栅电极（114），所述多晶硅形成栅电极（114）的上表面低于所述N型漂移区（111）的上表面；
其中，通过对多晶硅进行回刻或研磨，使得所述栅电极（114）上表面的结深小于后续步骤所需制作的N型重掺杂源区（117）下表面的结深，且使得所述栅电极（114）下表面的结深大于后续步骤所需制作的第一体区（115）下表面的结深；
步骤6：在栅电极（114）表面上淀积第三层氧化物，然后刻蚀所述N型漂移区（111）表面位于所述沟槽两侧的氧化物；
步骤7：对所述深槽两侧的N型漂移区（111）进行柱形扩散掺杂形成第一体区（115），在第一体区（115）外侧进行柱形扩散掺杂形成第二体区（116），所述第一体区（115）的结深和第二体区（116）的结深相同，所述第一体区（115）的掺杂浓度低于第二体区（116）的掺杂浓度；然后在所述第一体区（115）上部进行N型重掺杂注入形成N型重掺杂源区（117），在所述第二体区（116）上部进行P型重掺杂注入形成P型重掺杂接触区（118）；所述P型重掺杂接触区（118）的结深与N型重掺杂源区（117）结深相同；
步骤8：刻蚀所述沟槽顶部高于所述N型漂移区（111）上表面的氧化物，保留的U型结构的所述第一层氧化物为第一氧化层（112-1），保留的U型结构的所述第二层氧化物为第二氧化层（112-2），保留的所述第二氧化层（112-2）以及栅电极（114）上表面的第三层氧化物为第三氧化层（112-3），然后在器件表面淀积一层金属连接所述U型场板（113）两端的上表面，形成场板电极（119）；
步骤9：在所述第一氧化层（112-1）上表面以及所述场板电极（119）的上表面和侧面淀积形成第四氧化层（112-4），然后在整个器件表面溅射一层金属，形成金属化源极（101），在所述N型重掺杂衬底（110）的背面金属化形成金属化漏极（100）。
4.根据权利要求3所述的一种含有场板的DMOS晶体管的制作方法，其特征在于，所述第一氧化层（112-1）、第二氧化层（112-2）、第三氧化层（112-3）、第四氧化层（112-4）采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210559949.XA CN114664934B (zh) | 2022-05-23 | 2022-05-23 | 一种含有场板的dmos晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210559949.XA CN114664934B (zh) | 2022-05-23 | 2022-05-23 | 一种含有场板的dmos晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114664934A true CN114664934A (zh) | 2022-06-24 |
| CN114664934B CN114664934B (zh) | 2022-08-02 |
Family
ID=82037637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210559949.XA Active CN114664934B (zh) | 2022-05-23 | 2022-05-23 | 一种含有场板的dmos晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114664934B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779665A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种栅极电容可调的igbt芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185819A (zh) * | 2015-10-10 | 2015-12-23 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件和制备方法 |
| CN109065628A (zh) * | 2018-08-21 | 2018-12-21 | 电子科技大学 | 一种体区变掺杂的槽栅dmos器件 |
| CN112713184A (zh) * | 2019-10-24 | 2021-04-27 | 南通尚阳通集成电路有限公司 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
-
2022
- 2022-05-23 CN CN202210559949.XA patent/CN114664934B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185819A (zh) * | 2015-10-10 | 2015-12-23 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件和制备方法 |
| CN109065628A (zh) * | 2018-08-21 | 2018-12-21 | 电子科技大学 | 一种体区变掺杂的槽栅dmos器件 |
| CN112713184A (zh) * | 2019-10-24 | 2021-04-27 | 南通尚阳通集成电路有限公司 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116779665A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种栅极电容可调的igbt芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114664934B (zh) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898031B2 (en) | Semiconductor device with tapered trenches and impurity concentration gradients | |
| US8829608B2 (en) | Semiconductor device | |
| JP4068597B2 (ja) | 半導体装置 | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| JP2000223705A (ja) | 半導体装置 | |
| CN103972287A (zh) | 半导体装置 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN114464670A (zh) | 一种超低比导的超结mosfet及其制备方法 | |
| US6570218B1 (en) | MOSFET with a buried gate | |
| CN107785433A (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| WO2023116383A1 (zh) | 带有超结结构的绝缘栅双极型晶体管及其制备方法 | |
| CN114744027B (zh) | 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| US11728423B2 (en) | Integrated planar-trench gate power MOSFET | |
| CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 | |
| WO2022062281A1 (zh) | 一种高阈值的功率半导体器件及其制造方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN112599600A (zh) | 垂直双扩散晶体管及其制造方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN111430465A (zh) | 一种n型垂直槽栅金属氧化物半导体器件栅极引入应力的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240130 Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000 Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd. Country or region after: China Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd. Country or region before: China |