CN103972287A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103972287A
CN103972287A CN201310222581.9A CN201310222581A CN103972287A CN 103972287 A CN103972287 A CN 103972287A CN 201310222581 A CN201310222581 A CN 201310222581A CN 103972287 A CN103972287 A CN 103972287A
Authority
CN
China
Prior art keywords
dielectric film
layer
semiconductor device
field plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310222581.9A
Other languages
English (en)
Inventor
佐藤信幸
一关健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103972287A publication Critical patent/CN103972287A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明希望解决的课题在于提供一种能够使沟槽间的耗尽层形成变得容易的半导体装置。实施方式的半导体装置具有第1导电类型的漂移层、在所述漂移层上设置的第2导电类型的基极层、在所述基极层上设置的第1导电类型的源极层、多个沟槽、与所述基极层邻接且隔着第1绝缘膜设置于所述沟槽内的栅电极、以及在所述沟槽内在所述栅电极之下隔着具有比所述第1绝缘膜高的介电常数的第2绝缘膜而被设置的场板电极。

Description

半导体装置
关联申请
本申请享受以日本专利申请2013-13703号（申请日：2013年1月28日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在上下电极构造的MOSFET（Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管）中，为了维持开关截止（OFF）时的元件耐压，漂移层的杂质浓度以及膜厚被调整为规定的范围。漂移层的杂质浓度以及膜厚由于构成漂移层的半导体材料的物性界限而被限制。因此，在元件耐压与导通（ON）电阻之间产生折衷的关系。
存在如下的MOSFET：在沟槽型的栅电极之下，设置有与源电极或者栅电极电连接的场板电极。通过在栅电极之下设置场板电极，在对漏电极施加了电压时，在沟槽间耗尽层扩展。由此，元件耐压不会降低，而能够提高漂移层的杂质浓度，其结果，在具备场板电极的MOSFET中，能够降低导通电阻。
为了降低导通电阻，需要例如提高漂移层的杂质浓度。但是，如果将漂移层的杂质浓度提高至一定以上，则有可能阻碍沟槽间的耗尽层形成，而难以确保MOSFET的耐压。
发明内容
本发明希望解决的课题在于提供一种能够使沟槽间的耗尽层形成变得容易的半导体装置。
实施方式的半导体装置，具有：第1导电类型的漏极层；第1导电类型的漂移层，设置于所述漏极层上；第2导电类型的基极层，设置于所述漂移层上；第1导电类型的源极层，选择性地设置于所述基极层的表面；多个沟槽，设置为从所述源极层的表面到达至所述漂移层；栅电极，与所述基极层邻接，隔着第1绝缘膜设置于所述沟槽内；场板电极，在所述沟槽内，在所述栅电极之下，隔着具有比所述第1绝缘膜高的介电常数的第2绝缘膜设置；漏电极，与所述漏极层连接；以及源电极，与所述基极层以及所述源极层连接。
附图说明
图1是第1实施方式的半导体装置1a的主要部分剖面图。
图2是示出第1实施方式的半导体装置1a的每个制造工艺的剖面图。
图3是比较例的半导体装置1b的主要部分剖面图。
图4是第2实施方式的半导体装置1c的主要部分剖面图。
图5是示出第2实施方式的半导体装置1c的每个制造工艺的剖面图。
具体实施方式
以下，参照附图，说明本发明的实施方式。在实施方式中的说明中使用的图是用于使说明变得容易的示意性的图，图中的各要素的形状、尺寸、大小关系等在实际的实施中不一定限于图示，能够在得到本发明的效果的范围内适宜变更。虽然通过n型说明第1导电类型、通过p型说明第2导电类型，但每一个也可以设为其相反的导电类型。作为半导体，以硅（Si）为一个例子进行了说明，但还能够应用于碳化硅（SiC）、氮化镓（GaN）等化合物半导体。作为绝缘膜，以氧化硅为一个例子进行了说明，但还能够使用氮化硅、氮氧化硅、氧化铝（Al2O3）等其他绝缘体。另外，在用n+、n表示了n型的导电类型的情况下，设为按照该顺序n型杂质浓度变低。在p型中，也同样地设为按照p+、p的顺序p型杂质浓度变低。
[第1实施方式]
（半导体装置1a的构造）
使用图1，说明本发明的第1实施方式的半导体装置1a。图1示出第1实施方式的半导体装置1a的主要部分剖面图。
半导体装置1a具有n+型漏极层10（漏极层）、n型漂移层11（漂移层）、p型基极层12（基极层）、p+型接触层13、n+型源极层14（源极层）、沟槽15、场板电极16、栅电极17、第1绝缘膜18、第2绝缘膜19、漏电极30、以及源电极31。
n+型漏极层10例如是硅基板。具有比n+型漏极层10低的n型的杂质浓度的n型漂移层11设置于n+型漏极层10上。n型漂移层11是例如通过CVD法（Chemical Vapor Deposition，化学气相淀积法）外延生长的n型外延层。
在n型漂移层11上，设置了p型基极层12。在该p型基极层12上，设置了具有比p型基极层12高的p型的杂质浓度的p+型接触层13。然后，以夹住该p+型接触层13的方式，在p型基极层12上设置了具有比n型漂移层11高的n型的杂质浓度的n+型源极层14。
多个沟槽15被设置为从p+型接触层13以及n+型源极层的表面到达至n型漂移层11。另外，沟槽15的上部侧面与n+型源极层14相接。换言之，沟槽15设置于n+型源极层14、与邻接的n+型源极层14之间。
第1绝缘膜18设置于沟槽15的底部，场板电极16设置于该第1绝缘膜18。在场板电极16的侧面，设置了第2绝缘膜19，在场板电极16的顶部，设置了第1绝缘膜18。第2绝缘膜19与场板电极16以及沟槽15的侧壁相接。即，场板电极16隔着第1绝缘膜18以及第2绝缘膜19配置于沟槽15内。此处，在场板电极16中，例如，使用多晶硅（poly-Si）。另外，选择第1绝缘膜以及第2绝缘膜的材料，以使第2绝缘膜的介电常数高于第1绝缘膜的介电常数。例如，在第1绝缘膜中使用氧化硅（SiO2；介电常数是3.9），在第2绝缘膜中使用氮化硅（SiN；介电常数是7.5）。另外，场板电极16与后述源电极31电连接，具有源极电位。
在场板电极16之上、且在p型基极层12与邻接的p型基极层12之间，设置了栅电极17。在沟槽15内，隔着第1绝缘膜18设置了栅电极17。另外，栅电极17的侧面的第1绝缘膜18的厚度（设置于栅电极17与p型基极层12之间的第1绝缘膜18的厚度）比场板电极16的侧面的第2绝缘膜19的厚度（设置于场板电极16与n型漂移层11之间的第2绝缘膜19的厚度）薄。另外，在栅电极17中，例如，使用多晶硅（poly-Si）。
以与n+漏极层10电连接的方式设置漏电极30。然后，以与p+型接触层13以及n+型源极层14电连接的方式设置源电极31。在漏电极30以及源电极31中，例如，使用铝（Al）、铜（Cu）等金属。第1实施方式的半导体装置1a具有以上那样的结构。
另外，在本实施方式中，以MOSFET构造进行了说明，但不限于此，即使是例如绝缘栅极双极性晶体管（Insulated Gate BipolarTransistor；IGBT）构造也能够实施。在该情况下，在n+型漏极层10与漏电极30之间设置p型集电极区域。
（半导体装置1a的动作）
说明半导体装置1a的动作。
例如，在相对源电极31对漏电极30施加了正电位的状态下，对栅电极17施加比阈值电压大的正的电压。在该情况下，在位于沟槽15侧面附近的p型基极层12中形成反转层。由此，半导体装置1a成为导通状态，流过电子电流。
该电子电流经由n+型源极层14、在p型基极层12形成的n型的反转层（即半导体装置1a的沟道）、n型漂移层11、以及n+型漏极层10，从源电极31流向漏电极30。即，在导通状态下，电流从漏电极30流向源电极31。
另一方面，关于栅电极17的施加电压，施加零或者负的电压，从而作为电子的通路的反转层消失，来自源电极31的电子电流被切断，半导体装置1a成为截止状态（逆偏置施加状态）。
在使半导体装置1a成为截止状态时，通过对源电极31与漏电极30之间施加的电压，耗尽层从n型漂移层11与p型基极层12的界面朝向n型漂移层11扩展。另外，场板电极16相对漏电极30是负电位，n型漂移层11是与漏电极30相同的电位，载流子主要是电子。因此，在场板电极16附近，电子被排出而耗尽，所以耗尽层也从n型漂移层11与第2绝缘膜19的界面（n型漂移层11与场板电极16附近的沟槽15侧壁的界面）朝向n型漂移层11扩展。即，在沟槽15间的n型漂移层11，从p型基极层12侧、和从2个沟槽15的侧面这合计3个方向形成耗尽层。
这样，通过在沟槽15内隔着第2绝缘膜19形成场板电极16，如上所述针对n型漂移层11从3个方向形成耗尽层，从而能够使半导体装置1a耐压，将该效应称为场板效应。
如以上所述，半导体装置1a通过控制栅电极17的电压，以切换导通状态和截止状态的方式进行动作。
（半导体装置1a的制造方法）
接下来，说明第1实施方式的半导体装置1a的制造方法。图2A～图2C示出表示第1实施方式的半导体装置1a的每个制造工艺的主要部分剖面图。
首先，如上所述，在作为n+型漏极层10的半导体基板上，通过外延生长来形成n型漂移层11。然后，通过对n型漂移层11进行光刻以及反应性离子蚀刻法（Reactive Ion Etching；RIE）形成沟槽15。接下来，通过使用热氧化处理或者CVD法等，使形成场板电极16的部分以外的沟槽15内（沟槽15内部侧壁）、以及n型漂移层11的表面氧化，如图2A所示，形成第1绝缘膜18（氧化硅）。
接下来，在第1绝缘膜18上，通过CVD法等堆积多晶硅或者非晶硅。通过对该多晶硅或者非晶硅注入例如磷（P）并使其扩散，在沟槽15内形成场板电极16。然后，将场板电极16蚀刻至期望的位置。进而，将第1绝缘膜18蚀刻至期望的位置。具体而言，对第1绝缘膜18进行蚀刻，以使仅在场板电极16的底部存在第1绝缘膜18，场板电极16的侧面露出。即，在场板电极16的侧面与沟槽15的内部侧壁之间形成空间。
通过CVD法等以埋入场板电极16的侧面与沟槽15的内部侧壁之间的方式堆积具有比第1绝缘膜18的介电常数高的介电常数的、氮化硅或者氧化铝（Al2O3）等，如图2B所示，形成第2绝缘膜19。
然后，在氯化氢（HCl）等氧化剂气氛中进行热处理，在场板电极16以及第2绝缘膜19上，形成成为栅极绝缘膜的第1绝缘膜18。在该第1绝缘膜18上，通过CVD法等堆积多晶硅或者非晶硅。通过对该多晶硅或者非晶硅注入例如磷（P）并使其扩散，在沟槽15内形成栅电极17。
之后，通过向沟槽15间的n型漂移层11利用离子注入法将硼（B）等p型杂质注入至期望的深度，形成p型基极层12。接下来，以位于n型漂移层11的表面的方式，通过离子注入法将磷（P）等n型杂质注入至期望的深度，形成n+型源极层14。
进而，通过CVD法等，在n+型源极层14、和栅电极17的侧面以及上部，形成第1绝缘膜18。另外，此时，以使在栅电极17的侧面设置的第1绝缘膜18的厚度比在场板电极16的侧面设置的第2绝缘膜18的厚度更薄的方式，形成第1绝缘膜18。针对n+型源极层14上的第1绝缘膜17，通过光刻以及RIE法等进行适宜蚀刻。然后，为了与p型基极层12取得欧姆接触，在沟槽15间的n型漂移层11的表面通过离子注入法将p型杂质注入至期望的深度，形成p+型接触层13。此时，p+型接触层13形成为被n+型源极层14夹住。之后，为了所注入的各杂质的活性化等而进行热处理，成为图3C所示那样的构造。
虽然未图示，通过溅射法等，在p+型接触层13、n+型源极层14、以及第1绝缘膜18上形成源电极31。同样地，通过溅射法等，漏电极30形成为与n+型漏极层10电连接。通过以上的工序，形成图1所示那样的第1实施方式的半导体装置1a。
上述说明的制造方法仅为一个例子，关于例如成膜方法，除了CVD法以外，还能够通过可实现原子层单体中的生长控制的原子层生长（Atomic Layer Deposition；ALD）法、溅射法、物理气相生长（Physical Vapor Deposition；PVD）法、涂敷法、以及喷雾法等来实施。
（半导体装置1a的效果）
参照比较例，说明第1实施方式的半导体装置1a的效果。图3示出比较例的半导体装置1b的主要部分剖面图。
比较例的半导体装置1b和第1实施方式的半导体装置1a不同的点在于，在场板电极16的侧面未设置第2绝缘膜19的点。即，在半导体装置1b中的沟槽15内，隔着第1绝缘膜18设置场板电极16和栅电极17。关于其他结构以及基本的动作，与半导体装置1a相同，所以省略。
如上所述，如果使半导体装置1a成为截止状态，则发生从n型漂移层11与p型基极层12的界面朝向n型漂移层11扩展的耗尽层、和从n型漂移层11与第2绝缘膜19的界面（n型漂移层11与场板电极16附近的沟槽15侧壁的界面）朝向n型漂移层11扩展的耗尽层。
在第1实施方式的情况下，在场板电极16的侧面，设置了具有比第1绝缘膜18的介电常数高的介电常数的第2绝缘膜19。一般，耗尽层的宽度与介电常数的大小成比例，所以从半导体装置1a中的n型漂移层11与第2绝缘膜19的界面朝向n型漂移层11扩展的耗尽层与半导体装置1b的情况相比，更易于形成耗尽层。因此，能够促进场板效应，能够提高半导体装置1a的耐压。
另外，在半导体装置1a的情况下，易于形成耗尽层，所以能够使第2绝缘膜19的厚度比在比较例的半导体装置1b中的场板电极16的侧面形成的第1绝缘膜18的厚度更厚。通过增大第2绝缘膜19的厚度，能够提高半导体装置1a的绝缘破坏耐量。
此处，说明半导体装置1a的第2绝缘膜19以远离沟槽15的底部的方式形成、即仅形成于场板电极16的侧面的理由。在附图中以矩形示出，但沟槽15的底部易于具有曲率。通过具有曲率，在沟槽15的底部易于产生电场集中，所以如果在沟槽15的底部形成介电常数高的第2绝缘膜19，则易于产生沟槽15底部处的故障。因此，第2绝缘膜19仅形成于场板电极16的侧面。
为了进一步提高通过上述第2绝缘膜19实现的耗尽层形成促进的效果，提高第2绝缘膜19的介电常数即可。在第2绝缘膜19中例如使用氮化硅，如果使氮化硅中的氮化物浓度上升，则第2绝缘膜19的介电常数上升。该情况下的制造工序例如成为以下的工序，在沟槽15内通过热氧化等形成了第1绝缘膜18之后，以注入到在沟槽15的侧面形成的第1绝缘膜18的方式从倾斜方向进行氮离子的离子注入，形成高氮浓度的第2绝缘膜19。
[第2实施方式]
以下，使用图4，说明第2实施方式的半导体装置1c。另外，关于第2实施方式，关于与第1实施方式同样的点省略说明，说明不同的点。
（半导体装置1c的构造）
图4示出第2实施方式的半导体装置1c的主要部分剖面图。第2实施方式的半导体装置1c、和第1实施方式的半导体装置1a不同的点是第2绝缘膜19以被第1绝缘膜18包围的方式形成的点。即，第2绝缘膜19被悬浮地设置。
具体而言，在第2绝缘膜19与沟槽15的内部侧壁之间、以及第2绝缘膜19与场板电极16之间，形成了第1绝缘膜18。如上所述，例如，在第1绝缘膜18中使用氧化硅，在第2绝缘膜19中使用氮化硅，所以被称为呈现氧化硅和氮化硅的层叠构造的ONO（Oxide-Nitride-Oxide，氧化物-氮化物-氧化物）膜构造。
另外，关于半导体装置1c的动作，与半导体装置1a相同，所以省略。
（半导体装置1c的制造方法）
接下来，说明第2实施方式的半导体装置1c的制造方法。图5A～图5C示出表示第2实施方式的半导体装置1c的每个制造工艺的主要部分剖面图。
首先，如上所述，在作为n+型漏极层10的半导体基板上，通过外延生长来形成n型漂移层11。然后，通过对n型漂移层11进行光刻以及RIE法形成沟槽15。接下来，通过使用热氧化处理或者CVD法等，对形成场板电极16的部分以外的沟槽15内（沟槽15内部侧壁）、以及n型漂移层11的表面进行氧化，形成第1绝缘膜18（氧化硅）。
接下来，在第1绝缘膜18上，通过CVD法等，堆积多晶硅或者非晶硅。通过对该多晶硅或者非晶硅注入例如磷（P）并使其扩散，在沟槽15内形成场板电极16。然后，将场板电极16蚀刻至期望的位置。进而，如图5A所示，将第1绝缘膜18蚀刻至期望的位置。具体而言，对第1绝缘膜18进行蚀刻，以使仅在场板电极16的底部存在第1绝缘膜18，场板电极16的侧面露出。即，在场板电极16的侧面与沟槽15的内部侧壁之间形成空间。
接下来，通过使用热氧化处理或者CVD法等，在n型漂移层11、沟槽15、以及场板电极16的表面形成第1绝缘膜18。此时，以确保用于在场板电极16的侧面位置埋入第2绝缘膜19的空间的方式，形成第1绝缘膜18（图5B）。
然后，通过CVD法等以埋入场板电极16的侧面位置的空间的方式堆积具有比第1绝缘膜18的介电常数高的介电常数的氮化硅或者氧化铝（Al2O3）等，如图5C所示，形成第2绝缘膜19。
关于以后的制造工序，与半导体装置1a的制造方法相同，所以省略。通过以上的工序，形成图1所示那样的第1实施方式的半导体装置1a。
上述说明的制造方法仅为一个例子，例如关于成膜方法，除了CVD法以外，当然还能够通过ALD法、溅射法、PVD法、涂敷法、以及喷雾法等来实施。
（半导体装置1c的效果）
说明第2实施方式的半导体装置1c的效果。
在第2实施方式的情况下也在场板电极16的侧面，设置了具有比第1绝缘膜18的介电常数高的介电常数的第2绝缘膜19。因此，在截止动作时，从半导体装置1c中的n型漂移层11和第2绝缘膜19的界面朝向n型漂移层11扩展的耗尽层相比于半导体装置1b的情况，易于形成耗尽层。因此，能够促进场板效应，能够提高半导体装置1c的耐压。
另外，说明通过如第2实施方式那样，使第2绝缘膜19成为ONO膜构造并悬浮而得到的效果。如第1实施方式的半导体装置1a那样，以与n型漂移层11以及场板电极16的侧面相接的方式，设置了介电常数高的第2绝缘膜19的情况下，半导体装置1a的耐压有可能被降低。其原因为，具有高介电常数的绝缘膜的带隙窄，所以在n型漂移层11与场板电极16的界面处发生了强的电场时，有可能引起向场板电极16内的载流子注入。
如第2实施方式的半导体装置1c那样，通过用第1绝缘膜18包围第2绝缘膜19并使之悬浮，抑制向上述场板电极16内的载流子注入，能够可靠地得到通过设置第2绝缘膜19而实现的半导体装置1c的耐压提高这样的效果。
在上述说明中，关于第2实施方式的半导体装置1c的第2绝缘膜19，以在场板电极16的各侧面仅设置了一个的方式进行了说明，但其数量没有特别限定。如果是第2绝缘膜19被第1绝缘膜18夹住的构造，则即使形成了多个，也能够实施。
虽然说明了本发明的实施方式，但该实施方式仅为例示，而未意图限定发明的范围。该实施方式能够通过其他各种方式实施，能够在不脱离发明的要旨的范围内，进行各种省略、置换、变更。该实施方式、其变形包含于发明的范围、要旨内，同样地包含于权利要求书记载的发明和其等同的范围内。

Claims (4)

1.一种半导体装置，具有：
第1导电类型的漏极层；
第1导电类型的漂移层，设置于所述漏极层上；
第2导电类型的基极层，设置于所述漂移层上；
第1导电类型的源极层，选择性地设置于所述基极层的表面；
多个沟槽，设置为从所述源极层的表面到达至所述漂移层；
栅电极，与所述基极层邻接，隔着第1绝缘膜设置于所述沟槽内；
场板电极，在所述沟槽内，在所述栅电极之下隔着具有比所述第1绝缘膜高的介电常数的第2绝缘膜而被设置；
漏电极，与所述漏极层连接；以及
源电极，与所述基极层以及所述源极层连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第2绝缘膜设置于位于所述场板电极的侧面的所述沟槽内。
3.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第2绝缘膜被所述第1绝缘膜包围。
4.根据权利要求1或者2所述的半导体装置，其特征在于，
位于所述场板电极的侧面的所述第2绝缘膜的厚度比所述栅电极与所述源电极之间的所述第1绝缘膜的厚度厚。
CN201310222581.9A 2013-01-28 2013-06-06 半导体装置 Pending CN103972287A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-013703 2013-01-28
JP2013013703A JP2014146666A (ja) 2013-01-28 2013-01-28 半導体装置

Publications (1)

Publication Number Publication Date
CN103972287A true CN103972287A (zh) 2014-08-06

Family

ID=51221991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310222581.9A Pending CN103972287A (zh) 2013-01-28 2013-06-06 半导体装置

Country Status (3)

Country Link
US (1) US20140209999A1 (zh)
JP (1) JP2014146666A (zh)
CN (1) CN103972287A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742346A (zh) * 2016-04-26 2016-07-06 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105789291A (zh) * 2016-04-26 2016-07-20 电子科技大学 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105870180A (zh) * 2016-04-26 2016-08-17 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN107170827A (zh) * 2017-06-08 2017-09-15 电子科技大学 一种限定雪崩击穿点的屏蔽栅vdmos器件
CN107431092A (zh) * 2015-03-24 2017-12-01 丰田自动车株式会社 半导体装置
CN107431093A (zh) * 2015-03-24 2017-12-01 丰田自动车株式会社 半导体装置
CN107665918A (zh) * 2016-07-31 2018-02-06 朱江 一种半导体装置
WO2023138153A1 (zh) * 2022-01-24 2023-07-27 华为技术有限公司 半导体器件及其制作方法、电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
DE102014109924B3 (de) * 2014-07-15 2015-11-12 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldelektrode und Felddielektrikum und Verfahren zur Herstellung und elektronische Anordnung
US9653462B2 (en) * 2014-12-26 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
JP6426642B2 (ja) * 2016-03-08 2018-11-21 株式会社東芝 半導体装置
US10361276B1 (en) * 2018-03-17 2019-07-23 Littelfuse, Inc. Embedded field plate field effect transistor
JP7381335B2 (ja) * 2019-12-26 2023-11-15 株式会社東芝 半導体装置
JP7256770B2 (ja) * 2020-03-16 2023-04-12 株式会社東芝 半導体装置
JP7317752B2 (ja) 2020-03-17 2023-07-31 株式会社東芝 半導体装置
CN113690299B (zh) * 2020-05-18 2024-02-09 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法
US20230253468A1 (en) * 2022-02-09 2023-08-10 Semiconductor Components Industries, Llc Shielded gate trench power mosfet with high-k shield dielectric

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120059841A1 (en) * 2010-09-02 2012-03-08 Gryphon Networks Corp. Network calling privacy with recording
CN102412262A (zh) * 2010-09-17 2012-04-11 株式会社东芝 功率用半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5449094B2 (ja) * 2010-09-07 2014-03-19 株式会社東芝 半導体装置
US8507978B2 (en) * 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120059841A1 (en) * 2010-09-02 2012-03-08 Gryphon Networks Corp. Network calling privacy with recording
CN102412262A (zh) * 2010-09-17 2012-04-11 株式会社东芝 功率用半导体器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431092A (zh) * 2015-03-24 2017-12-01 丰田自动车株式会社 半导体装置
CN107431093A (zh) * 2015-03-24 2017-12-01 丰田自动车株式会社 半导体装置
CN105742346A (zh) * 2016-04-26 2016-07-06 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105789291A (zh) * 2016-04-26 2016-07-20 电子科技大学 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105870180A (zh) * 2016-04-26 2016-08-17 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105742346B (zh) * 2016-04-26 2018-06-01 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN105789291B (zh) * 2016-04-26 2018-06-19 电子科技大学 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105870180B (zh) * 2016-04-26 2018-08-24 电子科技大学 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN107665918A (zh) * 2016-07-31 2018-02-06 朱江 一种半导体装置
CN107170827A (zh) * 2017-06-08 2017-09-15 电子科技大学 一种限定雪崩击穿点的屏蔽栅vdmos器件
CN107170827B (zh) * 2017-06-08 2020-05-26 电子科技大学 一种限定雪崩击穿点的屏蔽栅vdmos器件
WO2023138153A1 (zh) * 2022-01-24 2023-07-27 华为技术有限公司 半导体器件及其制作方法、电子设备

Also Published As

Publication number Publication date
US20140209999A1 (en) 2014-07-31
JP2014146666A (ja) 2014-08-14

Similar Documents

Publication Publication Date Title
CN103972287A (zh) 半导体装置
US9059284B2 (en) Semiconductor device
US8829608B2 (en) Semiconductor device
CN103681866A (zh) 场效应半导体器件及其制造方法
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
US9082746B2 (en) Method for forming self-aligned trench contacts of semiconductor components and a semiconductor component
JP2019003967A (ja) 半導体装置および半導体装置の製造方法
CN104779289A (zh) 半导体装置
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
JP2019121705A (ja) 窒化物半導体装置とその製造方法
JPWO2015008550A1 (ja) 半導体装置及びその製造方法
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
US20150084121A1 (en) Transistor Device with a Field Electrode
JP2019212902A (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN104078493A (zh) 半导体装置
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
CN115224111A (zh) 沟槽栅器件的制备方法及沟槽栅器件
US20220181504A1 (en) Semiconductor device and production method for semiconductor device
JP2019102556A (ja) 半導体装置および半導体装置の製造方法
WO2020203650A1 (ja) 半導体装置及び半導体装置の製造方法
JP6970068B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806