CN105870180A - 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 - Google Patents
双分裂沟槽栅电荷存储型rc-igbt及其制造方法 Download PDFInfo
- Publication number
- CN105870180A CN105870180A CN201610266036.3A CN201610266036A CN105870180A CN 105870180 A CN105870180 A CN 105870180A CN 201610266036 A CN201610266036 A CN 201610266036A CN 105870180 A CN105870180 A CN 105870180A
- Authority
- CN
- China
- Prior art keywords
- type
- dielectric layer
- layer
- electrode
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 33
- 238000000137 annealing Methods 0.000 claims description 30
- 238000001259 photo etching Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000005684 electric field Effects 0.000 claims description 11
- 238000009825 accumulation Methods 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 9
- 239000002131 composite material Substances 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000009527 percussion Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于功率半导体器件技术领域，具体涉及逆导型沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在RC‑IGBT器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在IGBT工作模式时提高了器件的开关速度，降低器件的开关损耗，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；在反向续流二极管工作模式时使反向续流二极管具有低的二极管导通压降，并改善了续流二极管的反向恢复特性；同时本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统RC‑IGBT制作方法兼容。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及逆导型沟槽栅电荷存储型绝缘栅双极型晶体管(RC-CSTBT)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了6代IGBT器件结构，使器件性能得到了稳步的提升。第6代的沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)由于采用了较高掺杂浓度和一定厚度的N型电荷存储层结构，使IGBT器件靠近发射极端的载流子浓度分布得到了极大的改善，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。
在电力电子系统中，IGBT通常需要搭配续流二极管(Free Wheeling Diode,FWD)使用以确保系统的安全稳定。因此在传统IGBT模块或单管器件中，通常会有FWD与其反向并联，该方案不仅增加了器件的个数，模块的体积及生产成本，而且封装过程中焊点数的增加会影响器件的可靠性，金属连线所产生的寄生效应还影响器件的整体性能。为了解决这一问题实现产品的整体化，结合CSTBT器件结构，业界提出了逆导型沟槽栅电荷存储型绝缘栅双极型晶体管(RC-CSTBT)，成功地将续流二极管集成在CSTBT内部，其结构如图1所示。相比于传统无续流能力的CSTBT，该结构在其背部制作了与金属集电极13和N型电场阻止层10连接的N型集电区12，该区域同器件中P型基区7、N型电荷存储层8和N-漂移区9形成了寄生二极管结构，在续流模式下该寄生二极管导通提供电流通路。
然而，对于传统的RC-CSTBT器件结构，在正向IGBT工作模式时，由于较高掺杂浓度和一定厚度的N型电荷存储层的存在，器件的击穿电压显著降低，为了有效屏蔽N型电荷存储层的不利影响获得一定的器件耐压，需要采用：1)深的沟槽栅深度，使沟槽栅的深度大于N型电荷存储层的结深，但深的沟槽栅深度不仅增大了栅极-发射极电容，也增大了栅极-集电极电容，因而，降低了器件的开关速度，增大器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性；2)小的元胞宽度，使沟槽栅之间的间距尽可能减小，然而，高密度的沟槽MOS结构不仅增大了器件的栅极电容，降低了器件的开关速度，增大了器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性，而且，增加了器件的饱和电流密度，使器件的短路安全工作区变差。在反向二极管续流工作模式时，由于P型基区7和N型电荷存储层8/N-漂移区9形成的PN结的内建势的存在，正向导通压降较大，同时由于在续流二极管导通时大量载流子注入进N-漂移区9，大量过剩载流子的存在使得续流二极管的反向恢复特性较差，如反向恢复时间长、反向恢复电荷大等。
发明内容
本发明的目的是为了优化传统RC-CSTBT的正向IGBT特性，同时改善反向二极管特性，提高器件的可靠性，在传统RC-CSTBT器件结构的基础上(如图1所示)，本发明提供一种双分裂沟槽栅电荷存储型RC-IGBT(如图2所示)及其制作方法，所述RC-IGBT器件在正向IGBT工作模式时，在一定的器件沟槽深度和沟槽MOS结构密度的情况下，通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极，通过双分裂电极以及双分裂电极和栅电极之间厚介质层的屏蔽作用，减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，减小了开关损耗，进一步改善了正向导通压降和开关损耗的折中，同时，侧面分裂电极的引入减小了MOS沟道的密度，改善了IGBT的短路安全工作区，提高了器件的性能和可靠性；此外，通过底部分裂电极周围的厚介质层在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。在反向二极管续流工作模式时，通过与发射极相连的侧面分裂电极的作用，使侧面分裂电极处的MOS沟道开启，使反向续流二极管工作于多子器件模式，具有低的反向二极管导通压降和优异的反向恢复特性。本发明提供的制作方法不需要增加额外的工艺步骤，与传统的沟槽栅电荷存储型RC-IGBT制作方法兼容。
本发明的技术方案为：双分裂沟槽栅电荷存储型RC-IGBT，包括从下至上依次层叠设置的集电极金属13、P型集电极区11、N型电场阻止层10、N型漂移区9和发射极金属1；还包括与P型集电极区11并列设置的N型集电极区12；所述N型漂移区9中具有N+发射区5、P+发射区6、P型基区7、N型电荷存储层8和沟槽栅结构；所述沟槽栅结构沿垂直方向依次贯穿N+发射区5、P型基区7和N型电荷存储层8后延伸至N型漂移区中；所述P型基区7位于N型电荷存储层8上表面，N+发射区5和P+发射区6并列位于P型基区7上表面；N+发射区5和P+发射区6的上表面与发射极金属1连接；其特征在于，所述沟槽栅结构包括底部分裂电极31、栅电极32、侧面分裂电极33、栅介质层41、第二介质层42、第三介质层43、第四介质层44和第五介质层45；所述栅电极32和侧面分裂电极33之间通过第三介质层43连接；所述栅电极32通过栅介质层41与沟槽栅结构一侧的N+发射区5和P型基区7连接；所述侧面分裂电极33通过第二介质层42与沟槽栅结构另一侧的N+发射区5和P型基区7连接；所述底部分裂电极31位于栅电极32和侧面分裂电极33的下方，且底部分裂电极31的上表面深度小于N型电荷存储层8的结深，底部分裂电极31的下表面深度大于N型电荷存储层8的结深；所述底部分裂电极31的上表面与栅电极32、侧面分裂电极33的下表面之间通过第四介质层44连接；所述底部分裂电极31的下表面及侧面与N型漂移区9和N型电荷存储层8之间通过第五介质层45连接；所述第二介质层42、侧面分裂电极33及部分第三介质层43的上表面与发射极金属1连接；所述栅介质层41、栅电极31及部分第三介质层43的上表面具有第一介质层2；所述底部分裂电极31、侧面分裂电极33与发射极金属1等电位。
进一步的，所述第三介质层43，第四介质层44以及第五介质层45的厚度大于栅介质层41和第二介质层42的厚度。
进一步的，所述栅介质层41的厚度大于第二介质层42的厚度。
进一步的，所述侧面分裂电极33的底部延伸至与底部分裂电极31的上表面连接。
进一步的，所述漂移区结构为NPT结构或FS结构；所述IGBT器件采用半导体材料Si、SiC、GaAs或者GaN制作。
双分裂沟槽栅电荷存储型RC-IGBT的制造方法，其特征在于，包括以下步骤：
第一步：选取N型轻掺杂单晶硅片作为器件的N型漂移区9，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层10，形成的N型场阻止层的厚度为15～30微米，离子注入能量为1500keV～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200-1250℃，退火时间为300～600分钟；
第二步：翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型电荷存储层8，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区7，所述P型基区7位于N型电荷存储层8上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第四步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层8的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第六步：采用光刻工艺，刻蚀第五步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区(7)的结深；形成第五介质层45和底部分裂电极33，底部分裂电极33位于第五介质层45中；
第七步：通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；
第八步：采用光刻工艺，刻蚀第七步中沟槽内左侧壁形成的氧化层，在右侧壁上形成栅介质层41；在沟槽底部形成第四介质层44；
第九步：通过热氧化在沟槽内壁再次生长氧化层，形成的氧化层厚度小于40nm；在沟槽左侧壁形成第二介质层42；
第十步：在750℃～950℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型基区7的结深；
第十一步：采用光刻工艺，刻蚀第十步中沟槽内填充的部分多晶硅，形成栅电极32和侧面分裂电极33；所述栅电极32与栅介质层41连接，侧面分裂电极33与第二介质层42连接；
第十二步：淀积，在第九步形成的栅电极32和侧面分裂电极33之间沟槽内填充介质形成第三介质层43；
第十三步：采用光刻工艺，通过离子注入N型杂质制作器件的N+发射区5，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区5位于P型基区7上表面并与沟槽栅连接；
第十四步：采用光刻工艺，通过离子注入P型杂质并退火制作器件的P+发射区6，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区6与N+发射区5并列位于P型基区7上表面；
第十五步：在器件表面淀积介质层，并光刻、刻蚀形成第一介质层2；所述第一介质层2位于部分第三介质层43、栅电极32和栅介质层41的上表面；
第十六步：淀积金属，并光刻、刻蚀在N+发射区5和P+发射区6的上表面以及第二介质层42、侧面分裂电极33及部分第三介质层43的上表面形成集电极金属1；
第十七步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质形成P型集电区11，所述P型集电区11位于N型电场阻止层10下表面，注入能量为40～60keV，注入剂量为1012～1013个/cm2，再次光刻，通过离子注入N型杂质制作器件的N型集电区12，离子注入的能量为40～60keV，注入剂量为1014～1015个/cm2；接着在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；所述N型集电区12与P型集电区11并列设置；
第十八步：背面淀积金属形成集电极金属13。
进一步的，所述第三步中，可通过增加光刻步骤分两次分别形成P型基区7，使靠近栅电极32一侧的P型基区7的浓度和结深大于靠近侧面分裂电极33一侧的P型基区7的浓度和结深。
本发明的工作原理是：
对于如图1所示的传统的RC-CSTBT器件，在正向IGBT工作模式时，为了提高IGBT器件的性能，改善其可靠性，需要在一定的阻断电压能力下减小器件的开关损耗并降低正向导通压降、同时改善器件的短路安全工作区。IGBT的开关过程就是对栅极电容进行冲、放电的过程，栅极电容越大冲、放电时间越长。因而，在IGBT的开关过程中，栅极电容，特别是栅极-集电极电容对器件的开关损耗具有重要的影响。在如图1所示的传统的沟槽栅电荷储存型RC-CSTBT结构中，为了有效屏蔽较高掺杂浓度和一定厚度的N型电荷存储层对击穿电压的不利影响获得一定的器件耐压，需要采用：1)深的沟槽栅深度，使沟槽栅的深度大于N型电荷存储层的结深；2)小的元胞宽度，高密度的沟槽MOS结构使沟槽栅之间的间距尽可能减小。然而，深的沟槽栅深度和高密度的沟槽MOS结构两种方式都不仅增大了栅极-发射极电容，也增大了栅极-集电极电容。此外，对于传统的沟槽栅电荷储存型IGBT结构，栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压整个栅氧化层的厚度均较小，由于MOS电容大小与氧化层的厚度成反比，传统沟槽栅电荷储存型IGBT结构中小的栅氧化层厚度极大的增大了器件的栅极电容。同时高密度的沟槽MOS结构增加了器件的饱和电流密度，使器件的短路安全工作区变差；另外，小的栅氧化层厚度使沟槽底部的电场集中，使器件的可靠性较差。
如图2和3所示，本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的厚介质层，在不影响IGBT器件阈值电压和开通的情况下:1)减小了沟槽内栅电极的深度，大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容；2)通过双分裂电极的屏蔽作用，屏蔽了栅极和集电极的耦合，将栅极-集电极电容转换为栅极-发射极电容，大大减小了栅极-集电极电容，同时通过厚介质层43和44的作用使从栅极-集电极电容转换而增加的栅极-发射极电容远远小于由于侧面分裂电极33引入而减小的栅极-发射极电容，从而大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容。因此，本发明结构大大减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低器件的开关损耗。在一定的沟槽MOS结构密度下侧面分裂电极33的引入减小了MOS沟道的密度，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；此外，由于侧面分裂电极33和底部分裂电极31与发射极等电位，在IGBT器件开启动态过程中，通过介质层与侧面分裂电极33和底部分裂电极31接触的半导体表面不会形成反型(浮空p型基区72)和电子积累(N型电荷存储层8和N型漂移区9)，因此不会形成负微分电容效应，避免了开启动态过程中的电流、电压振荡和EMI问题，提高了可靠性；同时，通过底部分裂电极周围的厚介质层在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。本发明提供的复合双分裂沟槽结构，沟槽栅电极32的深度大于p型基区7的深度并且沟槽栅电极32的深度小于N型电荷存储层8的深度，这一方面在不影响IGBT器件开通的情况下尽可能的减小了栅极电容，特别是栅极-集电极电容，另一方面一定厚度的高浓度N型电荷存储层8的存在补偿了由于与发射极等电位的底部分裂电极的引入使得底部分裂电极附近载流子浓度的下降，避免了由于底部分裂电极的引入使器件的正向导通压降急剧增大而导致的器件特性变差。在反向二极管续流工作模式时，通过调整p型基区7的浓度和厚度以及介质层42的厚度和材料，使侧面分裂电极处寄生的MOS结构的阈值电压小于0.1V，通过与发射极相连的侧面分裂电极的作用，使侧面分裂电极处的MOS沟道在低于0.1V开启，使反向续流二极管工作于MOS控制二极管的多子器件模式，屏蔽了由P型基区7和N型电荷存储层8/N-漂移区9形成的PN结内建势的影响，使反向续流二极管具有低的二极管导通压降；同时由于是多子导电，不需要在反向恢复过程中对N-漂移区9中的过剩载流子进行抽取，改善了续流二极管的反向恢复特性，如反向恢复时间短、反向恢复电荷小等。此外，本发明提供的制作方法不需要增加额外的工艺步骤，与传统的沟槽栅电荷存储型RC-IGBT制作方法兼容。
本发明的有益效果为，在IGBT工作模式时极大的减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容；提高了器件的开关速度，降低器件的开关损耗，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性，改善了沟槽底部电场的集中，避免了由于底部分裂电极的引入使器件的正向导通压降急剧增大而导致的器件特性变差；在反向续流二极管工作模式时使反向续流二极管具有低的二极管导通压降，改善了续流二极管的反向恢复特性，如反向恢复时间短、反向恢复电荷小等；此外，本发明提供的制作方法不需要增加额外的工艺步骤，与传统的沟槽栅电荷存储型RC-IGBT制作方法兼容。
附图说明
图1是传统的RC-CSTBT器件元胞结构示意图；
图1中，1为发射极金属，2为介质层，3为栅电极，4为栅介质层，5为N+发射区，6为P+发射区，7为P型基区，8为N型电荷存储层，9为N-漂移区，10为N型电场阻止层，11为P型集电区，12为N型集电区，13为集电极金属；
图2是实施例1的双分裂沟槽栅电荷存储型RC-IGBT器件元胞结构示意图；
图3是实施例2的双分裂沟槽栅电荷存储型RC-IGBT器件元胞结构示意图；
图2至图3中，1为发射极金属，2为介质层，31为底部分裂电极，32为栅电极，33为侧面分裂电极，41为栅介质层，42为介质层，43为介质层，44为介质层，45为介质层，5为N+发射区，6为P+发射区，7为P型基区，8为N型电荷存储层，9为N-漂移区，10为N型电场阻止层，11为P型集电区，12为N型集电区，13为集电极金属；
图4是本发明的制造方法中刻蚀形成沟槽后的器件结构示意图；
图5是本发明的制造方法中刻蚀沟槽内的厚氧化层和多晶硅后的器件结构示意图；
图6是本发明的制造方法中在沟槽中形成栅介质层后的器件结构示意图；
图7是本发明的制造方法中形成栅电极和侧面分裂电极后的器件结构示意图；
图8是本发明的制造方法中完成全部工艺后的器件结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
本例的一种双分裂沟槽栅电荷存储型RC-IGBT，其元胞结构如图2所示，包括：背部集电极金属13、位于背部集电极金属13之上并与其相连的P型集电区11和N型集电区12、位于P型集电区11和N型集电区12之上并与其相连的N型场阻止层10、位于N型场阻止层10之上并与其相连的N-漂移区9；位于N-漂移区9上部中间并与其相连的复合双分裂沟槽结构；位于N-漂移区9上部两侧并与其相连的N型电荷存储层8，所述N型电荷存储层8的侧壁与复合双分裂沟槽结构相连，位于N型电荷存储层8上部并于其相连的p型基区7，所述p型基区7的侧壁与复合双分裂沟槽结构相连；位于p型基区7上部并与其相连的彼此独立的N+发射区和P+发射区，所述N+发射区的侧壁与复合双分裂沟槽结构相连；位于N+发射区和P+发射区上表面的发射极金属1；位于复合双分裂沟槽结构上部的介质层2；其特征在于：所述复合双分裂沟槽结构包括下层结构及上层结构；所述下层结构包括厚介质层45和设置于厚介质层45中的底部分裂电极31；所述上层结构包括沟槽栅电极32，侧面分裂电极33，介质层41，介质层42，介质层43和介质层44，所述栅电极32和侧面分裂电极33之间是介质层43，所述栅电极32和侧面分裂电极33与底部分裂电极31之间是介质层44，所述沟槽栅电极32通过介质层41与N+发射区5和p型基区7相连，所述侧面分裂电极33通过介质层42与N+发射区5和p型基区7相连；所述沟槽栅电极32的深度大于p型基区7的结深，所述沟槽栅电极32的深度小于N型电荷存储层8的结深,所述沟槽栅电极32的宽度大于介质层45和介质层44的厚度；所述侧面分裂电极33的深度大于p型基区7的结深，所述侧面分裂电极33的深度不小于沟槽栅电极32的深度；所述底部分裂电极31上表面的深度小于N型电荷存储层8的结深，所述底部分裂电极31下表面的深度大于N型电荷存储层8的结深；所述介质层43、44和45的厚度大于介质层41和42的厚度，所述介质层42的厚度小于介质层41的厚度；所述侧面分裂电极33与发射极金属1在表面相连，所述底部分裂电极31与发射极金属1等电位。形成的所述沟槽栅电极32的深度大于p型基区7的结深0.1～0.2微米，形成的所述N型电荷存储层8的厚度为1～2微米；形成的所述底部分裂电极31上表面的深度小于N型电荷存储层8的结深0.5～1.5微米，下表面的深度大于N型电荷存储层8的结深0.5～1微米；形成的所述介质层41的厚度小于120纳米，形成的所述介质层42的厚度小于40纳米，形成的所述介质层43的宽度为0.5～1微米，形成的所述介质层44和45的厚度为0.2～0.5微米；通过调整p型基区7的浓度和厚度以及介质层42的厚度和材料，使侧面分裂电极处寄生的MOS结构的阈值电压小于0.1V。
实施例2
本例的一种双分裂沟槽栅电荷存储型RC-IGBT，其元胞结构如图3所示，与实施例1不同的是，侧面分裂电极33的下部直接延伸到底部分裂电极31的上表面，使侧面分裂电极33与底部分裂电极31直接相连进一步减小器件的栅极电容。
本发明工艺制作方法的具体实施方案以600V电压等级的双分裂沟槽栅电荷存储型RC-IGBT为例进行阐述，具体工艺制作方法如下：
第一步：选取掺杂浓度为2×1014个/cm3,厚度为300～600微米的轻掺杂FZ硅片用以形成器件的N-漂移区9；在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层10，形成的N型场阻止层的厚度为15～20微米，离子注入能量为1500keV～2000keV，注入剂量为5×1013个/cm2，退火温度为1200℃，退火时间为400分钟；
第二步：翻转并减薄硅片至90～95微米的厚度，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层厚度为0.3～0.5微米的场氧，光刻出有源区，再生长一层～0.05微米预氧后先通过离子注入N型杂质制作器件的N型电荷存储层8，离子注入的能量为500keV，注入剂量为5×1013个/cm2；然后通过离子注入P型杂质并退火制作器件的p型基区7，离子注入的能量为120keV，注入剂量为1×1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；N型电荷存储层8的结深比p型基区7的结深深1～2微米；
第四步：在硅片表面淀积一层TEOS，厚度为800nm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层8的结深0.5～1微米；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成厚度为0.2～0.5微米的厚氧化层；接着在850℃下在沟槽内积淀填充多晶硅；
第六步：光刻，刻蚀第五步中沟槽内形成的厚氧化层和多晶硅，使厚氧化层和多晶硅的上表面低于p型基区7的上表面0.2～0.3微米；
第七步：通过热氧化在沟槽内壁生长高质量的薄氧化层，形成的氧化层厚度小于60nm；
第八步：光刻，刻蚀第七步中沟槽内左侧壁形成的氧化层；
第九步：通过热氧化在沟槽内壁再次生长高质量的薄氧化层，形成的氧化层厚度小于20nm；
第十步：在750℃～950℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过p型基区7的结深0.1～0.2微米；
第十一步：光刻，刻蚀第十步中沟槽内填充的部分多晶硅，形成栅电极32和侧面分裂电极33，栅电极32与N+发射区5和p型基区7之间的介质层的厚度大于侧面分裂电极33与N+发射区5和p型基区7之间的介质层的厚度；
第十二步：淀积，在第十一步形成的栅电极32和侧面分裂电极33之间沟槽内填充介质形成介质层43；
第十三步：光刻，通过离子注入N型杂质制作器件的N+发射区，离子注入的能量为40keV，注入剂量为1×1015个/cm2；
第十四步：光刻，通过离子注入P型杂质并退火制作器件的P+发射区，离子注入的能量为60keV，注入剂量为5×1015个/cm2，退火温度为900℃，时间为30分钟；
第十五步：淀积介质层，并光刻、刻蚀形成介质层2；
第十六步：淀积金属，并光刻、刻蚀形成金属集电极1；
第十七步：翻转硅片，减薄硅片厚度，光刻并在硅片背面注入P型杂质制作器件的P型集电区11，注入能量为60keV，注入剂量为5×1012个/cm2；再次光刻，通过离子注入N型杂质制作器件的N型集电区12，离子注入的能量为60keV，注入剂量为2×1014个/cm2；接着在H2与N2混合的气氛下进行背面退火，温度为450℃，时间为30分钟；
第十八步：背面淀积金属形成金属集电极13。
即制备得双分裂沟槽栅电荷存储型RC-IGBT。
进一步的，所述工艺步骤中第一步N型场阻止层10的制备可在器件的正面结构，包括元胞MOS结构和终端结构的制备之后进行；或可直接选用具有N型场阻止层10和N-漂移区9的双层外延材料作为工艺起始的硅片材料；
进一步的，所述工艺步骤中第一步N型场阻止层10的制备可省略；
进一步的，所述工艺步骤中第三步，可通过增加光刻步骤分两次在沟槽两侧分别形成p型基区7，使靠近栅电极32一侧的P型基区7的浓度和结深大于靠近侧面分裂电极33一侧的P型基区7的浓度和结深；
进一步的，第十步多晶硅淀积前可增加一步刻蚀工艺，刻蚀去除侧面分裂电极33下的氧化层，即形成如图3所示的器件结构；
进一步的，所述介质层41，42，43，44和45的材料可以相同也可以不同。
Claims (5)
1.双分裂沟槽栅电荷存储型RC-IGBT，包括从下至上依次层叠设置的集电极金属(13)、P型集电极区(11)、N型电场阻止层(10)、N型漂移区(9)和发射极金属(1)；还包括与P型集电极区(11)并列设置的N型集电极区(12)；所述N型漂移区(9)中具有N+发射区(5)、P+发射区(6)、P型基区(7)、N型电荷存储层(8)和沟槽栅结构；所述沟槽栅结构沿垂直方向依次贯穿N+发射区(5)、P型基区(7)和N型电荷存储层(8)后延伸至N型漂移区中；所述P型基区(7)位于N型电荷存储层(8)上表面，N+发射区(5)和P+发射区(6)并列位于P型基区(7)上表面；N+发射区(5)和P+发射区(6)的上表面与发射极金属(1)连接；其特征在于，所述沟槽栅结构包括底部分裂电极(31)、栅电极(32)、侧面分裂电极(33)、栅介质层(41)、第二介质层(42)、第三介质层(43)、第四介质层(44)和第五介质层(45)；所述栅电极(32)和侧面分裂电极(33)之间通过第三介质层(43)连接；所述栅电极(32)通过栅介质层(41)与沟槽栅结构一侧的N+发射区(5)和P型基区(7)连接；所述侧面分裂电极(33)通过第二介质层(42)与沟槽栅结构另一侧的N+发射区(5)和P型基区(7)连接；所述底部分裂电极(31)位于栅电极(32)和侧面分裂电极(33)的下方，且底部分裂电极(31)的上表面深度小于N型电荷存储层(8)的结深，底部分裂电极(31)的下表面深度大于N型电荷存储层(8)的结深；所述底部分裂电极(31)的上表面与栅电极(32)和侧面分裂电极(33)的下表面之间通过第四介质层(44)连接；所述底部分裂电极(31)的下表面及侧面与N型漂移区(9)和N型电荷存储层(8)之间通过第五介质层(45)连接；所述第二介质层(42)、侧面分裂电极(33)及部分第三介质层(43)的上表面与发射极金属(1)连接；所述栅介质层(41)、栅电极(31)及部分第三介质层(43)的上表面具有第一介质层(2)；所述底部分裂电极(31)、侧面分裂电极(33)与发射极金属(1)等电位。
2.根据权利要求1所述的双分裂沟槽栅电荷存储型RC-IGBT，其特征在于，所述第三介质层(43)、第四介质层(44)以及第五介质层(45)的厚度均大于栅介质层(41)的厚度；所述第三介质层(43)、第四介质层(44)以及第五介质层(45)的厚度均大于第二介质层(42)的厚度；所述栅介质层(41)的厚度大于第二介质层(42)的厚度。
3.根据权利要求1所述的双分裂沟槽栅电荷存储型RC-IGBT，其特征在于，所述侧面分裂电极(33)的底部延伸至与底部分裂电极(31)的上表面连接。
4.双分裂沟槽栅电荷存储型RC-IGBT的制造方法，其特征在于，包括以下步骤：
第一步：选取N型轻掺杂单晶硅片作为器件的N型漂移区(9)，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；在硅片背面通过离子注入N型杂质并退火制作器件的N型场阻止层(10)，形成的N型场阻止层的厚度为15～30微米，离子注入能量为1500keV～2000keV，注入剂量为1013～1014个/cm2，退火温度为1200-1250℃，退火时间为300～600分钟；
第二步：翻转并减薄硅片，在硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第三步：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型电荷存储层(8)，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区(7)，所述P型基区(7)位于N型电荷存储层(8)上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第四步：在硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型电荷存储层(8)的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第五步：在1050℃～1150℃，O2的气氛下在沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第六步：采用光刻工艺，刻蚀第五步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区(7)的结深；形成第五介质层(45)和底部分裂电极(33)，底部分裂电极(33)位于第五介质层(45)中；
第七步：通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；
第八步：采用光刻工艺，刻蚀第七步中沟槽内左侧壁形成的氧化层，在右侧壁形成栅介质层(41)，在沟槽底部形成第四介质层(44)；
第九步：通过热氧化在沟槽内壁再次生长氧化层，形成的氧化层厚度小于40nm；在沟槽左侧壁形成第二介质层(42)；
第十步：在750℃～950℃下在沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型体区(7)的结深；
第十一步：采用光刻工艺，刻蚀第十步中沟槽内填充的部分多晶硅，形成栅电极(32)和侧面分裂电极(33)；所述栅电极(32)与栅介质层(41)连接，侧面分裂电极(33)与第二介质层(42)连接；
第十二步：淀积，在第九步形成的栅电极(32)和侧面分裂电极(33)之间沟槽内填充介质形成第三介质层(43)；
第十三步：采用光刻工艺，通过离子注入N型杂质制作器件的N+发射区(5)，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区(5)位于P型基区(7)上表面并与沟槽栅连接；
第十四步：采用光刻工艺，通过离子注入P型杂质并退火制作器件的P+发射区(6)，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区(6)与N+发射区(5)并列位于P型基区(7)上表面；
第十五步：在器件表面淀积介质层，并光刻、刻蚀形成第一介质层(2)；所述第一介质层(2)位于部分第三介质层(43)、栅电极(32)和栅介质层(41)的上表面；
第十六步：淀积金属，并光刻、刻蚀在N+发射区(5)和P+发射区(6)上表面以及第二介质层(42)、侧面分裂电极(33)及部分第三介质层(43)的上表面形成集电极金属(1)；
第十七步：翻转硅片，减薄硅片厚度，在硅片背面注入P型杂质形成P型集电区(11)，所述P型集电区(11)位于N型电场阻止层(10)下表面，注入能量为40～60keV，注入剂量为1012～1013个/cm2，再次光刻，通过离子注入N型杂质制作器件的N型集电区12，离子注入的能量为40～60keV，注入剂量为1014～1015个/cm2；接着在H2与N2混合的气氛下进行背面退火，温度为400～450℃，时间为20～30分钟；
第十八步：背面淀积金属形成集电极金属(13)。
5.根据权利要求4所述的双分裂沟槽栅电荷存储型RC-IGBT的制造方法，其特征在于，所述第三步中，可通过增加光刻步骤分两次分别形成P型基区(7)，使靠近栅电极(32)一侧的P型基区(7)的浓度和结深大于靠近侧面分裂电极(33)一侧的P型基区(7)的浓度和结深。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610266036.3A CN105870180B (zh) | 2016-04-26 | 2016-04-26 | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610266036.3A CN105870180B (zh) | 2016-04-26 | 2016-04-26 | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105870180A true CN105870180A (zh) | 2016-08-17 |
| CN105870180B CN105870180B (zh) | 2018-08-24 |
Family
ID=56628446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610266036.3A Active CN105870180B (zh) | 2016-04-26 | 2016-04-26 | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870180B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107316902A (zh) * | 2017-06-07 | 2017-11-03 | 无锡罗姆半导体科技有限公司 | 新型的增强注入器件iegt |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN108346692A (zh) * | 2017-01-25 | 2018-07-31 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN112331716A (zh) * | 2020-09-27 | 2021-02-05 | 广东美的白色家电技术创新中心有限公司 | 一种半导体器件及其制作方法、家用电器 |
| CN113838914A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 具有分离栅结构的ret igbt器件结构及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840919A (zh) * | 2008-12-23 | 2010-09-22 | 电力集成公司 | Vts绝缘栅极双极晶体管 |
| US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
| US20140027845A1 (en) * | 2012-07-27 | 2014-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140077293A1 (en) * | 2012-09-19 | 2014-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103972287A (zh) * | 2013-01-28 | 2014-08-06 | 株式会社东芝 | 半导体装置 |
-
2016
- 2016-04-26 CN CN201610266036.3A patent/CN105870180B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840919A (zh) * | 2008-12-23 | 2010-09-22 | 电力集成公司 | Vts绝缘栅极双极晶体管 |
| US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
| US20140027845A1 (en) * | 2012-07-27 | 2014-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20140077293A1 (en) * | 2012-09-19 | 2014-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103972287A (zh) * | 2013-01-28 | 2014-08-06 | 株式会社东芝 | 半导体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108346692A (zh) * | 2017-01-25 | 2018-07-31 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN108346692B (zh) * | 2017-01-25 | 2023-11-21 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN107316902A (zh) * | 2017-06-07 | 2017-11-03 | 无锡罗姆半导体科技有限公司 | 新型的增强注入器件iegt |
| CN107799587A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN107799582A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN107799582B (zh) * | 2017-10-20 | 2021-03-16 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN112331716A (zh) * | 2020-09-27 | 2021-02-05 | 广东美的白色家电技术创新中心有限公司 | 一种半导体器件及其制作方法、家用电器 |
| CN113838914A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 具有分离栅结构的ret igbt器件结构及制作方法 |
| CN113838914B (zh) * | 2021-09-23 | 2023-10-24 | 电子科技大学 | 具有分离栅结构的ret igbt器件结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105870180B (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN108321196A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN105789291B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107180865A (zh) | 一种低噪声低损耗绝缘栅双极型晶体管 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN108231878A (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |