CN110622319A - Ga2O3系半导体元件 - Google Patents

Ga2O3系半导体元件 Download PDF

Info

Publication number
CN110622319A
CN110622319A CN201880027299.6A CN201880027299A CN110622319A CN 110622319 A CN110622319 A CN 110622319A CN 201880027299 A CN201880027299 A CN 201880027299A CN 110622319 A CN110622319 A CN 110622319A
Authority
CN
China
Prior art keywords
crystal layer
region
semiconductor device
system crystal
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880027299.6A
Other languages
English (en)
Inventor
东胁正高
中田义昭
上村崇史
黄文海
佐佐木公平
胁本大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novi Jingke Co Ltd
Tamura Corp
Original Assignee
Novi Jingke Co Ltd
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novi Jingke Co Ltd, Tamura Corp filed Critical Novi Jingke Co Ltd
Publication of CN110622319A publication Critical patent/CN110622319A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

作为一个实施方式，提供一种Ga2O3系半导体元件(1a)，Ga2O3系半导体元件(1a)具有：第二Ga2O3系晶体层(11)，其包含施主；以及N添加区域，其形成于整个第二Ga2O3系晶体层(11)。

Description

Ga2O3系半导体元件
技术领域
本发明涉及Ga2O3系半导体元件。
背景技术
以往，已知使无掺杂(未有意地添加掺杂物)的Ga2O3系晶体膜在Ga2O3系基板上外延生长的技术(例如，参照专利文献1)。
另外，以往已知一种半导体元件，该半导体元件具有：基底基板，其包括Ga2O3系晶体；缓冲层，其外延生长在基底基板上，包括无掺杂的Ga2O3系晶体；以及缓冲层上的Ga2O3系晶体层，其添加有Si作为掺杂物(例如，参照非专利文献1)。
现有技术文献
专利文献
专利文献1：特开2017-041593号公报
非专利文献
非专利文献1：Man Hoi Wong,et al.,“Anomalous Fe diffusion in Si-ion-implantedβ-Ga2O3and its suppression in Ga2O3transistor structures throughhighly resistive buffer layers,”Applied Physics Letters 106,032105,2015.
发明内容
发明要解决的问题
在使Ga2O3系晶体膜以无掺杂的方式外延生长的情况下，有时会产生意料之外的施主，而成为n型。若将这样的无掺杂的Ga2O3系晶体膜用在半导体元件中，则有时会产生由于无掺杂的Ga2O3系晶体膜为n型而导致的问题。
例如，在缓冲层使用了无掺杂的Ga2O3系晶体膜的FET(Field effect transistor：场效应晶体管)中，除了在沟道层流过电流以外，还在缓冲层流过电流(漏电流)，因此，无法使FET正常进行动作。
所以，有时要求将合适的受主添加到无掺杂的Ga2O3系晶体层，对非有意地添加的施主进行补偿来高电阻化。另外，如果是在Ga2O3系晶体层中作为受主发挥功能的杂质，则其也能够用于无掺杂的Ga2O3系晶体层或n型的无掺杂的Ga2O3系晶体层中的p型的区域的形成。
本发明的目的在于，提供一种具有添加了新型的受主杂质的Ga2O3系晶体层的Ga2O3系半导体元件。
用于解决问题的方案
为了达到上述目的，本发明的一方面提供下述[1]～[8]的Ga2O3系半导体元件。
[1]一种Ga2O3系半导体元件，具有：Ga2O3系晶体层，其包含施主；以及N(氮)添加区域，其形成于上述Ga2O3系晶体层的至少一部分。
[2]根据上述[1]所述的Ga2O3系半导体元件，上述N添加区域包含比上述施主的浓度高的浓度的N。
[3]根据上述[1]或[2]所述的Ga2O3系半导体元件，上述N添加区域形成于上述Ga2O3系晶体层的一部分。
[4]根据上述[1]所述的Ga2O3系半导体元件，上述施主为非有意地添加到上述Ga2O3系晶体层的施主，上述N添加区域包含上述施主的浓度以下的浓度的N。
[5]根据上述[1]、[2]、[4]中的任意一项所述的Ga2O3系半导体元件，其作为纵型肖特基势垒二极管，上述N添加区域为电流通路或者护环。
[6]根据上述[1]或[2]所述的Ga2O3系半导体元件，其作为纵型MOSFET，上述N添加区域包含沟道区域，或者上述N添加区域是具有成为电流通路的开口区域的电流遮断区域。
[7]根据上述[1]、[2]、[4]中的任意一项所述的Ga2O3系半导体元件，其作为横型MOSFET，上述N添加区域包含沟道区域，或者上述N添加区域位于上述Ga2O3系晶体层中的沟道区域与上述Ga2O3系晶体层的底面之间。
[8]根据上述[1]、[2]、[4]中的任意一项所述的Ga2O3系半导体元件，其作为MESFET，上述N添加区域包含沟道区域，或者上述N添加区域位于上述Ga2O3系晶体层中的沟道区域与上述Ga2O3系晶体层的底面之间。
发明效果
根据本发明，能够提供一种具有添加了新型的受主杂质的Ga2O3系晶体层的Ga2O3系半导体元件。
附图说明
图1是第一实施方式的肖特基势垒二极管的垂直截面图。
图2是第一实施方式的肖特基势垒二极管的垂直截面图。
图3是第一实施方式的肖特基势垒二极管的垂直截面图。
图4是第二实施方式的纵型MOSFET的垂直截面图。
图5是第二实施方式的纵型MOSFET的垂直截面图。
图6是第二实施方式的纵型MOSFET的垂直截面图。
图7是第三实施方式的横型MOSFET的垂直截面图。
图8是第三实施方式的横型MOSFET的垂直截面图。
图9是第三实施方式的横型MOSFET的垂直截面图。
图10是第三实施方式的横型MOSFET的垂直截面图。
图11是第四实施方式的MESFET的垂直截面图。
图12是第四实施方式的MESFET的垂直截面图。
图13是实施例1的实验所使用的试料的垂直截面图。
图14是示出所测定的试料的漏电特性的坐标图。
图15A是第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0体积％时的、第二Ga2O3系晶体层中的N的SIMS分布。
图15B是第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0.04体积％时的、第二Ga2O3系晶体层中的N的SIMS分布。
图15C是第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0.4体积％时的、第二Ga2O3系晶体层中的N的SIMS分布。
图16A是示出第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0体积％时的、肖特基势垒二极管的导电特性的坐标图。
图16B是示出第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0.04体积％时的、肖特基势垒二极管的导电特性的坐标图。
图16C是示出第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度为0.4体积％时的、肖特基势垒二极管的导电特性的坐标图。
图17是示出第二Ga2O3系晶体层的生长所使用的O2与N2的混合气体中的N2气体的浓度和肖特基势垒二极管的阳极电压为6V时的正向电流密度的关系的坐标图。
具体实施方式
〔第一实施方式〕
第一实施方式是作为半导体元件的、具有形成了N添加区域的Ga2O3系晶体层的肖特基势垒二极管的方式。
以往，尚不知晓N(氮)以会对特性产生影响的程度的浓度掺入到Ga2O3系晶体中，另外，当然也不知晓N会在Ga2O3系晶体中作为受主发挥功能。
在此，所谓Ga2O3系单晶，是指Ga2O3单晶或者添加有Al、In等元素的Ga2O3单晶。例如，可以是作为添加有Al和In的Ga2O3单晶的(GaxAlyIn(1-x-y))2O3(0＜x≤1，0≤y＜1，0＜x+y≤1)单晶。在添加了Al的情况下，带隙会变宽，在添加了In的情况下，带隙会变窄。
图1是第一实施方式的肖特基势垒二极管1a的垂直截面图。
肖特基势垒二极管1a是纵型的肖特基势垒二极管，具有：第一Ga2O3系晶体层10；第二Ga2O3系晶体层11，其层叠于第一Ga2O3系晶体层10；阳极电极12，其连接到第二Ga2O3系晶体层11；以及阴极电极13，其连接到第一Ga2O3系晶体层10。
第一Ga2O3系晶体层10包括含有作为施主的Si、Sn等IV族元素的n+型的Ga2O3系单晶。第一Ga2O3系晶体层10的施主浓度例如为1×1017～1×1020cm-3。第一Ga2O3系晶体层10的厚度例如为0.5～1000μm。
在肖特基势垒二极管1a的典型构成中，第一Ga2O3系晶体层10为Ga2O3系基板。第一Ga2O3系晶体层10的主面的面方位例如为(010)、(001)、(-201)。
第二Ga2O3系晶体层11是在第一Ga2O3系晶体层10上通过外延晶体生长而形成的层，包括含有非有意地添加的施主的Ga2O3系单晶。在此，非有意地添加的施主除了包含杂质，还包含氧空位等缺陷。非有意地添加的施主的浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层11的厚度例如为0.1～100μm。
另外，在第二Ga2O3系晶体层11中，有意地添加了N，对非有意地添加的施主进行了补偿。为了降低电子浓度，优选第二Ga2O3系晶体层11的N浓度为非有意地添加的施主浓度以下。N是与第二Ga2O3系晶体层11的晶体生长并行地添加(原位掺杂)，整个第二Ga2O3系晶体层11成为N添加区域。此外，在添加N的同时还有意地添加作为施主的Si、Sn等IV族元素等的情况下，N的浓度也可以大于非有意地添加的施主的浓度。
第二Ga2O3系晶体层11例如通过使用了Ga金属和以O2与N2的混合气体为原料的臭氧气体的分子束外延法(MBE法)来形成。
阳极电极12例如具有Pt/Ti/Au的层叠结构，与第二Ga2O3系晶体层11进行肖特基接触。
阴极电极13例如具有Ti/Au的层叠结构，与第一Ga2O3系晶体层10进行欧姆接触。
在肖特基势垒二极管1a中，通过向阳极电极12与阴极电极13之间施加正向的电压(阳极电极12侧为正电位)，从而从第二Ga2O3系晶体层11观看的阳极电极12与第二Ga2O3系晶体层11之间的能垒下降，电流从阳极电极12流向阴极电极13。所以，整体是N添加区域的第二Ga2O3系晶体层11成为电流通路。另一方面，在向阳极电极12与阴极电极13之间施加了反向的电压(阳极电极12侧为负电位)时，由于肖特基势垒，电流的流动被阻碍。
图2是第一实施方式的肖特基势垒二极管1b的垂直截面图。肖特基势垒二极管1b在具有场板结构这一点上与肖特基势垒二极管1a不同。
在肖特基势垒二极管1b中，在第二Ga2O3系晶体层11的上表面上，沿着阳极电极16的周围设置有包括SiO2等的绝缘膜14，阳极电极16的边缘搭在该绝缘膜14之上。
通过设置这样的场板结构，能够抑制电场向阳极电极16的端部集中。另外，绝缘膜14还作为抑制在第二Ga2O3系晶体层11的上表面流过的表面漏电流的钝化膜发挥功能。
图3是第一实施方式的肖特基势垒二极管1c的垂直截面图。
肖特基势垒二极管1c在具有护环结构这一点上与肖特基势垒二极管1b不同。在肖特基势垒二极管1c中，在第二Ga2O3系晶体层15的上表面附近，形成有作为护环的N添加区域101。即，在第二Ga2O3系晶体层15的一部分形成有N添加区域101。
第二Ga2O3系晶体层15包括含有作为施主的Si、Sn等IV族元素的n-型的Ga2O3系单晶。第二Ga2O3系晶体层15的施主浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层15的厚度例如为0.1～100μm。
N添加区域101例如通过选择性地对第二Ga2O3系晶体层15的上表面的与阳极电极16局部重叠的区域实施N离子注入来形成。N添加区域101的N浓度高于第二Ga2O3系晶体层15的施主浓度。通过设置这样的护环结构，能够缓和阳极电极16的端部处的电场集中。
〔第二实施方式〕
第二实施方式是作为半导体元件的、具有形成了N添加区域的Ga2O3系晶体层的纵型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)的方式。
图4是第二实施方式的纵型MOSFET2a的垂直截面图。
纵型MOSFET2a具有：第一Ga2O3系晶体层20；第二Ga2O3系晶体层21，其层叠于第一Ga2O3系晶体层20；栅极电极24，其隔着栅极绝缘膜25形成在第二Ga2O3系晶体层21上；n+区域202，其形成于第二Ga2O3系晶体层21的上表面附近的栅极电极24的两侧；p+区域203，其形成于n+区域202的外侧；N添加区域201，其包围n+区域202和p+区域203；源极电极22，其形成在第二Ga2O3系晶体层21上，连接到n+区域202和p+区域203；以及漏极电极23，其形成在第一Ga2O3系晶体层20的与第二Ga2O3系晶体层21相反的一侧的面上。
纵型MOSFET2a是增强型(常截止)的纵型MOSFET。当对栅极电极24施加阈值以上的电压时，会在栅极电极24之下的N添加区域201形成反转型沟道，从漏极电极23向源极电极22流过电流。即，N添加区域201包含沟道区域(形成沟道的区域)。
第一Ga2O3系晶体层20包括含有作为施主的Si、Sn等IV族元素的n+型的Ga2O3系单晶。第一Ga2O3系晶体层20的施主浓度例如为1×1017～1×1020cm-3。第一Ga2O3系晶体层20的厚度例如为0.5～1000μm。
在纵型MOSFET2a的典型构成中，第一Ga2O3系晶体层20为Ga2O3系基板。第一Ga2O3系晶体层10的主面的面方位例如为(010)、(001)、(-201)。
第二Ga2O3系晶体层21包括含有作为施主的Si、Sn等IV族元素的n-型的Ga2O3系单晶。第二Ga2O3系晶体层21的施主浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层21的厚度例如为1～100μm。
源极电极22、漏极电极23和栅极电极24例如包括Ti/Au。栅极绝缘膜25包括SiO2等绝缘材料。
n+区域202是在第二Ga2O3系晶体层21中通过离子注入等形成的n型掺杂物的浓度高的区域。p+区域203是在第二Ga2O3系晶体层21中通过p型材料的埋入、离子注入等形成的p型掺杂物的浓度高的区域。
N添加区域201通过离子注入等形成于包围n+区域202和p+区域203那样的区域。即，在第二Ga2O3系晶体层21的一部分形成有N添加区域201。N添加区域201的N浓度高于第二Ga2O3系晶体层21(n+区域202和p+区域203以外的区域)的施主浓度。
图5是第二实施方式的纵型MOSFET2b的垂直截面图。纵型MOSFET2b是栅极电极被埋入到第二Ga2O3系晶体层的沟槽型的纵型MOSFET，这一点与纵型MOSFET2a不同。
在纵型MOSFET2b中，栅极电极26被栅极绝缘膜27覆盖而埋入于第二Ga2O3系晶体层21，N添加区域201、n+区域202和p+区域203位于栅极电极26的两侧。
纵型MOSFET2b是增强型的纵型MOSFET。当对栅极电极26施加阈值以上的电压时，会在栅极电极26的侧方的N添加区域201形成反转型沟道，从漏极电极23向源极电极22流过电流。即，N添加区域201包含沟道区域。
图6是第二实施方式的纵型MOSFET2c的垂直截面图。纵型MOSFET2c是形成有电流遮断层的耗尽型(常导通)的纵型MOSFET，这一点与纵型MOSFET2a不同。
在纵型MOSFET2c中，在第二Ga2O3系晶体层21的上表面附近的栅极电极24的两侧形成有n+区域205，在第二Ga2O3系晶体层21中的n+区域205的下方的一部分，形成有作为具有开口区域的电流遮断区域的N添加区域204。
n+区域205是在第二Ga2O3系晶体层21中通过离子注入等形成的n型掺杂物的浓度高的区域。
N添加区域204通过离子注入等形成于n+区域205的下方的一部分。位于栅极电极24的下方的被N添加区域204包围的区域204a是电流遮断区域的开口区域，其是成为电流通路的区域。即，在第二Ga2O3系晶体层21的一部分形成有N添加区域204。N添加区域204的N浓度高于第二Ga2O3系晶体层21(n+区域205以外的区域)的施主浓度。
如上所述，纵型MOSFET2c是耗尽型的纵型MOSFET。在对栅极电极24未施加电压的状态下或者施加阈值以上的电压的状态下，能够从漏极电极23向源极电极22流过电流，但当对栅极电极24施加阈值以下的电压时，沟道的一部分会关闭，其结果是，能够使电流截止。
〔第三实施方式〕
第三实施方式是作为半导体元件的、具有形成了N添加区域的Ga2O3系晶体层的横型MOSFET的方式。
图7是第三实施方式的横型MOSFET3a的垂直截面图。
横型MOSFET3a具有：第一Ga2O3系晶体层30；第二Ga2O3系晶体层31，其层叠于第一Ga2O3系晶体层30；源极电极32和漏极电极33，其形成在第二Ga2O3系晶体层31上；栅极电极34，其隔着栅极绝缘膜35形成于源极电极32与漏极电极33之间的第二Ga2O3系晶体层31上的区域；n+区域302，其形成于第二Ga2O3系晶体层31的上表面附近的栅极电极34的两侧，分别连接到源极电极32、漏极电极33；以及N添加区域301，其在第二Ga2O3系晶体层31中的n+区域302与第一Ga2O3系晶体层30之间沿面内方向连续地形成。
横型MOSFET3a是耗尽型的横型MOSFET。在对栅极电极34未施加电压的状态下，能够从漏极电极33向源极电极32流过电流，但当对栅极电极34施加阈值以下的电压时，耗尽层会扩展而2个n+区域302之间的沟道变窄，电流的流动被阻碍。
第一Ga2O3系晶体层30是有意地添加了比施主浓度高的浓度的Fe等受主杂质的半绝缘性的层。第一Ga2O3系晶体层30的电阻率例如为1×1010Ωcm以上。第一Ga2O3系晶体层30的厚度例如为0.5～1000μm。
在横型MOSFET3a的典型构成中，第一Ga2O3系晶体层30为Ga2O3系基板。第一Ga2O3系晶体层30的主面的面方位例如为(010)、(001)、(-201)。
第二Ga2O3系晶体层31包括含有作为施主的Si、Sn等IV族元素的n-型的Ga2O3系单晶。第二Ga2O3系晶体层31的施主浓度例如为1×1016～5×1019cm-3。第二Ga2O3系晶体层31的厚度例如为0.02～100μm。
源极电极32、漏极电极33和栅极电极34例如包括Ti/Au。栅极绝缘膜35包括SiO2等绝缘材料。
n+区域302是在第二Ga2O3系晶体层31中通过离子注入等形成的n型掺杂物的浓度高的区域。
N添加区域301通过离子注入等形成于将以下两者之间遮挡这样的位置：形成于2个n+区域302之间的沟道；以及第二Ga2O3系晶体层31与第一Ga2O3系晶体层30的界面。即，N添加区域301形成于作为第二Ga2O3系晶体层31的一部分的、第二Ga2O3系晶体层31中的沟道区域与第二Ga2O3系晶体层31的底面之间。所以，N添加区域301能够抑制在第二Ga2O3系晶体层31与第一Ga2O3系晶体层30的界面流过的漏电流。N添加区域301的N浓度高于第二Ga2O3系晶体层31(n+区域302以外的区域)的施主浓度。
图8是第三实施方式的横型MOSFET3b的垂直截面图。在横型MOSFET3b中，在整个第二Ga2O3系晶体层形成有N添加区域，这一点与横型MOSFET3a不同。
横型MOSFET3b的第二Ga2O3系晶体层36是在第一Ga2O3系晶体层30上通过外延晶体生长而形成的层，包括含有非有意地添加的施主的Ga2O3系单晶。非有意地添加的施主的浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层36的厚度例如为0.02～100μm。
另外，在第二Ga2O3系晶体层36中，有意地添加了N，对非有意地添加的施主进行了补偿。为了降低电子浓度，优选第二Ga2O3系晶体层36的N浓度为非有意地添加的施主浓度以下。N是与第二Ga2O3系晶体层36的晶体生长并行地添加，整个第二Ga2O3系晶体层36成为N添加区域。另外，N也可以是通过离子注入而添加到第二Ga2O3系晶体层36。此外，在添加N的同时还有意地添加作为施主的Si、Sn等IV族元素等的情况下，N浓度也可以大于非有意地添加的施主浓度。
横型MOSFET3b是耗尽型的横型MOSFET。在对栅极电极34未施加电压的状态下，能够从漏极电极33向源极电极32流过电流，但当对栅极电极34施加阈值以下的电压时，耗尽层会扩展而2个n+区域302之间的沟道变窄，电流的流动被阻碍。即，在整个第二Ga2O3系晶体层36形成的N添加区域包含沟道区域。
图9是第三实施方式的横型MOSFET3c的垂直截面图。横型MOSFET3c是增强型，这一点与横型MOSFET3b不同。
横型MOSFET3c的第二Ga2O3系晶体层37是在第一Ga2O3系晶体层30上通过外延晶体生长而形成的层，包括含有非有意地添加的施主的Ga2O3系单晶。非有意地添加的施主的浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层37的厚度例如为0.02～100μm。
另外，在第二Ga2O3系晶体层37中，有意地添加了N，对非有意地添加的施主进行了补偿。优选第二Ga2O3系晶体层37的N浓度大于非有意地添加的施主浓度。N是与第二Ga2O3系晶体层37的晶体生长并行地添加，整个第二Ga2O3系晶体层37成为N添加区域。另外，N也可以是通过离子注入而添加到第二Ga2O3系晶体层37。
横型MOSFET3c的栅极电极38由于要在源极电极32与漏极电极33之间形成连续的沟道区域，因此与n+区域302的端部重叠或者非常接近。
横型MOSFET3c是增强型的横型MOSFET。当对栅极电极38施加阈值以上的电压时，会在第二Ga2O3系晶体层37的上表面附近的2个n+区域302之间形成沟道，从漏极电极33向源极电极32流过电流。即，在整个第二Ga2O3系晶体层37形成的N添加区域包含沟道区域。
图10是第三实施方式的横型MOSFET3d的垂直截面图。在横型MOSFET3d中，N添加区域仅形成于第二Ga2O3系晶体层的上侧的一部分，这一点与横型MOSFET3c不同。
横型MOSFET3d的N添加区域303通过离子注入等形成于第二Ga2O3系晶体层31的上侧的包含n+区域302的区域。即，在第二Ga2O3系晶体层31的一部分形成有N添加区域303。N添加区域303的N浓度高于第二Ga2O3系晶体层31(n+区域302以外的区域)的施主浓度。
与横型MOSFET3c同样，横型MOSFET3d是增强型的横型MOSFET。当对栅极电极38施加阈值以上的电压时，会在第二Ga2O3系晶体层31(N添加区域303)的上表面附近的2个n+区域302之间形成沟道，从漏极电极33向源极电极32流过电流。即，N添加区域303包含沟道区域。
〔第四实施方式〕
第四实施方式是作为半导体元件的、具有形成了N添加区域的Ga2O3系晶体层的MESFET(Metal-Semiconductor Field Effect Transistor：金属半导体场效应晶体管)的方式。
图11是第四实施方式的MESFET4a的垂直截面图。
MESFET4a具有：第一Ga2O3系晶体层40；第二Ga2O3系晶体层41，其层叠于第一Ga2O3系晶体层40；源极电极42和漏极电极43，其形成在第二Ga2O3系晶体层41上；栅极电极44，其形成于源极电极42与漏极电极43之间的第二Ga2O3系晶体层41上的区域；n+区域402，其形成于第二Ga2O3系晶体层41的上表面附近的栅极电极44的两侧，分别连接到源极电极42、漏极电极43；以及N添加区域401，其在第二Ga2O3系晶体层41中的n+区域402与第一Ga2O3系晶体层40之间沿面内方向连续地形成。
栅极电极44与第二Ga2O3系晶体层41的上表面进行肖特基接触，在第二Ga2O3系晶体层41中的栅极电极44下形成有耗尽层。MESFET4a根据该耗尽区域的厚度而作为耗尽型的晶体管或者增强型的晶体管发挥功能。
第一Ga2O3系晶体层40是有意地添加了比施主浓度高的浓度的Fe等受主杂质的半绝缘性的层。第一Ga2O3系晶体层40的电阻率例如为1×1010Ωcm以上。第一Ga2O3系晶体层40的厚度例如为0.5～1000μm。
在MESFET4a的典型构成中，第一Ga2O3系晶体层40为Ga2O3系基板。第一Ga2O3系晶体层40的主面的面方位例如为(010)、(001)、(-201)。
第二Ga2O3系晶体层41包括含有作为施主的Si、Sn等IV族元素的n-型的Ga2O3系单晶。第二Ga2O3系晶体层41的施主浓度例如为1×1016～5×1019cm-3。第二Ga2O3系晶体层41的厚度例如为0.02～100μm。
源极电极42和漏极电极43例如包括Ti/Au。另外，栅极电极44例如包括Pt/Ti/Au。
n+区域402是在第二Ga2O3系晶体层41中通过离子注入等形成的n型掺杂物的浓度高的区域。
N添加区域401通过离子注入等形成于将以下两者之间遮挡这样的位置：形成于2个n+区域402之间的沟道；以及第二Ga2O3系晶体层41与第一Ga2O3系晶体层40的界面。即，N添加区域401形成于作为第二Ga2O3系晶体层41的一部分的、第二Ga2O3系晶体层41中的沟道区域与第二Ga2O3系晶体层41的底面之间。所以，N添加区域401能够抑制在第二Ga2O3系晶体层41与第一Ga2O3系晶体层40的界面流过的漏电流。N添加区域401的N浓度高于第二Ga2O3系晶体层41(n+区域402以外的区域)的施主浓度。
图12是第四实施方式的MESFET4b的垂直截面图。在MESFET4b中，在整个第二Ga2O3系晶体层形成有N添加区域，这一点与MESFET4a不同。
MESFET4b的第二Ga2O3系晶体层45是在第一Ga2O3系晶体层40上通过外延晶体生长而形成的层，包括含有非有意地添加的施主的Ga2O3系单晶。非有意地添加的施主的浓度例如为1×1018cm-3以下。第二Ga2O3系晶体层45的厚度例如为0.02～100μm。
另外，在第二Ga2O3系晶体层45中，有意地添加了N，对非有意地添加的施主进行了补偿。为了降低电子浓度，优选第二Ga2O3系晶体层45的N浓度为非有意地添加的施主浓度以下。N是与第二Ga2O3系晶体层45的晶体生长并行地添加，整个第二Ga2O3系晶体层45成为N添加区域。另外，N也可以是通过离子注入而添加到第二Ga2O3系晶体层45。此外，在添加N的同时还有意地添加作为施主的Si、Sn等IV族元素等的情况下，N浓度也可以大于非有意地添加的施主浓度。
栅极电极44与第二Ga2O3系晶体层45的上表面进行肖特基接触，在第二Ga2O3系晶体层45中的栅极电极44下形成有耗尽层。MESFET4b根据该耗尽区域的厚度而作为耗尽型的晶体管或者增强型的晶体管发挥功能。
(实施方式的效果)
根据上述第一至第四实施方式，能够使用以往尚未作为Ga2O3系晶体所使用的受主而被知晓的N进行Ga2O3系晶体的高电阻化或p型区域的形成。并且，能够提供具有添加了N的Ga2O3系晶体层的半导体元件。
实施例1
通过实验证实了添加到Ga2O3系晶体中的N在作为受主发挥功能。
图13是实施例1的实验所使用的试料5的垂直截面图。试料5具有：Ga2O3单晶基板50，其包含非有意地添加的施主；n+型的Ga2O3单晶层51，其层叠于Ga2O3单晶基板50；N添加区域501，其形成在Ga2O3单晶基板50中；n+区域502，其形成于Ga2O3单晶基板50的上表面(Ga2O3单晶层51的相反侧的面)附近；电极52，其被欧姆连接到Ga2O3单晶基板50的n+区域502，具有Ti/Au层叠结构；以及电极53，其被欧姆连接到Ga2O3单晶层51，具有Ti/Au层叠结构。
Ga2O3单晶基板50的非有意地添加的施主的浓度为大约3×1017cm-3。Ga2O3单晶基板50的主面的面方位为(001)。
N添加区域501是通过以480keV、4×1013cm-2的注入条件向离Ga2O3单晶基板50的上表面为600～700nm的深度的层状区域将N进行离子注入而形成的。另外，在离子注入后，为了使所添加的N的活性化和离子注入对Ga2O3单晶基板50的损伤恢复，在N2气氛中以800～1200℃、30分钟的条件实施了退火处理。N添加区域501的N的最大浓度为1.5×1018cm-3。
n+区域502是通过向Ga2O3单晶基板50的上表面附近将Si进行离子注入而形成的，在离子注入后，为了使所添加的Si活性化，在N2气氛中以800℃、30分钟的条件实施了退火处理。
通过对该试料5的电极52与电极53之间施加电压来测定纵向的漏电流的大小，从而确认了N添加区域501中的N在作为受主发挥功能。
图14是示出所测定的试料5的漏电特性的坐标图。图14示出随着退火温度在800℃至1200℃之间的增加而漏电流减小了。在退火温度为1200℃时，偏置电压为200V时的漏电流的大小的最小值是1～10μA/cm2。由此，证实了N添加区域501中的N在作为受主发挥功能。
实施例2
形成上述第一实施方式的肖特基势垒二极管1a，调查了整体为N添加区域的第二Ga2O3系晶体层11的N浓度与肖特基势垒二极管1a的导电特性的关系。
在本实施例中，将以(010)面为主面的、掺杂有Sn的n+型的Ga2O3单晶基板用作第一Ga2O3系晶体层10。在第一Ga2O3系晶体层10的背面，将浓度为5×1019cm-3的Si以深度为150nm的箱形分布进行离子注入，并使阴极电极13进行欧姆接触。
另外，通过使用了Ga金属和以O2与N2的混合气体为原料的臭氧气体的MBE法，使添加了N的Ga2O3单晶在第一Ga2O3系晶体层10上同质外延生长为2.6μm的厚度，而作为第二Ga2O3系晶体层11。
另外，作为阳极电极12，形成了直径为200μm的圆形的具有Pt/Ti/Au层叠结构的电极。作为阴极电极13，形成了具有Ti/Au层叠结构的电极。
首先，为了证实在第二Ga2O3系晶体层11中添加了N，通过二次离子质谱法(SIMS)对尚未形成阳极电极12和阴极电极13的试料进行了测定。
图15A、15B、15C示出第二Ga2O3系晶体层11的生长所使用的O2与N2的混合气体中的N2气体的浓度分别为0体积％、0.04体积％、0.4体积％时的、第二Ga2O3系晶体层11中的N的SIMS分布。图中的比虚线的深度浅的部分(虚线的左侧的部分)为第二Ga2O3系晶体层11中的分布，比虚线的深度深的部分(虚线的右侧的部分)为第一Ga2O3系晶体层10中的分布。
如图15A、15B、15C所示，O2与N2的混合气体中的N2气体的浓度为0体积％、0.04体积％、0.4体积％时的第二Ga2O3系晶体层11中的N浓度分别是2.5×1016cm-3、3.4×1016cm-3、1.5×1017cm-3。由此可知，能对Ga2O3系晶体添加N，另外，能通过臭氧的原料气体所包含的N的浓度控制Ga2O3系晶体中的N浓度。
接下来，对形成了阳极电极12和阴极电极13的试料测定了肖特基势垒二极管1a的导电特性。
图16A、16B、16C是示出第二Ga2O3系晶体层11的生长所使用的O2与N2的混合气体中的N2气体的浓度分别为0体积％、0.04体积％、0.4体积％时的、肖特基势垒二极管1a的导电特性的坐标图。
根据图16A、16B、16C，任何一个肖特基势垒二极管1a均表现出了仅在阳极电压为正时较多地流过电流的n型的整流性。
图17是示出从图16A、16B、16C的电流特性导出的、第二Ga2O3系晶体层11的生长所使用的O2与N2的混合气体中的N2气体的浓度与肖特基势垒二极管1a的阳极电压为6V时的正向电流密度的关系的坐标图。
图17所示的O2与N2的混合气体中的N2气体的浓度为0体积％、0.04体积％、0.4体积％时的正向电流密度分别是4.88×10-6、5.70×10-7、8.76×10-9A/cm2。
图17示出了当N2气体的浓度增加时电流会呈指数函数地减小。这表明，第二Ga2O3系晶体层11中的有意地添加的N对第二Ga2O3系晶体层11的高电阻化作出了贡献。
以上说明了本发明的实施方式、实施例，但本发明不限于上述实施方式、实施例，能在不脱离发明的主旨的范围内进行各种变形实施。另外，能在不脱离发明的主旨的范围内将上述实施方式、实施例的构成要素任意地组合。
另外，上面所记载的实施方式、实施例并不限制权利要求书所涉及的发明。另外，应当注意，实施方式、实施例中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。
工业上的可利用性
提供一种具有添加了新型的受主杂质的Ga2O3系晶体层的Ga2O3系半导体元件。
附图标记说明
1a、1b、1c…肖特基势垒二极管，2a、2b、2c…纵型MOSFET，3a、3b、3c、3d…横型MOSFET，4a、4b…MESFET，10、20、30、40…第一Ga2O3系晶体层，11、15、21、31、36、41、45…第二Ga2O3系晶体层，101、201、204、301、303、401…N添加区域。

Claims (8)

1.一种Ga2O3系半导体元件，其特征在于，具有：
Ga2O3系晶体层，其包含施主；以及
N添加区域，其形成于上述Ga2O3系晶体层的至少一部分。
2.根据权利要求1所述的Ga2O3系半导体元件，
上述N添加区域包含比上述施主的浓度高的浓度的N。
3.根据权利要求1或2所述的Ga2O3系半导体元件，
上述N添加区域形成于上述Ga2O3系晶体层的一部分。
4.根据权利要求1所述的Ga2O3系半导体元件，
上述施主为非有意地添加到上述Ga2O3系晶体层的施主，
上述N添加区域包含上述施主的浓度以下的浓度的N。
5.根据权利要求1、2、4中的任意一项所述的Ga2O3系半导体元件，
其作为纵型肖特基势垒二极管，
上述N添加区域为电流通路或者护环。
6.根据权利要求1或2所述的Ga2O3系半导体元件，
其作为纵型MOSFET，
上述N添加区域包含沟道区域，或者上述N添加区域是具有成为电流通路的开口区域的电流遮断区域。
7.根据权利要求1、2、4中的任意一项所述的Ga2O3系半导体元件，
其作为横型MOSFET，
上述N添加区域包含沟道区域，或者上述N添加区域位于上述Ga2O3系晶体层中的沟道区域与上述Ga2O3系晶体层的底面之间。
8.根据权利要求1、2、4中的任意一项所述的Ga2O3系半导体元件，
其作为MESFET，
上述N添加区域包含沟道区域，或者上述N添加区域位于上述Ga2O3系晶体层中的沟道区域与上述Ga2O3系晶体层的底面之间。
CN201880027299.6A 2017-04-27 2018-04-26 Ga2O3系半导体元件 Withdrawn CN110622319A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017088866A JP7008293B2 (ja) 2017-04-27 2017-04-27 Ｇａ２Ｏ３系半導体素子
JP2017-088866 2017-04-27
PCT/JP2018/017007 WO2018199241A1 (ja) 2017-04-27 2018-04-26 Ｇａ２Ｏ３系半導体素子

Publications (1)

Publication Number Publication Date
CN110622319A true CN110622319A (zh) 2019-12-27

Family

ID=63918656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880027299.6A Withdrawn CN110622319A (zh) 2017-04-27 2018-04-26 Ga2O3系半导体元件

Country Status (5)

Country Link
US (1) US11563092B2 (zh)
EP (1) EP3629379A4 (zh)
JP (1) JP7008293B2 (zh)
CN (1) CN110622319A (zh)
WO (1) WO2018199241A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
CN113193053A (zh) * 2021-05-20 2021-07-30 电子科技大学 一种具有高正向电流密度的沟槽肖特基二极管
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183959B1 (ko) * 2019-04-26 2020-11-27 홍익대학교 산학협력단 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110350028B (zh) * 2019-07-02 2022-04-05 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
WO2021106809A1 (ja) * 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体装置を有する半導体システム
CN111128746B (zh) * 2019-12-05 2022-06-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法
JP7327283B2 (ja) * 2020-05-29 2023-08-16 豊田合成株式会社 半導体装置
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP7347335B2 (ja) * 2020-05-29 2023-09-20 豊田合成株式会社 半導体装置
KR102201924B1 (ko) 2020-08-13 2021-01-11 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
WO2022230834A1 (ja) * 2021-04-26 2022-11-03 株式会社Flosfia 半導体装置
WO2022230832A1 (ja) 2021-04-26 2022-11-03 株式会社Flosfia 半導体装置
WO2022230831A1 (ja) 2021-04-26 2022-11-03 株式会社Flosfia 半導体装置
JPWO2022230830A1 (zh) * 2021-04-26 2022-11-03
JP2024050122A (ja) * 2022-09-29 2024-04-10 株式会社ノベルクリスタルテクノロジー 単結晶の育成方法、半導体基板の製造方法、及び半導体基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
TW201511278A (zh) * 2013-06-17 2015-03-16 Tamura Seisakusho Kk ＧａＯ系半導體元件
US20160042949A1 (en) * 2014-08-06 2016-02-11 Tamura Corporation METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT
US20160365418A1 (en) * 2011-09-08 2016-12-15 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
CN106575608A (zh) * 2014-07-25 2017-04-19 株式会社田村制作所 半导体元件及其制造方法、半导体基板以及晶体层叠结构体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756320B2 (en) * 2002-01-18 2004-06-29 Freescale Semiconductor, Inc. Method of forming article comprising an oxide layer on a GaAs-based semiconductor structure
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP2010141037A (ja) * 2008-12-10 2010-06-24 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
US8937338B2 (en) * 2011-06-20 2015-01-20 The Regents Of The University Of California Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown P-type gallium nitride as a current blocking layer
US10312361B2 (en) * 2011-06-20 2019-06-04 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US9142623B2 (en) * 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP6112600B2 (ja) * 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
US9590050B2 (en) * 2014-05-08 2017-03-07 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
WO2015200885A1 (en) * 2014-06-27 2015-12-30 Massachusetts Institute Of Technology Structures for nitride vertical transistors
CN108899359A (zh) * 2014-07-22 2018-11-27 Flosfia 株式会社 结晶性半导体膜和板状体以及半导体装置
JP5907465B2 (ja) * 2014-08-29 2016-04-26 株式会社タムラ製作所 半導体素子及び結晶積層構造体
JP6376600B2 (ja) * 2015-03-20 2018-08-22 株式会社タムラ製作所 結晶積層構造体の製造方法
JP2017041593A (ja) 2015-08-21 2017-02-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の形成方法
TWI667792B (zh) * 2015-12-18 2019-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
TWI587403B (zh) * 2016-03-18 2017-06-11 國立交通大學 一種用於超高電壓操作之半導體裝置及其形成方法
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6531691B2 (ja) * 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6705962B2 (ja) * 2016-06-03 2020-06-03 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成長方法及び結晶積層構造体
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
JPWO2018012598A1 (ja) * 2016-07-15 2019-06-20 ローム株式会社 半導体装置
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
JP6574744B2 (ja) * 2016-09-16 2019-09-11 株式会社東芝 半導体装置
JP6814965B2 (ja) * 2017-03-06 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
US10636663B2 (en) * 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035843A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
US20160300953A1 (en) * 2011-09-08 2016-10-13 Tamura Corporation Ga2o3-based semiconductor element
US20160365418A1 (en) * 2011-09-08 2016-12-15 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
TW201511278A (zh) * 2013-06-17 2015-03-16 Tamura Seisakusho Kk ＧａＯ系半導體元件
CN106575608A (zh) * 2014-07-25 2017-04-19 株式会社田村制作所 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
US20160042949A1 (en) * 2014-08-06 2016-02-11 Tamura Corporation METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382665A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种氧化镓基mosfet器件及其制作方法
CN113193053A (zh) * 2021-05-20 2021-07-30 电子科技大学 一种具有高正向电流密度的沟槽肖特基二极管
CN113193053B (zh) * 2021-05-20 2023-11-07 电子科技大学 一种具有高正向电流密度的沟槽肖特基二极管
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Also Published As

Publication number Publication date
US11563092B2 (en) 2023-01-24
US20200144377A1 (en) 2020-05-07
WO2018199241A1 (ja) 2018-11-01
EP3629379A4 (en) 2020-12-23
JP2018186246A (ja) 2018-11-22
JP7008293B2 (ja) 2022-01-25
EP3629379A1 (en) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110622319A (zh) Ga2O3系半导体元件
US10403713B2 (en) Method of manufacturing semiconductor device
US9484470B2 (en) Method of fabricating a GaN P-i-N diode using implantation
US8633518B2 (en) Gallium nitride power devices
US8093626B2 (en) Normally-off field effect transistor using III-nitride semiconductor and method for manufacturing such transistor
US9117850B2 (en) Method and system for a gallium nitride vertical JFET with self-aligned source and gate
US8969180B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
US10886365B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20130146886A1 (en) Vertical GaN JFET with Gate Source Electrodes on Regrown Gate
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
US10050112B2 (en) Electron gas confinement heterojunction transistor
CN108604600B (zh) 碳化硅半导体装置及其制造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20190096999A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9257500B2 (en) Vertical gallium nitride power device with breakdown voltage control
US20190115434A1 (en) Semiconductor device and semiconductor wafer
US10158012B1 (en) Semiconductor device
JP2021009989A (ja) 窒化物半導体装置
US11152469B2 (en) Semiconductor device
US9054171B2 (en) HEMT semiconductor device
US20170018545A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20191227