JP7238847B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP7238847B2
JP7238847B2 JP2020073653A JP2020073653A JP7238847B2 JP 7238847 B2 JP7238847 B2 JP 7238847B2 JP 2020073653 A JP2020073653 A JP 2020073653A JP 2020073653 A JP2020073653 A JP 2020073653A JP 7238847 B2 JP7238847 B2 JP 7238847B2
Authority
JP
Japan
Prior art keywords
layer
metal electrode
electrode layer
dopant
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020073653A
Other languages
English (en)
Other versions
JP2021170608A (ja
Inventor
淳雅 原
克典 旦野
幹尚 加渡
颯 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2020073653A priority Critical patent/JP7238847B2/ja
Priority to US17/179,533 priority patent/US11152225B1/en
Priority to CN202110376723.1A priority patent/CN113539834B/zh
Publication of JP2021170608A publication Critical patent/JP2021170608A/ja
Application granted granted Critical
Publication of JP7238847B2 publication Critical patent/JP7238847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、半導体素子の製造方法に関する。
現在、省電力技術の開発が求められており、パワーデバイスの低損失化が期待されている。パワーデバイスは、ハイブリッド車や電気自動車に搭載されるインバーターなど、あらゆる電力変換器に搭載されている。
低損失なパワーデバイスの実現に向けて、現状のシリコン（Ｓｉ）よりも更に高耐圧・低損失なパワーデバイスの実現が期待できるＳｉＣ、ＧａＮ等の新しいワイドギャップ半導体材料が注目され、活発に研究開発が進められている。その中でも、酸化ガリウムは、ＳｉＣ、ＧａＮと比較して更に大きなバンドギャップに代表される物性から、パワーデバイスに応用した場合、より一層の高耐圧・低損失化等の優れたデバイス特性が期待される。
特許文献１は、半導体素子の製造方法に関して、酸化ガリウム単結晶層にＭｇをイオン注入した後に活性化アニールを行って高抵抗領域を形成し、その後、高抵抗領域の上に金属電極層を配置することを開示している。
特開２０１６－０３９１９４号公報
酸化ガリウム系単結晶半導体層にイオン注入によってドーパントをドープして高抵抗領域を形成した場合、イオン注入を行った部分に結晶欠陥等のダメージが生じる場合がある。このダメージは、引き続くアニール処理によっても完全には回復することは困難である。
したがって、特許文献１が開示する製造方法を採用すると、このようなダメージが生じた酸化ガリウム系単結晶半導体層の表面に金属電極層を配置することになり、このダメージに起因した故障のリスクがある。
本開示は、上記のような故障のリスクを低減することができる半導体素子の製造方法を提供することを目的とする。
本開示者は、以下の手段により上記課題を達成することができることを見出した：
《態様１》
酸化ガリウム系単結晶半導体層の面上に金属電極層が形成されており、かつ前記酸化ガリウム系単結晶半導体層の面上のうち、前記金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、半導体素子前駆体を提供すること、及び
前記半導体素子前駆体にアニール処理を行い、それによって前記酸化ガリウム系単結晶半導体層のうち、前記金属電極層と積層方向に重複する部分に前記ドーパントを拡散させること、
を含む、半導体素子の製造方法。
《態様２》
前記半導体素子前駆体を提供することが、
酸化ガリウム系単結晶半導体層の面上の一部に、前記金属電極層を積層すること、及び
前記金属電極層を積層した後に、前記酸化ガリウム系単結晶半導体層の面上のうち、前記金属電極層が積層されていない前記露出部の少なくとも一部に、前記ドーパントをイオン注入することによって、前記ドーパントをドープすること、
を含む、態様１に記載の製造方法。
《態様３》
少なくとも前記金属電極層の一部分をマスクとして前記ドーパントをイオン注入することによって、前記露出部のうち、少なくとも前記金属電極層が積層されている部分に隣接する部分に、前記ドーパントをドープすること、
を含む、態様２に記載の製造方法。
《態様４》
前記酸化ガリウム系単結晶半導体層にイオン注入される前記ドーパントのドーズ量が５×１０１３ｃｍ－２～５×１０１４ｃｍ－２である、態様２又は３に記載の製造方法。
《態様５》
前記酸化ガリウム系単結晶半導体層は、基材層及び前記基材層上に形成されているドリフト層を有しており、
前記金属電極層は、前記ドリフト層の面上に形成されており、かつ
前記ドリフト層の面上のうち、前記金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、
態様１～４のいずれか一つに記載の製造方法。
《態様６》
前記ドリフト層の厚さが０．５μｍ～２０．０μｍである、態様５に記載の製造方法。
《態様７》
前記金属電極層が、Ｔｉ、Ｍｏ、Ｎｉ、及びＰｔからなる群から選択される少なくとも１つの金属からなる層である、態様１～６のいずれか一つに記載の製造方法。
《態様８》
前記ドーパントがアクセプタである、態様１～７のいずれか一つに記載の製造方法。
《態様９》
前記アクセプタがＭｇである、態様８に記載の製造方法。
《態様１０》
前記アニール処理を１０００℃～１２００℃の温度で行う、態様１～９のいずれか一つに記載の製造方法。
本開示によれば、故障のリスクを低減することができる、半導体素子の製造方法を提供することができる。
図１Ａは、本開示の実施形態に従う製造方法において、酸化ガリウム系単結晶半導体層１０の面上に金属電極体層２０を成膜２している状態を示す模式図である。 図１Ｂは、本開示の実施形態に従う製造方法において、金属電極体層２０の成膜２後の状態を示す模式図である。 図１Ｃは、本開示の実施形態に従う製造方法において、酸化ガリウム系単結晶半導体層１０の面上にイオン注入３している状態を示す模式図である。 図１Ｄは、本開示の実施形態に従う製造方法において、イオン注入３後の状態を示す模式図である。 図１Ｅは、本開示の実施形態に従う製造方法において、アニール処理している状態を示す模式図である。 図１Ｆは、本開示の実施形態に従う製造方法によって製造される半導体素子５０を示す模式図である。 図２Ａは、本開示の実施形態とは異なる製造方法において、酸化ガリウム系単結晶半導体層１０の面上にイオン注入３している状態を示す模式図である。 図２Ｂは、本開示の実施形態とは異なる製造方法において、イオン注入３後かつアニール処理後の状態を示す模式図である。 図２Ｃは、本開示の実施形態とは異なる製造方法において、酸化ガリウム系単結晶半導体層１０の面上に金属電極体層２０を成膜している状態を示す模式図である。 図３は、ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、実施例１の試料のイオン注入直後及びアニール処理後におけるドリフト層の表面から厚さ方向のＭｇの拡散状態を測定した結果を示すグラフである。 図４は、ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、実施例１の試料の露出部におけるドリフト層の表面から厚さ方向のＭｇの拡散状態を測定した結果を示すグラフである。 図５は、ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、実施例１の試料の金属電極体層の端部から面内方向内側２５μｍの地点におけるドリフト層の表面から厚さ方向のＭｇの拡散状態を測定した結果を示すグラフである。
以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。
本開示の製造方法は、酸化ガリウム系単結晶半導体層の面上に金属電極層が形成されており、かつ上記酸化ガリウム系単結晶半導体層の面上のうち、上記金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、半導体素子前駆体を提供すること、及び上記半導体素子前駆体にアニール処理を行い、それによって上記酸化ガリウム系単結晶半導体層のうち、上記金属電極層と積層方向に重複する部分に上記ドーパントを拡散させて、上記酸化ガリウム系単結晶半導体層と上記金属電極層との間にショットキー接合を形成すること、を含む、半導体素子の製造方法である。
なお、本開示において、「積層方向」とは、酸化ガリウム系単結晶半導体層と金属電極層との積層方向を意味する。
また、本開示の製造方法によって製造される半導体素子は、酸化ガリウム系単結晶半導体層の面のうち金属電極層２０が積層されている面の反対側の面に、更に別の層、例えば別個の半導体層や金属電極層が配置されていてもよい。
本発明者らは、酸化ガリウム系単結晶半導体層にイオン注入を行ってドーパントをドープさせた後に、所定の温度でアニール処理を行うと、酸化ガリウム系単結晶半導体層内においてドーパントが拡散するとの知見を得た。
本発明者らは、上記知見に基づいて、酸化ガリウム系単結晶半導体層の面上に金属電極層が形成されており、かつ酸化ガリウム系単結晶半導体層の面上のうち、金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、半導体素子前駆体を提供し、この半導体素子前駆体に対して所定の温度でアニール処理を行うことで、酸化ガリウム系単結晶半導体層内の、金属電極層と積層方向に重複する部分にドーパントを拡散させて、当該部分に高抵抗領域を形成することを見出した。
本開示の製造方法では、半導体素子前駆体において、金属電極層は、酸化ガリウム系単結晶半導体層の面のうちドーパントのドープが行われていない部分に配置されている。そして、アニール処理によって、酸化ガリウム系単結晶半導体層内の、金属電極層と積層方向に重複する部分にドーパントが拡散されて、当該部分に高抵抗領域が形成される。
そのため、特許文献１が開示するように高抵抗領域の上に金属電極層を形成する場合と異なり、イオン注入等によるドーパントのドープに伴って酸化ガリウム系単結晶半導体層に生じるダメージに起因する故障のリスクを低減しつつ、酸化ガリウム系単結晶半導体層のうち金属電極層と積層方向に重複する部分に高抵抗領域を形成することができる。
図１Ａ～Ｆを用いて、より具体的に説明する。
図１Ａ～Ｆは、本開示の実施形態に従う製造方法の示す模式図である。
本開示の実施形態に従う製造方法では、図１Ａ～Ｄに示す一連の工程を行うことによって半導体素子前駆体が提供され、その後、図１Ｅに示すアニール処理によって、図１Ｆに示すような半導体素子が得られる。
本開示の実施形態に従う製造方法において、半導体素子前駆体の提供では、図１Ａに示すように、基材層１１及び基材層１１上に配置されているドリフト層１２を有する酸化ガリウム系単結晶半導体層１０を用いている。
図１Ａに示すように、半導体素子前駆体の提供では、まず、金属電極層２０形成のための成膜用レジストマスク１をドリフト層１２の面上に配置し、蒸着等によって金属電極層２０の成膜２を行う。
その後、図１Ｂに示すように、成膜用レジストマスク１を剥離させる。
次いで、図１Ｃに示すように、ドリフト層１２の面上に積層されている金属電極層２０をイオン注入用レジストマスクとして、ドーパントをイオン注入３する。これにより、図１Ｄに示すように、金属電極層２０が積層されていない露出部の少なくとも一部にドーパントをドープして高抵抗領域３０を形成する。
以上により、ドリフト層１２の面上に金属電極層２０が形成されており、かつドリフト層１２の面上のうち、金属電極層２０が積層されていない露出部の少なくとも一部に高抵抗領域３０が形成されている、半導体素子前駆体４０が提供される。
次いで、図１Ｅに示すように、半導体素子前駆体４０に対して所定の温度でアニール処理を行う。これにより、黒い矢印で示すようにドリフト層１２内にドープされているドーパントが、ドリフト層１２のうち金属電極層２０と積層方向に重複する部分に拡散する。すなわち積層方向に関して高抵抗領域３０が金属電極層２０と重複する。
以上により、図１Ｆに示すような半導体素子５０が製造される。なお、半導体素子５０は、金属電極層２０が積層されている面の反対側、すなわち基材層１１の面上に更に別の層、例えば別個の半導体層や金属電極層が配置されていてもよいが、図１Ｆでは省略している。
本開示の実施形態に従う製造方法では、金属電極層２０は、酸化ガリウム系単結晶半導体層１０のドリフト層１２の面のうち、イオン注入３が行われていない位置に配置されている。そして、アニール処理によってドリフト層１２のうち金属電極層２０と積層方向に重複する部分にドーパントが拡散する。これにより、積層方向に関して高抵抗領域３０が金属電極層２０と重複する。そのため、ドリフト層１２のうち金属電極層２０と積層方向に重複する部分は、結晶欠陥等のダメージが無い。
なお、図１Ａ～Ｆは、本開示の製造方法を限定する趣旨ではない。
これに対して、本開示の実施形態とは異なる製造方法は、図２Ａ～Ｃに示す一連の工程を行うことによって半導体素子が得られる。
本開示の実施形態とは異なる製造方法では、図２Ａに示すように、基材層１１及び基材層１１上に配置されているドリフト層１２を有する酸化ガリウム系単結晶半導体層１０を用いている。同図に示すように、本開示の実施形態とは異なる製造方法では、まずイオン注入用レジストマスク４をドリフト層１２の面上に配置し、イオン注入によってドリフト層１２内にドーパントをドープする。そして、図２Ｂに示すように、イオン注入用レジストマスク４を剥離させることによって、ドリフト層１２内に高抵抗領域３０が形成される。
次いで、図２Ｃに示すように、ドリフト層１２の面上のうち高抵抗領域３０と重なる部分に金属電極層２０が形成されるようにして、成膜用レジストマスク１をドリフト層１２の面上に配置し、蒸着等によって金属電極層２０の成膜２を行う。
そして、成膜用レジストマスク１を剥離させることによって、図１Ｆに示すのと同様の半導体素子５０が製造される。
図２Ａ～Ｃに示す製造方法を採用した場合、金属電極層２０は高抵抗領域３０と重なる部分、すなわちイオン注入を行った部分の表面上に形成されるため、ドリフト層１２のうち金属電極層と積層方向に重複する部分は結晶欠陥等のダメージを有する。
《半導体素子前駆体の提供》
本開示の製造方法において、半導体素子前駆体は、酸化ガリウム系単結晶半導体層の面上に金属電極層が形成されており、かつ酸化ガリウム系単結晶半導体層の面上のうち、金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、材料である。
半導体素子前駆体の提供は、既に作製されたものを用いることによって、又は本開示の製造方法を実施する際に作製することによって行ってもよい。
〈酸化ガリウム系単結晶半導体層〉
酸化ガリウム系単結晶半導体層は、金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている。
ドーパントは、酸化ガリウム系単結晶半導体層のドープさせることができる任意のドーパントであってよい。ドーパントは、アクセプタであってよい。アクセプタの例としては、例えばＭｇを挙げることができるが、特に限定されない。
酸化ガリウム系単結晶半導体層は、α－Ｇａ２Ｏ３単結晶、β－Ｇａ２Ｏ３単結晶、又は他の結晶構造を有するＧａ２Ｏ３単結晶であることができ、好ましくはβ－Ｇａ２Ｏ３単結晶である。
また、酸化ガリウム系単結晶半導体層は、基材層及び基材層上に形成されているドリフト層を有していることができ、金属電極層は、ドリフト層の面上に形成されており、かつドリフト層の面上のうち、金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされていることができる。
ここで、ドリフト層は、半導体素子として構成され、使用された際にドリフト電流が流れる層であり、例えば、酸化ガリウム系単結晶からなる基材層の上に公知の方法によってエピタキシャル成長させることによって形成することができる。
ドリフト層の厚さは、０．５μｍ～２０．０μｍであってよい。
ドリフト層の厚さは、アニール処理におけるドーパントの面内方向における拡散の程度に影響を与える。アニール処理において、ドーパントは主にドリフト層で拡散し、基材層には拡散しにくい。そのため、ドリフト層の厚さ及びドープ量を調節することで、高抵抗領域のドリフト層の面内方向における広がりを調節することができる。
ドリフト層の厚さは、０．５μｍ以上、１．０μｍ以上、２．５μｍ以上、又は５．０μｍ以上であってよく、２０．０μｍ以下、１５．０μｍ以下、１０．０μｍ以下、又は５．０μｍ以下であってよい。
〈金属電極層〉
金属電極層は、酸化ガリウム系単結晶半導体層の面上に形成されている。酸化ガリウム系単結晶半導体層が基材層及びドリフト層を有している場合には、金属電極層は、ドリフト層の面上に形成されている。金属電極層は、酸化ガリウム系単結晶半導体層と接合されて、ショットキー接合を形成している。
金属電極層は、酸化ガリウム系単結晶半導体層と接合させることによりショットキー接合を形成することができ、かつアニール処理における温度よりも融点が高い任意の材料から形成されていることができる。
金属電極層は、例えば融点が１０００℃以上の金属の層であってよく、より具体的にはＴｉ、Ｍｏ、Ｎｉ、及びＰｔからなる群から選択される少なくとも１つの金属からなる層であってよい。
〈半導体素子前駆体の製造〉
本開示の製造方法において、半導体素子前駆体を提供することは、酸化ガリウム系単結晶半導体層の面上の一部に、金属電極層を積層すること、及び金属電極層を積層した後に、酸化ガリウム系単結晶半導体層の面上のうち、金属電極層が積層されていない露出部の少なくとも一部に、ドーパントをイオン注入することによって、ドーパントをドープすることを含んでいることができる。
なお、上記半導体素子前駆体の製造において、イオン注入は金属電極層の積層後に行われることから、イオン注入によって酸化ガリウム系単結晶半導体層にドープされるドーパントは、酸化ガリウム系単結晶半導体層のうち積層方向に関して金属電極層と重なる部分にはドープされない、又は実質的にドープされないと理解される。
（金属電極層の積層）
金属電極層の積層方法は、半導体素子の金属電極層、より具体的には半導体とショットキー接合を形成する金属電極層を形成するための公知の方法であってよい。このような方法としては、例えば公知の物理蒸着法又は化学蒸着法等を挙げることができる。
（ドーパントのイオン注入）
ドーパントは、金属電極層が積層されていない露出部の少なくとも一部に、イオン注入することにより行ってよい。なお、ドーパントのイオン注入方法は特に限定されず、公知の方法によって行うことができる。
酸化ガリウム系単結晶半導体層の面上におけるドーパントのイオン注入の位置は、金属電極層と隣接する部分を含んでいることが好ましい。ドーパントのイオン注入をこのような位置に対して行うと、その後のアニール処理によって、ドーパントを酸化ガリウム系単結晶半導体層内のうち積層方向に関して金属電極層と重なる部分にまで拡散させやすく、当該部分にまで高抵抗領域を形成しやすい。
ドーパントのイオン注入は、少なくとも金属電極層の一部分をマスクとして、露出部のうち、少なくとも金属電極層が積層されている部分に隣接する部分に、ドーパントをドープすることによって行ってもよい。
金属電極層の一部分をマスクとしてドーパントをドープすることにより、金属電極層が積層されている部分に隣接する部分にドーパントをドープしやすい。これにより、引き続くアニール処理において金属電極層と積層方向に重複する部分にドーパントを拡散させやすく、金属電極層と高抵抗領域との重なり幅をより精密に制御することができる。
また、金属電極層の一部分をマスクとすることにより、別途のイオン注入用レジストマスクを形成する工程を省略することができ、生産性を向上させることができる。
酸化ガリウム系単結晶半導体層に注入されるドーパントのドーズ量は、５×１０１３ｃｍ－２～５×１０１４ｃｍ－２であってよい。
ドーパントのドーズ量は、アニール処理におけるドーパントの面内方向における拡散の程度に影響を与える。アニール処理において、ドーパントは主にドリフト層で拡散し、基材層には拡散しにくい。そのため、ドリフト層の厚さ及びドープ量を調節することで、高抵抗領域のドリフト層の面内方向における広がりを調節することができる。
酸化ガリウム系単結晶半導体層に注入されるドーパントのドーズ量は、５×１０１３ｃｍ－２以上、５×１０１３ｃｍ－２以上、６×１０１３ｃｍ－２以上、又は７×１０１３ｃｍ－２以上であってよく、５×１０１４ｃｍ－２以下、４×１０１４ｃｍ－２以下、３×１０１４ｃｍ－２以下、又は２×１０１４ｃｍ－２以下であってよい。
《アニール処理》
本開示の製造方法では、半導体素子前駆体にアニール処理を行い、それによって酸化ガリウム系単結晶半導体層のうち、金属電極層と積層方向に重複する部分にドーパントを拡散させる。
アニール処理の条件は、酸化ガリウム系単結晶半導体層内にドープされているドーパントが、金属電極層と積層方向に重複する部分にまで拡散する程度の温度及び時間で行われる。
アニール処理の温度は、例えば１０００℃以上であってよい。アニール処理の温度が１０００℃以上であると、ドーパントが酸化ガリウム系単結晶半導体層の深部にまで拡散しやすいためである。
また、アニール処理の温度は、１２００℃以下であってよい。アニール処理の温度を１２００℃以下とすることにより、酸化ガリウム系単結晶半導体層の結晶構造が特に安定な状態でドーパントを拡散させることができる。
したがって、アニール処理の温度は、１０００℃～１２００℃であるのが好ましい。
アニール処理の温度は、１０００℃以上、１０５０℃以上、１１００℃以上、又は１１５０℃以上であってよく、１２００℃以下、１１５０℃以下、１１００℃以下、又は１０５０℃以下であってよい。
アニール処理の時間は、好ましくは５分間以上、より好ましくは１５分間以上、より好ましくは３０分間以上である。アニール処理の温度がこのような範囲であることにより、ドーパントを酸化ガリウム系単結晶半導体層の表面から内部までより均一に拡散させることができる。
アニール処理の時間の上限は特に限定されないが、生産性の観点から３時間以内にしてもよい。アニール処理における雰囲気は、窒素雰囲気であることができる。
《実施例１》
〈試料の調製〉
以下のようにして、実施例１の試料を調製した。
酸化ガリウム系単結晶半導体層として、β－Ｇａ２Ｏ３単結晶板を用意した。用意したＧａ２Ｏ３単結晶板は、β－Ｇａ２Ｏ３単結晶基板上にドリフト層としてのβ－Ｇａ２Ｏ３単結晶層がエピタキシャル成長によって形成されていた。なお、ドリフト層の厚さは５．０μｍであった。
蒸着法を用いて、ドリフト層に金属電極層として直径５００μｍのＮｉ層を成膜した。次いで、Ｎｉ層をイオン注入用マスキングとして、ドリフト層のうち積層方向に関してＮｉ層と隣接する部分を含む露出部に、ドーパントとしてのＭｇをドープした。その後、１０００℃で３０分間アニール処理を行った。
〈Ｍｇの拡散状態の評価〉
ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、実施例１の試料のイオン注入直後及びアニール処理後におけるドリフト層の所定の位置におけるＭｇの深さ方向の拡散状態を測定した。
測定結果を図３に示す。
図３に示すように、イオン注入直後の試料では、Ｍｇはドリフト層の表面から１．０μｍ未満の深さの領域に集中していた。これに対して、アニール処理後の試料では、Ｍｇはドリフト層の表面から約５．０μｍの深さの領域まで拡散していた。このことは、アニール処理後の試料では約５．０μｍの厚さの高抵抗領域が形成されたことを示している。
次いで、ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、アニール処理後の実施例１の試料の露出部における金属電極体層の端部から面内方向内側２５μｍの地点におけるドリフト層の表面からの深さ方向のＭｇの拡散状態、及びドリフト層の表面からの深さ方向のＭｇの拡散状態を測定した。
測定結果を図４及び５に示す。
図４及び５は、それぞれ、ダイナミック二次イオン質量分析法（Ｄ－ＳＩＭＳ）によって、実施例１の試料の露出部におけるドリフト層の表面から深さ方向のＭｇの拡散状態を測定した結果を、及び金属電極体層の端部から面内方向内側２５μｍの地点におけるドリフト層の表面から深さ方向のＭｇの拡散状態を測定した結果を示すグラフである。
図４及び図５に示すように、アニール処理後の実施例１の試料の金属電極体層の端部から面内方向内側２５μｍの地点におけるＭｇの深さ方向における拡散状態は、露出部におけるＭｇの深さ方向における拡散状態とほぼ同じであり、いずれの位置においても少なくともドリフト層の表面から深さ方向３．０μｍ付近まで、Ｍｇが拡散していた。
この結果は、アニール処理によってＭｇがドリフト層のうち金属電極体層の下側部分にまで拡散したこと、すなわちドリフト層のうち金属電極体層の下側部分にまで高抵抗領域が形成されたことを示している。
なお、図４及び図５において、ドリフト層の表面から深さ方向０．１μｍ付近においてＭｇの濃度が特に高くなっているが、これは、金属電極体層の成膜前から存在していたドリフト層の表面付着物による影響であると考えられる。
１ 成膜用レジストマスク
２ 金属電極層の成膜
３ イオン注入
４ イオン注入用レジストマスク
１０ 酸化ガリウム系単結晶半導体層
１１ 基材層
１２ ドリフト層
２０ 金属電極層
３０ 高抵抗領域
４０ 半導体素子前駆体
５０ 半導体素子

Claims (10)

  1. 酸化ガリウム系単結晶半導体層の面上に金属電極層が形成されており、かつ前記酸化ガリウム系単結晶半導体層の面上のうち、前記金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、半導体素子前駆体を提供すること、及び
    前記半導体素子前駆体にアニール処理を行い、それによって前記酸化ガリウム系単結晶半導体層のうち、前記金属電極層と積層方向に重複する部分に前記ドーパントを拡散させること、
    を含む、半導体素子の製造方法。
  2. 前記半導体素子前駆体を提供することが、
    酸化ガリウム系単結晶半導体層の面上の一部に、前記金属電極層を積層すること、及び
    前記金属電極層を積層した後に、前記酸化ガリウム系単結晶半導体層の面上のうち、前記金属電極層が積層されていない前記露出部の少なくとも一部に、前記ドーパントをイオン注入することによって、前記ドーパントをドープすること、
    を含む、請求項１に記載の製造方法。
  3. 少なくとも前記金属電極層の一部分をマスクとして前記ドーパントをイオン注入することによって、前記露出部のうち、少なくとも前記金属電極層が積層されている部分に隣接する部分に、前記ドーパントをドープすること、
    を含む、請求項２に記載の製造方法。
  4. 前記酸化ガリウム系単結晶半導体層にイオン注入される前記ドーパントのドーズ量が５×１０１３ｃｍ－２～５×１０１４ｃｍ－２である、請求項２又は３に記載の製造方法。
  5. 前記酸化ガリウム系単結晶半導体層は、基材層及び前記基材層上に形成されているドリフト層を有しており、
    前記金属電極層は、前記ドリフト層の面上に形成されており、かつ
    前記ドリフト層の面上のうち、前記金属電極層が積層されていない露出部の少なくとも一部にドーパントがドープされている、
    請求項１～４のいずれか一項に記載の製造方法。
  6. 前記ドリフト層の厚さが０．５μｍ～２０．０μｍである、請求項５に記載の製造方法。
  7. 前記金属電極層が、Ｔｉ、Ｍｏ、Ｎｉ、及びＰｔからなる群から選択される少なくとも１つの金属からなる層である、請求項１～６のいずれか一項に記載の製造方法。
  8. 前記ドーパントがアクセプタである、請求項１～７のいずれか一項に記載の製造方法。
  9. 前記アクセプタがＭｇである、請求項８に記載の製造方法。
  10. 前記アニール処理を１０００℃～１２００℃の温度で行う、請求項１～９のいずれか一項に記載の製造方法。
JP2020073653A 2020-04-16 2020-04-16 半導体素子の製造方法 Active JP7238847B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020073653A JP7238847B2 (ja) 2020-04-16 2020-04-16 半導体素子の製造方法
US17/179,533 US11152225B1 (en) 2020-04-16 2021-02-19 Method for producing semiconductor element
CN202110376723.1A CN113539834B (zh) 2020-04-16 2021-04-07 半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020073653A JP7238847B2 (ja) 2020-04-16 2020-04-16 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021170608A JP2021170608A (ja) 2021-10-28
JP7238847B2 true JP7238847B2 (ja) 2023-03-14

Family

ID=78082094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020073653A Active JP7238847B2 (ja) 2020-04-16 2020-04-16 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US11152225B1 (ja)
JP (1) JP7238847B2 (ja)
CN (1) CN113539834B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2015026796A (ja) 2013-03-01 2015-02-05 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP2016039194A (ja) 2014-08-06 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶の高抵抗領域形成方法、並びに、結晶積層構造体及び半導体素子
JP2018170334A (ja) 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
JP2018186246A (ja) 2017-04-27 2018-11-22 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP2019012836A (ja) 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子
JP2019012827A (ja) 2017-06-30 2019-01-24 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
JP2019075508A (ja) 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367517C (zh) * 2002-02-21 2008-02-06 松下电器产业株式会社 半导体存储装置及其制造方法
JP2007165612A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007165611A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
EP3032576A4 (en) * 2013-08-09 2017-03-15 Japan Advanced Institute of Science and Technology Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
JP6406602B2 (ja) * 2014-08-29 2018-10-17 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
CN107799418A (zh) * 2016-08-31 2018-03-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP2015026796A (ja) 2013-03-01 2015-02-05 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP2016039194A (ja) 2014-08-06 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶の高抵抗領域形成方法、並びに、結晶積層構造体及び半導体素子
JP2018170334A (ja) 2017-03-29 2018-11-01 豊田合成株式会社 半導体装置の製造方法
JP2018186246A (ja) 2017-04-27 2018-11-22 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP2019012827A (ja) 2017-06-30 2019-01-24 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
JP2019075508A (ja) 2017-10-18 2019-05-16 矢崎総業株式会社 半導体装置および半導体ウェーハ
JP2019012836A (ja) 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子

Also Published As

Publication number Publication date
JP2021170608A (ja) 2021-10-28
CN113539834A (zh) 2021-10-22
CN113539834B (zh) 2024-03-15
US20210327722A1 (en) 2021-10-21
US11152225B1 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
JP5828568B1 (ja) 半導体素子及びその製造方法
US8252672B2 (en) Silicon carbide semiconductor device comprising silicon carbide layer and method of manufacturing the same
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP4521327B2 (ja) 半導体装置の製造方法
TWI580058B (zh) 太陽能電池
JP2016072630A (ja) ＧａＮを主成分とする半導体をドープするための方法
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
US7867882B2 (en) Method of manufacturing silicon carbide semiconductor device
JP7238847B2 (ja) 半導体素子の製造方法
US7745273B2 (en) Semiconductor device and method for forming same
JP2013058668A (ja) 半導体素子及びその製造方法
US20190189442A1 (en) Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device
WO2017161645A1 (zh) 薄膜晶体管及其制作方法、以及显示装置
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
JP2020057636A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP6042658B2 (ja) ＳｉＣ半導体素子の製造方法
JP2008004704A (ja) 半導体素子の製造方法
JP2008072146A (ja) ＳｉＣショットキーダイオードの製造方法
CN110875376B (zh) 外延基板及其制造方法
JP2023010539A (ja) 半導体装置
JP4029731B2 (ja) 半導体装置の製造方法
KR102329479B1 (ko) 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법
JP2008053487A (ja) 半導体装置およびその製造方法
CN116774469A (zh) 一种器件的制备方法及结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R151 Written notification of patent or utility model registration

Ref document number: 7238847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151