CN113539834B - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN113539834B
CN113539834B CN202110376723.1A CN202110376723A CN113539834B CN 113539834 B CN113539834 B CN 113539834B CN 202110376723 A CN202110376723 A CN 202110376723A CN 113539834 B CN113539834 B CN 113539834B
Authority
CN
China
Prior art keywords
layer
metal electrode
electrode layer
single crystal
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110376723.1A
Other languages
English (en)
Other versions
CN113539834A (zh
Inventor
原淳雅
旦野克典
加渡干尚
山野飒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN113539834A publication Critical patent/CN113539834A/zh
Application granted granted Critical
Publication of CN113539834B publication Critical patent/CN113539834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供能够降低故障的风险的半导体元件的制造方法。本公开的制造方法是半导体元件的制造方法，包括以下步骤：提供在氧化镓系单晶半导体层的表面上形成有金属电极层且在上述氧化镓系单晶半导体层的表面上的没有层叠上述金属电极层的露出部的至少一部分掺杂有掺杂剂的半导体元件前驱体；及对上述半导体元件前驱体进行退火处理，由此，使上述掺杂剂向上述氧化镓系单晶半导体层中的与上述金属电极层在层叠方向上重叠的部分扩散，在上述氧化镓系单晶半导体层与上述金属电极层之间形成肖特基结。

Description

半导体元件的制造方法
技术领域
本公开涉及半导体元件的制造方法。
背景技术
目前，要求省电技术的开发，期待功率器件的低损耗化。功率器件搭载于在混合动力车、电动汽车搭载的变换器等所有的电力变换器。
为了实现低损耗的功率器件，能期待实现比现状的硅(Si)更高耐压、低损耗的功率器件的SiC、GaN等新的宽带隙半导体材料受到关注，正在活跃地进行研究开发。其中，氧化镓与SiC、GaN相比，由于以更大的带隙为代表的物性，在应用于功率器件的情况下，期待进一步的高耐压、低损耗化等优异的器件特性。
专利文献1涉及半导体元件的制造方法，公开了在向氧化镓单晶层离子注入Mg后进行活性化退火而形成高电阻区域，之后，在高电阻区域上配置金属电极层。
现有技术文献
专利文献
专利文献1：日本特开2016-039194号公报
发明内容
发明所要解决的课题
在向氧化镓系单晶半导体层通过离子注入而掺杂掺杂剂从而形成了高电阻区域的情况下，有时会在进行了离子注入的部分产生晶体缺陷等损伤。该损伤即使通过后续的退火处理也难以完全恢复。
因此，在采用专利文献1所公开的制造方法时，会在产生了这样的损伤的氧化镓系单晶半导体层的表面配置金属电极层，存在由该损伤引起的故障的风险。
本公开的目的在于，提供能够降低如上所述的故障的风险的半导体元件的制造方法。
用于解决课题的技术方案
本公开人发现了能够通过以下的技术方案达成上述课题：
《方案1》
一种半导体元件的制造方法，包括以下步骤：
提供半导体元件前驱体，所述半导体元件前驱体是在氧化镓系单晶半导体层的表面上形成有金属电极层并且在所述氧化镓系单晶半导体层的表面上的、没有层叠所述金属电极层的露出部的至少一部分掺杂有掺杂剂；和
对所述半导体元件前驱体进行退火处理，由此使所述掺杂剂向所述氧化镓系单晶半导体层中的与所述金属电极层在层叠方向上重叠的部分扩散。
《方案2》
根据方案1所述的制造方法，
提供所述半导体元件前驱体的步骤包括以下步骤：
在氧化镓系单晶半导体层的表面上的一部分层叠所述金属电极层；和
在层叠了所述金属电极层后，通过将所述掺杂剂向所述氧化镓系单晶半导体层的表面上的、没有层叠所述金属电极层的所述露出部的至少一部分进行离子注入而掺杂所述掺杂剂。
《方案3》
根据方案2所述的制造方法，包括以下步骤：
通过至少将所述金属电极层的一部分作为掩模而将所述掺杂剂进行离子注入，向所述露出部中的至少与层叠有所述金属电极层的部分相邻的部分掺杂所述掺杂剂。
《方案4》
根据方案2或3所述的制造方法，
向所述氧化镓系单晶半导体层离子注入的所述掺杂剂的剂量是5×1013cm-2～5×1014cm-2。
《方案5》
根据方案1～4中任一项所述的制造方法，
所述氧化镓系单晶半导体层具有基材层及形成在所述基材层上的漂移层，
所述金属电极层形成在所述漂移层的表面上，并且，
在所述漂移层的表面上的、没有层叠所述金属电极层的露出部的至少一部分掺杂有掺杂剂。
《方案6》
根据方案5所述的制造方法，
所述漂移层的厚度是0.5μm～20.0μm。
《方案7》
根据方案1～6中任一项所述的制造方法，
所述金属电极层是由选自Ti、Mo、Ni及Pt的至少一种金属形成的层。
《方案8》
根据方案1～7中任一项所述的制造方法，
所述掺杂剂是受主。
《方案9》
根据方案8所述的制造方法，
所述受主是Mg。
《方案10》
根据方案1～9中任一项所述的制造方法，
在1000℃～1200℃的温度下进行所述退火处理。
发明效果
根据本公开，能够提供能够降低故障的风险的半导体元件的制造方法。
附图说明
图1A是在按照本公开的实施方式的制造方法中示出在氧化镓系单晶半导体层10的表面上进行金属电极体层20的成膜2的状态的示意图。
图1B是在按照本公开的实施方式的制造方法中示出金属电极体层20的成膜2后的状态的示意图。
图1C是在按照本公开的实施方式的制造方法中示出在氧化镓系单晶半导体层10的表面上离子注入3的状态的示意图。
图1D在按照本公开的实施方式的制造方法中示出离子注入3后的状态的示意图。
图1E是在按照本公开的实施方式的制造方法中示出退火处理的状态的示意图。
图1F是示出由按照本公开的实施方式的制造方法制造的半导体元件50的示意图。
图2A是在与本公开的实施方式不同的制造方法中示出在氧化镓系单晶半导体层10的表面上离子注入3的状态的示意图。
图2B是在与本公开的实施方式不同的制造方法中示出离子注入3后且退火处理后的状态的示意图。
图2C是在与本公开的实施方式不同的制造方法中示出在氧化镓系单晶半导体层10的表面上进行金属电极体层20的成膜的状态的示意图。
图3是示出通过动态二次离子质谱分析法(D-SIMS)测定了实施例1的试样的刚离子注入后及退火处理后的从漂移层的表面起的厚度方向的Mg的扩散状态的结果的坐标图。
图4是示出通过动态二次离子质谱分析法(D-SIMS)测定了实施例1的试样的露出部中的从漂移层的表面起的厚度方向的Mg的扩散状态的结果的坐标图。
图5是示出通过动态二次离子质谱分析法(D-SIMS)测定了实施例1的试样的从金属电极体层的端部向面内方向内侧25μm的位置处的从漂移层的表面起的厚度方向的Mg的扩散状态的结果的坐标图。
标号说明
1 成膜用抗蚀剂掩模
2 金属电极层的成膜
3 离子注入
4 离子注入用抗蚀剂掩模
10 氧化镓系单晶半导体层
11 基材层
12 漂移层
20 金属电极层
30 高电阻区域
40 半导体元件前驱体
50 半导体元件
具体实施方式
以下，对本公开的实施方式进行详述。此外，本公开不限于以下的实施方式，能够在公开的主旨的范围内进行各种变形来实施。
本公开的制造方法是半导体元件的制造方法，包括以下步骤：提供在氧化镓系单晶半导体层的表面上形成有金属电极层且在上述氧化镓系单晶半导体层的表面上的、没有层叠上述金属电极层的露出部的至少一部分掺杂有掺杂剂的半导体元件前驱体；及对上述半导体元件前驱体进行退火处理，由此，使上述掺杂剂向上述氧化镓系单晶半导体层中的与上述金属电极层在层叠方向上重叠的部分扩散，在上述氧化镓系单晶半导体层与上述金属电极层之间形成肖特基结。
此外，在本公开中，“层叠方向”意味着氧化镓系单晶半导体层与金属电极层的层叠方向。
另外，由本公开的制造方法制造的半导体元件也可以在氧化镓系单晶半导体层的表面中的层叠有金属电极层20的表面的相反侧的表面进一步配置有其它层(例如另外的半导体层、金属电极层)。
本发明人得到了以下见解：在向氧化镓系单晶半导体层进行离子注入而使掺杂剂掺杂后，若在预定的温度下进行退火处理，则在氧化镓系单晶半导体层内掺杂剂扩散。
本发明人基于上述见解而发现了：通过提供在氧化镓系单晶半导体层的表面上形成有金属电极层且在氧化镓系单晶半导体层的表面上的没有层叠金属电极层的露出部的至少一部分掺杂有掺杂剂的半导体元件前驱体，对该半导体元件前驱体在预定的温度下进行退火处理，从而使掺杂剂向氧化镓系单晶半导体层内的与金属电极层在层叠方向上重叠的部分扩散，在该部分形成高电阻区域。
在本公开的制造方法中，在半导体元件前驱体中，金属电极层配置于氧化镓系单晶半导体层的表面中的没有进行掺杂剂的掺杂的部分。并且，通过退火处理，掺杂剂向氧化镓系单晶半导体层内的与金属电极层在层叠方向上重叠的部分扩散，在该部分形成高电阻区域。
因而，与如专利文献1所公开的那样在高电阻区域上形成金属电极层的情况不同，能够降低由伴随于基于离子注入等的掺杂剂的掺杂而在氧化镓系单晶半导体层产生的损伤引起的故障的风险，并在氧化镓系单晶半导体层中的与金属电极层在层叠方向上重叠的部分形成高电阻区域。
使用图1A～图1F更具体地说明。
图1A～图1F是示出按照本公开的实施方式的制造方法的示意图。
在按照本公开的实施方式的制造方法中，通过进行图1A～图1D所示的一系列工序而提供半导体元件前驱体，之后，通过图1E所示的退火处理而得到如图1F所示的半导体元件。
在按照本公开的实施方式的制造方法中，在半导体元件前驱体的提供中，如图1A所示，使用具有基材层11及配置在基材层11上的漂移层12的氧化镓系单晶半导体层10。
如图1A所示，在半导体元件前驱体的提供中，首先，将用于金属电极层20形成的成膜用抗蚀剂掩模1配置在漂移层12的表面上，通过蒸镀等而进行金属电极层20的成膜2。
之后，如图1B所示，使成膜用抗蚀剂掩模1剥离。
接着，如图1C所示，将层叠于漂移层12的表面上的金属电极层20作为离子注入用抗蚀剂掩模，将掺杂剂进行离子注入3。由此，如图1D所示，向没有层叠金属电极层20的露出部的至少一部分掺杂掺杂剂而形成高电阻区域30。
通过以上，提供在漂移层12的表面上形成有金属电极层20且在漂移层12的表面上的没有层叠金属电极层20的露出部的至少一部分形成有高电阻区域30的半导体元件前驱体40。
接着，如图1E所示，在预定的温度下对半导体元件前驱体40进行退火处理。由此，如黑的箭头所示，掺杂于漂移层12内的掺杂剂向漂移层12中的与金属电极层20在层叠方向上重叠的部分扩散。即，高电阻区域30在层叠方向上与金属电极层20重叠。
通过以上，制造如图1F所示的半导体元件50。此外，半导体元件50也可以在层叠有金属电极层20的表面的相反侧即基材层11的表面上进一步配置有其它的层，例如另外的半导体层、金属电极层，但在图1F中省略。
在按照本公开的实施方式的制造方法中，金属电极层20配置于氧化镓系单晶半导体层10的漂移层12的表面中的没有进行离子注入的位置。并且，通过退火处理，掺杂剂向漂移层12中的与金属电极层20在层叠方向上重叠的部分扩散。由此，高电阻区域30在层叠方向上与金属电极层20重叠。因而，漂移层12中的与金属电极层20在层叠方向上重叠的部分没有晶体缺陷等损伤。
此外，图1A～图1F并非旨在限定本公开的制造方法。
相对于此，在与本公开的实施方式不同的制造方法中，通过进行图2A～图2C所示的一系列工序来得到半导体元件。
在与本公开的实施方式不同的制造方法中，如图2A所示，使用具有基材层11及配置在基材层11上的漂移层12的氧化镓系单晶半导体层10。如该图所示，在与本公开的实施方式不同的制造方法中，首先将离子注入用抗蚀剂掩模4配置在漂移层12的表面上，通过离子注入而向漂移层12内掺杂掺杂剂。然后，如图2B所示，通过使离子注入用抗蚀剂掩模4剥离而在漂移层12内形成高电阻区域30。
接着，如图2C所示，为了在漂移层12的表面上的与高电阻区域30重叠的部分形成金属电极层20，将成膜用抗蚀剂掩模1配置于漂移层12的表面上，通过蒸镀等进行金属电极层20的成膜2。
然后，通过使成膜用抗蚀剂掩模1剥离，制造与图1F所示半导体元件50的同样的半导体元件50。
在采用了图2A～图2C所示的制造方法的情况下，由于金属电极层20形成于与高电阻区域30重叠的部分即进行了离子注入的部分的表面上，所以漂移层12中的与金属电极层在层叠方向上重叠的部分具有晶体缺陷等损伤。
《半导体元件前驱体的提供》
在本公开的制造方法中，半导体元件前驱体是在氧化镓系单晶半导体层的表面上形成有金属电极层且在氧化镓系单晶半导体层的表面上的没有层叠金属电极层的露出部的至少一部分掺杂有掺杂剂的材料。
半导体元件前驱体，可以通过使用已经制作出的半导体元件前驱体或者在实施本公开的制造方法时制作而提供。
<氧化镓系单晶半导体层>
氧化镓系单晶半导体层在没有层叠金属电极层的露出部的至少一部分掺杂有掺杂剂。
掺杂剂可以是能够向氧化镓系单晶半导体层掺杂的任意的掺杂剂。掺杂剂可以是受主。作为受主的例子，例如能够举出Mg，但没有特别的限定。
氧化镓系单晶半导体层能够是α-Ga2O3单晶、β-Ga2O3单晶或具有其他的晶体结构的Ga2O3单晶，优选是β-Ga2O3单晶。
另外，氧化镓系单晶半导体层能够具有基材层及形成于基材层上的漂移层，金属电极层形成于漂移层的表面上，且能够在漂移层的表面上的没有层叠金属电极层的露出部的至少一部分掺杂有掺杂剂。
在此，漂移层是作为半导体元件构成且在使用时供漂移电流流动的层，例如能够通过在由氧化镓系单晶形成的基材层上通过公知的方法使其外延生长而形成。
漂移层的厚度可以是0.5μm～20.0μm。
漂移层的厚度会对退火处理中的掺杂剂的面内方向上的扩散的程度造成影响。在退火处理中，掺杂剂主要在漂移层中扩散，不容易向基材层扩散。因而，通过调节漂移层的厚度及掺杂量，能够调节高电阻区域的漂移层的面内方向上的扩展。
漂移层的厚度可以为0.5μm以上、1.0μm以上、2.5μm以上或5.0μm以上，可以为20.0μm以下、15.0μm以下、10.0μm以下或5.0μm以下。
<金属电极层>
金属电极层形成于氧化镓系单晶半导体层的表面上。在氧化镓系单晶半导体层具有基材层及漂移层的情况下，金属电极层形成于漂移层的表面上。金属电极层与氧化镓系单晶半导体层接合而形成了肖特基结。
金属电极层能够由能够通过与氧化镓系单晶半导体层接合而形成肖特基结且融点比退火处理中的温度高的任意的材料形成。
金属电极层例如可以是融点为1000℃以上的金属的层，更具体而言，可以是由选自Ti、Mo、Ni及Pt的至少一种金属形成的层。
<半导体元件前驱体的制造>
在本公开的制造方法中，提供半导体元件前驱体的步骤能够包括以下步骤：在氧化镓系单晶半导体层的表面上的一部分层叠金属电极层；及在层叠了金属电极层后，通过将掺杂剂向氧化镓系单晶半导体层的表面上的没有层叠金属电极层的露出部的至少一部分进行离子注入而掺杂掺杂剂。
此外，在上述半导体元件前驱体的制造中，由于离子注入在金属电极层的层叠后进行，所以可理解为：通过离子注入而向氧化镓系单晶半导体层掺杂的掺杂剂向氧化镓系单晶半导体层中的在层叠方向上与金属电极层重叠的部分不掺杂或者实质上不掺杂。
(金属电极层的层叠)
金属电极层的层叠方法可以是用于形成半导体元件的金属电极层、更具体而言是与半导体形成肖特基结的金属电极层的公知的方法。作为这样的方法，例如能够举出公知的物理蒸镀法或化学蒸镀法等。
(掺杂剂的离子注入)
掺杂剂可以通过离子注入向没有层叠金属电极层的露出部的至少一部分进行掺杂。此外，掺杂剂的离子注入方法没有特别的限定，能够通过公知的方法来进行。
氧化镓系单晶半导体层的表面上的掺杂剂的离子注入的位置优选包括与金属电极层相邻的部分。若将掺杂剂的离子注入对这样的位置进行，则通过之后的退火处理，容易使掺杂剂扩散至氧化镓系单晶半导体层内的在层叠方向上与金属电极层重叠的部分，容易将高电阻区域形成至该部分。
掺杂剂的离子注入也可以通过至少将金属电极层的一部分作为掩模而向露出部中的至少与层叠有金属电极层的部分相邻的部分掺杂掺杂剂来进行。
通过将金属电极层的一部分作为掩模而掺杂掺杂剂，容易向与层叠有金属电极层的部分相邻的部分掺杂掺杂剂。由此，在后续的退火处理中容易使掺杂剂向与金属电极层在层叠方向上重叠的部分扩散，能够更精密地控制金属电极层与高电阻区域的重叠宽度。
另外，通过将金属电极层的一部分设为掩模，能够省略形成另外的离子注入用抗蚀剂掩模的工序，能够使生产性提高。
向氧化镓系单晶半导体层注入的掺杂剂的剂量可以是5×1013cm-2～5×1014cm-2。
掺杂剂的剂量会对退火处理中的掺杂剂的面内方向上的扩散的程度造成影响。在退火处理中，掺杂剂主要在漂移层中扩散，不容易向基材层扩散。因而，通过调节漂移层的厚度及掺杂量，能够调节高电阻区域的漂移层的面内方向上的扩展。
向氧化镓系单晶半导体层注入的掺杂剂的剂量可以为5×1013cm-2以上、6×1013cm-2以上或7×1013cm-2以上，可以为5×1014cm-2以下、4×1014cm-2以下、3×1014cm-2以下或2×1014cm-2以下。
《退火处理》
在本公开的制造方法中，对半导体元件前驱体进行退火处理，由此，使掺杂剂向氧化镓系单晶半导体层中的与金属电极层在层叠方向上重叠的部分扩散。
退火处理的条件是：在掺杂于氧化镓系单晶半导体层内的掺杂剂会扩散至与金属电极层在层叠方向上重叠的部分的程度的温度及时间下进行。
退火处理的温度例如可以为1000℃以上。这是因为，若退火处理的温度为1000℃以上，则掺杂剂容易扩散至氧化镓系单晶半导体层的深部。
另外，退火处理的温度可以为1200℃以下。通过将退火处理的温度设为1200℃以下，能够在氧化镓系单晶半导体层的晶体结构特别稳定的状态下使掺杂剂扩散。
因此，退火处理的温度优选是1000℃～1200℃。
退火处理的温度可以为1000℃以上、1050℃以上、1100℃以上或1150℃以上，可以为1200℃以下、1150℃以下、1100℃以下或1050℃以下。
退火处理的时间优选为5分钟以上，更优选为15分钟以上，进一步优选为30分钟以上。通过退火处理的时间是这样的范围，能够使掺杂剂从氧化镓系单晶半导体层的表面更均匀地扩散至内部。
退火处理的时间的上限没有特别的限定，但从生产性的观点来看可以设为3小时以内。退火处理中的气氛能够是氮气氛。
【实施例】
《实施例1》
<试样的制备>
如以下这样制备了实施例1的试样。
作为氧化镓系单晶半导体层，准备了β-Ga2O3单晶板。所准备的Ga2O3单晶板在β-Ga2O3单晶基板上通过外延生长而形成了作为漂移层的β-Ga2O3单晶层。此外，漂移层的厚度是5.0μm。
使用蒸镀法，在漂移层上作为金属电极层而成膜了直径500μm的Ni层。接着，将Ni层作为离子注入用掩模，向漂移层中的包括在层叠方向上与Ni层相邻的部分的露出部掺杂了作为掺杂剂的Mg。之后，在1000℃下进行了30分钟的退火处理。
<Mg的扩散状态的评价>
通过动态二次离子质谱分析法(D-SIMS)，测定了实施例1的试样的刚离子注入后及退火处理后的漂移层的预定位置处的Mg的深度方向的扩散状态。
将测定结果在图3中示出。
如图3所示，在刚离子注入后的试样中，Mg集中于从漂移层的表面起的小于1.0μm的深度的区域。相对于此，在退火处理后的试样中，Mg扩散至从漂移层的表面起的约5.0μm的深度的区域。这表示着：在退火处理后的试样中，形成了约5.0μm的厚度的高电阻区域。
接着，通过动态二次离子质谱分析法(D-SIMS)，测定了退火处理后的实施例1的试样的露出部中的从金属电极体层的端部向面内方向内侧25μm的位置处的从漂移层的表面起的深度方向的Mg的扩散状态及从漂移层的表面起的深度方向的Mg的扩散状态。
将测定结果在图4及图5中示出。
图4及图5分别是示出通过动态二次离子质谱分析法(D-SIMS)测定了实施例1的试样的露出部中的从漂移层的表面起的深度方向的Mg的扩散状态的结果及测定了从金属电极体层的端部向面内方向内侧25μm的位置处的从漂移层的表面起的深度方向的Mg的扩散状态的结果的坐标图。
如图4及图5所示，退火处理后的实施例1的试样的从金属电极体层的端部向面内方向内侧25μm的位置处的Mg的深度方向上的扩散状态与露出部中的Mg的深度方向上的扩散状态大致相同，不管在哪个位置处，Mg都至少从漂移层的表面扩散至深度方向3.0μm附近。
该结果表示了：通过退火处理，Mg扩散至漂移层中的金属电极体层的下侧部分，即高电阻区域形成到漂移层中的金属电极体层的下侧部分。
此外，在图4及图5中，在从漂移层的表面起的深度方向0.1μm附近处Mg的浓度尤其高，可认为这是由于在金属电极体层的成膜前就存在的漂移层的表面附着物的影响。

Claims (10)

1.一种半导体元件的制造方法，包括以下步骤：
提供半导体元件前驱体，所述半导体元件前驱体是在氧化镓系单晶半导体层的表面上形成有金属电极层并且在所述氧化镓系单晶半导体层的表面上的、没有层叠所述金属电极层的露出部的至少一部分掺杂有掺杂剂；和
对所述半导体元件前驱体进行退火处理，由此使所述掺杂剂向所述氧化镓系单晶半导体层中的与所述金属电极层在层叠方向上重叠的部分扩散。
2.根据权利要求1所述的制造方法，
提供所述半导体元件前驱体的步骤包括以下步骤：
在氧化镓系单晶半导体层的表面上的一部分层叠所述金属电极层；和
在层叠了所述金属电极层后，通过将所述掺杂剂向所述氧化镓系单晶半导体层的表面上的、没有层叠所述金属电极层的所述露出部的至少一部分进行离子注入而掺杂所述掺杂剂。
3.根据权利要求2所述的制造方法，
通过至少将所述金属电极层的一部分作为掩模而将所述掺杂剂进行离子注入，向所述露出部中的至少与层叠有所述金属电极层的部分相邻的部分掺杂所述掺杂剂。
4.根据权利要求2或3所述的制造方法，
向所述氧化镓系单晶半导体层离子注入的所述掺杂剂的剂量为5×1013cm-2～5×1014cm-2。
5.根据权利要求1～4中任一项所述的制造方法，
所述氧化镓系单晶半导体层具有基材层及形成在所述基材层上的漂移层，
所述金属电极层形成在所述漂移层的表面上，并且，
在所述漂移层的表面上的、没有层叠所述金属电极层的露出部的至少一部分掺杂有掺杂剂。
6.根据权利要求5所述的制造方法，
所述漂移层的厚度是0.5μm～20.0μm。
7.根据权利要求1～6中任一项所述的制造方法，
所述金属电极层是由选自Ti、Mo、Ni及Pt的至少一种金属形成的层。
8.根据权利要求1～7中任一项所述的制造方法，
所述掺杂剂是受主。
9.根据权利要求8所述的制造方法，
所述受主是Mg。
10.根据权利要求1～9中任一项所述的制造方法，
在1000℃～1200℃的温度下进行所述退火处理。
CN202110376723.1A 2020-04-16 2021-04-07 半导体元件的制造方法 Active CN113539834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-073653 2020-04-16
JP2020073653A JP7238847B2 (ja) 2020-04-16 2020-04-16 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN113539834A CN113539834A (zh) 2021-10-22
CN113539834B true CN113539834B (zh) 2024-03-15

Family

ID=78082094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110376723.1A Active CN113539834B (zh) 2020-04-16 2021-04-07 半导体元件的制造方法

Country Status (3)

Country Link
US (1) US11152225B1 (zh)
JP (1) JP7238847B2 (zh)
CN (1) CN113539834B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165612A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
CN101331616A (zh) * 2005-12-14 2008-12-24 昭和电工株式会社 氮化镓类化合物半导体发光元件及其制造方法
CN105474372A (zh) * 2013-08-09 2016-04-06 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
JP2016051795A (ja) * 2014-08-29 2016-04-11 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
CN106796889A (zh) * 2014-08-29 2017-05-31 株式会社田村制作所 半导体元件及其制造方法
CN107799418A (zh) * 2016-08-31 2018-03-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340156B2 (ja) * 2002-02-21 2009-10-07 パナソニック株式会社 半導体記憶装置の製造方法
JP6066210B2 (ja) 2011-09-08 2017-01-25 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP6142357B2 (ja) 2013-03-01 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP6344718B2 (ja) 2014-08-06 2018-06-20 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP6801555B2 (ja) 2017-03-29 2020-12-16 豊田合成株式会社 半導体装置の製造方法
JP7008293B2 (ja) 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP7067702B2 (ja) 2017-06-30 2022-05-16 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
JP6933339B2 (ja) 2017-10-18 2021-09-08 矢崎総業株式会社 半導体装置および半導体ウェーハ
JP2019012836A (ja) 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165612A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
CN101331616A (zh) * 2005-12-14 2008-12-24 昭和电工株式会社 氮化镓类化合物半导体发光元件及其制造方法
CN105474372A (zh) * 2013-08-09 2016-04-06 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
JP2016051795A (ja) * 2014-08-29 2016-04-11 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
CN106796889A (zh) * 2014-08-29 2017-05-31 株式会社田村制作所 半导体元件及其制造方法
CN107799418A (zh) * 2016-08-31 2018-03-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Also Published As

Publication number Publication date
JP7238847B2 (ja) 2023-03-14
US11152225B1 (en) 2021-10-19
JP2021170608A (ja) 2021-10-28
US20210327722A1 (en) 2021-10-21
CN113539834A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN112928026B (zh) Ga2O3系半导体元件
CN102163627B (zh) 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法
WO2011142470A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
CN108028170B (zh) 贴合式soi晶圆的制造方法
JP4100652B2 (ja) ＳｉＣショットキーダイオード
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
AU2013363640A1 (en) Solar cell with silicon oxynitride dielectric layer
JP2013187302A (ja) ＳｉＣ半導体装置及びその製造方法
TW201442240A (zh) 半導體裝置及其製造方法
US7867882B2 (en) Method of manufacturing silicon carbide semiconductor device
EP3761374A1 (en) Trench mos schottky diode and method for producing same
CN113539834B (zh) 半导体元件的制造方法
US9911873B2 (en) Hydrogenation of passivated contacts
JP4645641B2 (ja) ＳｉＣショットキーダイオードの製造方法
CN110120434B (zh) 电池片及其制备方法
CN113140612A (zh) 一种碳化硅功率器件终端结构及其制备方法
JPS6125209B2 (zh)
JP2008004704A (ja) 半導体素子の製造方法
US11245010B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN117594438B (zh) 一种快恢复二极管的锰掺杂方法及快恢复二极管
US8987124B2 (en) Method of manufacturing Schottky barrier diode
CN110875376B (zh) 外延基板及其制造方法
TW201725750A (zh) 用於製造具有異質接面的光伏電池的方法
CN116774469A (zh) 一种器件的制备方法及结构
JP2023010539A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant