JP2016051795A - 半導体素子及びその製造方法、並びに結晶積層構造体 - Google Patents

Abstract

【課題】チャネル層の高抵抗化を抑え、高抵抗基板の低抵抗化を防ぐ半導体素子及びその製造方法、並びにその素子の製造に用いることができる結晶積層構造体を提供する。【解決手段】一実施の形態として、アクセプタ不純物を含むβ−Ｇａ２Ｏ３系単結晶からなる高抵抗基板１１と、高抵抗基板１１上の、β−Ｇａ２Ｏ３系単結晶からなるバッファ層２２と、バッファ層２２上の、ドナー不純物を含むβ−Ｇａ２Ｏ３系単結晶からなるチャネル層２３と、を有し、バッファ層２２は、アクセプタ不純物及びドナー不純物を含まないＧａ２Ｏ３系半導体素子１０、及びその製造方法を提供する。【選択図】図１

Description

本発明は、半導体素子及びその製造方法、並びに結晶積層構造体に関する。

従来の半導体素子として、アクセプタ不純物を含む高抵抗のＧａ_２Ｏ_３系基板上にドナー不純物を含むチャネル層が形成されたＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）が知られている（例えば、特許文献１参照）。

国際公開第２０１３／０６９７２９号

しかしながら、特許文献１に開示されたＭＥＳＦＥＴにおいては、高抵抗Ｇａ_２Ｏ_３基板からチャネル層へアクセプタ不純物が拡散し、キャリア補償によりチャネル層が高抵抗化するおそれがある。特に、チャネル層をｎ型ドーパントのイオン注入によって形成すると、イオン注入領域がダメージを受け、このダメージ領域がｐ型ドーパントを含有する高抵抗Ｇａ_２Ｏ_３基板に達すると、ｐ型ドーパントのチャネル層への拡散を促進する。その結果、チャネル層の導電率が低下することがある。

そこで、本発明の目的は、チャネル層の導電率が低下するのを解消する半導体素子及びその製造方法、並びにその素子の製造に用いることができる結晶積層構造体を提供することにある。

本発明の一態様は、上記目的を達成するために、以下の［１］〜［１０］の半導体素子及びその製造方法を提供する。

［１］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するチャネル層と、を含む半導体素子。

［２］前記チャネル層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる前記［１］に記載の半導体素子。

［３］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層、を有するバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するチャネル層と、を含む半導体素子。

［４］前記チャネル層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる前記［３］に記載の半導体素子。

［５］前記チャネル層は、ＭＥＳＦＥＴ又はＭＯＳＦＥＴのチャネル層を構成する前記［１］〜［４］のいずれか１に記載の半導体素子。

［６］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板を準備するステップと、前記高抵抗基板上にアンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層を形成するステップと、前記バッファ層上にβ−Ｇａ_２Ｏ_３系単結晶層を形成し、このβ−Ｇａ_２Ｏ_３系単結晶層にドナー不純物を注入してチャネル層を形成するステップと、前記チャネル層をアニール処理するステップと、を含む半導体素子の製造方法。

［７］前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ｇａ_２Ｏ_３系単結晶を５６０℃〜８００℃の成長温度で形成するステップを含む前記［６］に記載の半導体素子の製造方法。

［８］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板を準備するステップと、前記高抵抗基板上にアンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層を形成するステップと、前記バッファ層上にβ−Ｇａ_２Ｏ_３系単結晶層を形成し、このβ−Ｇａ_２Ｏ_３系単結晶層にドナー不純物を注入してチャネル層を形成するステップと、前記チャネル層をアニール処理するステップと、を含み、前記バッファ層を形成するステップは、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層を形成するステップを含む半導体素子の製造方法。

［９］前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ｇａ_２Ｏ_３系単結晶を９５０℃〜１０５０℃の成長温度で形成するステップを含む前記［８］に記載の半導体素子の製造方法。

［１０］前記チャネル層を形成するステップは、前記ドナー不純物が前記バッファ層の前記アンドープ層に実質的に到達しないような厚さで、前記β−Ｇａ_２Ｏ_３系単結晶層を形成するステップを含む前記［８］に記載の半導体素子の製造方法。

また、本発明の他の態様は、上記目的を達成するために、以下の［１１］〜［１４］の結晶積層構造体を提供する。

［１１］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するドナー不純物含有層と、を含む結晶積層構造体。

［１２］前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる前記［１１］に記載の結晶積層構造体。

［１３］アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層、を有するバッファ層と、前記バッファ層上に形成された、ドナー不純物を含有するドナー不純物含有層と、を含む結晶積層構造体。

［１４］前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる前記［１３］に記載の結晶積層構造体。

本発明の半導体素子、及びその製造方法によれば、高抵抗基板からのｐ型ドーパントのチャネル層への拡散がないので、チャネル層の導電率の低下が抑えられる。また、本発明の結晶積層構造体を用いて、このような効果を奏する半導体素子を製造することができる。

図１（ａ）、（ｂ）は、第１及び第２の実施の形態に係るＧａ_２Ｏ_３系半導体素子の垂直断面図である。 図２は、アンドープβ−Ｇａ_２Ｏ_３系単結晶にＳｉ濃度１×１０^１７ｃｍ^−３、深さ１５０ｎｍ程度のボックスプロファイルを得るための多段注入シミュレーションの結果である。 図３は、Ｆｅドープβ−Ｇａ_２Ｏ_３高抵抗基板とＳｉドープβ−Ｇａ_２Ｏ_３単結晶層との間のＦｅ及びＳｉの濃度プロファイルを示す模式的なグラフであり、（ａ）は、バッファ層を有しない構成における設計値に基づくグラフ、（ｂ）はバッファ層を有しない構成における測定データに基づくグラフ、（ｃ）はバッファ層を有する構成における設計値に基づくグラフ、及び（ｄ）はバッファ層を有する構成における測定データに基づくグラフである。 図４は、アクセプタ不純物としてＦｅを含む高抵抗Ｇａ_２Ｏ_３基板上に、Ｇａ_２Ｏ_３エピタキシャル層を成長させた後、Ｓｉイオン注入やアニール処理の条件を変えた場合の、深さとＦｅの濃度の関係を表す測定データである。 図５は、ＢｅをＧａ_２Ｏ_３結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＢｅ濃度との関係を示す測定データである。 図６は、ＭｇをＧａ_２Ｏ_３結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＭｇ濃度との関係を示す測定データである。 図７は、ＺｎをＧａ_２Ｏ_３結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＺｎ濃度との関係を示す測定データである。 図８は、第３の実施の形態に係るＧａ_２Ｏ_３系半導体素子の垂直断面図である。

〔第１の実施の形態〕
第１の実施の形態は、半導体素子としてＭＥＳＦＥＴを用いる形態である。

（半導体素子の構成）
図１（ａ）は、第１の実施の形態に係るＧａ_２Ｏ_３系半導体素子２０の垂直断面図である。Ｇａ_２Ｏ_３系半導体素子２０は、Ｆｅをドープされたβ−Ｇａ_２Ｏ_３単結晶高抵抗基板１１上に形成されたバッファ層２２と、バッファ層２２上に形成されたチャネル層２３と、チャネル層２３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層２３上に形成されたゲート電極１４と、ソース電極１５及びドレイン電極１６の下のチャネル層２３中に形成されたコンタクト領域１７を含む。

チャネル層２３は、β−Ｇａ_２Ｏ_３単結晶高抵抗基板１１上に形成されたβ−Ｇａ_２Ｏ_３単結晶層中の、Ｓｉ等のドナー不純物がイオン注入された層である。このβ−Ｇａ_２Ｏ_３単結晶層は、高抵抗基板１１を下地基板としてβ−Ｇａ_２Ｏ_３単結晶を５６０〜８００℃の成長温度でエピタキシャル成長させることにより形成される。バッファ層２２は、β−Ｇａ_２Ｏ_３単結晶層中の、ドナー不純物が注入されていない層である。また、バッファ層２２にはβ−Ｇａ_２Ｏ_３単結晶高抵抗基板１１に含まれるＦｅが拡散していないため、バッファ層２２はアンドープのβ−Ｇａ_２Ｏ_３単結晶層である。

図２は、β−Ｇａ_２Ｏ_３単結晶層にドナー不純物であるＳｉを多段イオン注入して深さ１５０ｎｍのボックスプロファイルを有するチャネル層２３を形成したときのチャネル層２３におけるＳｉ濃度のプロファイルのシミュレーション結果を示す。図２より、深さ０．３μｍより深いところまでガウス分布に従うテールを引いていることがわかる。よって、注入エネルギー１７５ｋＶ、９５ｋＶ、６０ｋＶ、３０ｋＶ、１０ｋＶでドナー不純物であるＳｉをβ−Ｇａ_２Ｏ_３単結晶層の表面からイオン注入によって注入して深さ１５０ｎｍのボックスプロファイルを有するチャネル層２３を形成したときは、チャネル層２３の厚さがおよそ０．３２μｍとなる。

このようなチャネル層２３の厚さよりも、β−Ｇａ_２Ｏ_３単結晶高抵抗基板１１上に形成されるβ−Ｇａ_２Ｏ_３単結晶層の厚さを大きくすることにより、チャネル層２３とβ−Ｇａ_２Ｏ_３単結晶高抵抗基板１１の間に、例えば厚さ０．０１μｍ以上のアンドープバッファ層２２を設けることができる。バッファ層２２は、β−Ｇａ_２Ｏ_３単結晶層中のイオン注入によるダメージが生じていない層であり、バッファ層２２が形成されていることは、イオン注入ダメージのβ−Ｇａ_２Ｏ_３単結晶高抵抗基板１１までの到達が抑制されていることを意味する。その結果、高抵抗基板からのアクセプタ不純物のチャネル層２３への拡散の促進がなくなる。なお、図２において、Ｔｏｔａｌはドナー不純物の合計量を表わす。

図３（ａ）及び（ｂ）は、Ｆｅドープβ−Ｇａ_２Ｏ_３単結晶高抵抗基板とＳｉドープβ−Ｇａ_２Ｏ_３単結晶層との間にバッファ層を有しない構成におけるＦｅとＳｉの濃度プロファイルを示す模式的なグラフであり、（ａ）は設計値に基づくもの、（ｂ）は測定データに基づくものである。

図３（ａ）のように、イオン注入したＳｉがＦｅドープβ−Ｇａ_２Ｏ_３単結晶高抵抗基板中まで到達するように設計した場合、β−Ｇａ_２Ｏ_３単結晶層中のイオン注入によりダメージを受けた領域はＦｅ等のアクセプタ不純物が拡散しやすい領域であるため、イオン注入後のダメージを修復するアニール処理によって、図３（ｂ）のように注入ダメージ領域を伝搬してＦｅがチャネル層まで大きく拡散する。

図３（ｃ）及び（ｄ）は、Ｆｅドープβ−Ｇａ_２Ｏ_３単結晶高抵抗基板とＳｉドープβ−Ｇａ_２Ｏ_３単結晶層との間にバッファ層を形成した構成におけるＦｅとＳｉの濃度プロファイルを示す模式的なグラフであり、（ｃ）は設計値に基づくもの、（ｄ）は測定データに基づくものである。

バッファ層を形成することによってイオン注入ダメージがＦｅドープβ−Ｇａ_２Ｏ_３単結晶高抵抗基板に到達しないため、Ｓｉイオン注入後にアニール処理を施してもＦｅの拡散が促進されることがない。よって、図３（ｄ）の測定データは、図３（ｃ）の設計値とほぼ等しくなる。

図４は、Ｆｅドープβ−Ｇａ_２Ｏ_３単結晶からなる高抵抗基板上に０．３μｍ（３００ｎｍ）のβ−Ｇａ_２Ｏ_３単結晶層をアンドープの状態でエピタキシャル成長させた後、Ｓｉイオン注入やアニール処理の条件を変えた場合の、Ｆｅ濃度プロファイルを示すグラフ（ａ）〜（ｃ）である。

図４において、グラフ（ａ）は、Ｆｅドープ高抵抗基板上に厚さがおよそ３００ｎｍとなるように形成されたアンドープβ−Ｇａ_２Ｏ_３単結晶層の表面から、Ｓｉを平均濃度３×１０^１７ｃｍ^−３、深さ３００ｎｍのボックスプロファイルでイオン注入し、その後、イオン注入によるダメージを修復するために、９５０℃、３０分の条件でアニール処理を施したときのＦｅ濃度プロファイルを示すものである。このグラフ（ａ）で示される実測プロファイルは、図３（ｂ）に示されるＦｅのプロファイルに対応する。

グラフ（ｂ）は、Ｆｅドープ高抵抗基板上にアンドープβ−Ｇａ_２Ｏ_３単結晶層を、５６０℃〜８００℃の温度範囲において、５６０℃の成長温度で厚さがおよそ３００ｎｍとなるように形成した直後の深さとＦｅ濃度の関係を示すものである。グラフ（ｃ）は、グラフ（ｂ）で示されたアンドープβ−Ｇａ_２Ｏ_３単結晶層を、Ｓｉのイオン注入を行わない状態で９５０℃、３０分の条件でアニール処理を施したときの、Ｆｅ濃度プロファイルを示すものである。

図４において、横軸はβ−Ｇａ_２Ｏ_３単結晶層の表面からの深さを示している。グラフ（ａ）の場合、Ｓｉのイオン注入によるダメージがＦｅドープ高抵抗基板にまで及んでいることから、そのダメージを伝搬してＦｅがβ−Ｇａ_２Ｏ_３単結晶層へ拡散し、その結果、β−Ｇａ_２Ｏ_３単結晶層がドナー不純物であるＳｉとアクセプタ不純物であるＦｅの混在する状態になっている（Ｓｉ濃度プロファイルは図示省略）。ここで、β−Ｇａ_２Ｏ_３単結晶層が従来の半導体素子のチャネル層であるとすれば、前述したように、チャネル層の導電率が低下することになる。

グラフ（ｂ）では、Ｓｉのイオン注入が行われていないので、β−Ｇａ_２Ｏ_３単結晶層およびＦｅドープ高抵抗基板にはダメージが発生していない。また、β−Ｇａ_２Ｏ_３単結晶層の成長温度が５６０℃という低温であるため、成長中にＦｅドープ高抵抗基板からβ−Ｇａ_２Ｏ_３単結晶層中にＦｅが拡散することはない。よって、β−Ｇａ_２Ｏ_３単結晶層のＦｅ濃度は、無視できる１×１０^１６ｃｍ^−３以下のレベルになっている。

グラフ（ｃ）では、グラフ（ｂ）で述べたように、β−Ｇａ_２Ｏ_３単結晶層およびＦｅドープ高抵抗基板がイオン注入によるダメージを受けていないので、９５０℃、３０分のアニール処理を行った後でも、図４（ａ）で見られたようなβ−Ｇａ_２Ｏ_３単結晶層へのＦｅの拡散は生じていない。

図１（ａ）の本発明の第１の実施の形態のバッファ層２２のＦｅ濃度は、図４のグラフ（ｃ）における深さ０〜２００ｎｍ程度の領域の濃度であると考えることができるので、アンドープβ−Ｇａ_２Ｏ_３単結晶層よりなるバッファ層であるといえる。よって、図１（ａ）の本発明の第１の実施の形態の半導体素子では、バッファ層２２の存在のために、チャネル層２３の導電率の低下はない。

高抵抗基板１１は、Ｆｅの添加以外にも、Ｂｅ、Ｍｇ、Ｚｎ等のアクセプタ不純物が添加されるβ−Ｇａ_２Ｏ_３系単結晶からなる基板であり、アクセプタ不純物の添加により高抵抗化されている。ここで、β−Ｇａ_２Ｏ_３系単結晶は、β−Ｇａ_２Ｏ_３単結晶を含む（Ｇａ_{１−ｘ−ｙ}Ｉｎ_ｘＡｌ_ｙ）_２Ｏ_３（０≦ｘ≦１、０≦ｙ≦１）である。

高抵抗基板１１は、例えば、ＥＦＧ（Edge-defined Film-fed. Growth）法で育成したＦｅドープ高抵抗β−Ｇａ_２Ｏ_３単結晶を、所望の厚さにスライス、研磨加工することにより得られる。

高抵抗基板１１の主面は、例えば、β−Ｇａ_２Ｏ_３系単結晶の（１００）面から５０°以上９０°以下回転させた面である。すなわち、高抵抗基板１１において主面と（１００）面のなす角θ（０＜θ≦９０°）が５０°以上である。（１００）面から５０°以上９０°以下回転させた面として、例えば、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面が存在する。しかし、これらの面は高品質の結晶成長に有利であるが、本発明では、これらの面に限定するものではない。

高抵抗基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、高抵抗基板１１上にβ−Ｇａ_２Ｏ_３系結晶をエピタキシャル成長させるときに、β−Ｇａ_２Ｏ_３系結晶の原料の高抵抗基板１１からの再蒸発を効果的に抑えることができる。具体的には、β−Ｇａ_２Ｏ_３系結晶を成長温度５００℃で成長させたときに再蒸発する原料の割合を０％としたとき、高抵抗基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、再蒸発する原料の割合を４０％以下に抑えることができる。そのため、供給する原料の６０％以上をβ−Ｇａ_２Ｏ_３系結晶の形成に用いることができ、β−Ｇａ_２Ｏ_３系結晶の成長速度や製造コストの観点から好ましい。

β−Ｇａ_２Ｏ_３結晶においては、ｃ軸を軸として（１００）面を５２．５°回転させると（３１０）面と一致し、９０°回転させると（０１０）面と一致する。また、ｂ軸を軸として（１００）面を５３．８°回転させると（１０１）面と一致し、７６．３°回転させると（００１）面と一致し、５３．８°回転させると（−２０１）面と一致する。

また、高抵抗基板１１の主面は、例えば、（０１０）面、又は（０１０）面から３７．５°以内の角度範囲で回転させた面である。この場合、高抵抗基板１１とバッファ層２２との界面を急峻にし、また、バッファ層２２の厚さを高精度で制御することができる。なお、ｃ軸を軸として（０１０）面を３７．５°回転させると（３１０）面と一致する。

これらの面方位の中でも、高抵抗基板１１の主面の面方位が（００１）である場合、高抵抗基板１１上でのβ−Ｇａ_２Ｏ_３系単結晶のエピタキシャル成長速度が特に大きく、高抵抗基板１１上に形成されるバッファ層２２及びチャネル層２３への高抵抗基板１１からのアクセプタ不純物の拡散を抑えることができる。このため、高抵抗基板１１の主面の面方位が（００１）であることが好ましい。

ゲート電極１４、ソース電極１５、及びドレイン電極１６は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、異なる２つの金属からなる２層以上の構造、例えばＴｉ／Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ、Ａｌ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ／Ｎｉ、Ｐｔ／Ａｕ、Ｐｔ／Ｔｉ／Ａｕを有してもよい。

コンタクト領域１７は、イオン注入法等によりＳｉ、Ｓｎ等のドナー不純物をチャネル層２３中に添加し、アニール処理により活性化することにより形成される。コンタクト領域１７のドナー不純物の濃度は、チャネル層２３のドナー不純物の濃度よりも高く、コンタクト領域１７は、ソース電極１５及びドレイン電極１６とオーミック接触する。

上述のように、Ｇａ_２Ｏ_３系半導体素子２０は、高抵抗基板１１と、高抵抗基板１１上のバッファ層２２と、バッファ層２２上のドナー不純物含有層と、を有する結晶積層構造体を用いて製造される。この結晶積層構造体中にコンタクト領域１７を形成し、ゲート電極１４、ソース電極１５、及びドレイン電極１６を接続することによりＧａ_２Ｏ_３系半導体素子２０が得られる。ここで、結晶積層構造体のドナー不純物含有層は、Ｇａ_２Ｏ_３系半導体素子２０の形成後にチャネル層として機能する層であり、チャネル層２３と等しい。

Ｇａ_２Ｏ_３系半導体素子２０は、ゲート電極１４の直下のチャネル層２３のドナー濃度と厚さに依存して、ノーマリーオン型又はノーマリーオフ型になる。

Ｇａ_２Ｏ_３系半導体素子２０がノーマリーオン型である場合、ソース電極１５とドレイン電極１６は、チャネル層２３を介して電気的に接続されている。そのため、ゲート電極１４に電圧を印加しない状態でソース電極１５とドレイン電極１６の間に電圧を印加すると、ソース電極１５からドレイン電極１６へ電流が流れる。一方、ゲート電極１４に電圧を印加すると、チャネル層２３のゲート電極１４下の領域に空乏層が形成され、ソース電極１５とドレイン電極１６の間に電圧を印加してもソース電極１５からドレイン電極１６へ電流が流れなくなる。

Ｇａ_２Ｏ_３系半導体素子２０がノーマリーオフ型である場合、ゲート電極１４に電圧を印加しない状態では、ソース電極１５とドレイン電極１６の間に電圧を印加しても電流は流れない。一方、ゲート電極１４に電圧を印加すると、チャネル層２３のゲート電極１４下の領域の空乏層が狭まり、ソース電極１５とドレイン電極１６の間に電圧を印加するとソース電極１５からドレイン電極１６へ電流が流れるようになる。

図５は、ＢｅをＧａ_２Ｏ_３結晶膜の表面近傍（深さ０．６μｍ）に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＢｅ濃度との関係を示す測定データである。

図６は、ＭｇをＧａ_２Ｏ_３結晶膜の表面近傍（深さ０．６μｍ）に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＭｇ濃度との関係を示す測定データである。

図７は、ＺｎをＧａ_２Ｏ_３結晶膜の表面近傍（深さ０．６μｍ）に導入し、アニール処理を施した場合の、Ｇａ_２Ｏ_３結晶膜の表面からの深さとＺｎ濃度との関係を示す測定データである。

図５、図６、図７によれば、Ｂｅ、Ｍｇ、Ｚｎのいずれも、アニール処理によりイオン注入領域中で大きな濃度プロファイルの変化が確認される。また、アニール処理の温度の上昇に伴い拡散量が大きくなる。これらの結果は、本実施の形態においてＢｅ、Ｍｇ、又はＺｎを高抵抗基板１１に添加するアクセプタ不純物として用いた場合であっても、本発明のバッファ層２２を採用しないときは、高抵抗基板１１からチャネル層２３へのアクセプタ不純物の拡散が生じることを示している。

〔第２の実施の形態〕
図１（ｂ）は、第２の実施の形態に係るＧａ_２Ｏ_３系半導体素子２０の垂直断面図である。

このＧａ_２Ｏ_３系半導体素子２０は、バッファ層２２の構成において、第１の実施の形態のＧａ_２Ｏ_３系半導体素子２０と相違するが、他の構成は共通するので、重複する説明は省略する。

第２の実施の形態のＧａ_２Ｏ_３系半導体素子２０では、バッファ層２２が１０００℃の成長温度で成長する。このとき、バッファ層２２の下層２２ａが、第１の実施の形態の５６０℃〜８００℃の成長温度より高い９５０℃〜１０５０℃の温度範囲において、１０００℃の成長温度の影響でＦｅドープβ−Ｇａ_２Ｏ_３単結晶高抵抗基板１１からＦｅが拡散する。そのため、Ｆｅドープβ−Ｇａ_２Ｏ_３単結晶層となる。この下層２２ａがＦｅの拡散距離に応じた厚みだけ形成された後は、アンドープβ−Ｇａ_２Ｏ_３単結晶層の上層２２ｂが形成されてバッファ層２２の形成プロセスが終了する。

この後、キャリア層２３、コンタクト領域１７、ゲート電極１４、ソース電極１５、ドレイン電極１６が形成されるが、その形成プロセスは、第１の実施の形態と同じであるので、その説明は省略する。

〔第３の実施の形態〕
第３の実施の形態は、半導体素子としてＭＩＳＦＥＴを用いる形態である。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。

（半導体素子の構成）
図８は、第３の実施の形態に係るＧａ_２Ｏ_３系半導体素子４０の垂直断面図である。Ｇａ_２Ｏ_３系半導体素子４０は、高抵抗基板１１上に形成されたバッファ層２２と、バッファ層２２上に形成されたチャネル層２３と、チャネル層２３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層２３上にゲート絶縁膜３１を介して形成されたゲート電極１４と、チャネル層２３中のソース電極１５及びドレイン電極１６の下に形成されたコンタクト領域１７を含む。

Ｇａ_２Ｏ_３系半導体素子４０は、第１の実施の形態に係るＧａ_２Ｏ_３系半導体素子２０と同様に、アクセプタ不純物及びドナー不純物を含まないバッファ層２２上にチャネル層２３が形成されているため、チャネル層を形成するためのドナー不純物イオン注入ダメージが高抵抗基板に到達しない。よって、アクセプタ不純物含有高抵抗基板からチャネル層へのアクセプタ不純物の拡散が生じない。

第１の実施の形態に係るＧａ_２Ｏ_３系半導体素子２０と同様に、Ｇａ_２Ｏ_３系半導体素子４０は、高抵抗基板１１と、高抵抗基板１１上のバッファ層２２と、バッファ層２２上のドナー不純物含有層と、を有する結晶積層構造体を用いて製造される。この結晶積層構造体中にコンタクト領域１７を形成し、絶縁膜３１、ゲート電極１４、ソース電極１５、及びドレイン電極１６を形成することによりＧａ_２Ｏ_３系半導体素子４０が得られる。ここで、結晶積層構造体のドナー不純物含有層は、Ｇａ_２Ｏ_３系半導体素子４０の形成後にチャネル層として機能する層であり、チャネル層２３と等しい。

（実施の形態の効果）
上記第１より第３の実施の形態によれば、高抵抗基板から拡散されるアクセプタ不純物がチャネル層に含まれないため、キャリア補償によるチャネル層の導電率の低下を抑えることができる。

また、一般に、基板とその上にエピタキシャル成長したエピタキシャル層との界面には、意図せぬ不純物や、基板の研磨ダメージに起因する結晶欠陥が混入しやすく、それらの不純物や結晶欠陥は半導体素子においてリークパスとなる。しかし、上記第１より第３の実施の形態の半導体素子においては、高抵抗基板とチャネル層との間にバッファ層が存在し、チャネル層が高抵抗基板とバッファ層との界面から離れているため、この界面における不純物や結晶欠陥に起因するリークを抑えることができる。

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。

また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

２０、４０…Ｇａ_２Ｏ_３系半導体素子、 １１…高抵抗基板、 ２２…バッファ層、 ２３…チャネル層、 ２２ａ…バッファ層２２の下層、 ２２ｂ…バッファ層２２の上層（アクセプタ不純物及びドナー不純物を含まない層）

Claims (14)

1. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、
   前記高抵抗基板上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層と、
   前記バッファ層上に形成された、ドナー不純物を含有するチャネル層と、
   を含む半導体素子。
2. 前記チャネル層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる請求項１に記載の半導体素子。
3. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、
   前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層、を有するバッファ層と、
   前記バッファ層上に形成された、ドナー不純物を含有するチャネル層と、
   を含む半導体素子。
4. 前記チャネル層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる請求項３に記載の半導体素子。
5. 前記チャネル層は、ＭＥＳＦＥＴ又はＭＯＳＦＥＴのチャネル層を構成する請求項１〜４のいずれか１項に記載の半導体素子。
6. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板を準備するステップと、
   前記高抵抗基板上にアンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層を形成するステップと、
   前記バッファ層上にβ−Ｇａ_２Ｏ_３系単結晶層を形成し、このβ−Ｇａ_２Ｏ_３系単結晶層にドナー不純物を注入してチャネル層を形成するステップと、
   前記チャネル層をアニール処理するステップと、
   を含む半導体素子の製造方法。
7. 前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ｇａ_２Ｏ_３系単結晶を５６０℃〜８００℃の成長温度で形成するステップを含む請求項６に記載の半導体素子の製造方法。
8. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板を準備するステップと、
   前記高抵抗基板上にアンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層を形成するステップと、
   前記バッファ層上にβ−Ｇａ_２Ｏ_３系単結晶層を形成し、このβ−Ｇａ_２Ｏ_３系単結晶層にドナー不純物を注入してチャネル層を形成するステップと、
   前記チャネル層をアニール処理するステップと、
   を含み、
   前記バッファ層を形成するステップは、前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層を形成するステップを含む半導体素子の製造方法。
9. 前記バッファ層を形成するステップは、前記高抵抗基板上にβ−Ｇａ_２Ｏ_３系単結晶を９５０℃〜１０５０℃の成長温度で形成するステップを含む請求項８に記載の半導体素子の製造方法。
10. 前記チャネル層を形成するステップは、前記ドナー不純物が前記バッファ層の前記アンドープ層に実質的に到達しないような厚さで、前記β−Ｇａ_２Ｏ_３系単結晶層を形成するステップを含む請求項８に記載の半導体素子の製造方法。
11. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するドナー不純物含有層と、
    を含む結晶積層構造体。
12. 前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる請求項１１に記載の結晶積層構造体。
13. アクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなる高抵抗基板と、
    前記高抵抗基板上に形成された、前記高抵抗基板から拡散されたアクセプタ不純物を含有するβ−Ｇａ_２Ｏ_３系単結晶からなるアクセプタ不純物拡散層、及び前記アクセプタ不純物拡散層上に形成された、アンドープβ−Ｇａ_２Ｏ_３系単結晶からなるアンドープ層、を有するバッファ層と、
    前記バッファ層上に形成された、ドナー不純物を含有するドナー不純物含有層と、
    を含む結晶積層構造体。
14. 前記ドナー不純物含有層は、その表面からイオン注入されるドナー不純物が前記バッファ層に実質的に到達しない厚さにされる請求項１３に記載の結晶積層構造体。
    

Images