JP5907465B2 - 半導体素子及び結晶積層構造体 - Google Patents

半導体素子及び結晶積層構造体 Download PDF

Info

Publication number
JP5907465B2
JP5907465B2 JP2014175913A JP2014175913A JP5907465B2 JP 5907465 B2 JP5907465 B2 JP 5907465B2 JP 2014175913 A JP2014175913 A JP 2014175913A JP 2014175913 A JP2014175913 A JP 2014175913A JP 5907465 B2 JP5907465 B2 JP 5907465B2
Authority
JP
Japan
Prior art keywords
layer
resistance substrate
buffer layer
concentration
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014175913A
Other languages
English (en)
Other versions
JP2016051794A (ja
Inventor
公平 佐々木
公平 佐々木
後藤　健
健 後藤
東脇　正高
正高 東脇
マン ホイ ワン
マン ホイ ワン
纐纈　明伯
明伯 纐纈
熊谷　義直
義直 熊谷
尚 村上
尚 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY, National Institute of Information and Communications Technology, Tamura Corp filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority to JP2014175913A priority Critical patent/JP5907465B2/ja
Priority to US15/507,158 priority patent/US10861945B2/en
Priority to DE112015003943.0T priority patent/DE112015003943B4/de
Priority to PCT/JP2015/073150 priority patent/WO2016031633A1/ja
Priority to CN201580046341.5A priority patent/CN107078063B/zh
Priority to TW104127704A priority patent/TWI660406B/zh
Publication of JP2016051794A publication Critical patent/JP2016051794A/ja
Application granted granted Critical
Publication of JP5907465B2 publication Critical patent/JP5907465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体素子及び結晶積層構造体に関する。
従来の半導体素子として、アクセプタ不純物を含む高抵抗のＧａ2Ｏ3系基板上にドナー不純物を含むチャネル層が形成されたＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）が知られている（例えば、特許文献１参照）。
国際公開第２０１３／０６９７２９号
しかしながら、特許文献１に開示されたＭＥＳＦＥＴにおいては、高抵抗Ｇａ2Ｏ3基板からチャネル層へアクセプタ不純物が拡散し、キャリア補償によりチャネル層が高抵抗化するおそれがある。
そこで、本発明の目的は、チャネル層の高抵抗化が抑えられた半導体素子、及びその素子の製造に用いることができる結晶積層構造体を提供することにある。

本発明の一態様は、上記目的を達成するために、以下の［１］〜［４］の半導体素子を提供する。
［１］アクセプタ不純物を含むβ−Ｇａ２Ｏ３系単結晶からなる高抵抗基板と、前記高抵抗基板上の、β−Ｇａ２Ｏ３系単結晶からなるバッファ層と、前記バッファ層上の、ドナー不純物を含むβ−Ｇａ２Ｏ３系単結晶からなるチャネル層と、を有し、前記アクセプタ不純物がＦｅであり、前記高抵抗基板の主面の面方位が（００１）又は（０１０）であり、前記面方位が（００１）の場合に前記バッファ層の厚さが０．１８μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が０．１８μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さく、前記面方位が（０１０）の場合に前記バッファ層の厚さが１μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が１μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さい、半導体素子。
［２］前記バッファ層及び前記チャネル層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、前記チャネル層の前記アクセプタ不純物の濃度が前記バッファ層の前記アクセプタ不純物の濃度よりも低く、前記チャネル層の前記ドナー不純物の濃度が前記チャネル層の前記アクセプタ不純物の濃度よりも高い、前記［１］に記載の半導体素子。
［３］前記バッファ層の前記高抵抗基板側の下層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、前記バッファ層の前記チャネル層側の上層及び前記チャネル層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含まない、前記［１］に記載の半導体素子。
［４］ＭＥＳＦＥＴ又はＭＯＳＦＥＴである、前記［１］〜［３］のいずれか１項に記載の半導体素子。
また、本発明の他の態様は、上記目的を達成するために、以下の［５］〜［７］の結晶積層構造体を提供する。
［５］アクセプタ不純物を含むβ−Ｇａ2Ｏ3系単結晶からなる高抵抗基板と、前記高抵抗基板上の、β−Ｇａ2Ｏ3系単結晶からなるバッファ層と、前記バッファ層上の、ドナー不純物を含むβ−Ｇａ2Ｏ3系単結晶からなるドナー不純物含有層と、を有し、前記アクセプタ不純物がＦｅであり、前記高抵抗基板の主面の面方位が（００１）又は（０１０）であり、前記面方位が（００１）の場合に前記バッファ層の厚さが０．１８μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が０．１８μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さく、前記面方位が（０１０）の場合に前記バッファ層の厚さが１μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が１μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さい、結晶積層構造体。
［６］前記バッファ層及び前記ドナー不純物含有層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、前記ドナー不純物含有層の前記アクセプタ不純物の濃度が前記バッファ層の前記アクセプタ不純物の濃度よりも低く、前記ドナー不純物含有層の前記ドナー不純物の濃度が前記ドナー不純物含有層の前記アクセプタ不純物の濃度よりも高い、前記［５］に記載の結晶積層構造体。
［７］前記バッファ層の前記高抵抗基板側の下層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、前記バッファ層の前記ドナー不純物含有層側の上層及び前記ドナー不純物含有層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含まない、前記［５］に記載の結晶積層構造体。
本発明によれば、チャネル層の高抵抗化が抑えられた半導体素子、及びその素子の製造に用いることができる結晶積層構造体を提供することができる。
図１は、第１の実施の形態に係るＧａ2Ｏ3系半導体素子の垂直断面図である。 図２は、アクセプタ不純物としてＦｅを含む高抵抗Ｇａ2Ｏ3基板上に、ドナー不純物としてＳｉを含むＧａ2Ｏ3エピタキシャル層を成長させた場合の、Ｇａ2Ｏ3エピタキシャル層の表面からの深さとＦｅ、Ｓｉの濃度の関係を表す測定データである。 図３（ａ）は、高抵抗基板上にチャネル層が直接形成された比較例としてのＧａ2Ｏ3系半導体素子の垂直断面図である。図３（ｂ）は、そのＧａ2Ｏ3系半導体素子におけるチャネル層の表面からの深さとアクセプタ不純物濃度との関係を概念的に表すグラフである。 図４（ａ）は、高抵抗基板上にバッファ層を介してチャネル層が形成された本実施の形態に係るＧａ2Ｏ3系半導体素子の垂直断面図である。図４（ｂ）は、そのＧａ2Ｏ3系半導体素子におけるチャネル層の表面からの深さとアクセプタ不純物濃度との関係を概念的に表すグラフである。 図５は、アクセプタ不純物としてＦｅを含む高抵抗Ｇａ2Ｏ3基板上に、Ｇａ2Ｏ3エピタキシャル層を成長させた場合の、深さとＦｅの濃度の関係を表す測定データである。 図６（ａ）は、ＢｅをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＢｅ濃度との関係を示す測定データである。図６（ｂ）は、ＭｇをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＭｇ濃度との関係を示す測定データである。 図７は、ＺｎをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＺｎ濃度との関係を示す測定データである。 図８は、第２の実施の形態に係るＧａ2Ｏ3系半導体素子の垂直断面図である。 図９は、第３の実施の形態に係るＧａ2Ｏ3系半導体素子の垂直断面図である。 図１０は、第４の実施の形態に係るＧａ2Ｏ3系半導体素子の垂直断面図である。
〔第１の実施の形態〕
第１の実施の形態は、半導体素子としてＭＥＳＦＥＴを用いる形態である。
（半導体素子の構成）
図１は、第１の実施の形態に係るＧａ2Ｏ3系半導体素子１０の垂直断面図である。Ｇａ2Ｏ3系半導体素子１０は、高抵抗基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成されたチャネル層１３と、チャネル層１３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層１３上に形成されたゲート電極１４と、チャネル層１３中のソース電極１５及びドレイン電極１６の下に形成されたコンタクト領域１７を含む。
高抵抗基板１１は、Ｆｅ、Ｂｅ、Ｍｇ、Ｚｎ等のアクセプタ不純物が添加されたβ−Ｇａ2Ｏ3系単結晶からなる基板であり、アクセプタ不純物の添加により高抵抗化されている。ここで、β−Ｇａ2Ｏ3系単結晶は、β−Ｇａ2Ｏ3単結晶、又は、Ａｌ、Ｉｎ等の非導電型不純物を含むβ−Ｇａ2Ｏ3単結晶である。
高抵抗基板１１は、例えば、ＥＦＧ（Edge-defined Film-fed. Growth）法で育成したＦｅドープ高抵抗β−Ｇａ2Ｏ3単結晶を、所望の厚さにスライス、研磨加工することにより得られる。
高抵抗基板１１の主面は、例えば、β−Ｇａ2Ｏ3系単結晶の（１００）面から５０°以上９０°以下回転させた面である。すなわち、高抵抗基板１１において主面と（１００）面のなす角θ（０＜θ≦９０°）が５０°以上である。（１００）面から５０°以上９０°以下回転させた面として、例えば、（０１０）面、（００１）面、（−２０１）面、（１０１）面、及び（３１０）面が存在する。
高抵抗基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、高抵抗基板１１上にβ−Ｇａ2Ｏ3系結晶をエピタキシャル成長させるときに、β−Ｇａ2Ｏ3系結晶の原料の高抵抗基板１１からの再蒸発を効果的に抑えることができる。具体的には、β−Ｇａ2Ｏ3系結晶を成長温度５００℃で成長させたときに再蒸発する原料の割合を０％としたとき、高抵抗基板１１の主面が、（１００）面から５０°以上９０°以下回転させた面である場合、再蒸発する原料の割合を４０％以下に抑えることができる。そのため、供給する原料の６０％以上をβ−Ｇａ2Ｏ3系結晶の形成に用いることができ、β−Ｇａ2Ｏ3系結晶の成長速度や製造コストの観点から好ましい。
β−Ｇａ2Ｏ3結晶においては、ｃ軸を軸として（１００）面を５２．５°回転させると（３１０）面と一致し、９０°回転させると（０１０）面と一致する。また、ｂ軸を軸として（１００）面を５３．８°回転させると（１０１）面と一致し、７６．３°回転させると（００１）面と一致し、５３．８°回転させると（−２０１）面と一致する。
また、高抵抗基板１１の主面は、例えば、（０１０）面、又は（０１０）面から３７．５°以内の角度範囲で回転させた面である。この場合、高抵抗基板１１とエピタキシャル層１２との界面を急峻にし、また、エピタキシャル層１２の厚さを高精度で制御することができる。また、エピタキシャル層１２への元素の取り込まれ量のムラを抑制し、エピタキシャル層１２を均質化することが可能である。なお、ｃ軸を軸として（０１０）面を３７．５°回転させると（３１０）面と一致する。
これらの面方位の中でも、高抵抗基板１１の主面の面方位が（００１）である場合、高抵抗基板１１上でのβ−Ｇａ2Ｏ3系単結晶のエピタキシャル成長速度が特に大きく、高抵抗基板１１上に形成されるバッファ層１２及びチャネル層１３への高抵抗基板１１からのアクセプタ不純物の拡散を抑えることができる。このため、高抵抗基板１１の主面の面方位が（００１）であることが好ましい。
バッファ層１２は、高抵抗基板１１から拡散したアクセプタ不純物を含むβ−Ｇａ2Ｏ3系単結晶からなる。
バッファ層１２は、高抵抗基板１１を下地基板としてβ−Ｇａ2Ｏ3系単結晶をエピタキシャル成長させることにより形成される。このエピタキシャル成長の間に、高抵抗基板１１からバッファ層１２にアクセプタ不純物が拡散する。
チャネル層１３は、ドナー不純物を含むβ−Ｇａ2Ｏ3系単結晶からなる。このドナー不純物は、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。なお、高電子移動度トランジスタのようにｉ型層とｎ型層がヘテロ接合する必要はないため、バッファ層１２とチャネル層１３の母結晶であるβ−Ｇａ2Ｏ3系単結晶の組成比は同じであってもよい。
チャネル層１３は、バッファ層１２と同じくβ−Ｇａ2Ｏ3系単結晶を母結晶とするため、エピタキシャル成長によりバッファ層１２と連続的に形成することができる。チャネル層１３の厚さは、例えば、１０〜１０００ｎｍ程度である。
チャネル層１３にドナー不純物を導入する方法としては、例えば、β−Ｇａ2Ｏ3単結晶膜を成長させた後でイオン注入法によりドナー不純物を注入する方法や、ドナー不純物を含んだβ−Ｇａ2Ｏ3単結晶膜をエピタキシャル成長させる方法がある。
前者の方法を用いる場合は、例えば、ＨＶＰＥ法や分子線エピタキシー法を用いて、バッファ層１２上に厚さ３００ｎｍのβ−Ｇａ2Ｏ3単結晶膜をホモエピタキシャル成長させた後に、その全面にＳｉの多段イオン注入を施す。
後者の方法を用いる場合は、例えば、ＨＶＰＥ法や分子線エピタキシー法を用いて、バッファ層１２上にＳｎを含む厚さ３００ｎｍのβ−Ｇａ2Ｏ3単結晶膜をホモエピタキシャル成長させる。
チャネル層１３は、高抵抗基板１１から拡散したアクセプタ不純物を含むが、バッファ層１２よりも高抵抗基板１１からの距離が大きいため、アクセプタ不純物の濃度がバッファ層１２よりも低い。また、チャネル層１３は、ドナー不純物濃度がアクセプタ不純物濃度よりも高く、ｎ型導電性を有する。
ゲート電極１４、ソース電極１５、及びドレイン電極１６は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、異なる２つの金属からなる２層構造、例えばＴｉ／Ａｌ、Ｔｉ／Ａｕ、Ｔｉ／Ｐｔ、Ａｌ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ／Ｎｉを有してもよい。
コンタクト領域１７は、イオン注入法等によりＳｉ、Ｓｎ等のドナー不純物をチャネル層１３中に添加し、アニール処理により活性化することにより形成される。コンタクト領域１７のドナー不純物の濃度は、チャネル層１３のドナー不純物の濃度よりも高く、コンタクト領域１７は、ソース電極１５及びドレイン電極１６とオーミック接触する。
上述のように、Ｇａ2Ｏ3系半導体素子１０は、高抵抗基板１１と、高抵抗基板１１上のバッファ層１２と、バッファ層１２上のドナー不純物含有層と、を有する結晶積層構造体を用いて製造される。この結晶積層構造体中にコンタクト領域１７を形成し、ゲート電極１４、ソース電極１５、及びドレイン電極１６を接続することによりＧａ2Ｏ3系半導体素子１０が得られる。ここで、結晶積層構造体のドナー不純物含有層は、Ｇａ2Ｏ3系半導体素子１０の形成後にチャネル層として機能する層であり、チャネル層１３と等しい。
Ｇａ2Ｏ3系半導体素子１０は、ゲート電極１４の直下のチャネル層１３のドナー濃度と厚さに依存して、ノーマリーオン型又はノーマリーオフ型になる。
Ｇａ2Ｏ3系半導体素子１０がノーマリーオン型である場合、ソース電極１５とドレイン電極１６は、チャネル層１３を介して電気的に接続されている。そのため、ゲート電極１４に電圧を印加しない状態でソース電極１５とドレイン電極１６の間に電圧を印加すると、ソース電極１５からドレイン電極１６へ電流が流れる。一方、ゲート電極１４に電圧を印加すると、チャネル層１３のゲート電極１４下の領域に空乏層が形成され、ソース電極１５とドレイン電極１６の間に電圧を印加してもソース電極１５からドレイン電極１６へ電流が流れなくなる。
Ｇａ2Ｏ3系半導体素子１０がノーマリーオフ型である場合、ゲート電極１４に電圧を印加しない状態では、ソース電極１５とドレイン電極１６の間に電圧を印加しても電流は流れない。一方、ゲート電極１４に電圧を印加すると、チャネル層１３のゲート電極１４下の領域の空乏層が狭まり、ソース電極１５とドレイン電極１６の間に電圧を印加するとソース電極１５からドレイン電極１６へ電流が流れるようになる。
図２は、アクセプタ不純物としてＦｅを含む高抵抗Ｇａ2Ｏ3基板上に、アンドープのＧａ2Ｏ3エピタキシャル層をおよそ３００ｎｍ成長させた後、そのエピタキシャル層へドナー不純物としてＳｉをイオン注入した場合の、Ｇａ2Ｏ3エピタキシャル層の表面からの深さとＦｅ、Ｓｉの濃度の関係を表す測定データである。
図２に示されるように、高抵抗Ｇａ2Ｏ3基板中のＦｅがＧａ2Ｏ3エピタキシャル層中に拡散している。Ｇａ2Ｏ3エピタキシャル層中のＦｅ濃度は、最も高抵抗Ｇａ2Ｏ3基板から離れた表面近傍でも、６×１０17ｃｍ-3と高いため、キャリア補償によりＧａ2Ｏ3エピタキシャル層が高抵抗化している。このため、このようなＧａ2Ｏ3エピタキシャル層をｎ型チャネル層として用いることは好ましくない。
図３（ａ）は、高抵抗基板１１上にチャネル層１３が直接形成された比較例としてのＧａ2Ｏ3系半導体素子５０の垂直断面図である。図３（ｂ）は、Ｇａ2Ｏ3系半導体素子５０におけるチャネル層１３の表面からの深さとアクセプタ不純物濃度との関係を概念的に表すグラフである。
図４（ａ）は、高抵抗基板１１上にバッファ層１２を介してチャネル層１３が形成された本実施の形態に係るＧａ2Ｏ3系半導体素子１０の垂直断面図である。図４（ｂ）は、Ｇａ2Ｏ3系半導体素子１０におけるチャネル層１３の表面からの深さとアクセプタ不純物濃度との関係を概念的に表すグラフである。
Ｇａ2Ｏ3系半導体素子５０においては、図３（ａ）、（ｂ）に示されるように、チャネル層１３と高抵抗基板１１の距離が小さいため、高抵抗基板１１から拡散するＦｅ等のアクセプタ不純物の、拡散距離の増加に伴う濃度低下が小さい。このため、チャネル層１３には高濃度のアクセプタ不純物が含まれる。
一方、Ｇａ2Ｏ3系半導体素子１０においては、図４（ａ）、（ｂ）に示されるように、チャネル層１３と高抵抗基板１１の距離が大きいため、高抵抗基板１１から拡散するアクセプタ不純物のチャネル層１３中の濃度が大きく低下している。このため、Ｇａ2Ｏ3系半導体素子１０チャネル層１３のアクセプタ不純物の濃度は、Ｇａ2Ｏ3系半導体素子５０のものよりも低い。
（アクセプタ不純物の拡散評価）
図５は、アクセプタ不純物としてＦｅを含む高抵抗Ｇａ2Ｏ3基板上に、Ｇａ2Ｏ3エピタキシャル層を成長させた場合の、深さとＦｅの濃度の関係を表す測定データである。この深さは、高抵抗Ｇａ2Ｏ3基板とＧａ2Ｏ3エピタキシャル層との界面の位置を原点としている。
この測定に係る高抵抗Ｇａ2Ｏ3基板のＦｅ濃度は５×１０18ｃｍ-3である。また、この測定に係るＧａ2Ｏ3エピタキシャル層の成長温度は１０００℃である。
図５には、高抵抗Ｇａ2Ｏ3基板の主面の面方位が（０１０）である場合の測定データと、（００１）である場合の測定データが示されている。いずれの場合も、界面からの深さ方向の距離が大きくなるほど、Ｇａ2Ｏ3エピタキシャル層中のＦｅ濃度が小さくなる。
高抵抗Ｇａ2Ｏ3基板の主面の面方位が（０１０）である場合、Ｇａ2Ｏ3エピタキシャル層はおよそ０．３μｍ／ｈの速度で成長し、界面からの深さ方向の距離がおよそ１μｍの領域において、Ｇａ2Ｏ3エピタキシャル層中のＦｅ濃度が１×１０16ｃｍ-3よりも小さくなる。このため、この場合には、厚さ１μｍ以上のバッファ層１２上にチャネル層１３を形成することにより、高い導電性を有するチャネル層１３を得ることができる。
一方、高抵抗Ｇａ2Ｏ3基板の主面の面方位が（００１）である場合、Ｇａ2Ｏ3エピタキシャル層はおよそ６μｍ／ｈの速度で成長し、界面からの深さ方向の距離がおよそ０．１８μｍの領域において、Ｇａ2Ｏ3エピタキシャル層中のＦｅ濃度が１×１０16ｃｍ-3よりも小さくなる。このため、この場合には、厚さ０．１８μｍ以上のバッファ層１２上にチャネル層１３を形成することにより、高い導電性を有するチャネル層１３を得ることができる。
バッファ層の厚さは薄い方が製造時間の短縮や原料消費量の低減が図れるため、好ましい。上記のように、高い導電性を有するチャネル層１３を得るために必要なＧａ2Ｏ3エピタキシャル層の厚さが小さくなるため、高抵抗Ｇａ2Ｏ3基板の主面の面方位は（００１）であることが好ましい。
なお、Ｇａ2Ｏ3エピタキシャル層の成長温度を高くすることにより、Ｆｅの移動量が増加するため、Ｆｅ濃度を十分に低下させるために必要なＧａ2Ｏ3エピタキシャル層の厚さが大きくなる。一方、Ｇａ2Ｏ3エピタキシャル層の成長温度を低くすることにより、Ｆｅの移動量が低下するため、Ｆｅ濃度を十分に低下させるために必要なＧａ2Ｏ3エピタキシャル層の厚さが小さくなる。
上記の図２、図５は、高抵抗基板１１中のＦｅがバッファ層１２及びチャネル層１３へ拡散することを裏付けているが、アクセプタ不純物としてＦｅ以外の元素を用いた場合にも拡散は生じるため、本実施の形態において用いられるアクセプタ不純物はＦｅに限定されない。
図６（ａ）は、ＢｅをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＢｅ濃度との関係を示す測定データである。
図６（ｂ）は、ＭｇをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＭｇ濃度との関係を示す測定データである。
図７は、ＺｎをＧａ2Ｏ3結晶膜の表面近傍に導入し、アニール処理を施した場合の、Ｇａ2Ｏ3結晶膜の表面からの深さとＺｎ濃度との関係を示す測定データである。
図６（ａ）、（ｂ）、図７によれば、Ｂｅ、Ｍｇ、Ｚｎのいずれも、アニール処理によりＧａ2Ｏ3結晶膜中に拡散し、アニール処理の温度の上昇に伴い拡散量が大きくなる。これらの結果は、本実施の形態においてＢｅ、Ｍｇ、又はＺｎを高抵抗基板１１に添加するアクセプタ不純物として用いた場合であっても、高抵抗基板１１からバッファ層１２及びチャネル層１３へのアクセプタ不純物の拡散が生じることを示している。
〔第２の実施の形態〕
第２の実施の形態は、バッファ層の上層及びチャネル層がアクセプタ不純物を含まない点で第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（半導体素子の構成）
図８は、第２の実施の形態に係るＧａ2Ｏ3系半導体素子２０の垂直断面図である。Ｇａ2Ｏ3系半導体素子２０は、高抵抗基板１１上に形成されたバッファ層２２と、バッファ層２２上に形成されたチャネル層２３と、チャネル層２３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層２３上に形成されたゲート電極１４と、チャネル層２３中のソース電極１５及びドレイン電極１６の下に形成されたコンタクト領域１７を含む。
バッファ層２２は、β−Ｇａ2Ｏ3系単結晶からなり、高抵抗基板１１から拡散したアクセプタ不純物を含む、高抵抗基板１１側の下層２２ａと、アクセプタ不純物を含まない、チャネル層２３側の上層２２ｂを含む。
バッファ層２２は、高抵抗基板１１を下地基板としてβ−Ｇａ2Ｏ3系単結晶をエピタキシャル成長させることにより形成される。このエピタキシャル成長の間に、高抵抗基板１１からバッファ層２２にアクセプタ不純物が拡散する。
第１の実施の形態において述べたように、バッファ層１２及びチャネル層１３中のアクセプタ不純物の濃度は、高抵抗基板１１からの深さ方向の距離が大きくなるほど低下する。
例えば、図５に示される例では、主面の面方位が（０１０）である高抵抗Ｇａ2Ｏ3基板上に成長温度１０００℃でＧａ2Ｏ3エピタキシャル層を成長させた場合、高抵抗基板１１からの深さ方向（厚さ方向）の距離が１μｍ以上であるＧａ2Ｏ3エピタキシャル層中の領域にはアクセプタ不純物がほとんど含まれない。
この場合、高抵抗基板１１の表面からの厚さが１μｍよりも大きいＧａ2Ｏ3エピタキシャル層をバッファ層２２として用いると、高抵抗基板１１からの厚さ方向の距離が１μｍ未満である領域が下層２２ａとなり、高抵抗基板１１からの厚さ方向の距離が１μｍ以上である領域が上層２２ｂとなる。
また、図５に示される例では、主面の面方位が（００１）である高抵抗Ｇａ2Ｏ3基板上に成長温度１０００℃でＧａ2Ｏ3エピタキシャル層を成長させた場合、高抵抗基板１１からの厚さ方向の距離が０．１８μｍ以上であるＧａ2Ｏ3エピタキシャル層中の領域にはアクセプタ不純物がほとんど含まれない。
この場合、高抵抗基板１１の表面からの厚さが０．１８μｍよりも大きいＧａ2Ｏ3エピタキシャル層をバッファ層２２として用いると、高抵抗基板１１からの厚さ方向の距離が０．１８μｍ未満である領域が下層２２ａとなり、高抵抗基板１１からの厚さ方向の距離が０．１８μｍ以上である領域が上層２２ｂとなる。
チャネル層２３は、ドナー不純物を含むβ−Ｇａ2Ｏ3系単結晶からなる。このドナー不純物は、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。
チャネル層２３は、バッファ層２２と同じくβ−Ｇａ2Ｏ3系単結晶を母結晶とするため、エピタキシャル成長によりバッファ層２２と連続的に形成することができる。チャネル層２３の厚さは、例えば、１０〜１０００ｎｍ程度である。
チャネル層２３は、アクセプタ不純物を含まない上層２２ｂ上に形成されるため、アクセプタ不純物を含まず、第１の実施の形態にかかるチャネル層１３よりも高い導電性を有する。
〔第３の実施の形態〕
第３の実施の形態は、半導体素子としてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を用いる形態である。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（半導体素子の構成）
図９は、第３の実施の形態に係るＧａ2Ｏ3系半導体素子３０の垂直断面図である。Ｇａ2Ｏ3系半導体素子３０は、高抵抗基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成されたチャネル層１３と、チャネル層１３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層１３上にゲート絶縁膜３１を介して形成されたゲート電極１４と、チャネル層１３中のソース電極１５及びドレイン電極１６の下に形成されたコンタクト領域１７を含む。
ゲート絶縁膜３１は、Ａｌ2Ｏ3等の絶縁材料からなる。
Ｇａ2Ｏ3系半導体素子３０は、ゲート電極１４の直下のチャネル層１３のドナー濃度と厚さに依存して、ノーマリーオン型又はノーマリーオフ型になる。
Ｇａ2Ｏ3系半導体素子３０がノーマリーオン型である場合、ソース電極１５とドレイン電極１６は、チャネル層１３を介して電気的に接続されている。そのため、ゲート電極１４に電圧を印加しない状態でソース電極１５とドレイン電極１６の間に電圧を印加すると、ソース電極１５からドレイン電極１６へ電流が流れる。一方、ゲート電極１４に電圧を印加すると、チャネル層１３のゲート電極１４下の領域に空乏層が形成され、ソース電極１５とドレイン電極１６の間に電圧を印加してもソース電極１５からドレイン電極１６へ電流が流れなくなる。
Ｇａ2Ｏ3系半導体素子３０がノーマリーオフ型である場合、ゲート電極１４に電圧を印加しない状態では、ソース電極１５とドレイン電極１６の間に電圧を印加しても電流は流れない。一方、ゲート電極１４に電圧を印加すると、チャネル層１３のゲート電極１４下の領域の空乏層が狭まり、ソース電極１５とドレイン電極１６の間に電圧を印加するとソース電極１５からドレイン電極１６へ電流が流れるようになる。
Ｇａ2Ｏ3系半導体素子３０は、第１の実施の形態に係るＧａ2Ｏ3系半導体素子１０と同様に、チャネル層１３が高抵抗基板１１上にバッファ層１２を介して形成されているため、チャネル層１３に含まれるアクセプタ不純物の濃度が低い。このため、キャリア補償によるチャネル層１３の高抵抗化を抑えることができる。
〔第４の実施の形態〕
第４の実施の形態は、半導体素子としてＭＩＳＦＥＴを用いる形態である。なお、第２及び第３の実施の形態と同様の点については、説明を省略又は簡略化する。
（半導体素子の構成）
図１０は、第４の実施の形態に係るＧａ2Ｏ3系半導体素子４０の垂直断面図である。Ｇａ2Ｏ3系半導体素子４０は、高抵抗基板１１上に形成されたバッファ層２２と、バッファ層２２上に形成されたチャネル層２３と、チャネル層２３上に形成されたソース電極１５及びドレイン電極１６と、ソース電極１５とドレイン電極１６との間のチャネル層２３上にゲート絶縁膜３１を介して形成されたゲート電極１４と、チャネル層２３中のソース電極１５及びドレイン電極１６の下に形成されたコンタクト領域１７を含む。
Ｇａ2Ｏ3系半導体素子４０は、第２の実施の形態に係るＧａ2Ｏ3系半導体素子２０と同様に、上層２２ｂにアクセプタ不純物を含まないバッファ層２２上にチャネル層２３が形成されているため、チャネル層２３がアクセプタ不純物を含まない。このため、キャリア補償によるチャネル層２３の高抵抗化を抑えることができる。
（実施の形態の効果）
上記第１〜４の実施の形態によれば、高抵抗基板から拡散されるアクセプタ不純物のチャネル層の濃度が低い、又はアクセプタ不純物がチャネル層にほとんど含まれないため、キャリア補償によるチャネル層の高抵抗化を抑えることができる。
また、一般に、基板とその上にエピタキシャル成長したエピタキシャル層との界面には、意図せぬ不純物や、基板の研磨ダメージに起因する結晶欠陥が混入しやすく、それらの不純物や結晶欠陥は半導体素子においてリークパスとなる。しかし、上記第１〜４の実施の形態の半導体素子においては、高抵抗基板とチャネル層との間にバッファ層が存在し、チャネル層が高抵抗基板とバッファ層との界面から離れているため、この界面における不純物や結晶欠陥に起因するリークを抑えることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１０、２０、３０、４０…Ｇａ2Ｏ3系半導体素子、 １１…高抵抗基板、 １２、２２…バッファ層、 １３、２３…チャネル層、 ２２ａ…下層、 ２２ｂ…上層

Claims (7)

  1. アクセプタ不純物を含むβ−Ｇａ２Ｏ３系単結晶からなる高抵抗基板と、
    前記高抵抗基板上の、β−Ｇａ２Ｏ３系単結晶からなるバッファ層と、
    前記バッファ層上の、ドナー不純物を含むβ−Ｇａ２Ｏ３系単結晶からなるチャネル層と、
    を有し、
    前記アクセプタ不純物がＦｅであり、
    前記高抵抗基板の主面の面方位が（００１）又は（０１０）であり、
    前記面方位が（００１）の場合に前記バッファ層の厚さが０．１８μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が０．１８μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さく、前記面方位が（０１０）の場合に前記バッファ層の厚さが１μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が１μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さい、半導体素子。
  2. 前記バッファ層及び前記チャネル層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、
    前記チャネル層の前記アクセプタ不純物の濃度が前記バッファ層の前記アクセプタ不純物の濃度よりも低く、
    前記チャネル層の前記ドナー不純物の濃度が前記チャネル層の前記アクセプタ不純物の濃度よりも高い、
    請求項１に記載の半導体素子。
  3. 前記バッファ層の前記高抵抗基板側の下層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、
    前記バッファ層の前記チャネル層側の上層及び前記チャネル層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含まない、
    請求項１に記載の半導体素子。
  4. ＭＥＳＦＥＴ又はＭＯＳＦＥＴである、
    請求項１〜３のいずれか１項に記載の半導体素子。
  5. アクセプタ不純物を含むβ−Ｇａ2Ｏ3系単結晶からなる高抵抗基板と、
    前記高抵抗基板上の、β−Ｇａ2Ｏ3系単結晶からなるバッファ層と、
    前記バッファ層上の、ドナー不純物を含むβ−Ｇａ2Ｏ3系単結晶からなるドナー不純物含有層と、
    を有し、
    前記アクセプタ不純物がＦｅであり、
    前記高抵抗基板の主面の面方位が（００１）又は（０１０）であり、
    前記面方位が（００１）の場合に前記バッファ層の厚さが０．１８μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が０．１８μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さく、前記面方位が（０１０）の場合に前記バッファ層の厚さが１μｍ以上かつ前記バッファ層の前記高抵抗基板との界面からの深さ方向の距離が１μｍの領域における前記アクセプタ不純物の濃度が１×１０ １６ ｃｍ −３ よりも小さい、結晶積層構造体。
  6. 前記バッファ層及び前記ドナー不純物含有層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、
    前記ドナー不純物含有層の前記アクセプタ不純物の濃度が前記バッファ層の前記アクセプタ不純物の濃度よりも低く、
    前記ドナー不純物含有層の前記ドナー不純物の濃度が前記ドナー不純物含有層の前記アクセプタ不純物の濃度よりも高い、
    請求項５に記載の結晶積層構造体。
  7. 前記バッファ層の前記高抵抗基板側の下層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含み、
    前記バッファ層の前記ドナー不純物含有層側の上層及び前記ドナー不純物含有層が、前記高抵抗基板から拡散した前記アクセプタ不純物を含まない、
    請求項５に記載の結晶積層構造体。
JP2014175913A 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体 Active JP5907465B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014175913A JP5907465B2 (ja) 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体
US15/507,158 US10861945B2 (en) 2014-08-29 2015-08-18 Semiconductor element and crystalline laminate structure
DE112015003943.0T DE112015003943B4 (de) 2014-08-29 2015-08-18 Halbleiterelement und kristalline Laminatstruktur
PCT/JP2015/073150 WO2016031633A1 (ja) 2014-08-29 2015-08-18 半導体素子及び結晶積層構造体
CN201580046341.5A CN107078063B (zh) 2014-08-29 2015-08-18 半导体元件和晶体层叠结构体
TW104127704A TWI660406B (zh) 2014-08-29 2015-08-25 半導體元件及結晶積層構造體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175913A JP5907465B2 (ja) 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体

Publications (2)

Publication Number Publication Date
JP2016051794A JP2016051794A (ja) 2016-04-11
JP5907465B2 true JP5907465B2 (ja) 2016-04-26

Family

ID=55399529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175913A Active JP5907465B2 (ja) 2014-08-29 2014-08-29 半導体素子及び結晶積層構造体

Country Status (6)

Country Link
US (1) US10861945B2 (ja)
JP (1) JP5907465B2 (ja)
CN (1) CN107078063B (ja)
DE (1) DE112015003943B4 (ja)
TW (1) TWI660406B (ja)
WO (1) WO2016031633A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7008293B2 (ja) 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
CN107369707B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN107359122B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107658337B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN107359127B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107481939B (zh) * 2017-07-20 2021-06-15 中国电子科技集团公司第十三研究所 帽层结构氧化镓场效应晶体管的制备方法
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7404594B2 (ja) * 2018-07-12 2023-12-26 株式会社Flosfia 半導体装置および半導体装置を含む半導体システム
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
TW202006945A (zh) * 2018-07-12 2020-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
US20200083332A1 (en) * 2018-09-05 2020-03-12 Industrial Technology Research Institute Semiconductor device and method for fabricating the same
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
US11462402B2 (en) * 2020-10-21 2022-10-04 Cornell University Suboxide molecular-beam epitaxy and related structures
JP7442428B2 (ja) * 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1598450B1 (en) * 2003-02-24 2011-09-21 Waseda University Beta-Ga2O3 SINGLE CRYSTAL GROWING METHOD
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2013056803A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系単結晶膜の製造方法
CN107653490A (zh) * 2011-09-08 2018-02-02 株式会社田村制作所 晶体层叠结构体
WO2013035841A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系ＨＥＭＴ
JP5807282B2 (ja) * 2011-09-08 2015-11-10 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
JP6120224B2 (ja) 2011-11-09 2017-04-26 株式会社タムラ製作所 半導体素子及びその製造方法
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Also Published As

Publication number Publication date
US20170278933A1 (en) 2017-09-28
CN107078063B (zh) 2021-03-23
US10861945B2 (en) 2020-12-08
TWI660406B (zh) 2019-05-21
JP2016051794A (ja) 2016-04-11
TW201620014A (zh) 2016-06-01
DE112015003943B4 (de) 2021-02-04
CN107078063A (zh) 2017-08-18
DE112015003943T5 (de) 2017-05-11
WO2016031633A1 (ja) 2016-03-03

Similar Documents

Publication Publication Date Title
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
JP5828568B1 (ja) 半導体素子及びその製造方法
US11563092B2 (en) GA2O3-based semiconductor device
JP5892495B2 (ja) Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
WO2006093174A1 (ja) 縦型窒化ガリウム半導体装置およびエピタキシャル基板
CN101989601A (zh) 半导体装置及其制造方法
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
US20180323263A1 (en) Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device and method of manufacturing semiconductor device
US10115803B2 (en) Field-effect transistor and method for the fabrication thereof
JP2013048212A5 (ja)
US10134908B2 (en) Semiconductor device and manufacturing method thereof
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP6142357B2 (ja) Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
US20190115434A1 (en) Semiconductor device and semiconductor wafer
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
US9263526B2 (en) Semiconductor component
JP7469201B2 (ja) 半導体装置とその製造方法
JP2011146441A (ja) 半導体装置とその製造方法
JP2011199187A (ja) 窒化ガリウム系半導体ダイオード
KR20180070076A (ko) 수직형 질화물 반도체 소자 및 그 제조 방법
JPS60257178A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160311

R150 Certificate of patent or registration of utility model

Ref document number: 5907465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250