JP6142357B2 - Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法 - Google Patents

Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法 Download PDF

Info

Publication number
JP6142357B2
JP6142357B2 JP2013171537A JP2013171537A JP6142357B2 JP 6142357 B2 JP6142357 B2 JP 6142357B2 JP 2013171537 A JP2013171537 A JP 2013171537A JP 2013171537 A JP2013171537 A JP 2013171537A JP 6142357 B2 JP6142357 B2 JP 6142357B2
Authority
JP
Japan
Prior art keywords
concentration
single crystal
donor
implantation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013171537A
Other languages
English (en)
Other versions
JP2015026796A (ja
Inventor
公平 佐々木
公平 佐々木
東脇　正高
正高 東脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Information and Communications Technology
Tamura Corp
Original Assignee
National Institute of Information and Communications Technology
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Information and Communications Technology, Tamura Corp filed Critical National Institute of Information and Communications Technology
Priority to JP2013171537A priority Critical patent/JP6142357B2/ja
Priority to US14/771,952 priority patent/US9611567B2/en
Priority to PCT/JP2014/054580 priority patent/WO2014132970A1/ja
Priority to TW103106799A priority patent/TW201500605A/zh
Publication of JP2015026796A publication Critical patent/JP2015026796A/ja
Application granted granted Critical
Publication of JP6142357B2 publication Critical patent/JP6142357B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法に関する。
従来のＧａ２Ｏ３単結晶の形成方法として、Ｇａ２Ｏ３単結晶を成長させながらＳｉやＳｎ等のＩＶ族元素を添加して、Ｇａ２Ｏ３単結晶に導電性を付与する方法が知られている（例えば、特許文献１参照）。
また、従来の他のＧａ２Ｏ３単結晶の形成方法として、サファイア基板上にＳｎ等の不純物を添加しながらβ−Ｇａ２Ｏ３結晶をヘテロエピタキシャル成長させ、導電性を有するβ−Ｇａ２Ｏ３結晶膜を形成する方法が知られている（例えば、特許文献２参照）。
また、ＳｉＣ結晶にイオン注入により不純物イオンを導入する方法が知られている（例えば、特許文献３参照）。
特開２００５−２３５９６１号公報 特許第４０８３３９６号公報 特許第４５８１２７０号公報
一方、Ｇａ２Ｏ３単結晶等の酸化物単結晶に導電性を付与するための不純物の導入に、イオン注入法を用いることは難しい。これは、酸化物にはイオン注入によるダメージが発生しやすく、イオン注入後のアニール処理でもダメージを十分に回復させることが難しいことによる。酸化物単結晶においては、イオン注入の際に酸素が欠損することにより、結晶のダメージが大きくなるものと考えられる。
しかしながら、イオン注入法には、母結晶の形成後に不純物濃度を制御することが可能であることや、比較的容易に不純物を局所的に導入することが可能であること等の利点がある。
したがって、本発明の目的の１つは、優れた導電性を有する領域をＧａ２Ｏ３系単結晶体中に形成することのできる、イオン注入法を用いたＧａ２Ｏ３系単結晶体のドナー濃度制御方法を提供することにある。また、本発明の他の目的は、イオン注入法によりＧａ２Ｏ３系単結晶体にドナーを注入して、Ｇａ２Ｏ３系単結晶体と電極の間に低抵抗のオーミックコンタクトを形成することにある。
本発明の一態様は、上記目的を達成するために、下記［１］〜［５］のＧａ２Ｏ３系単結晶体のドナー濃度制御方法を提供する。
［１］イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを１×１０ １９ ｃｍ −３ 以上かつ１×１０２０ｃｍ−３以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、不活性雰囲気下で８００℃以上かつ１１５０℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、を含むＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
［２］前記注入濃度が２×１０１９ｃｍ−３以上かつ５×１０１９ｃｍ−３以下である、前記［１］に記載のＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
［３］イオン注入法により、Ｇａ ２ Ｏ ３ 系単結晶体にドナー不純物としてＳｉを３×１０ １７ ｃｍ −３ 以上かつ５×１０ １７ ｃｍ −３ 以下の注入濃度で導入し、前記Ｇａ ２ Ｏ ３ 系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、不活性雰囲気下で８００℃以上かつ１０００℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、を含むＧａ ２ Ｏ ３ 系単結晶体のドナー濃度制御方法。
［４］前記アニール処理は、９００℃以上かつ１０００℃以下の条件で実施される、前記［１］〜［３］のいずれか１項に記載のＧａ ２ Ｏ ３ 系単結晶体のドナー濃度制御方法。
［５］イオン注入法により、Ｇａ ２ Ｏ ３ 系単結晶体にドナー不純物としてＳｉを１×１０ １７ ｃｍ −３ 以上かつ３×１０ １７ ｃｍ −３ 以下の注入濃度で導入し、前記Ｇａ ２ Ｏ ３ 系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、不活性雰囲気下で９００℃以上かつ１０００℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、を含むＧａ ２ Ｏ ３ 系単結晶体のドナー濃度制御方法。
また、本発明の他の態様は、上記目的を達成するために、下記［６］のオーミックコンタクト形成方法を提供する。
［６］イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを２×１０１９ｃｍ−３以上かつ１×１０２０ｃｍ−３以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、不活性雰囲気下で８００℃以上かつ１１５０℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、前記Ｇａ２Ｏ３系単結晶体上に電極を形成し、前記高ドナー濃度領域と前記電極のオーミックコンタクトを形成する工程と、を含むオーミックコンタクト形成方法。
本発明によれば、優れた導電性を有する領域をＧａ２Ｏ３系単結晶体中に形成することのできる、イオン注入法を用いたＧａ２Ｏ３系単結晶体のドナー濃度制御方法を提供することができる。また、本発明によれば、イオン注入法によりＧａ２Ｏ３系単結晶体にドナーを注入して、Ｇａ２Ｏ３系単結晶体と電極の間に低抵抗のオーミックコンタクトを形成することができる。
図１（ａ）、（ｂ）は、第１の実施の形態に係る、それぞれＧａ２Ｏ３系単結晶体にＳｉをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフ、及びアニール温度と活性化率との関係を表すグラフである。 図２は、第１の実施の形態に係る、アニール温度が１０００℃であるときのＳｉの注入濃度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。 図３（ａ）、（ｂ）は、第１の実施の形態に係る、それぞれＧａ２Ｏ３系単結晶体にＳｉの代わりにＳｎをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフ、及びアニール温度と活性化率との関係を表すグラフである。 図４（ａ）、（ｂ）、（ｃ）は、第１の実施の形態に係る、それぞれＳｎを注入したＧａ２Ｏ３系単結晶体、Ｓｉを注入したＧａ２Ｏ３系単結晶体、イオン注入を行っていないＧａ２Ｏ３系単結晶体の原子間力顕微鏡による観察像である。 図５（ａ）〜（ｄ）は、第１の実施の形態に係る、高ドナー濃度領域を形成する工程の一例を表すＧａ２Ｏ３系単結晶体の垂直断面図である。 図６（ａ）は、第２の実施の形態に係る、多段注入の各注入エネルギーでの注入により形成されるドナー不純物注入領域の計算プロファイルと、それらの合計の計算プロファイルを表すグラフである。図６（ｂ）は、第２の実施の形態に係る、多段注入により形成されたドナー不純物注入領域の実測プロファイルを表すグラフである。 図７（ａ）は、第２の実施の形態に係る、高ドナー濃度領域を含む素子のＩ−Ｖ特性及びＣＴＬＭ特性を評価するための試料の上面図である。図７（ｂ）は、図７（ａ）の線分Ａ−Ａで切断したときの試料の垂直断面図である。 図８（ａ）は、第２の実施の形態に係る、電極間隔ｄが５μｍである試料のＩ−Ｖ特性を示すグラフである。図８（ｂ）は、第２の実施の形態に係る、５×１０１９ｃｍ−３の注入濃度でＳｉがＧａ２Ｏ３層にイオン注入された試料のＣＴＬＭ特性を示すグラフである。 図９（ａ）は、第２の実施の形態に係る、Ｇａ２Ｏ３層へのＳｉの注入濃度と、高ドナー濃度領域と電極の間のコンタクト抵抗との関係を示すグラフである。図９（ｂ）は、比較例として、Ｓｉの代わりにＳｎをイオン注入して高ドナー濃度領域を形成した場合の、Ｇａ２Ｏ３層へのＳｎの注入濃度と、高ドナー濃度領域と電極の間のコンタクト抵抗との関係を示すグラフである。 図１０は、第３の実施の形態に係る、Ｇａ２Ｏ３系単結晶体にＳｉをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。 図１１は、第３の実施の形態に係る、アニール温度、時間がそれぞれ１０００℃、３０分であるときのＳｉの注入濃度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。
〔第１の実施の形態〕
本実施の形態では、イオン注入法を用いてドナー不純物としてＳｉを所定の注入濃度でＧａ２Ｏ３系単結晶体に導入し、アニール処理を施すことにより、優れた導電性を有する高ドナー濃度領域をＧａ２Ｏ３系単結晶体中に形成する。
本実施の形態のＧａ２Ｏ３系単結晶体は、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶からなる。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３結晶である（ＧａｘＡｌｙＩｎ（１−ｘ−ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ≦１、０＜ｘ＋ｙ≦１）結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。
また、Ｇａ２Ｏ３系単結晶体は、例えば、β−Ｇａ２Ｏ３系単結晶体であるが、α−Ｇａ２Ｏ３系単結晶体等の他の構造を有するＧａ２Ｏ３系単結晶体であってもよい。
Ｇａ２Ｏ３系単結晶体は、例えば、Ｇａ２Ｏ３系単結晶基板や、支持基板上に形成されたＧａ２Ｏ３系結晶膜である。
図１（ａ）、（ｂ）は、それぞれＧａ２Ｏ３系単結晶体にＳｉをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフ、及びアニール温度と活性化率との関係を表すグラフである。
ここで、実効的なドナー濃度は、高ドナー濃度領域のドナー濃度Ｎｄとアクセプタ濃度Ｎａとの差で表され、導電性の指標となる。活性化率は、Ｓｉの注入濃度に対する実効的なドナー濃度の比で表される。活性化率が１（１００％）に近いほどドナー濃度の制御が容易になる。
図１（ａ）、（ｂ）には、Ｓｉの注入濃度がそれぞれ１×１０１９ｃｍ−３（マーク“◇”）、２×１０１９ｃｍ−３（マーク“■”）、５×１０１９ｃｍ−３（マーク“△”）、１×１０２０ｃｍ−３（マーク“×”）であるときのデータが示されている。
図２は、アニール温度、時間がそれぞれ１０００℃、３０分であるときのＳｉの注入濃度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。
図１、２のアニール温度は、窒素雰囲気下におけるアニール処理の温度であるが、アルゴン雰囲気等の他の不活性雰囲気下でアニール処理を行う場合も同様の結果が得られる。
図１（ｂ）は、Ｓｉの注入濃度が５×１０１９ｃｍ−３から１×１０２０ｃｍ−３へ増加する間に活性化率が大きく低下することを示している。Ｓｉの注入濃度が１×１０２０ｃｍ−３よりも大きくなると、活性化率が低下するのみでドナー濃度の増加は見込めないため、Ｓｉの注入濃度は１×１０２０ｃｍ−３以下に設定される。
また、図１（ａ）及び図２は、Ｓｉの注入濃度が１×１０１９ｃｍ−３以上かつ１×１０２０ｃｍ−３以下であるときに、特に高い実効的なドナー濃度が得られることを示している。このため、高ドナー濃度領域により高い導電性が求められる場合は、Ｓｉの注入濃度が１×１０１９ｃｍ−３以上かつ１×１０２０ｃｍ−３以下であることが好ましい。
さらに、注入濃度が２×１０１９ｃｍ−３以上かつ５×１０１９ｃｍ−３以下であるときには、より高い実効的なドナー濃度が得られるため、より好ましい。
また、図１（ａ）は、アニール温度が８００℃以上かつ１１５０℃以下のときに高ドナー濃度領域の実効的なドナー濃度が高くなる傾向があることを示している。また、図１（ｂ）は、アニール温度が９００℃以上かつ１０００℃以下のときに活性化率が高くなる傾向があることを示している。
図１、２のデータは、β−Ｇａ２Ｏ３系単結晶体であるＧａ２Ｏ３系単結晶体を用いて得られたものであるが、他の構造を有するＧａ２Ｏ３系単結晶体を用いた場合であっても、Ｓｉの注入濃度、アニール温度、及び実効的なドナー濃度の関係は同様の傾向を示すため、これらの好ましい数値範囲は上記のものと同様である。
図３（ａ）、（ｂ）は、それぞれＧａ２Ｏ３系単結晶体にＳｉの代わりにＳｎをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフ、及びアニール温度と活性化率との関係を表すグラフである。
図３（ａ）、（ｂ）は、実効的なドナー濃度、活性化率ともに、Ｓｎの注入濃度が１×１０１９ｃｍ−３であるときに最も高く、注入濃度が低下するにしたがって低下することを示している。
Ｓｉをイオン注入する場合、注入濃度を１×１０１９ｃｍ−３よりも高くすることにより、実効的なドナー濃度を高めることができるが、Ｓｎをイオン注入する場合、注入濃度を１×１０１９ｃｍ−３よりも高くすると、実効的なドナー濃度が低下する。
この理由の１つとして、Ｓｉの注入濃度を高めてもＧａ２Ｏ３系単結晶体に生じるダメージは少なく、アニール処理により回復することができるが、Ｓｎの注入濃度を高くすると、回復しきれないほどのダメージがＧａ２Ｏ３系単結晶体に生じることが考えられる。
図４（ａ）、（ｂ）、（ｃ）は、それぞれＳｎを注入したＧａ２Ｏ３系単結晶体、Ｓｉを注入したＧａ２Ｏ３系単結晶体、イオン注入を行っていないＧａ２Ｏ３系単結晶体の原子間力顕微鏡による観察像である。図４（ａ）、（ｂ）のＧａ２Ｏ３系単結晶体のドナーの注入濃度は５×１０１９ｃｍ−３であり、図４（ａ）、（ｂ）、（ｃ）のＧａ２Ｏ３系単結晶体のアニール温度は１０００℃である。
図４（ａ）、（ｂ）、（ｃ）は、各Ｇａ２Ｏ３系単結晶体の表面を垂直方向から観察した像であり、各画像の右側にある縦方向の濃度勾配を有するバーは、垂直方向の位置を表す。例えば、図４（ａ）においては、像の濃度が最も濃い（黒い）部分の位置を基準としたときの濃度が最も薄い（白い）部分の位置の高さが３．０ｎｍとなる。図４（ａ）、（ｂ）、（ｃ）の観察増の倍率は同じである。
図４（ｃ）のイオン注入を行っていないＧａ２Ｏ３系単結晶体の表面には、結晶の面が階段状に現れている。図４（ｂ）のＳｉを注入したＧａ２Ｏ３系単結晶体の表面の状態は、図４（ｃ）のイオン注入を行っていないＧａ２Ｏ３系単結晶体の表面の状態とほぼ同じであり、イオン注入によるダメージがアニール処理により回復し、高い結晶品質が得られていることを示している。
一方、図４（ａ）のＳｎを注入したＧａ２Ｏ３系単結晶体の表面は、結晶面が現れておらず、イオン注入によるダメージがアニール処理により回復していないことを示している。
以下、本実施の形態のＧａ２Ｏ３系単結晶体へ高ドナー濃度領域を形成する工程の一例を示す。
図５（ａ）〜（ｄ）は、高ドナー濃度領域を形成する工程の一例を表すＧａ２Ｏ３系単結晶体の垂直断面図である。
まず、図５（ａ）に示すように、Ｇａ２Ｏ３系単結晶体１上に所定のパターンを有するマスク２を形成する。マスク２は、フォトリソグラフィ等を用いて形成される。
次に、図５（ｂ）に示すように、イオン注入によりＳｉをＧａ２Ｏ３系単結晶体１に注入し、Ｇａ２Ｏ３系単結晶体１の表面にドナー不純物注入領域３を形成する。このとき、Ｇａ２Ｏ３系単結晶体１のマスク２に覆われた領域にはＳｉが注入されないため、ドナー不純物注入領域３はＧａ２Ｏ３系単結晶体１の表面の一部の領域に形成される。ドナー不純物注入領域３のドナー不純物濃度は、Ｇａ２Ｏ３系単結晶体１のＳｉを注入していない領域のドナー不純物濃度よりも高い。
Ｓｉの注入濃度は、１×１０２０ｃｍ−３以下であり、１×１０１９ｃｍ−３以上かつ１×１０２０ｃｍ−３以下であることが好ましく、２×１０１９ｃｍ−３以上かつ５×１０１９ｃｍ−３以下であることがより好ましい。
なお、マスク２を用いずにイオン注入を行い、Ｇａ２Ｏ３系単結晶体１の全表面にドナー不純物注入領域３を形成してもよい。また、イオン注入の条件を調整することにより、ドナー不純物注入領域３の深さや濃度分布を制御することができる。
次に、図５（ｃ）に示すように、マスク２を除去する。
その後、図５（ｄ）に示すように、アニール処理を施すことにより、ドナー不純物注入領域３のドナー不純物を活性化させ、ドナー濃度の高い高ドナー濃度領域４を形成する。また、このアニール処理により、イオン注入により生じたＧａ２Ｏ３系単結晶体１のダメージを回復することができる。
アニール処理は、窒素雰囲気、アルゴン雰囲気等の不活性雰囲気下で８００℃以上かつ１１５０℃以下の条件で実施されることが好ましく、９００℃以上かつ１０００℃以下の条件で実施されることがより好ましい。
（第１の実施の形態の効果）
上記第１の実施の形態によれば、イオン注入法を用いてドナー不純物としてＳｉを所定の注入濃度でＧａ２Ｏ３系単結晶体に導入し、アニール処理を施すことにより、優れた導電性を有する高ドナー濃度領域をＧａ２Ｏ３系単結晶体中に形成することができる。
例えば、ドナー不純物としてＳｎを用いる場合は、注入濃度の最適値はおよそ１×１０１９ｃｍ−３であり、それ以上高くすると実効的なドナー濃度が急激に低下する。一方、本実施の形態ではドナー不純物としてＳｉを用いており、注入濃度を１×１０１９ｃｍ−３より高くすることにより実効的なドナー濃度を向上させることができる。Ｓｉの注入濃度の最適値はおよそ５×１０１９ｃｍ−３であり、それ以上高くしても実効的なドナー濃度が急激に低下することはない。
〔第２の実施の形態〕
本実施の形態では、イオン注入法を用いてドナー不純物としてＳｉを所定の注入濃度でＧａ２Ｏ３系単結晶体に導入し、アニール処理を施すことにより、電極とオーミックコンタクトする高ドナー濃度領域をＧａ２Ｏ３系単結晶体中に形成する。この高ドナー濃度領域は、イオン注入エネルギーを段階的に変化させる多段注入により形成され、ボックスプロファイルを有する。
図６（ａ）は、多段注入の各注入エネルギーでの注入により形成されるドナー不純物注入領域の計算プロファイルと、それらの合計の計算プロファイルを表すグラフである。図６（ａ）では、一例として、平均ドナー不純物濃度が１×１０２０ｃｍ−３の場合の計算結果を示している。図６（ａ）は、多段注入によりボックスプロファイルを有するドナー不純物注入領域が得られることを示している。
図６（ｂ）は、多段注入により形成されたドナー不純物注入領域の実測プロファイルを表すグラフである。このプロファイルは、Ｇａ２Ｏ３中のＳｉ濃度分析により得られたものである。図６（ｂ）は、注入濃度が１×１０１９、２×１０１９、５×１０１９、１×１０２０ｃｍ−３のときに、それぞれ深さ１５０ｎｍのボックスプロファイルを有するドナー不純物注入領域が得られたことを示している。
図７（ａ）は、高ドナー濃度領域を含む素子のＩ−Ｖ特性及びＣＴＬＭ特性を評価するための試料１０の上面図である。図７（ｂ）は、図７（ａ）の線分Ａ−Ａで切断したときの試料１０の垂直断面図である。
試料１０は、Ｆｅを含む高抵抗のＧａ２Ｏ３基板１１と、Ｇａ２Ｏ３基板１１上に形成されたＧａ２Ｏ３層１２と、Ｇａ２Ｏ３層１２の上層の高濃度のＳｉを含む高ドナー濃度領域１４と、Ｇａ２Ｏ３層１２上に形成されたＣＴＬＭ（Circular Transmission Line Model）パターンを有する電極１３を有する。
Ｇａ２Ｏ３基板１１は、β−Ｇａ２Ｏ３単結晶からなる基板であり、（０１０）面を主面とする。Ｇａ２Ｏ３層１２は、β−Ｇａ２Ｏ３単結晶からなる層であり、高ドナー濃度領域１４である上層の厚さが１５０ｎｍ、ドーパントを含まない下層の厚さが１５０ｎｍである。
高ドナー濃度領域１４は、Ｇａ２Ｏ３層１２の上層にＳｉをイオン注入することによりドナー不純物注入領域を形成し、窒素雰囲気下、９５０℃、３０分の条件で活性化アニール処理を施してドナー不純物注入領域中のＳｉを活性化することにより得られる。
電極１３は、Ｔｉ／Ａｕの２層構造を有し、Ｔｉ層とＡｕ層の厚さは、それぞれ５０ｎｍ、３００ｎｍである。電極１３の形成後、窒素雰囲気下、４５０℃、１分の条件で電極アニール処理を行った。
電極１３のＣＴＬＭパターンの電極間隔ｄが５、１０、１５、２０、２５、３０μｍである試料１０をそれぞれ形成し、Ｉ−Ｖ特性及びＣＴＬＭ特性を評価した。なお、電極１３の円形部分の直径は約３５０μｍに固定した。
図８（ａ）は、電極間隔ｄが５μｍである試料１０のＩ−Ｖ特性を示すグラフである。図８（ａ）は、１×１０１９、２×１０１９、５×１０１９、１×１０２０ｃｍ−３の注入濃度でＳｉがＧａ２Ｏ３層１２にイオン注入された試料が、いずれも直線性のＩ−Ｖ特性を有し、Ｇａ２Ｏ３層１２と電極１３が良好なオーミックコンタクトを形成していることを示している。一方、比較例として用いたドーパントを含まないＧａ２Ｏ３層１２を有する試料では、電流が流れていない。
図８（ｂ）は、５×１０１９ｃｍ−３の注入濃度でＳｉがＧａ２Ｏ３層１２にイオン注入された試料のＣＴＬＭ特性を示すグラフである。図８（ｂ）は、電極間隔ｄ（５、１０、１５、２０、２５、３０μｍ）と全抵抗の関係が良好な直線性を有しており、Ｓｉのイオン注入により形成された高ドナー濃度領域１４がＧａ２Ｏ３層１２の面内および深さ方向に均一な導電率を有することを示し、さらに、Ｇａ２Ｏ３層１２と電極１３の間のコンタクト抵抗がＧａ２Ｏ３層１２面内で均一であることを示している。
図８（ｂ）のようなＣＴＬＭ特性のグラフの直線の傾きと電極間隔からＧａ２Ｏ３層１２のシート抵抗Ｒｓを求め、直線と横軸との交点から伝搬長Ｌｔを求めることができる。コンタクト抵抗はＲｓ×Ｌｔ２と等しいため、図８（ｂ）から５×１０１９ｃｍ−３の注入濃度でＳｉがＧａ２Ｏ３層１２にイオン注入された試料のコンタクト抵抗を求めることができる。
図９（ａ）は、Ｇａ２Ｏ３層１２へのＳｉの注入濃度と、高ドナー濃度領域１４と電極１３の間のコンタクト抵抗との関係を示すグラフである。図９（ａ）は、注入濃度が２×１０１９〜１×１０２０ｃｍ−３のときに、特に低抵抗のオーミックコンタクト（２．３×１０−５Ωｃｍ２未満）が形成されることを示している。そして、注入濃度が５×１０１９ｃｍ−３であるときに、最も小さいコンタクト抵抗（４．６×１０−６Ωｃｍ２）が得られることを示している。
図９（ｂ）は、比較例として、Ｓｉの代わりにＳｎをイオン注入して高ドナー濃度領域を形成した場合の、Ｇａ２Ｏ３層１２へのＳｎの注入濃度と、高ドナー濃度領域と電極１３の間のコンタクト抵抗との関係を示すグラフである。図９（ｂ）は、Ｓｎをイオン注入して高ドナー濃度領域を形成する場合は、注入濃度を増加させてもコンタクト抵抗は１〜２×１０−４Ωｃｍ２より下がらないことを示している。なお、図３（ａ）、（ｂ）に示される通り、Ｓｎの注入濃度を１×１０１９ｃｍ−３より増加させると急激に活性化率が低下し、実効的なドナー濃度は増加しない。よって、注入濃度を１×１０２０ｃｍ−３より増やしても、コンタクト抵抗は低減しないと考えられる。
電界効果トランジスタやショットキーバリアダイオードなどの電子デバイスに要求されるオーミックコンタクトのコンタクト抵抗値は、およそ５×１０−５Ωｃｍ２以下である。コンタクト抵抗がそれ以上高いと、コンタクト電極における損失が大きくなり過ぎてしまう。これまで、上記条件を満たすＧａ２Ｏ３に対するオーミックコンタクト形成技術がなかったため、Ｇａ２Ｏ３電子デバイスの実用化が難しかった。従来、Ｓｎを用いたオーミックコンタクト形成技術が知られているが、Ｓｎの注入濃度とオーミックコンタクトの関係を詳細に検討した結果、上記条件を満たすコンタクト抵抗は得られないことがわかった。イオン注入種にＳｉを用い、その注入濃度を２×１０１９〜１×１０２０ｃｍ−３とすることで、デバイスに適用可能な低抵抗オーミックコンタクトを形成できることを明らかにした。
（第２の実施の形態の効果）
上記第２の実施の形態によれば、低抵抗のオーミックコンタクトを形成するために適した注入濃度でのＳｉのイオン注入によりＧａ２Ｏ３系単結晶体中に高ドナー濃度領域を形成し、高ドナー濃度領域と電極との間に低抵抗のオーミックコンタクトを形成することができる。
〔第３の実施の形態〕
第３の実施の形態では、第１の実施の形態において評価された高ドナー濃度領域よりもＳｉの注入濃度の低い高ドナー濃度領域を形成し、評価を行った。本実施の形態の高ドナー濃度領域は、例えば、トランジスタのチャネル領域として用いられる。なお、高ドナー濃度領域の形成方法は、第１の実施の形態と同様である。
図１０は、Ｇａ２Ｏ３系単結晶体にＳｉをイオン注入した場合のアニール温度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。
図１０には、Ｓｉの注入濃度がそれぞれ１×１０１７ｃｍ−３（マーク“◇”）、２×１０１７ｃｍ−３（マーク“●”）、３×１０１７ｃｍ−３（マーク“△”）、５×１０１７ｃｍ−３（マーク“×”）であるときのデータが示されている。
図１０のアニール温度は、窒素雰囲気下におけるアニール処理の温度であるが、アルゴン雰囲気等の他の不活性雰囲気下でアニール処理を行う場合も同様の結果が得られる。
図１０は、Ｓｉの注入濃度が１×１０１７ｃｍ−３以上かつ２×１０１７ｃｍ−３以下である場合、アニール温度が９００℃以上かつ１０００℃以下のときに高ドナー濃度領域の実効的なドナー濃度が高くなり、Ｓｉの注入濃度が３×１０１７ｃｍ−３以上かつ５×１０１７ｃｍ−３以下である場合、アニール温度が８００℃以上かつ１０００℃以下のときに高ドナー濃度領域の実効的なドナー濃度が高くなる傾向があることを示している。
図１１は、アニール温度、時間がそれぞれ１０００℃、３０分であるときのＳｉの注入濃度と高ドナー濃度領域の実効的なドナー濃度との関係を表すグラフである。図１１中の左側の４点が本実施の形態における測定値、右側の４点が第１の実施の形態における測定値である。
図１１は、Ｓｉの注入濃度が１×１０１７ｃｍ−３以上かつ１×１０２０ｃｍ−３以下である場合に、実効的なドナー濃度が高くなる条件でアニール処理を施したときには、いずれの測定値もＳｉの注入濃度に対する実効的なドナー濃度の比（活性化率）が１の直線に近く、ドナー濃度の制御が容易であることを示している。
このため、Ｓｉの注入濃度が１×１０１７ｃｍ−３以上かつ２×１０１７ｃｍ−３以下である場合には、アニール温度が９００℃以上かつ１０００℃以下であることが好ましく、Ｓｉの注入濃度が３×１０１７ｃｍ−３以上かつ５×１０１７ｃｍ−３以下である場合には、アニール温度が８００℃以上かつ１０００℃以下であることが好ましい。
図１０、１１のデータは、β−Ｇａ２Ｏ３系単結晶体であるＧａ２Ｏ３系単結晶体を用いて得られたものであるが、他の構造を有するＧａ２Ｏ３系単結晶体を用いた場合であっても、Ｓｉの注入濃度、アニール温度、及び実効的なドナー濃度の関係は同様の傾向を示すため、これらの好ましい数値範囲は上記のものと同様である。
以上、本発明の第１〜第３の実施の形態を説明したが、本発明は、上記第１〜第３の実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…Ｇａ２Ｏ３系単結晶体、３…ドナー不純物注入領域、４…高ドナー濃度領域、１２…Ｇａ２Ｏ３層、１４…高ドナー濃度領域、１３…電極

Claims (6)

  1. イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを１×１０ １９ ｃｍ −３ 以上かつ１×１０２０ｃｍ−３以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、
    不活性雰囲気下で８００℃以上かつ１１５０℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、
    を含むＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
  2. 前記注入濃度が２×１０１９ｃｍ−３以上かつ５×１０１９ｃｍ−３以下である、
    請求項１に記載のＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
  3. イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを３×１０ １７ ｃｍ −３ 以上かつ５×１０ １７ ｃｍ −３ 以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、
    不活性雰囲気下で８００℃以上かつ１０００℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、
    を含むＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
  4. 前記アニール処理は、９００℃以上かつ１０００℃以下の条件で実施される、
    請求項１から３のいずれか１項に記載のＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
  5. イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを１×１０ １７ ｃｍ −３ 以上かつ３×１０ １７ ｃｍ −３ 以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、
    不活性雰囲気下で９００℃以上かつ１０００℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、
    を含むＧａ２Ｏ３系単結晶体のドナー濃度制御方法。
  6. イオン注入法により、Ｇａ２Ｏ３系単結晶体にドナー不純物としてＳｉを２×１０１９ｃｍ−３以上かつ１×１０２０ｃｍ−３以下の注入濃度で導入し、前記Ｇａ２Ｏ３系単結晶体中に、前記Ｓｉを注入していない領域よりもドナー不純物濃度の高いドナー不純物注入領域を形成する工程と、
    不活性雰囲気下で８００℃以上かつ１１５０℃以下の条件で実施されるアニール処理により、前記ドナー不純物注入領域中の前記Ｓｉを活性化させ、高ドナー濃度領域を形成する工程と、
    前記Ｇａ２Ｏ３系単結晶体上に電極を形成し、前記高ドナー濃度領域と前記電極のオーミックコンタクトを形成する工程と、
    を含むオーミックコンタクト形成方法。
JP2013171537A 2013-03-01 2013-08-21 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法 Active JP6142357B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013171537A JP6142357B2 (ja) 2013-03-01 2013-08-21 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
US14/771,952 US9611567B2 (en) 2013-03-01 2014-02-25 Method for controlling donor concentration in Ga2O3-based and method for forming ohmic contact
PCT/JP2014/054580 WO2014132970A1 (ja) 2013-03-01 2014-02-25 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
TW103106799A TW201500605A (zh) 2013-03-01 2014-02-27 ＧａＯ系單晶體的供體濃度控制方法及歐姆接觸的形成方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013040355 2013-03-01
JP2013040355 2013-03-01
JP2013130780 2013-06-21
JP2013130780 2013-06-21
JP2013171537A JP6142357B2 (ja) 2013-03-01 2013-08-21 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法

Publications (2)

Publication Number Publication Date
JP2015026796A JP2015026796A (ja) 2015-02-05
JP6142357B2 true JP6142357B2 (ja) 2017-06-07

Family

ID=51428234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171537A Active JP6142357B2 (ja) 2013-03-01 2013-08-21 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法

Country Status (4)

Country Link
US (1) US9611567B2 (ja)
JP (1) JP6142357B2 (ja)
TW (1) TW201500605A (ja)
WO (1) WO2014132970A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6705962B2 (ja) * 2016-06-03 2020-06-03 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成長方法及び結晶積層構造体
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法
KR20230029676A (ko) * 2020-06-29 2023-03-03 신에쓰 가가꾸 고교 가부시끼가이샤 성막용 도핑원료용액의 제조방법, 적층체의 제조방법, 성막용 도핑원료용액 및 반도체막
JP7469201B2 (ja) 2020-09-18 2024-04-16 株式会社デンソー 半導体装置とその製造方法
JP2022109466A (ja) 2021-01-15 2022-07-28 株式会社デンソー 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083396B2 (ja) 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 紫外透明導電膜とその製造方法
JP4581270B2 (ja) 2001-03-05 2010-11-17 住友電気工業株式会社 ＳｉＣ半導体のイオン注入層及びその製造方法
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
US20080139004A1 (en) * 2006-12-12 2008-06-12 Massachusetts Institute Of Technology Light emission from silicon-based nanocrystals by sequential thermal annealing approaches
JP2009070950A (ja) * 2007-09-12 2009-04-02 Koha Co Ltd 紫外線センサ
US20140217470A1 (en) 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法

Also Published As

Publication number Publication date
JP2015026796A (ja) 2015-02-05
US20160002823A1 (en) 2016-01-07
WO2014132970A1 (ja) 2014-09-04
US9611567B2 (en) 2017-04-04
TW201500605A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5907465B2 (ja) 半導体素子及び結晶積層構造体
JP6142357B2 (ja) Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP5828568B1 (ja) 半導体素子及びその製造方法
DE102008059984B4 (de) Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung
JP6344718B2 (ja) 結晶積層構造体及び半導体素子
TWI440180B (zh) Silicon carbide semiconductor device and manufacturing method thereof
DE112016005017T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
EP3493245B1 (en) Ga2o3-based single crystal having a region with higher donor concentration than a surrounding region
JP6610653B2 (ja) 炭化珪素半導体装置
DE112011102528T5 (de) Siliziumkarbid-Substrat, Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2009266970A (ja) 炭化珪素半導体素子及びその製造方法
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
CN104916666A (zh) 半导体装置及其制造方法
DE102017117753A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
DE112008002818T5 (de) Elektronisches Bauelement mit einem gesteuerten elektrischen Feld
JP5825418B2 (ja) 炭化珪素半導体装置の製造方法
JP2010239152A (ja) 炭化珪素半導体装置
DE102017203126A1 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102016105040A1 (de) Halbleiterwafer und Herstellungsverfahren

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170413

R150 Certificate of patent or registration of utility model

Ref document number: 6142357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250