DE102016105040A1

DE102016105040A1 - Halbleiterwafer und Herstellungsverfahren

Info

Publication number: DE102016105040A1
Application number: DE102016105040.7A
Authority: DE
Inventors: Hans-Joachim Schulze; Helmut Öfner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2015-03-30
Filing date: 2016-03-18
Publication date: 2016-10-06
Also published as: US20160293712A1; CN106024855B; US10026816B2; CN106024855A

Abstract

Ein Halbleiterwafer (100) weist erste und zweite Hauptoberflächen (102, 104) auf, die einander in einer vertikalen Richtung (y) gegenüberliegen, sowie eine Seitenfläche (106), die den Halbleiterwafer (100) umgibt. Ein lateraler Abstand (108) senkrecht zur vertikalen Richtung (y) zwischen der Seitenfläche (106) und einer Mitte (110) des Halbleiterwafers (100) umfasst erste und zweite Teile (112, 114). Der erste Teil (112) erstreckt sich von der Seitenfläche (106) bis zum zweiten Teil (114) und der zweite Teil (114) erstreckt sich vom ersten Teil (112) bis zur Mitte (110). Eine mittlere Konzentration von wenigstens einem aus Stickstoff und Sauerstoff im ersten Teil (112) ist größer als 5 × 1014 cm–3 und übersteigt eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil (114) um mehr als 20 % der mittleren Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil (114).

Description

HINTERGRUND
Die Herstellung von Halbleiterbauelementen erfordert verschiedenartige Prozesse wie etwa Materialabscheidung, Entfernung, Strukturierung, und Modifizierung elektrischer Eigenschaften des Halbleiterkörpers. Einige dieser Prozesse werden bei hohen Temperaturen durchgeführt, beispielsweise epitaktisches Wachstum und Ausheilung. Das Prozessieren des Halbleiterkörpers bei hohen Temperaturen erzeugt thermische Gradienten innerhalb des Halbleiterkörpers, die zu mechanischen Verspannungen führen. Der Halbleiterkörper kann auf mechanische Verspannungen, die einen gewissen Schwellwert übersteigen, etwa dadurch reagieren, dass er seine Kristallstruktur zur Auflösung der Verspannung ändert, beispielsweise durch Verschieben von Kristallebenen relativ zueinander entlang bevorzugter Kristallgitterebenen. Dies führt zu einer lokalen Unterbrechung des Gitters, begleitet von Kristalldefekten wie etwa Gleitlinien. Gleitlinien können im Hinblick auf die Leistungsfähigkeit elektrischer Bauelemente schädlich sein, beispielsweise durch eine Erhöhung des Leckstroms, verursacht durch die Gleitlinien. Bei Vergrößerung der Waferabmessungen wird das Problem der Kristalldefekterzeugung infolge der Waferprozessierung wie etwa Front-end-of-line-(FEOL-)Prozessierung noch herausfordernder.
Es ist wünschenswert, die mechanische Stabilität eines Halbleiterwafers zu erhöhen und ein Verfahren zum Herstellen eines Halbleiterwafers mit verbesserter mechanischer Stabilität anzugeben.
ZUSAMMENFASSUNG
Die Aufgabe wird gelöst mit der Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Die Offenbarung betrifft einen Halbleiterwafer mit ersten und zweiten Hauptoberflächen, die zueinander in einer vertikalen Richtung gegenüberliegen. Der Halbleiterwafer weist zudem eine Seitenfläche auf, die den Halbleiterwafer umgibt. Ein lateraler Abstand, senkrecht zur vertikalen Richtung, weist zwischen der Seitenfläche und einer Mitte des Halbleiterwafers erste und zweite Teile auf. Der erste Teil erstreckt sich von der Seitenfläche zum zweiten Teil und der zweite Teil erstreckt sich vom ersten Teil zur Mitte. Eine mittlere Konzentration von wenigstens einem aus Stickstoff und Sauerstoff im ersten Teil ist größer als 5 × 10¹⁴ cm^–3 und übersteigt eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil um mehr als 20 % der mittleren Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil.
Die Offenbarung betrifft ebenso ein Verfahren zum Herstellen eines Halbleiterwafers. Das Verfahren umfasst ein Bereitstellen eines Blocks bzw. Stabs aus Halbleitermaterial, wobei der Block aus Halbleitermaterial erste und zweite Oberflächen aufweist sowie eine den Halbleiterblock umgebende Seitenfläche. Das Verfahren weist zudem ein Einbringen von wenigstens einem aus Stickstoff und Sauerstoff in den Halbleiterblock durch die Seitenfläche auf, wobei ein lateraler Abstand zwischen der Seitenfläche und einer Mitte des Halbleiterblocks erste und zweite Teile aufweist. Der erste Teil erstreckt sich von der Seitenfläche zum zweiten Teil und der zweite Teil erstreckt sich vom ersten Teil bis zur Mitte. Eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im ersten Teil ist größer als 5 × 10¹⁴ cm^–3 und übersteigt eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil um mehr als 20 % der mittleren Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil. Das Verfahren weist zudem ein Schneiden des Halbleiterblocks in Halbleiterwafer auf.
Die Offenbarung betrifft ebenso ein weiteres Verfahren zum Herstellen eines Halbleiterwafers. Das Verfahren weist ein Schneiden eines Halbleiterwafers aus einem Halbleiterblock auf. Eine Diffusionsbarriere wird auf wenigstens einer von gegenüberliegenden ersten und zweiten Hauptoberflächen des Halbleiterwafers ausgebildet. Die Diffusionsbarriere bedeckt einen mittleren Bereich des Halbleiterwafers auf der wenigstens einen der ersten und zweiten Oberflächen und lässt einen Randbereich des Halbleiterwafers an den ersten und zweiten Oberflächen unbedeckt. Wenigstens ein Element aus Stickstoff und Sauerstoff wird in den Halbleiterwafer durch einen unbedeckten Bereich des Halbleiterwafers eingebracht.
Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Abbildungen erkennen.
KURZBESCHREIBUNG DER ABBILDUNGEN
Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis von Ausführungsbeispielen der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
1A ist eine schematische Draufsicht auf eine Ausführungsform eines Halbleiterwafers.
1B ist eine schematische Querschnittsansicht des Halbleiterwafers von 1A entlang der Schnittlinie A-A'.
1C ist ein Diagramm zur Darstellung von Ausführungsformen von Profilen und mittleren Konzentrationen von wenigstens einem Element aus Sauerstoff und Stickstoff von einer Seitenfläche des Halbleiterwafers von 1A bis zu einer Mitte des Halbleiterwafers.
2 ist ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterwafers.
3 ist eine schematische Darstellung einer Ausführungsform des Prozessierens eines Halbleiterwafers beginnend mit einem Halbleiteringot bzw. Halbleiterbarren.
4 ist ein Flussdiagramm einer weiteren Ausführungsform eines Verfahrens zum Prozessieren eines Halbleiterwafers.
5 ist eine schematische Darstellung einer Ausführungsform des Einbringens von wenigstens einem Element aus Stickstoff und Sauerstoff in einen Halbleiterwafer.
DETAILLIERTE BESCHREIBUNG
In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elementen oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
Der Begriff "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff "elektrisch gekoppelt" umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungskonzentration "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
Die Begriffe "Wafer", "Substrat" oder "Halbleiterwafer", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind zu verstehen, so dass sie Silizium, Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium, Germanium oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
Der Begriff "horizontal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung im Wesentlichen parallel zu einer ersten Oberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die bzw. eines Chips sein.
Der Begriff "vertikal", wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
In dieser Beschreibung wird eine zweite Oberfläche eines Halbeitersubstrates oder Halbleiterkörpers als durch die niedrigere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbeitersubstrates gebildet betrachtet wird. Die Ausdrücke "oberhalb" und "unterhalb", wie diese in der vorliegenden Beschreibung verwendet sind, sollen daher eine relative Lage eines strukturellen Merkmales zu einem anderen beschreiben.
In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
Die Halbleitervorrichtung kann Anschlusskontakte, wie Kontaktkissen/pads (oder Elektroden) haben, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder einer in dem Halbleiterkörper enthaltenen getrennten Halbleitervorrichtung erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips angewandt sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen gerade aus einem Material hergestellt sein, so dass verschiedene Zusammensetzungen und Konzentrationen der Materialien möglich sind, die in den Elektrodenmetallschichten enthalten sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
In Ausführungsbeispielen, die hier offenbart sind, werden eine oder mehrere leitende Schichten angewandt. Es soll betont werden, dass derartige Ausdrücke wie "gebildet" oder "angewandt" so zu verstehen sind, alle Arten und Techniken eines Aufbringens von Schichten abzudecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als ein Ganzes angewandt werden, z.B. Laminattechniken sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Dampfabscheidung), PVD (physikalische Dampfabscheidung), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) und so weiter.
Die angewandte leitende Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie z.B. Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip, beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
Ein Vereinzelungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu teilen. Irgendeine Technik eines Teilens kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Insbesondere ist Stealth-Zerteilen eine spezifische Technik, die ein Laser-Zerteilen verwendet. Insbesondere kann Stealth-Zerteilen, das eine spezifische Technik ist, die ein Laser-Zerteilen verwendet, angewandt werden. Ein Stealth-Zerteilen erlaubt ein Unterdrücken von Schneidabfall und ist daher ein geeigneter Prozess zum Schneiden von Arbeitsstücken, die einer Schädigung geneigt. Weiterhin ist es ein Trockenprozess, der nicht ein Reinigen erfordert, und er ist daher auch geeignet, um empfindliche Strukturen, wie z.B. MEMS, die einer Belastung ausgesetzt sind, zu prozessieren. Weitere Vorteile, die durch die Stealth-Zerteilungstechnologie erzielt werden können, sind ein Hochgeschwindigkeitszerteilen, eine überlegene Bruchstärke, ein schmaler Kerf und geringe Laufkosten.
Eine Ausführungsform eines Halbleiterwafers 100 ist in den 1A bis 1C gezeigt. 1A betrifft eine schematische Draufsicht auf den Halbleiterwafer 100, 1B betrifft eine schematische Querschnittsansicht entlang der Schnittlinie A-A' von 1A, und 1C betrifft ein Diagramm zur Darstellung einer Konzentration c von wenigstens einem Element aus Stickstoff (N) und Sauerstoff (O) entlang der Schnittlinie A-A' von 1A.
Der Halbleiterwafer 100 weist erste und zweite Hauptoberflächen 102, 104 auf, die einander in einer vertikalen Richtung y gegenüberliegen. Eine Seitenfläche 106 umgibt den Halbleiterwafer 100. Ein lateraler Abstand 108 senkrecht zur vertikalen Richtung y zwischen der Seitenfläche 106 und einer Mitte bzw. einem Zentrum 110 des Halbleiterwafers 100 weist erste und zweite Teile 112, 114 auf. Der erste Teil 112 erstreckt sich von der ersten Seitenfläche 106 bis zum zweiten Teil 114. Der zweite Teil erstreckt sich vom ersten Teil 112 bis zur Mitte 110. Eine mittlere Konzentration ca1 von wenigstens einem Element aus Stickstoff und Sauerstoff im ersten Teil 112 ist größer als 5 × 10¹⁴ cm^–3 und übersteigt eine mittlere Konzentration ca2 des wenigstens einen Elements aus Stickstoff und Sauerstoff im zweiten Teil 114 um mehr als 20 % der mittleren Konzentration ca2 des wenigstens einen Elements aus Stickstoff und Sauerstoff im zweiten Teil 114. In einigen Ausführungsformen ist die mittlere Konzentration ca1 von Sauerstoff im ersten Teil 112 größer als 3 × 10¹⁷ cm^–3, und größer als 5 × 10¹⁷ cm^–3, oder selbst größer als 8 × 10¹⁷ cm^–3. In einigen Ausführungsformen ist die mittlere Konzentration ca1 von Stickstoff im ersten Teil 112 größer als 5 × 10¹⁴ cm^–3, oder größer als 1 × 10¹⁵ cm^–3, oder selbst größer als 3 × 10¹⁵ cm^–3. Beispielhafte Profile der Konzentration c des wenigstens einen Elements aus Stickstoff und Sauerstoff in den ersten und zweiten Teilen 112, 114 sind schematisch durch Kurven c1, c2 in 1C dargestellt. Die Kurve c1 stellt eine Ausführungsform eines Konzentrationsprofils dar, bei der das wenigstens eine Element aus Stickstoff und Sauerstoff entlang mehr als 80 % einer lateralen Abmessung des ersten Teils beginnend von der Seitenfläche 106 abnimmt. Ein der Kurve c1 entsprechendes Profil und ähnliche Profile können durch Diffusion des wenigstens einen Elements aus Stickstoff und Sauerstoff durch die Seitenfläche 106 des Halbleiterwafers 100 erzielt werden. Die Kurve c2 stellt eine Ausführungsform eines Konzentrationsprofils dar, bei dem das wenigstens eine Element aus Stickstoff und Sauerstoff, entlang einer lateralen Richtung x, einem stufenförmigen Konzentrationsprofil einschließlich einer Abnahme der Konzentration an einer Grenzfläche zwischen dem ersten Teil 112 und dem zweiten Teil 114 entspricht. Ein der Kurve c2 entsprechendes Profil und ähnliche Profile lassen sich durch Ionenimplantation und/oder Diffusion des wenigstens einen Elements aus Sauerstoff und Stickstoff durch eine oder beide der ersten und zweiten Hauptoberflächen 102, 104 unter Verwendung einen Ionenimplantations- und/oder Diffusionsmaske, welche den Halbleiterwafer 100 im zweiten Teil 104 bedeckt und den Halbleiterwafer 100 im ersten Teil 112 freilegt, ausbilden.
In einigen Ausführungsformen ist der Halbleiterwafer 100 ein Czochralski-(CZ-)Siliziumwafer, der z.B. durch das Standard-CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren hergestellt ist. In einigen anderen Ausführungsformen ist der Halbleiterwafer 100 ein Float-Zone(FZ-)Siliziumwafer. Optional kann eine epitaktische Schicht auf wenigstens eine der ersten und zweiten Hauptoberflächen 102, 104 abgeschieden sein. In einigen Ausführungsformen beträgt die Dicke dieser epitaktischen Schicht zwischen 1 µm und 200 µm.
In einigen Ausführungsformen liegt eine laterale Abmessung l des ersten Teils 112 zwischen der Seitenfläche 106 und dem zweiten Teil 114 zwischen 10 µm und 1 cm, oder zwischen 20 µm und 5 mm.
In einigen Ausführungsformen übersteigt eine mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff in einem Randbereich 118 des Halbleiterwafers 100 eine mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff im mittleren Teil 120 des Halbleiterwafers 100, der vom Randteil 118 umgeben ist, um mehr als 20 %, oder sogar um mehr als 50 %, oder sogar um mehr als einen Faktor 2 die mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff im mittleren Teil 120. Der Zusammenhang zwischen der mittleren Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff in dem mittleren Teil und dem Randteil 120, 118 kann in Bezug auf einen Teil der Seitenfläche 106 ungültig sein, welcher einen Notch bzw. eine Kerbe oder ein Flat bedeckt. In der in 1A dargestellten Ausführungsform ist schematisch ein Flat 122 gezeigt. In einigen anderen Ausführungsformen kann der Halbleiterwafer 100, zusätzlich oder alternativ, ein Notch oder eine andere Art von Markierung aufweisen, welche auf die kristallographischen Ebenen des Halbleiterwafers 100 hinweist.
In einigen Ausführungsformen ist der Halbleiterwafer 100 ein 12-Zoll-Halbleiterwafer oder größer.
In einigen Ausführungsformen beträgt die mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff im ersten Teil 112 mehr als das Zehnfache, oder mehr als das Hundertfache als im zweiten Teil 114. In einigen Ausführungsformen entspricht das wenigstens eine Element aus Stickstoff und Sauerstoff dem Element Stickstoff. In einigen anderen Ausführungsformen entspricht das wenigstens eine Element aus Stickstoff und Sauerstoff dem Element Sauerstoff. In einigen weiteren Ausführungsformen entspricht das wenigstens eine Element aus Stickstoff und Sauerstoff den Elementen Stickstoff und Sauerstoff.
Das Vorliegen von Sauerstoff in erforderlichen Mengen zur Erhöhung einer Verspannungsgrenze, ab der Gleitlinienausbildung im Silizium auftritt, führt zur Ausbildung von thermischen Donatoren im Silizium, welche für geringfügig dotierte Siliziumwafer, die etwa als Basismaterial für Bipolartransistoren mit isoliertem Gate (IGBTs) dienen, schädlich sind. Auch falls eine epitaktische Schicht oder epitaktische Schichten auf CZ- oder MCZ-Wafern ausgebildet sind, können die erforderlichen Mengen an Sauerstoff kritisch sein wegen der Ausdiffusion von Sauerstoff während der Ausbildung der epitaktischen Schicht oder der epitaktischen Schichten durch z. B. Abscheidung oder Wachstum der epitaktischen Schicht oder der epitaktischen Schichten und nachfolgender Hochtemperaturprozessierung. Da Stickstoff mit Wasserstoff in Silizium und mit durch Protonenimplantation erzeugten Defekten reagiert, beispielsweise bei der Herstellung von Feldstoppzonen mittels Protonenimplantation, können unerwünschte elektrisch aktive Effekte erzeugt werden.
Hierin beschriebene Ausführungsformen stellen einen Halbleiterwafer mit einer verbesserten mechanischen Stabilität bereit. In hierin beschriebenen Ausführungsformen wird der als Keimbereich für sich in Richtung der Mitte 110 des Halbleiterwafers erstreckenden Gleitlinien wirkende erste Teil 112 in der mechanischen Stabilität gestärkt durch Hinzufügen des wenigstens einen Elements aus Stickstoff und Sauerstoff. Der erste Teil 112 kann einem Randeinschlussbereich entlang eines Umfangs des Halbleiterwafers 100, in dem keine Halbleiterdies gefertigt werden, entsprechen oder einen Teil hiervon bilden. Da eine Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff in dem zweiten Teil 114 des Halbleiterwafers 100 kleiner ist als in dem ersten Teil 112, kann einer unerwünschten Defekterzeugung, die durch das wenigstens eine Element aus Sauerstoff und Stickstoff im ersten Teil 112 verursacht wird, entgegengewirkt und/oder vermieden werden.
2 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens 200 zum Herstellen eines Halbleiterwafers.
Während das Verfahren 200 als Abfolge von Vorgängen oder Ereignissen dargestellt und beschrieben wird, ist die dargestellte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in beschränkender Weise zu interpretieren. Beispielsweise können einige Vorgänge in unterschiedlicher Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen, abgesehen von den hierin dargestellten und/oder beschriebenen Ereignissen, erfolgen. Ebenso müssen nicht notwendigerweise alle dargestellten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen dieser Offenbarung umzusetzen. Ebenso kann ein hierin gezeigter Vorgang oder mehrere solcher Vorgänge in einem oder mehreren getrennten Vorgängen und/oder Oberflächen erfolgen.
Bei S200 wird ein Block aus Halbleitermaterial bereitgestellt. Der Block aus Halbleitermaterial umfasst gegenüberliegende erste und zweite Oberflächen sowie eine den Halbleiterblock umgebende Seitenfläche. In einigen Ausführungsformen ist der Halbleiterblock ein Siliziumblock. In einigen andere Ausführungsformen kann der Halbleiterblock verschieden sein von Silizium und aus einem Material bestehen, das in seiner mechanischen Stabilität durch wenigstens ein Element aus Stickstoff und Sauerstoff gestärkt werden kann. Der Halbleiterblock kann aus einem Halbleiteringot bzw. einem Halbleiterstab durch einen Schneideprozess, beispielsweise einen Sägeprozess wie Drahtsägen gebildet werden.
Bei S210 wird wenigstens ein Element aus Stickstoff und Sauerstoff durch die Seitenfläche in den Halbleiterblock eingebracht. Ein lateraler Abstand zwischen der Seitenfläche und einer Mitte des Halbleiterblocks weist erste und zweite Teile auf. Der erste Teil erstreckt sich von der Seitenfläche bis zum zweiten Teil und der zweite Teil erstreckt sich vom ersten Teil bis zur Mitte. Eine mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff ist im ersten Teil größer als 5 × 10¹⁴ cm^–3 und übersteigt die mittlere Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff im zweiten Teil um mehr als 20 % der mittleren Konzentration des wenigstens einen Elements aus Stickstoff und Sauerstoff im zweiten Teil.
Bei S220 wird der Halbleiterblock in Halbleiterwafer geschnitten. Die Halbleiterwafer können durch Schneiden des Halbleiterblocks gebildet werden, beispielsweise durch einen Sägeprozess wie Drahtsägen.
In einigen Ausführungsformen wird das wenigstens eine Element aus Stickstoff und Sauerstoff durch die Seitenfläche in den Halbleiterkörper mittels eines Ofendiffusionsprozesses eingebracht. In einigen Ausführungsformen wird der Ofendiffusionsprozess in einer Stickstoffatmosphäre bei Temperaturen größer als 900°C, oder sogar größer als 1000°C über eine Dauer von mehr als 1 Stunde ausgeführt. Zusätzlich oder alternativ hierzu kann der Ofendiffusionsprozess auch in einer Sauerstoffatmosphäre bei Temperaturen größer als 1100°C, oder größer als 1150°C, oder sogar größer als 1200°C über eine Dauer von mehr als 1 Stunde ausgeführt werden.
3 ist eine schematische Darstellung eines beispielhaften Verfahrens 300 zum Herstellen eines Siliziumwafers.
Beginnend mit einem Siliziumingot 350, der beispielsweise durch Ziehen eines Siliziumkristalls hergestellt wird, wird ein Siliziumblock 352 aus dem Siliziumingot 350 in der Phase P1, z.B. durch einen Sägeprozess, geschnitten.
In der Phase P2 wird der Siliziumblock 352 einem Ofenprozess ausgesetzt. Während des Ofenprozesses wird Stickstoff durch eine äußere Oberfläche des Siliziumblocks 352 in ein Oberflächengebiet 353 innerhalb eines Volumens des Siliziumblocks 352 diffundiert. Der Ofenprozess kann in einer Stickstoffatmosphäre bei Temperaturen größer als 900°C, oder sogar größer als 1000°C für mehr als 1 Stunde erfolgen. Höhere Temperaturen, beispielsweise 1100°C oder 1200°C oder noch mehr, und längere Diffusionsdauern, beispielsweise 2 Stunden, 4 Stunden, 10 Stunden oder noch länger können abhängig von einer gewünschten Konzentration von Stickstoff in dem Oberflächengebiet 353 Anwendung finden. Alternativ hierzu kann die Phase P1 weggelassen werden, so dass der gesamte Siliziumingot 350 dem Ofenprozess zur Eindiffusion von Stickstoff und/oder Sauerstoff ausgesetzt wird.
Dann, in der Phase P3, wird der Siliziumblock 352 in Siliziumwafer 355 geschnitten. In den Siliziumblock 352 bei P2 eingebrachter Stickstoff ist lediglich in dem Oberflächengebiet 353 vorhanden, das einen inneren Teil oder mittleren Teil der Halbleiterwafer 355 umgibt. In dem inneren Teil oder mittleren Teil des Halbleiterwafers 355 entspricht eine Konzentration von Stickstoff der vorhergehend in dem Siliziumingot 350 eingestellten Konzentration. Eine Anreicherung des Siliziumwafers 355 mit Stickstoff in dem Oberflächengebiet 353 ermöglicht eine verbesserte mechanische Stabilität der Siliziumwafer 355.
4 ist ein Flussdiagramm einer Ausführungsform eines Verfahrens 400 zum Herstellen eines Halbleiterwafers.
Während das Verfahren 400 als Abfolge von Vorgängen oder Ereignissen dargestellt und beschrieben wird, ist die dargestellte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in beschränkender Weise zu interpretieren. Beispielsweise können einige Vorgänge in unterschiedlicher Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen, abgesehen von den hierin dargestellten und/oder beschriebenen Ereignissen, erfolgen. Ebenso müssen nicht notwendigerweise alle dargestellten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen dieser Offenbarung umzusetzen. Ebenso kann ein hierin gezeigter Vorgang oder mehrere solcher Vorgänge in einem oder mehreren getrennten Vorgängen und/oder Oberflächen erfolgen.
Bei S400 wird ein Halbleiterwafer gebildet durch Schneiden eines Halbleiterblocks, z.B. durch einen Sägeprozess.
Bei S410 wird eine Diffusionsbarriere auf wenigstens einer von gegenüberliegenden ersten und zweiten Oberflächen des Halbleiterwafers gebildet, wobei die Diffusionsbarriere einen mittleren Teil des Halbleiterwafers der ersten und zweiten Oberflächen bedeckt und wenigstens einen Randteil des Halbleiterwafers an der wenigstens einen der ersten und zweiten Oberflächen unbedeckt lässt. In einigen Ausführungsformen wird die Diffusionsbarriere durch vollständiges Bedecken des Halbleiterwafers mit einem Diffusionsbarrierenmaterial, z.B. durch einen thermischen Oxidationsprozess, und teilweises Entfernen des Diffusionsbarrierenmaterials gebildet. In einigen Ausführungsformen wird die Diffusionsbarriere auf einer der ersten und zweiten Hauptoberflächen des Halbleiterwafers gebildet, beispielsweise auf einer Vorderseitenfläche des Halbleiterwafers, an der planare oder Gategrabenelektroden während FEOL-Prozessen ausgebildet werden. In den Halbleiterwafer von einer Hinter- oder Rückseite eintretender Sauerstoff kann die Stabilität gegen die Erzeugung von Gleitlinien vergrößern ohne störend in eine Feldstoppdotierung einzugreifen. Da das Halbleitermaterial vor einem Feldstoppionenimplantationsprozess an der Hinter- oder Rückseite entfernt werden kann, kann den Siliziumwafer an der Rückseite durchdringender Sauerstoff lediglich zu thermischen Donatoren in vernachlässigbaren Mengen führen. Optional kann eine Sauerstoffdiffusionsbarriere, z.B. ein Oxid/Nitridschichtstapel auf einem Oberflächenbereich des Siliziumwafers, in dem beispielsweise Dies bzw. Rohchips später durch FEOL-Prozessierung implementiert werden, ausgebildet werden, und dadurch findet eine Sauerstoffeindiffusion lediglich in einem Bereich des Siliziumwafers in der Nähe des Waferrandes statt. Falls sowohl die erste als auch die zweite Hauptoberfläche des Halbleiterwafers einer FEOL-Prozessierung unterzogen werden ohne Entfernen des Halbleitermaterials von einer der ersten und zweiten Hauptoberflächen, kann die Diffusionsbarriere auf beiden der gegenüberliegenden ersten und zweiten Hauptoberflächen des Halbleiterwafers ausgebildet werden.
Bei S420 wird wenigstens ein Element aus Stickstoff und Sauerstoff in den Halbleiterwafer durch einen nicht bedeckten Bereich des Halbleiterwafers, beispielsweise durch einen Diffusions- und/oder Ionenimplantationsprozess eingebracht.
In einigen Ausführungsformen ist der Halbleiterwafer ein Siliziumwafer. In einigen anderen Ausführungsformen unterscheidet sich der Halbleiterwafer von Silizium und besteht aus einem Material, das sich in seiner mechanischen Stabilität durch wenigstens ein Element aus Stickstoff und Sauerstoff stärken lässt.
In einigen Ausführungsformen wird die Diffusionsbarriere als einzelne Schicht oder als Schichtstapel aus Oxid und Nitrid gebildet.
In einigen Ausführungsformen beträgt eine maximale laterale Abmessung zwischen einer Seitenfläche des Halbleiterwafers und der Diffusionsbarriere zwischen 1 mm und 1 cm.
In einigen Ausführungsformen wird das wenigstens eine Element aus Stickstoff und Sauerstoff in den Halbleiterwafer über einen Ofendiffusionsprozess eingebracht. Der Ofendiffusionsprozess kann in einer Stickstoffatmosphäre bei Temperaturen größer als 900°C, oder größer als 1000°C, oder sogar größer als 1100°C über eine Dauer von mehr 1 Stunde, oder mehr als 5 Stunden, oder sogar mehr als 20 Stunden durchgeführt werden. Zusätzlich oder alternativ hierzu wird der Ofendiffusionsprozess in einer Sauerstoffatmosphäre bei Temperaturen größer als 1100°C, oder sogar größer als 1200°C über eine Dauer von mehr als 1 Stunde oder mehr als 5 Stunden, oder sogar mehr als 20 Stunden ausgeführt.
5 ist eine schematische Darstellung eines beispielhaften Verfahrens zur Herstellung eines Siliziumwafers.
Beginnend mit einem Siliziumwafer 550, der etwa durch Schneiden eines Siliziumblocks hergestellt wird, wird ein Diffusionsbarrierenmaterial 552 auf einer Oberfläche des Siliziumwafers 550 in der Phase PP1 ausgebildet, beispielsweise durch Aufwachsen auf den Siliziumwafer durch thermische Oxidation.
In der Phase PP2 wird ein Teil des Diffusionsbarrierenmaterials 552 von einer Seitenfläche 554 und von einem Randbereich 556 des Siliziumwafers 550 entfernt, wodurch der Siliziumwafer an der Seitenfläche 554 und an gegenüberliegenden Hauptoberflächen im Randbereich 556 freigelegt wird.
In der Phase PP3 wird Stickstoff in einen unmaskierten Oberflächenbereich 558 des Halbleiterwafers 550 durch eine Seitenfläche 554 sowie durch gegenüberliegende Hauptoberflächen im Randbereich 556 eingebracht, beispielsweise durch einen Diffusions- und/oder Ionenimplantationsprozess. In einigen Ausführungsformen erfolgt eine Diffusion in einem Ofendiffusionsprozess in einer Stickstoffatmosphäre bei Temperaturen größer als 900°C, oder sogar größer als 1000°C über eine Dauer von mehr als 1 Stunde, oder mehr als 2 Stunden, oder selbst mehr als 5 oder 10 Stunden. In einigen Ausführungsformen weist der Siliziumwafer 550 eine Sauerstoffkonzentration von weniger als 2,5 × 10¹⁷ cm^–3 auf, oder weniger als 2,0 × 10¹⁷ cm^–3, um eine Ausbildung thermischer Donatoren und eine störende Beeinflussung von mittels einem Protonenbestrahlungsprozess hergestellten Feldstoppzonen zu vermeiden. Optional, zusätzlich oder alternativ hierzu kann ein Ofendiffusionsprozess bei Temperaturen größer als 1100°C oder größer als 1150°C, oder selbst größer als 1200°C in einer Sauerstoffatmosphäre erfolgen, beispielsweise vor einem Vorderseitenpolierprozess. Dies kann zu einer Diffusion von Sauerstoff durch eine gesamte Oberfläche in den Halbleiterwafer 550 führen. Der größte Teil des durch die Vorderseite eingebrachten Sauerstoffs wird durch den Vorderseitendünnungs/Polierprozess entfernt. Optional kann eine Barrierenschicht, beispielsweise ein Oxid/Nitridschichtstapel, der als Diffusionsbarriere gegen Sauerstoffdiffusion wirkt, an der Vorderseite ausgebildet werden, beispielsweise durch eine Schichtabscheidung. Die Vorderseite kann eine von zwei gegenüberliegenden Hauptoberflächen des Siliziumwafers 550 sein, an der planare oder Gategrabenelektroden während FEOL-Prozessen gebildet werden. Den Siliziumwafer von einer Rückseite durchdringender Sauerstoff kann zudem die Stabilität gegen die Erzeugung von Gleitlinien erhöhen ohne störend auf eine Feldstoppdotierung einzuwirken. Da Halbleitermaterial an der Rückseite vor einem Feldstoppionenimplantationsprozess entfernt werden kann, kann Sauerstoff, der von der Rückseite in den Siliziumwafer 550 eintritt, lediglich zu thermischen Donatoren in vernachlässigbaren Mengen führen. Optional kann eine Sauerstoffdiffusionsbarriere, beispielsweise ein Oxid/Nitridschichtstapel auf einem Oberflächenbereich des Siliziumwafers 550, in dem später Dies bzw. Rohchips durch FEOL-Prozessierung implementiert werden, ausgebildet werden und dadurch findet eine Eindiffusion von Sauerstoff in einem Bereich des Siliziumwafers 550 in der Nähe des Waferrandes statt.
In der Phase PP4 wird die Diffusionsbarriere 552 entfernt, beispielsweise durch mechanische und/oder chemische Prozesse wie Ätzen und Polieren.
Front-end-of-line-(FEOL-)Prozessierung kann an den Hauptoberflächen des Siliziumwafers 550 folgen zur Herstellung von Dies bzw. Rohchips, einschließlich diskreten Halbleitervorrichtungen und/oder integrierten Schaltungen.
Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims

Halbleiterwafer (100), der aufweist: erste und zweite Hauptoberflächen (102, 104), die zueinander in einer vertikalen Richtung (y) gegenüberliegen; eine Seitenfläche (106), die den Halbleiterwafer (100) umgibt; und ein zur vertikalen Richtung (y) senkrechter lateraler Abstand (108) zwischen der Seitenfläche (106) und einer Mitte (110) des Halbleiterwafers (100), wobei der laterale Abstand (108) erste und zweite Teile (112, 114) umfasst, der erste Teil (112) sich von der Seitenfläche (106) zum zweiten Teil (114) erstreckt und der zweite Teil (114) sich vom ersten Teil (112) bis zur Mitte (110) erstreckt, und wobei eine mittlere Konzentration von wenigstens einem aus Stickstoff und Sauerstoff im ersten Teil (112) größer ist als 5 × 10¹⁴ cm^–3 und eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil (114) um mehr als 20 % der mittleren Konzentration im zweiten Teil (114) übersteigt.
Halbleiterwafer (100) nach Anspruch 1, wobei der Halbleiterwafer (100) ein Czochralski-Siliziumwafer oder ein Float-Zone Siliziumwafer ist.
Halbleiterwafer (100) nach einem der vorangehenden Ansprüche, wobei eine laterale Abmessung (l) des ersten Teils (112) zwischen der Seitenfläche (106) und dem zweiten Teil (114) zwischen 10 µm und 1 cm liegt.
Halbleiterwafer (100) nach einem der vorangehenden Ansprüche, wobei eine Konzentration des wenigstens einen aus Stickstoff und Sauerstoff entlang mehr als 80 % einer lateralen Abmessung (l) des ersten Teils (112) beginnend von der Seitenfläche (106) abnimmt.
Halbleiterwafer (100) nach einem der vorangehenden Ansprüche, wobei ein Konzentrationsprofil des wenigstens einen aus Stickstoff und Sauerstoff einem Diffusionsprofil von Dotierstoffen, die durch die Seitenfläche (106) in den Halbleiterwafer (100) eindringen, entspricht.
Halbleiterwafer (100) nach einem der Ansprüche 1 bis 5, wobei ein Konzentrationsprofil des wenigstens einen aus Stickstoff und Sauerstoff entlang der lateralen Abmessung (108) ein stufenförmiges Konzentrationsprofil ist, das einen Konzentrationsabfall an einer Grenzfläche zwischen dem ersten Teil (112) und dem zweiten Teil (114) aufweist.
Halbleiterwafer (100) nach einem der vorangehenden Ansprüche, wobei eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff in einem Randbereich (118) des Halbleiterwafers (100) eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff in einem vom Randbereich (118) umgebenen mittleren Bereich (120) um mehr als 20 % der mittleren Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im mittleren Bereich (120) übersteigt.
Halbleiterwafer (100) nach Anspruch 7, wobei eine maximale laterale Abmessung des Randbereichs (118) zwischen der Seitenfläche (106) und dem mittleren Bereich (120) zwischen 10 µm und 1 cm liegt.
Halbleiterwafer (100) nach Anspruch 1, wobei der Halbleiterwafer (100) ein 12 Zoll Halbleiterwafer ist oder größer.
Halbleiterwafer (100) nach Anspruch 1, wobei die mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im ersten Teil (112) mehr als zehnmal größer ist als im zweiten Teil (114).
Verfahren (200) zum Herstellen eines Halbleiterwafers, das aufweist: Bereitstellen eines Blocks aus Halbleitermaterial, wobei der Block aus Halbleitermaterial sich gegenüberliegende erste und zweite Oberflächen sowie eine den Halbleiterblock umgebende Seitenfläche aufweist (S200); Einbringen von wenigstens einem aus Stickstoff und Sauerstoff in den Halbleiterblock durch die Seitenfläche, wobei ein lateraler Abstand zwischen der Seitenfläche und einer Mitte des Halbleiterblocks erste und zweite Teile umfasst, der erste Teil sich von der Seitenfläche bis zum zweiten Teil erstreckt und der zweite Teil sich von dem ersten Teil bis zur Mitte erstreckt, und wobei eine mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im ersten Teil größer als 5 × 10¹⁴ cm^–3 ist und die mittlere Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil um mehr als 20 % der mittleren Konzentration des wenigstens einen aus Stickstoff und Sauerstoff im zweiten Teil übersteigt (S210); und Schneiden des Halbleiterblocks im Halbleiterwafer (S220).
Verfahren (200) nach Anspruch 11, wobei der wenigstens eine aus Stickstoff und Sauerstoff durch die Seitenfläche in den Halbleiterblock mittels eines Ofendiffusionsprozesses eingebracht wird.
Verfahren (200) nach Anspruch 12, wobei der Ofendiffusionsprozess in einer Stickstoffatmosphäre bei Temperaturen größer als 1000°C über eine Dauer von mehr als 1 Stunde ausgeführt wird.
Verfahren (200) nach Anspruch 12, wobei der Ofendiffusionsprozess in einer Sauerstoffatmosphäre bei Temperaturen größer als 1100°C über eine Dauer von mehr als 1 Stunde ausgeführt wird.
Verfahren (400) zum Prozessieren eines Halbleiterwafers, das aufweist: Bilden eines Halbleiterwafers durch Schneiden eines Halbleiterblocks (S400); Bilden einer Diffusionsbarriere auf wenigstens einer von gegenüberliegenden ersten und zweiten Hauptoberflächen des Halbleiterwafers, wobei die Diffusionsbarriere einen mittleren Teil des Halbleiterwafers auf der wenigstens einen der ersten und zweiten Oberflächen bedeckt und einen Randbereich des Halbleiterwafers an den ersten und zweiten Oberflächen unbedeckt lässt (S410); und Einbringen von wenigstens einem aus Stickstoff und Sauerstoff in den Halbleiterwafer durch einen unbedeckten Bereich des Halbleiterwafers (S420).
Verfahren (400) nach Anspruch 15, wobei die Diffusionsbarriere als einzelne Schicht oder als Schichtstapel aus Oxid und Nitrid gebildet wird.
Verfahren (400) nach Anspruch 15, wobei eine maximale laterale Abmessung zwischen einer Seitenfläche des Halbleiterwafers und der Diffusionsbarriere zwischen 10 µm und 1 cm liegt.
Verfahren (400) nach Anspruch 15, wobei der wenigstens eine aus Stickstoff und Sauerstoff durch einen Ofendiffusionsprozess in den Halbleiterwafer eingebracht wird.
Verfahren (400) nach Anspruch 18, wobei der Ofendiffusionsprozess in einer Stickstoffatmosphäre bei Temperaturen größer als 900°C über eine Dauer von mehr als 1 Stunde ausgeführt wird.
Verfahren (400) nach Anspruch 18, wobei der Ofendiffusionsprozess in einer Sauerstoffatmosphäre bei Temperaturen größer als 1200°C über eine Dauer von mehr als 1 Stunde ausgeführt wird.