DE102014110266A1 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen Download PDF

Info

Publication number
DE102014110266A1
DE102014110266A1 DE201410110266 DE102014110266A DE102014110266A1 DE 102014110266 A1 DE102014110266 A1 DE 102014110266A1 DE 201410110266 DE201410110266 DE 201410110266 DE 102014110266 A DE102014110266 A DE 102014110266A DE 102014110266 A1 DE102014110266 A1 DE 102014110266A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
carrier
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410110266
Other languages
English (en)
Other versions
DE102014110266B4 (de
Inventor
Andreas Voerckel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014110266A1 publication Critical patent/DE102014110266A1/de
Application granted granted Critical
Publication of DE102014110266B4 publication Critical patent/DE102014110266B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Halbleiterwerkstücks, das an einem Träger angebracht ist (105); Zersägen des Halbleiterwerkstücks und des Trägers, um mindestens einen individuellen Halbleiterchip auszubilden (110); Montieren des mindestens einen Halbleiterchips mit einer vom Träger abgewandten Seite an einen zusätzlichen Träger (115).

Description

  • Verschiedene Ausführungsformen betreffen ein Verfahren zum Herstellen eines Halbleiterbauelements.
  • Für Halbleiterchips und -bauelemente können Halbleitersubstrate oftmals eine Quelle von ohmschen Verlusten und thermischem Widerstand sein. Zudem können einige Halbleitersubstrate gegenüber Bruch bei der Handhabung anfällig sein oder begrenzte Prozesstoleranzen für die Halbleiterherstellung aufweisen. Deshalb können Verfahren zum Herstellen von Halbleiterbauelementen, die Substrate mit Abmessungen aufweisen, die für die Bauelementleistung ohne die oben erwähnten Nachteile optimiert werden können, wünschenswert sein.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Halbleiterwerkstücks, das an einem Träger angebracht ist; Zersägen des Halbleiterwerkstücks und des Trägers, um mindestens einen individuellen Halbleiterchip auszubilden; Montieren des mindestens einen Halbleiterchips mit einer vom Träger abgewandten Seite an einen zusätzlichen Träger.
  • Gemäß Ausführungsbeispielen kann eine dünne Halbleiterschicht auf einem Substrat bereitgestellt werden, indem ein Abschnitt oder eine Sektion des Substrats dotiert wird. Die dotierte Sektion oder der dotierte Teil des Substrats kann einer dünnen Halbleiterschicht mit einer hohen Dotierkonzentration entsprechen, während der Rest des Substrats eine niedrigere Dotierkonzentration aufweist und als ein Substrat wirken kann.
  • Ein Aspekt von hierin beschriebenen verschiedenen Ausführungsformen kann Verfahren für die Reduktion von das Substrat betreffenden parasitären Effekten durch die Verwendung von Schichttransfertechniken anstatt durch den Einsatz von mechanischem Dünnen betreffen. Bei einigen Ausführungsformen kann dies bewerkstelligt werden, indem ein ursprüngliches Substrat durch ein künstliches Substrat ersetzt wird, das relativ zum ursprünglichen Substrat verbesserte elektrische und/oder thermische Eigenschaften aufweist.
  • Bei einigen Ausführungsformen kann eine Reduktion von das Substrat betreffenden parasitären Effekten durch den Einsatz von Schichttransfertechniken durch ein Die-Attach eines substratlosen Bauelements an einen temporären Träger bewerkstelligt werden.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Halbleiterwerkstücks, das an einem Träger angebracht ist; Zersägen des Halbleiterwerkstücks und des Trägers, um mindestens einen individuellen Halbleiterchip auszubilden; Montieren des mindestens einen Halbleiterchips mit einer vom Träger abgewandten Seite an einen zusätzlichen Träger.
  • Gemäß einer oder mehreren Ausführungsformen beinhaltet das Verfahren weiterhin das Entfernen des Trägers von dem montierten mindestens einen Halbleiterchip.
  • Gemäß einer oder mehreren Ausführungsformen enthält das Halbleiterwerkstück eine Halbleiterschicht und eine Bauelementschicht.
  • Gemäß einer oder mehreren Ausführungsformen weist die Halbleiterschicht eine Dicke von kleiner oder gleich etwa 100 μm auf.
  • Gemäß einer oder mehreren Ausführungsformen weist die Halbleiterschicht eine Dicke im Bereich von etwa 5 μm bis etwa 15 μm auf.
  • Gemäß einer oder mehreren Ausführungsformen weist die Halbleiterschicht eine Dicke im Bereich von etwa 2 μm bis etwa 5 μm auf.
  • Gemäß einer oder mehreren Ausführungsformen weist die Halbleiterschicht eine Dicke im Bereich von etwa 15 μm bis etwa 100 μm auf.
  • Gemäß einer oder mehreren Ausführungsformen enthält die Halbleiterschicht Siliziumkarbid oder besteht daraus.
  • Gemäß einer oder mehreren Ausführungsformen enthält die Bauelementschicht ein oder mehrere Halbleiterbauelemente. Bei einer oder mehreren Ausführungsformen ist die Bauelementschicht eine Epitaxieschicht.
  • Gemäß einer oder mehreren Ausführungsformen enthält die Bauelementschicht Siliziumkarbid oder besteht daraus.
  • Gemäß einer oder mehreren Ausführungsformen ist die Halbleiterschicht höher dotiert als die Bauelementschicht.
  • Gemäß einer oder mehreren Ausführungsformen wird die Halbleiterschicht durch einen SMART-Cut-Prozess ausgebildet.
  • Gemäß einer oder mehreren Ausführungsformen ist der Träger im Wesentlichen transparent.
  • Gemäß einer oder mehreren Ausführungsformen besteht der Träger aus Glas oder Kunststoff.
  • Gemäß einer oder mehreren Ausführungsformen ist der Träger mit einem Klebstoff an das Halbleiterwerkstück gebondet.
  • Gemäß einer oder mehreren Ausführungsformen weist das Halbleiterwerkstück eine Dicke von kleiner oder gleich etwa 100 μm, beispielsweise 2 μm bis 5 μm, 5 μm bis 10 μm, 5 μm bis 15 μm, 15 μm bis 100 μm oder 1 μm bis 100 μm auf, um einige zu nennen.
  • Gemäß einer oder mehreren Ausführungsformen ist der zusätzliche Träger ein elektrisch leitender Träger, beispielsweise ein Systemträger (beispielsweise ein Leadframe).
  • Gemäß einer oder mehreren Ausführungsformen umfasst das Zersägen des Halbleiterwerkstücks und des Trägers mindestens ein oder mehrere von Sägen, Laser-Dicing, Plasma-Dicing und Stealth-Dicing.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen einer Halbleiterschicht, die auf einem ersten Träger angeordnet ist; Ausbilden einer Bauelementschicht auf der Halbleiterschicht; Ausbilden eines oder mehrerer Halbleiterbauelemente, wobei mindestens ein Halbleiterbauelement auf oder in der Bauelementschicht ausgebildet wird; Aufbringen eines zweiten Trägers auf der Bauelementschicht; Entfernen des ersten Trägers; Aufbringen einer Metallschicht über einer Seite der Bauelementschicht, die vom zweiten Träger abgewandt ist; Zersägen der Metallschicht, der Bauelementschicht und des zweiten Trägers, um mindestens einen individuellen Halbleiterchip auszubilden; Montieren des mindestens einen individuellen Halbleiterchips auf einem dritten Träger und Entfernen des zweiten Trägers von dem mindestens einen montierten individuellen Halbleiterchip.
  • Gemäß mindestens einem Ausführungsbeispiel kann das Verfahren zum Herstellen eines Halbleiterbauelements weiterhin das Entfernen der Halbleiterschicht vor dem Aufbringen der Metallschicht beinhalten.
  • Gemäß mindestens einem Ausführungsbeispiel können die Halbleiterschicht und der erste Träger simultan entfernt werden.
  • Gemäß mindestens einem Ausführungsbeispiel kann die Halbleiterschicht nach dem Entfernen des ersten Trägers entfernt werden.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Aufbringen der Metallschicht über einer Seite der Bauelementschicht das Aufbringen der Metallschicht auf der Halbleiterschicht.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Aufbringen der Metallschicht über einer Seite der Bauelementschicht das Aufbringen der Metallschicht auf einer vom zweiten Träger abgewandten Seite der Halbleiterschicht.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Aufbringen der Metallschicht über einer Seite der Bauelementschicht das Aufbringen der Metallschicht auf der Bauelementschicht.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Aufbringen der Metallschicht über einer Seite der Bauelementschicht das Aufbringen der Metallschicht auf einer vom zweiten Träger abgewandten Seite der Bauelementschicht.
  • Gemäß mindestens einem Ausführungsbeispiel ist der dritte Träger ein elektrisch leitender Träger.
  • Gemäß mindestens einem Ausführungsbeispiel ist der dritte Träger ein Systemträger.
  • Gemäß mindestens einem Ausführungsbeispiel ist die Halbleiterschicht eine dünne Halbleiterschicht.
  • Gemäß mindestens einem Ausführungsbeispiel weist die Halbleiterschicht eine Dicke von kleiner oder gleich etwa 100 μm auf.
  • Gemäß mindestens einem Ausführungsbeispiel weist die Halbleiterschicht eine Dicke im Bereich von etwa 5 μm bis etwa 15 μm auf.
  • Gemäß mindestens einem Ausführungsbeispiel weist die Halbleiterschicht eine Dicke im Bereich von etwa 15 μm bis etwa 100 μm auf.
  • Gemäß mindestens einem Ausführungsbeispiel weist die Halbleiterschicht eine Dicke im Bereich von etwa 2 μm bis etwa 5 μm auf.
  • Gemäß mindestens einem Ausführungsbeispiel wird das Zersägen der Metallschicht, der Halbleiterschicht, der Bauelementschicht und des zweiten Trägers durch Sägen ausgeführt.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Sägen das Aufbringen einer Sägefolie auf der Metallschicht.
  • Gemäß mindestens einem Ausführungsbeispiel enthält die dünne Halbleiterschicht Siliziumkarbid und/oder Galliumnitrid.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Ausbilden der Bauelementschicht das Ausbilden einer Epitaxieschicht auf der Halbleiterschicht.
  • Gemäß mindestens einem Ausführungsbeispiel enthält die Epitaxieschicht Siliziumkarbid.
  • Gemäß mindestens einem Ausführungsbeispiel ist die Halbleiterschicht höher dotiert als die Epitaxieschicht.
  • Gemäß mindestens einem Ausführungsbeispiel wird die Halbleiterschicht auf dem ersten Träger durch einen SMART-Cut-Prozess ausgebildet.
  • Gemäß mindestens einem Ausführungsbeispiel ist der zweite Träger im Wesentlichen transparent.
  • Gemäß mindestens einem Ausführungsbeispiel enthält der zweite Träger Glas.
  • Gemäß mindestens einem Ausführungsbeispiel enthält der zweite Träger Kunststoff.
  • Gemäß mindestens einem Ausführungsbeispiel wird der zweite Träger mit einem Klebstoff an die Bauelementschicht gebondet.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Entfernen des zweiten Trägers das Einwirken von Wärme auf mindestens einen Kleber, der den zweiten Träger an die Bauelementschicht bondet.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Entfernen des zweiten Trägers das Anwenden von Nasschemie auf den Klebstoff, der den zweiten Träger an die Bauelementschicht bondet.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann das Bereitstellen einer Halbleiterstruktur beinhalten, die Folgendes umfasst: eine Halbleiterschicht; eine Epitaxieschicht, die auf einer Vorderseite der Halbleiterschicht ausgebildet ist; eine Metallisierungsschicht, die auf einer Rückseite der Halbleiterschicht ausgebildet ist; eine Trägerschicht, die an der Epitaxieschicht angebracht ist; Aufbringen einer Sägefolie auf die Metallisierungsschicht des Stapels; Zersägen der Struktur, um einen oder mehrere individuelle Halbleiterchips auszubilden; Montieren mindestens eines der individuellen Halbleiterchips an einem Systemträger und Entfernen der Trägerschicht von dem mindestens einen montierten individuellen Halbleiterchip.
  • Gemäß mindestens einem Ausführungsbeispiel umfasst das Zersägen der Struktur Sägen.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Verfahren weiterhin das Aufbringen einer Sägefolie auf die Metallisierungsschicht der Struktur vor dem Sägen.
  • Gemäß mindestens einem Ausführungsbeispiel enthält die Halbleiterschicht Siliziumkarbid oder besteht daraus.
  • Gemäß mindestens einem Ausführungsbeispiel enthält die Epitaxieschicht Siliziumkarbid, oder besteht daraus, mit einer geringeren Dotierung als die dünne Halbleiterschicht.
  • Gemäß mindestens einem Ausführungsbeispiel weist die Halbleiterschicht eine Dicke von etwa 5 μm bis etwa 15 μm auf.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Halbleiterwerkstücks mit einem Träger, der an einer ersten Seite des Halbleiterwerkstücks angebracht ist, und mit einer Metallschicht, die auf einer zweiten Seite des Halbleiterwerkstücks aufgebracht ist; Ausbilden mindestens eines Metallblocks über der Metallschicht und Ausbilden einer Kapselungsschicht über mindestens einer der Metallschicht und dem mindestens einen Metallblock, um den mindestens einen Metallblock mindestens teilweise zu kapseln.
  • Gemäß einer oder mehreren Ausführungsformen beinhaltet das Verfahren weiterhin das Entfernen des Trägers von dem Halbleiterwerkstück nach dem Ausbilden der Kapselungsschicht. Gemäß einer oder mehreren Ausführungsformen beinhaltet das Ausbilden der Kapselungsschicht über mindestens einer der Metallschicht und dem mindestens einen Metallblock das Ausbilden der Kapselungsschicht über der Metallschicht und dem mindestens einen Metallblock, und das Verfahren beinhaltet weiterhin das Dünnen der Kapselungsschicht, um den mindestens einen Metallblock zu exponieren.
  • Gemäß einer oder mehreren Ausführungsformen beinhaltet das Verfahren weiterhin das Entfernen des Träges von dem Halbleiterwerkstück nach dem Dünnen der Kapselungsschicht.
  • Gemäß mindestens einem Ausführungsbeispiel enthält der Metallblock Kupfer.
  • Gemäß mindestens einem Ausführungsbeispiel ist die Kapselungsschicht eine Formmasse.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Dünnen der Kapselungsschicht das Schleifen der Kapselungsschicht.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann das Bereitstellen eines Stapels beinhalten, der Folgendes enthält: eine dünne Halbleiterschicht; eine Epitaxieschicht, die auf einer Vorderseite der dünnen Halbleiterschicht ausgebildet ist und ein oder mehrere Halbleiterbauelemente enthält; eine Metallschicht, die auf einer Rückseite der dünnen Halbleiterschicht ausgebildet ist; eine Trägerschicht, die an der Epitaxieschicht angebracht ist; Ausbilden mindestens eines Metallblocks auf der Metallschicht; Aufbringen einer Ausformschicht über dem mindestens einen Metallblock und der Metallschicht; Dünnen der Ausformschicht, um den mindestens einen Metallblock zu exponieren; und Entfernen der Trägerschicht von dem Stapel.
  • Gemäß mindestens einem Ausführungsbeispiel enthält der Metallblock Kupfer.
  • Gemäß mindestens einem Ausführungsbeispiel kann das Verfahren weiterhin das Zersägen des Stapels beinhalten, um ein oder mehrere individuelle Halbleiterchips auszubilden.
  • Gemäß einer oder mehreren Ausführungsformen kann das Zersägen des Stapels das Aufbringen einer Sägefolie auf die Metallschicht beinhalten.
  • Gemäß mindestens einem Ausführungsbeispiel kann das Verfahren weiterhin das Montieren des Stapels auf einem Systemträger beinhalten.
  • Gemäß mindestens einem Ausführungsbeispiel enthält der Metallblock ein Kupferpad, das mit einer Metallschicht bedeckt ist, die Zinn oder Silber enthält.
  • Gemäß mindestens einem Ausführungsbeispiel ist die dünne Halbleiterschicht Siliziumkarbid.
  • Gemäß mindestens einem Ausführungsbeispiel enhält die Epitaxieschicht Siliziumkarbid oder besteht daraus.
  • Gemäß mindestens einem Ausführungsbeispiel weist die dünne Halbleiterschicht eine Dicke von etwa 5 μm bis etwa 15 μm auf.
  • Gemäß mindestens einem Ausführungsbeispiel beinhaltet das Dünnen der Ausformschicht das Schleifen der Ausformschicht hinunter zum Metallblock.
  • Ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Bereitstellen eines Halbleiterwerkstücks mit einem Träger, der an einer ersten Seite des Halbleiterwerkstücks angebracht ist, und mit einer Metallschicht, die auf einer zweiten Seite des Halbleiterwerkstücks aufgebracht ist; Ausbilden mindestens eines Metallblocks über der Metallschicht und Ausbilden einer Kapselungsschicht über mindestens einer der Metallschicht und dem mindestens einen Metallblock, um den mindestens einen Metallblock mindestens teilweise zu kapseln.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in den verschiedenen Ansichten auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen allgemein das Veranschaulichen der Prinzipien der Erfindung betont wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
  • 1 ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen;
  • 2A–2D verschiedene Ansichten, die einen Prozess darstellen, der ein Halbleiterwerkstück gemäß verschiedenen Ausführungsformen beinhaltet;
  • 3 ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen;
  • 4A–4I verschiedene Ansichten, die einen Prozess darstellen, der ein Halbleiterwerkstück gemäß verschiedenen Ausführungsformen beinhaltet;
  • 5 ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen;
  • 6A–6F verschiedene Ansichten, die einen Prozess darstellen, der ein Halbleiterwerkstück gemäß verschiedenen Ausführungsformen beinhaltet; und
  • 7A–7E verschiedene Ansichten, die einen Prozess darstellen, der ein Halbleiterwerkstück gemäß verschiedenen Ausführungsformen beinhaltet.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiligenden Zeichnungen, die als Veranschaulichung spezifische Details und Ausführungsformen zeigen, wie die Erfindung praktiziert werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, damit der Fachmann die Erfindung praktizieren kann. Andere Ausführungsformen können genutzt und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne von dem Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen einander nicht notwendigerweise gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen auszubilden. Verschiedene Ausführungsformen werden in Verbindung mit Verfahren beschrieben, und verschiedene Ausführungsformen werden in Verbindung mit Bauelementen beschrieben. Es ist jedoch zu verstehen, dass die in Verbindung mit Verfahren beschriebenen Ausführungsformen ähnlich für die Bauelemente gelten können und umgekehrt.
  • Das Wort ”beispielhaft” wird hierin verwendet, um zu bedeuten ”als ein Beispiel, Fall oder Darstellung dienend”. Jede Ausführungsform oder jedes Design, die hierin als ”beispielhaft” beschrieben werden, sind nicht notwendigerweise so auszulegen, dass sie gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft sind.
  • Die Ausdrücke ”mindestens einer” und ”ein oder mehrere” können so verstanden werden, dass sie eine beliebige ganzzahlige Zahl beinhalten, die größer oder gleich eins ist, d. h. eins, zwei, drei, vier usw.
  • Der Ausdruck ”mehrere” kann so verstanden werden, dass er eine beliebige ganzzahlige Zahl beinhaltet, die größer oder gleich zwei ist, d. h. zwei, drei, vier, fünf usw.
  • Das Wort ”über”, das hierin verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder Oberfläche zu beschreiben, kann verwendet werden, um zu bedeuten, dass das Merkmal z. B. die Schicht, ”direkt auf”, z. B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet werden kann. Das Wort ”über”, das hierin verwendet wird, um das Ausbilden eines Merkmals, z. B. einer Schicht, ”über” einer Seite oder Oberfläche zu beschreiben, kann verwendet werden, um zu bedeuten, dass das Merkmal, z. B. die Schicht, ”indirekt auf” der implizierten Seite oder Oberfläche ausgebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und der ausgebildeten Schicht angeordnet werden können.
  • Der Ausdruck ”Verbindung” kann sowohl eine indirekte ”Verbindung” als auch direkte ”Verbindung” beinhalten.
  • Wenn auf Halbleiterbauelemente Bezug genommen wird, sind Bauelemente mit mindestens zwei Anschlüssen gemeint, ein Beispiel ist eine Diode. Halbleiterbauelemente können auch Bauelemente mit drei Anschlüssen sein, wie etwa Transistoren, z. B. Feldeffekttransistoren (FET), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Field Effect Transistors) und Thyristoren, um nur einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse enthalten. Gemäß einer Ausführungsform sind die Halbleiterbauelemente Leistungsbauelemente. Gemäß einer oder mehreren Ausführungsformen können Halbleiterbauelemente integrierte Schaltungen enthalten oder sein, die mehrere integrierte Bauelemente enthalten können.
  • Hierin beschriebene Ausführungsbeispiele betreffen unter anderem Halbleiterbauelemente, die mindestens eine Halbleitersubstratschicht enthalten, die durch Einsatz eines künstlichen, Ersatz- oder temporären Substrats hergestellt werden.
  • Bei Ausführungsbeispielen können Halbleiterbauelemente mindestens eine dünne Halbleiterschicht enthalten. Das Herstellen von Halbleiterchips oder -bauelementen, die dünne Halbleiterschichten enthalten, kann zu verbesserten elektrischen und/oder thermischen Eigenschaften oder Charakteristika führen.
  • Bei Ausführungsformen kann die Verwendung von temporären Substraten oder Trägern die Herstellung von Halbleiterbauelementen erleichtern, indem sie für Stabilität für eine oder mehrere Schichten sorgen und das Reduzieren oder Eliminieren von das Substrat betreffenden parasitären Effekten unterstützen.
  • Gemäß Ausführungsbeispielen können Schichttransfertechniken in Verbindung mit dem Einsatz von künstlichen oder temporären Trägern verwendet werden. Ein bekannter Prozess ist die SMART-Cut-Technik. Dieser Prozess und/oder andere Schichttransfertechniken können zum Bereitstellen einer Substratschicht verwendet werden, wie etwa eines dünnen Substrats, das auf einen Träger oder einer anderen geeigneten Schicht angeordnet ist. Die SMART-Cut-Technik kann verwendet werden, da sie den wiederholten oder mehrfachen Gebrauch eines Substrats gestattet. Die SMART-Cut-Technik wird später kurz erörtert.
  • 1 zeigt gemäß Ausführungsbeispielen ein Verfahren zum Herstellen eines Halbleiterbauelements. Die 2A–2D zeigen einen beispielhaften Prozess, der ein Halbleiterwerkstück gemäß einer oder mehreren Ausführungsformen von 1 beinhaltet. Unter Bezugnahme auf 1 wird bei 105 ein an einem Träger angebrachtes Halbleiterwerkstück bereitgestellt. Das Halbleiterwerkstück kann eine oder mehrere Schichten enthalten, einschließlich Halbleiterschichten, Metallschichten, Bauelementschichten usw. In dieser Hinsicht kann das Werkstück ein oder mehrere aktive Gebiete enthalten, die jeweils eine integrierte Schaltung enthalten oder ausbilden können.
  • Gemäß Ausführungsbeispielen kann das Werkstück eine Halbleiterschicht enthalten. Eine derartige Halbleiterschicht kann eine Dicke von kleiner oder gleich 10 μm aufweisen, einschließlich beispielsweise in den Bereichen 20 nm bis 2 μm, 2 μm bis 5 μm, 5 μm bis 10 μm, 5 μm bis 15 μm, 15 μm bis 100 μm und 1 μm bis 100 μm, um einige zu nennen.
  • Das Substrat oder die Halbleiterschicht des bereitgestellten Halbleiterwerkstücks kann aus beliebigen geeigneten Halbleitermaterialien bestehen. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si), Germanium (Ge), Gruppe IV-Verbundhalbleitermaterialien wie etwa Siliziumkarbid (SiC) oder Silizium-Germanium (SiGe), binäre, temäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (In-GaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmium-Tellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um einige zu nennen. Beispielsweise können für Leistungshalbleiteranwendungen Materialien wie etwa Si-, SiC- und GaN-Materialien verwendet werden.
  • Gemäß Ausführungsbeispielen kann das Werkstück zusätzlich zu der Halbleiterschicht eine Bauelementschicht enthalten. Die Bauelementschicht kann epitaxial auf der Halbleiterschicht ausgebildet werden. Bei einigen Ausführungsformen kann die Halbleiterschicht eine höhere Dotierkonzentration als die Bauelementschicht aufweisen und/oder kann aus einem von der Bauelementschicht verschiedenen Halbleitermaterial bestehen. Bei einigen Ausführungsformen kann die Bauelementschicht ein oder mehrere Halbleiterbauelemente enthalten.
  • 2A zeigt eine Querschnittsansicht eines Halbleiterwerkstucks 10, das an einem Träger 20 angebracht ist. Das Werkstück 10 kann mit einer Seite 11, die z. B. eine Vorderseite des Werkstücks 10 sein kann, an dem Träger 20 angebracht sein. Der Träger 20 kann aus beliebigen geeigneten Materialien zum Stützen des Werkstücks 10 bestehen, wie etwa Glas, Kunststoff, Metall usw.
  • In 1 werden bei 110 das Halbleiterwerkstück und der angebrachte Träger zersägt, um mindestens einen individuellen Halbleiterchip auszubilden. Der Halbleiterchip kann eine integrierte Schaltung enthalten oder daraus bestehen. Bei Ausführungsbeispielen kann das Zersägen entlang Schnittgrabengebieten oder anderen entsprechenden Gebieten erfolgen, die verschiedene Chipgebiete und integrierte Schaltungen, die auf dem Werkstück ausgebildet sind, trennen können. 2B zeigt eine Ausführungsform, wo das Werkstück 10 und der Träger 20 so zersägt worden sind, dass sie zwei individuelle und getrennte Halbleiterchips 30a und 30b bilden. Nach dem Zersägen kann der Chip 30a ein Werkstück 10a enthalten, das einem ersten Abschnitt des Werkstücks 10 entsprechen kann, wobei das Werkstück 10a am Träger 20a angebracht sein kann, der einem ersten Abschnitt des Trägers 20 entsprechen kann, und der Chip 30b kann ein Werkstück 10b enthalten, das einem zweiten Abschnitt des Werkstücks 10 entsprechen kann, wobei das Werkstück 10b an dem Träger 20b angebracht sein kann, der einem zweiten Abschnitt des Trägers 20 entsprechen kann. Gemäß Ausführungsbeispielen kann das Zersägen unter Verwendung einer beliebigen geeigneten Technik durchgeführt werden, wie etwa Sägen, Plasma-Dicing, Laser-Dicing, Stealth-Dicing oder dergleichen.
  • Nach dem Zersägen gibt 1 bei 115 an, dass der aus dem Zersägen ausgebildete mindestens eine Halbleiterchip auf einem zusätzlichen Träger montiert werden kann. In dieser Hinsicht kann die nicht an dem Träger angebrachte Seite des Werkstücks des Halbeiterchips an dem zusätzlichen Träger montiert oder angebracht werden. 2C zeigt eine Ausführungsform, bei der der Halbleiterchip 30a auf einem zusätzlichen Träger 40 montiert worden ist. Wie gezeigt, wurde eine Seite 12 des Werkstücks 10, beispielsweise die Rückseite oder die vom Träger abgewandte Seite, an dem zusätzlichen Träger 40 angebracht.
  • Träger, z. B. Trägerwafer oder Trägerschichten, die hierin beschrieben sind, einschließlich dem Träger 20, können beliebige geeignete Materialien enthalten, wie etwa beispielsweise Glas, Graphit und Kunststoff, um einige zu nennen. Außerdem kann der Träger 20 sowie ein beliebiger anderer Trägerwafer oder Trägerschicht, die hierin beschrieben sind, ein elektrisch leitender Träger sein, wie etwa beispielsweise ein Metallträger, eine Metallplatte, eine Kupferplatte, eine Aluminiumplatte, ein Kupferwafer, ein Aluminiumwafer und dergleichen, um einige zu nennen. Gemäß Ausführungsbeispielen können hierin beschriebene Trägerwafer mechanische Stabilität verleihen, die Fälle von Bruch von unter anderem beispielsweise dünnen oder zerbrechlichen Schichten verhindern oder reduzieren können.
  • Im Fall der Ausführungsform von 2C kann der Träger 20a nach dem Montieren am Werkstück 10a angebracht bleiben. Der Träger 20a kann unter anderem als ein elektrischer Kontakt dienen und/oder eine thermische Kopplung bereitstellen (Kühlkörper).
  • Optional kann bei 120 von 1 der Träger nach dem Montieren entfernt werden. In dieser Hinsieht zeigt 2D eine Ausführungsform, bei der der Träger 20a vom Werkstück 10a entfernt worden ist. In der resultierenden Struktur ist der Halbleiterchip 30a auf dem zusätzlichen Träger 40 montiert, wobei die Vorderseite des Chips 10a exponiert ist (z. B. ist die Vorderseite des Werkstücks 10a exponiert).
  • Gemäß Ausführungsbeispielen kann der zusätzliche Träger 40, an dem der Halbleiterchip 30a montiert worden ist, ein elektrisch leitender Träger sein, z. B. ein Systemträger.
  • 3 zeigt gemäß Ausführungsbeispielen ein Verfahren zum Herstellen eines Halbleiterbauelements. Die 4A–4I zeigen einen beispielhaften Prozess, der ein Halbleiterwerkstück gemäß einer oder mehreren Ausführungsformen von 3 beinhaltet. Unter Bezugnahme auf 3 kann bei 305 eine Halbleiterschicht, die auf einem ersten Träger angeordnet, z. B. angebracht, ist, bereitgestellt werden. Bei einigen Ausführungsformen kann die Halbleiterschicht als eine dünne Halbleiterschicht oder ein dünnes Halbleitersubstrat angesehen werden. 4A zeigt eine Querschnittsansicht einer Halbleiterstruktur 400a, die eine dünne Substratschicht 410 zeigt, die auf einer Vorderseite eines Trägerwafers 420 angeordnet oder daran gebondet ist. Die Dicke der dünnen Schicht 410 kann vertikal von der Rückseite der dünnen Schicht 410 aus (die mit der Vorderseite des Trägerwafers 420 in Kontakt steht) zur Vorderseite oder vorderen Oberfläche der dünnen Schicht 410 definiert oder gemessen werden. Gemäß Ausführungsbeispielen kann die dünne Schicht eine Dicke in den Bereichen 20 nm bis 2 μm, 2 μm bis 5 μm, 5 μm bis 10 μm, 5 μm bis 15 μm, 1 μm bis 100 μm, aufweisen, um einige zu nennen. Analog kann der Träger 420 oder die Trägerschicht eine Dicke in den Bereichen von 100 μm bis 1 mm, 100 μm bis 300 μm, 300 μm bis 500 μm, 500 μm bis 1 mm, aufweisen, um einige zu nennen. Während verschiedene Ausführungsformen hierin ein Halbleiterwerkstück oder eine Halbleiterstruktur mit einer dünnen Schicht oder einem dünnen Halbleitersubstrat/-wafer beschreiben, ist dies nicht notwendigerweise der Fall. Mit anderen Worten können bereitgestellte Halbleiterstrukturen Halbleiterschichten mit anderen Dicken aufweisen, einschließlich beispielsweise größeren Dickengrößen.
  • Die dünne Schicht 410 kann aus beliebigen geeigneten Halbleitermaterialien bestehen. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si), Gruppe IV-Verbundhalbleitermaterialien wie etwa Siliziumkarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AlGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (In-GaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmium-Tellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um einige zu nennen. Beispielsweise können für Leistungshalbleiteranwendungen Materialien wie etwa Si-, SiC- und GaN-Materialien verwendet werden.
  • Hierin beschriebene Trägerwafer oder Trägerschichten, einschließlich dem Trägerwafer 420, können beliebige geeignete Materialien enthalten, wie etwa beispielsweise Glas oder Graphit, um einige zu nennen. Gemäß Ausführungsbeispielen können hierin beschriebene Trägerwafer mechanische Stabilität verleihen, die Fälle von Bruch von unter anderem beispielsweise dünnen oder zerbrechlichen Schichten verhindern oder reduzieren können.
  • Wie in 3 gezeigt, kann bei 310 eine Bauelementschicht auf einer Seite der Halbleiterschicht ausgebildet werden. Beispielsweise zeigt die Ausführungsform von 4B die Struktur 400b, die eine Bauelementschicht 430 enthält, die auf einer Vorderseite der dünnen Schicht 410 ausgebildet oder angeordnet worden ist. Die dünne Schicht 410 kann als eine Startschicht für das epitaxiale Aufwachsen der Bauelementschicht 430 dienen.
  • Bei verschiedenen Ausführungsformen kann die Bauelementschicht eine Epitaxieschicht sein. Beispielsweise kann die Bauelementschicht 430 epitaxial auf der Vorderseite der dünnen Schicht 410 ausgebildet werden. Gemäß verschiedenen Ausführungsformen kann die Bauelementschicht 430 aus den gleichen oder anderen Materialien als die dünne Schicht 410 bestehen. Bei einem Beispiel können sowohl die dünne Schicht 410 als auch die Bauelementschicht 430 aus Silizium, Siliziumkarbid oder beliebigen anderen angemessenen Materialien bestehen.
  • Während die Bauelementschicht 430 und die dünne Schicht 410 aus den gleichen oder verschiedenen Materialien bestehen können, können zudem auch die Dotierkonzentrationen jeder Schicht gleich oder verschieden sein. Bei einem weiteren Beispiel kann die dünne Schicht 410 eine höhere oder größere Dotierkonzentration als die Bauelementschicht 430 aufweisen. Das epitaxiale Ausbilden der Bauelementschicht 430 auf einer höher dotierten dünnen Schicht 410 kam das spezielle Einstellen oder Anstreben einer gewünschten Dotierkonzentration in der Bauelementschicht 430 gestatten.
  • Wieder unter Bezugnahme auf 3 können bei 315 ein oder mehrere Halbleiterbauelemente auf und/oder in der Bauelementschicht ausgebildet werden. 4C zeigt beispielsweise mehrere Halbleiterbauelemente, durch 440a und 440b dargestellt, die sich auf der Bauelementschicht 430 in der Struktur 400c befinden.
  • Bei verschiedenen Ausführungsformen können Halbleiterbauelemente wie etwa 440a und 440b mit beliebigen anderen geeigneten und/oder erforderlichen Elementen hergestellt werden, so dass wie in der Ausführungsform von 4C die Struktur 400c Metallisierungsschichten 445 (z. B. vorderseitige Metallisierungen), Passivierungsschichten 442 (z. B. Imide), Schnittgrabengebiete 447 und dergleichen enthalten kann, um einige zu nennen. Die Halbleiterbauelemente 440a, 440b können unter Verwendung beliebiger geeigneter Halbleiterherstellungstechniken hergestellt oder ausgebildet werden. Allgemein kann es sich bei den Bauelementen um eine beliebige Art oder einen beliebigen Typ von Halbleiterbauelement handeln, z. B. Transistoren, Dioden und Thyristoren, um einige zu nennen.
  • In 3 wird bei 320 nach dem Herstellen eines oder mehrerer Halbleiterbauelemente ein zweiter Träger auf der Bauelementschicht aufgebracht. Unter Bezugnahme auf die Ausführungsform von 4D wird in Struktur 400d ein zweiter Träger 450 an einer vorderen oder exponierten Seite der Bauelementschicht 430 angebracht. Der Träger 450 liegt mindestens über den Halbleiterbauelementen 440a, 440b.
  • Infolge des Aufbringens eines zweiten Trägers wie etwa des Trägers 450 weist die resultierende Struktur eine verbesserte oder zusätzliche mechanische Stabilität auf. Der zweite Träger 450 kann, wie bei dem ersten Träger 420, aus einem beliebigen geeigneten Material bestehen, wie etwa Glas, Graphit und Kunststoff einige zu nennen.
  • Bei Ausführungsformen wie etwa 4D kann der zweite Träger 450 mit einem Kleber 455 angebracht werden. Der Kleber kann in einem Beispiel ein beliebiges geeignetes Bondmittel oder -Material wie etwa Klebstoff sein.
  • In 3 kann nach dem Anbringen eines zweiten Trägers bei 325 der erste Träger entfernt werden. Der erste Träger kann unter Verwendung eines beliebigen geeigneten Verfahrens entfernt werden, einschließlich beispielsweise mechanisches Dünnen, Entfernen oder Zerstörung etwaiger Kleber, die den Träger 420 an die dünne Schicht 410 bonden, oder andere geeignete Verfahren. Bezüglich des Entfernens/der Zerstörung des Klebers, können Techniken verwendet werden, die die Anwendung von Nasschemie oder Temperaturbehandlung (z. B. Einwirken von Wärme mindestens auf den Kleber, der den zweiten Träger an die Struktur bondet) beinhalten. Bei einigen Ausführungsbeispielen kann die Halbleiterschicht entfernt werden. Die Halbleiterschicht kann beispielsweise in einem separaten Prozess, nach dem Entfernen des ersten Trägers, entfernt werden. Alternativ kann die Halbleiterschicht zusammen mit dem ersten Träger beispielsweise in einem einzelnen Prozess zur gleichen oder im Wesentlichen zur gleichen Zeit entfernt werden. Jede geeignete Technik kann für ein derartiges Entfernen implementiert werden. Unter Bezugnahme auf 4D können sowohl die dünne Schicht 410 als auch der Träger 420 entfernt werden. Bei einem Beispiel kann die Trennung der dünnen Schicht 410 von der Bauelementschicht 430 bewirken, dass sowohl die dünne Schicht 410 als auch der Träger 420 vom Rest der Struktur 400d getrennt werden.
  • 4E-1 zeigt eine Struktur 400e1, bei der der erste Träger 420 von der Struktur 400d entfernt worden ist. Wie zuvor angemerkt, können die Komponenten der Struktur 400e, z. B. die dünne Schicht 410, die Bauelementschicht 430 usw., auf der mechanischen Stabilität basieren, die durch den zweiten Träger 450 bereitgestellt wird, um mechanische Beanspruchung oder Bruch zu verhindern.
  • 4E-2 zeigt die Struktur 400e2, bei der der erste Träger 420 sowie die Halbleiterschicht 410 von der Struktur 400d entfernt worden sind.
  • Wieder unter Bezugnahme auf 3 kann bei 330 eine Metallisierungsschicht über einer vom zweiten Träger abgewandten Seite der Bauelementschicht ausgebildet werden. Bei Ausführungsformen kann die Metallisierungsschicht auf die Halbleiterschicht oder dünne Schicht in dem Ausmaß, in dem sie existiert, auf einer vom zweiten Träger abgewandten Seite der Halbleiterschicht aufgebracht werden. Alternativ kann die Metallisierungsschicht auf der Bauelementschicht beispielsweise auf einer vom zweiten Träger abgewandten Seite der Bauelementschicht aufgebracht werden. Beispielsweise enthält in der Ausführungsform von 4F-1 die Struktur 400f1 eine Metallisierungsschicht 460, die auf der Rückseite der dünnen Schicht 410 ausgebildet oder daran angebracht ist.
  • Bei der Ausführungsform von 4F-2 sind der Träger 420 und die dünne Schicht 410 der Struktur 400f2 entfernt worden und die Metallisierungsschicht 460 kann auf der Bauelementschicht 430 ausgebildet oder daran angebracht werden.
  • Die Metallisierungsschicht 460 (z. B. von 4F-1, 4F-2 usw.) kann ein oder mehrere Metalle enthalten, die einen guten ohmschen Kontakt zur dünnen Schicht 410 bereitstellen. Zu geeigneten Metallen zählen beispielsweise Ni, Mo, W, Ta, Nb, Ti, Cr, Al, Cu, V und Kombinationen davon, um einige zu nennen.
  • Variationen von Ausführungsformen, wie etwa jene bezüglich 3 (z. B. 335–345) und 4E–4I, können mit oder ohne dünne Schicht 410 realisiert und/oder implementiert werden.
  • Gemäß Ausführungsbeispielen können Strukturen, die sich aus der in 3 beschriebenen Ausführungsform ergeben, wie etwa beispielsweise die Strukturen 400f1 und 400f2 von 4F, weiter bearbeitet werden. Beispielsweise können unter Bezugnahme auf 3 bei 335 die Struktur, z. B. die Metallisierungsschicht, Halbleiterschicht (in Fällen, wo sie nicht entfernt worden ist), die Bauelementschicht und der zweite Träger, zersägt werden, um mindestens einen individuellen oder vereinzelten Halbleiterchip auszubilden. Gemäß Ausführungsbeispielen können die Strukturen 400f1 und/oder 400f2 etwa entlang einem oder mehreren Schnittgrabengebieten getrennt oder zersägt werden. Bei der Ausführungsform von 4G wurde die Struktur 400f1 auf eine Folie 470 montiert und zersägt. Wie gezeigt, werden infolge des Zersägens ein oder mehrere individuelle Halbleiterchips, wie etwa Chip 480, ausgebildet. Gemäß Ausführungsformen kann eine beliebige geeignete Säge- oder Trenntechnik verwendet werden, wie etwa beispielsweise mechanisches Sägen, Stealth-Dicing, Laser-Dicing und Plasma-Ätzen, um einige zu nennen.
  • Gemäß Ausführungsbeispielen kann der zweite Träger oder die an der Bauelementschicht angebrachte Trägerschicht transparent oder zumindest im Wesentlichen transparent sein. Die Transparenz des Trägers kann dabei helfen, das Vereinzeln oder Sägen zu erleichtern, indem die an dem Träger angebrachten Komponenten zumindest etwas sichtbar sind.
  • Bei 340 in 3 werden ein oder mehrere der ausgebildeten oder getrennten Halbeiterstapel auf einem dritten Träger montiert. Mit anderen Worten können ein oder mehrere der ausgebildeten oder getrennten Halbleiterstapel auf einem dritten Träger montiert werden. Bei Ausführungsformen kann der dritte Träger beispielsweise ein elektrisch leitender Träger sein, z. B. ein Systemträger. Wie in der Ausführungsform von 4H gezeigt, ist einer der Halbleiterchips 480 auf einem Systemträger 490 montiert und angebracht.
  • Wieder unter Bezugnahme auf 3 kann dann nach dem Montieren bei 345 der zweite Träger von dem montierten Halbleiterchip entfernt werden. Beispielsweise zeigt 4I einen montierten Halbleiterchip 480. Wie in 4I gezeigt, wurde der zweite Träger 450 entfernt.
  • Bei Ausführungsformen kann der zweite Träger 450 entfernt werden, indem der Kleber 455 entfernt oder zerstört wird. Der Kleber 455 kann unter Verwendung von Nasschemietechniken, durch Temperaturbehandlung (z. B. Einwirken von Wärme mindestens auf den Kleber) und/oder durch beliebige andere geeignete Verfahren entfernt oder zerstört werden.
  • Als Ergebnis des Entfernens des Trägers kann ein auf einem Systemträger 490 montierter substratloser Halbleiterchip 480 bereitgestellt werden.
  • Alternativ kann bei einigen Ausführungsformen ein Halbleiterwerkstück bearbeitet werden, so dass es ein Ersatz- oder künstliches Substrat enthält.
  • 5 zeigt gemäß einem Ausführungsbeispiel ein Verfahren zum Herstellen eines Halbleiterbauelements. Eine bereitgestellte Struktur kann mindestens ein an einem Träger angebrachtes Halbleiterwerkstück enthalten.
  • In 5 wird bei 505 ein Halbleiterwerkstück bereitgestellt, das einen auf einer ersten Seite des Werkstücks angebrachten Träger und eine auf einer zweiten Seite des Halbleiterwerkstücks aufgebrachte Metallschicht aufweist. Bei einem Beispiel kann eine derartige Struktur eine gemäß den Schritten 305–330 von 3 hergestellte Halbleiterstruktur sein. Mit anderen Worten kann das Halbleiterwerkstück eine Halbleiterschicht mit einer Bauelementschicht, z. B. einer Epitaxieschicht, enthalten, die auf einer Vorderseite der Halbleiterschicht ausgebildet ist. In dieser Hinsieht kann die Metallschicht auf einer Rückseite der Halbleiterschicht ausgebildet werden und der Träger an der Bauelementschicht, z. B. der Epitaxieschicht, angebracht werden. 6A zeigt eine Querschnittsansicht einer derartigen Struktur, Struktur 600a. Bei dem Ausführungsbeispiel von 6A enthält die Struktur 600a eine Halbleiterschicht 610 (z. B. eine dünne Halbleiterschicht oder ein dünnes Halbleitersubstrat), eine Bauelementschicht 630 und einen Träger 650. Weiterhin kann die Struktur 600a eine an der Rückseite der Halbleiterschicht 610 angebrachte Metallschicht 660 enthalten. Die Bauelementschicht 630 kann ein oder mehrere Halbleiterbauelemente enthalten, z. B. 640a, 640b. Die Bauelementschicht 630 kann auf der Vorderseite der Halbleiterschicht 610 angeordnet sein. Die Trägerschicht 650 kann mit einem Kleber 655 an die Vorderseite der Struktur 600a gebondet sein.
  • Natürlich können gemäß Ausführungsbeispielen andere Strukturen oder Variationen bereitgestellt werden. Beispielsweise kann das Werkstück andere Schichten wie etwa Substratschichten, Bauelementschichten, Isolierschichten usw. enthalten.
  • Unter Bezugnahme auf 5 kann bei 510 mindestens ein Metallblock über der Metallschicht ausgebildet werden. Beispielsweise kann der mindestens eine Metallblock auf einer Rückseite des bereitgestellten Werkstücks auf der Metallschicht aufgebracht und/oder ausgebildet werden. Der oder die Metallblöcke oder andere geeignete stützende Elemente können an der Rückseite der bereitgestellten Halbleiterstruktur angebracht oder daran angeklebt werden.
  • Die aufgebrachten Metallblöcke können andere Elemente und/oder Schichten enthalten, wie etwa ein oder mehrere Metallisierungsschichten und/oder Kupferpads. Beispielsweise wird unter Bezugnahme auf die Ausführungsform von 6B eine Querschnittsansicht einer beispielhaften Struktur 600b gezeigt. Wie gezeigt, enthält die Struktur 600b einen oder mehrere Metallblöcke 690. Die Metallblöcke 690 können eine oder mehrere Basisschichten 635 enthalten. Bei Ausführungsformen können solche Basisschichten 635 aus Metall, wie etwa Kupfer, bestehen, die auf der Rückseite der Metallschicht 660 aufgebracht oder abgeschieden sein können. Die Schichten 635 können unter Einsatz einer beliebigen geeigneten Technik entsprechend strukturiert werden.
  • Weiterhin können, wie in 6B gezeigt, der eine oder die mehreren Metallblöcke 690 jeweils ein oder mehrere Metallpads 640 enthalten. Das eine oder die mehreren Metallpads 640 können auf der einen oder den mehreren Basisschichten 635 aufgebracht werden. Die Metallpads 640 können eine auf einer Seite der Metallpads 640 ausgebildete Deckschicht 645 enthalten. Wie in 6B gezeigt, kann sich die Deckschicht 645 zwischen den Metallpads 640 und den Basisschichten 635 befinden.
  • Gemäß Ausführungsbeispielen können die Metallpads 640 bei einem Beispiel aus einem oder mehreren Metallen, einschließlich Kupfer, bestehen. Bei einer oder mehreren Ausführungsformen können die Metallpads in der Gestalt eines Blocks oder irgendeiner anderen angebrachten Gestalt vorliegen. Die Deckschicht 645 kann aus Zinn, Silber und/oder beliebigen anderen geeigneten Materialien bestehen.
  • Die Metallpads 640, die Deckschichten 645 und die Basisschichten 635 können über beliebige geeignete Mittel, wie etwa beispielsweise Löten, z. B. Weichlöten, Diffusionslöten und dergleichen, um einige zu nennen, aneinander haften.
  • Unter Bezugnahme auf 5 kann bei 515 eine Kapselungsschicht über mindestens einer der Metallschicht und/oder über den mindestens einen Metallblock ausgebildet werden, so dass der mindestens eine Metallblock mindestens teilweise gekapselt wird. Bei Ausführungsbeispielen kann die Kapselungsschicht ein Formmaterial sein, das zugesetzt und auf dem Werkstück gehärtet wird. Beispielsweise zeigt die Ausführungsform von 6C-1 eine Struktur 600c1 mit einer Ausformung 670, die auf und über den Metallblöcken 690 und über der Metallschicht 660 ausgebildet ist, während in der Ausführungsform von 6C-2 eine Struktur 600c2 gezeigt ist, die eine Ausformung 670 enthält, die über und auf der Metallschicht 660, aber nicht über den Metallblöcken 690 ausgebildet ist. In der Ausführungsform von 6C-2 kann sich eine obere Oberfläche der Ausformung 670 auf einer geringeren Höhe als die Enden der Metallblöcke 690 befinden, wie gezeigt, oder kann sich auf der Höhe oder zumindest im Wesentlichen auf der Höhe mit dem oder den Enden von mindestens einem (z. B. allen) der Metallblöcke 690 befinden. Optional kann, wie in 5 gezeigt, nach dem Ausbilden der Kapselungsschicht die Kapselung gedünnt werden. Mit anderen Worten kann überschüssiges Kapselungsmaterial oder Abschnitte davon in dem Ausmaß, dass es existiert, entfernt werden, um einen oder mehrere Metallblöcke bei 520 zu exponieren. Beispielsweise kann in 6C-1 überschüssige Ausformung 620, ein Abschnitt der Ausformung 670, der sich zwischen der Menge von parallelen Linien befindet, entfernt werden, um die Metallblöcke 690 mindestens teilweise zu exponieren. Dementsprechend zeigt die Ausführungsform von 6D eine entsprechende Struktur 600d, bei der die überschüssige Ausformung 620 entfernt worden ist. Weiterhin zeigt 6D, dass die überschüssige Ausformung 620 auf gleichmäßige oder im Wesentlichen gleichmäßige Weise entfernt worden ist. Die Ausformung 670 kann sich ungefähr auf der gleichen Höhe mit den Enden der Metallblöcke 690 befinden, wodurch mindesten ein Abschnitt einer Oberfläche der Metallblöcke 690 exponiert bleibt. Bei einigen Ausführungsformen kann die Ausformung 670 auf eine Höhe unter der der Enden der Metallblöcke 690 gedünnt werden.
  • Gemäß Ausführungsbeispielen kann überschüssiges Kapselungsmaterial, z. B. überschüssige Ausformung, unter Verwendung einer beliebigen geeigneten Technik wie etwa Schleifen, chemisch-mechanischem Polieren (CMP), Nasschemietechniken, Plasma-Ätzen entfernt werden, um einige zu nennen.
  • Nach dem Entfernen von überschüssiger Kapselungsschicht kann die verbleibende Kapselungsschicht zusammen mit den Metallblöcken einen Wafer oder ein ”künstliches Substrat” bilden oder dementsprechend wirken. Dieses künstliche Substrat kann der resultierenden Struktur mechanische Stabilität verleihen. Beispielsweise enthält in 6D die Struktur 600d das künstliche Substrat 680. Das künstliche Substrat 680 kann ausreichend Stabilität verleihen, damit die Struktur 600d gehandhabt und/oder umgedreht werden kann. Optional kann, wie in 5 gezeigt, mit dem entwickelten und ausgebildeten künstlichen Substrat, der Träger entfernt werden. Gemäß dem Ausführungsbeispiel von 5 kann bei 525 der Träger entfernt werden. Der Träger kann unter Verwendung einer beliebigen geeigneten Technik wie etwa einer beliebigen der hier zuvor beschriebenen, oben erwähnten Techniken entfernt werden. 6E zeigt eine Ausführungsform, die eine Struktur 600e darstellt, die das künstliche Substrat 680 ohne den Träger 650 enthält.
  • Nach dem Entfernen des Trägers können die resultierenden Strukturen, wie etwa Struktur 600e, weiter gemäß Ausführungsbeispielen verarbeitet werden. Bei einem Beispiel kann die Struktur 600e auf einem anderen Träger wie etwa einem Systemträger laminiert und daran montiert werden.
  • Bei einem weiteren Beispiel kann die Struktur 600e oder irgendeine andere äquivalente Struktur einer Wafertrennung unterzogen werden, z. B. einem Wafer-Dicing, um einen oder mehrere individuelle oder separate Halbleiterchips auszubilden. Bei einigen Ausführungsformen kann die Wafertrennung vor oder nach dem Entfernen des Trägers implementiert werden. Beispielsweise kann die Wafertrennung vor oder nach dem Zusatz von Metallblöcken, vor oder nach dem Aufbringen der Verkapselungsschicht, vor oder nach dem Entfernen von überschüssigen Kapselungsschichtmaterial usw. implementiert werden.
  • Man beachte bitte, dass die Ausführungsformen der 6D und 6E zwar Strukturen mit dem künstlichen Substrat 680 zeigen, bei denen die Ausformschicht 670 auf gleicher Ebene oder Höhe mit den Metallblöcken 690 ist, dies aber nicht notwendigerweise der Fall ist. Wie bezüglich 6C erläutert, kann das künstliche Substrat 680 so ausgebildet werden, dass die Ausformschicht 670 dünner ist oder sich nicht auf der gleichen Höhe mit den Enden der Metallblöcke 690 befindet. Dies kann auf das Dünnen zurückzuführen sein oder kann auf die Menge an aufgebrachter Ausformung zurückzuführen sein. Beispielsweise zeigt die Ausführungsform von 6F eine Struktur 600f ähnlich der Struktur 600e, wobei sich aber die Ausformschicht 670 des künstlichen Substrats 680 unter den Enden der Metallblöcke 690 befindet.
  • Gemäß Ausführungsbeispielen können die Dicken des künstlichen Substrats 680, z. B. des einen oder der mehreren Metallblöcke 690 und der entsprechenden Kapselungsschicht 670 nach dem Dünnen, etwa 50 μm bis 1 mm, z. B. 50 μm bis 100 μm, 100 μm bis 500 μm oder 500 μm bis 1 mm betragen, um einige zu nennen.
  • Gemäß Ausführungsbeispielen kann der mindestens eine Metallblock eine seitliche Abmessung, z. B. einen Durchmesser, z. B. eine Länge und/oder Breite, im Bereich von etwa 500 μm bis etwa 3 cm aufweisen.
  • Verschiedene Ausführungsformen beschreiben hierin mit einer dünnen Halbleiterschicht oder einem dünnen Halbleitersubstrat hergestellte Halbleiterstrukturen. Beispielsweise können auf einem Substrat angeordnete dünne Halbleiterschichten unter Verwendung von SMART-Cut-Technologieprozessen bereitgestellt werden, von denen einer bezüglich der unter Bezugnahme auf 7A–7E dargestellten Ausführungsformen kurz beschrieben wird.
  • In 7A wird ein Halbleitersubstratwafer 700, der einen Halbleiter wie etwa Silizium, Siliziumkarbid usw. enthält oder daraus besteht, bereitgestellt. Der Substratwafer 700 kann im Vergleich zu einer benötigten oder angestrebten dünnen Halbleiterschicht relativ dick sein. Als nächstes werden, wie in 7B gezeigt, in den Substratwafer 700 Ionen, wie etwa Wasserstoffionen oder dergleichen, implantiert. In dieser Hinsicht können in einer Oberfläche des Substratwafers 700 Ionen implantiert werden, um ein schwaches Gebiet 715 in einer vorbestimmten Tiefe des Wafers 700 auszubilden. Das schwache Gebiet 715 kann eine dünne Oberflächenschicht 705 des Wafers 700 vom Volumen des Wafers 700 trennen. Nach der Implantierung kann der Substratwafer 700 an einen zweiten Wafer 720 gebondet werden. Die Oberfläche des Substratwafers 700, in die Ionen implantiert sind, kann an dem zweiten Wafer 720 angebracht werden, wie in 7C zu sehen. Insbesondere kann der zweite Wafer 720 an der Oberflächenschicht 705 angebracht werden. Der zweite Wafer 720 kann ein beliebiges geeignetes Substratmaterial wie etwa in einem Beispiel Graphit enthalten.
  • Nach dem Bonden des Substratwafers 700 an den zweiten Wafer 720 kann das erste Substrat 700 entlang dem schwachen Gebiet 715 getrennt werden. Wie in der Ausführungsform von 7D gezeigt, kann der Substratwafer 700 so getrennt werden, dass die Oberflächenschicht 705 und der zweite Wafer 720 zusammen vom Rest des Substrats 700 getrennt werden. Infolgedessen wird eine der Oberflächenschicht 705 entsprechende dünne Halbleiterschicht 730 auf dem zweiten Wafer 720 bereitgestellt, wie in der Ausführungsform von 7E zu sehen. Der Rest des ersten Substrats 700 kann wieder verwendet werden, um zusätzliche dünne Halbleiterschichten auszubilden.
  • Gemäß Ausführungsbeispielen können dünne Halbleiterschichten aus anderen Techniken hergestellt werden, einschließlich bei einem Beispiel aus mechanischem Dünnen, z. B. Schleifen, von dickeren Halbleitersubstraten.
  • Wenngleich verschiedene Aspekte dieser Offenbarung unter Bezugnahme auf spezifische Ausführungsformen besonders gezeigt und beschrieben worden sind, versteht der Fachmann, dass daran verschiedene Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Offenbarung, wie durch die beigefügten Ansprüche definiet, abzuweichen. Der Schutzbereich der Offenbarung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Bereichs der Äquivalenz der Ansprüche liegen, sollen deshalb eingeschlossen sein.

Claims (21)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks, das an einem Träger angebracht ist (105); Zersägen des Halbleiterwerkstücks und des Trägers, um mindestens einen individuellen Halbleiterchip auszubilden (110); Montieren des mindestens einen Halbleiterchips mit einer vom Träger abgewandten Seite an einen zusätzlichen Träger (115).
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes aufweist: Entfernen des Trägers von dem montierten mindestens einen Halbleiterchip (120).
  3. Verfahren nach Anspruch 1 oder 2, wobei das Halbleiterwerkstück eine Halbleiterschicht und eine Bauelementschicht aufweist, wobei vorzugsweise die Halbleiterschicht eine Dicke von kleiner oder gleich etwa 100 μm aufweist.
  4. Verfahren nach Anspruch 3, wobei die Bauelementschicht eine Epitaxieschicht ist, wobei vorzugsweise die Bauelementschicht mindestens ein Siliziumkarbid und/oder Galliumnitrid aufweist.
  5. Verfahren nach Anspruch 3 oder 4, wobei die Halbleiterschicht durch einen SMART-Cut-Prozess ausgebildet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Träger im Wesentlichen transparent ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Halbleiterwerkstück eine Dicke von kleiner oder gleich etwa 100 μm aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der zusätzliche Träger ein elektrisch leitender Träger ist.
  9. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: Bereitstellen einer Halbleiterschicht, die auf einem ersten Träger angeordnet ist; Ausbilden einer Bauelementschicht auf der Halbleiterschicht; Ausbilden eines oder mehrerer Halbleiterbauelemente, wobei mindestens ein Halbleiterbauelement auf oder in der Bauelementschicht ausgebildet wird; Aufbringen eines zweiten Trägers auf der Bauelementschicht; Entfernen des ersten Trägers; Aufbringen einer Metallschicht über einer Seite der Bauelementschicht, die vom zweiten Träger abgewandt ist; Zersägen der Metallschicht, der Bauelementschicht und des zweiten Trägers, um mindestens einen individuellen Halbleiterchip auszubilden; Montieren des mindestens einen individuellen Halbleiterchips auf einem dritten Träger und Entfernen des zweiten Trägers von dem mindestens einen montierten individuellen Halbleiterchip.
  10. Verfahren nach Anspruch 9, ferner aufweisend das Entfernen der Halbleiterschicht vor dem Aufbringen der Metallschicht.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Ausbilden der Bauelementschicht das Ausbilden einer Epitaxieschicht auf der Halbleiterschicht aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die Halbleiterschicht durch einen SMART-Cut-Prozess auf dem ersten Träger ausgebildet wird.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei der zweite Träger im Wesentlichen transparent ist.
  14. Verfahren, das Folgendes aufweist: Bereitstellen einer Halbleiterstruktur, die Folgendes aufweist: eine Halbleiterschicht; eine Epitaxieschicht, die auf einer Vorderseite der Halbleiterschicht ausgebildet ist; eine Metallisierungsschicht, die auf einer Rückseite der Halbleiterschicht ausgebildet ist; eine Trägerschicht, die an der Epitaxieschicht angebracht ist; Zersägen der Struktur, um einen oder mehrere individuelle Halbleiterchips auszubilden; Montieren mindestens eines der individuellen Halbleiterchips an einem Systemträger und Entfernen der Trägerschicht von dem mindestens einen montierten individuellen Halbleiterchip.
  15. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: Bereitstellen eines Halbleiterwerkstücks mit einem Träger, der an einer ersten Seite des Halbleiterwerkstücks angebracht ist, und mit einer Metallschicht, die auf einer zweiten Seite des Halbleiterwerkstücks aufgebracht ist; Ausbilden mindestens eines Metallblocks über der Metallschicht und Ausbilden einer Kapselungsschicht über mindestens einer der Metallschicht und dem mindestens einen Metallblock, um den mindestens einen Metallblock mindestens teilweise zu kapseln.
  16. Verfahren nach Anspruch 15, das weiterhin Folgendes aufweist: Entfernen des Trägers von dem Halbleiterwerkstück nach dem Ausbilden der Kapselungsschicht.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Ausbilden der Kapselungsschicht über mindestens einer der Metallschicht und dem mindestens einen Metallblock das Ausbilden der Kapselungsschicht über der Metallschicht und dem mindestens einen Metallblock aufweist, wobei das Verfahren weiterhin Folgendes aufweist: Dünnen der Kapselungsschicht, um den mindestens einen Metallblock zu exponieren.
  18. Verfahren nach Anspruch 17, weiterhin umfassend: Entfernen des Trägers von dem Halbleiterwerkstück nach dem Dünnen der Kapselungsschicht, wobei vorzugsweise die Kapselungsschicht eine Formmasse aufweist.
  19. Verfahren, das Folgendes aufweist: Bereitstellen eines Stapels, der Folgendes aufweist: eine dünne Halbleiterschicht; eine Epitaxieschicht, die auf einer Vorderseite der dünnen Halbleiterschicht ausgebildet ist, wobei die Epitaxieschicht ein oder mehrere Halbleiterbauelemente aufweist; eine Metallschicht, die auf einer Rückseite der dünnen Halbleiterschicht ausgebildet ist; eine Trägerschicht, die an der Epitaxieschicht angebracht ist; Ausbilden mindestens eines Metallblocks auf der Metallschicht; Aufbringen einer Ausformschicht über dem mindestens einen Metallblock und der Metallschicht; Dünnen der Ausformschicht, um den mindestens einen Metallblock zu exponieren; und Entfernen der Trägerschicht von dem Stapel.
  20. Verfahren nach Anspruch 19, das weiterhin Folgendes aufweist: Zersägen des Stapels, um einen oder mehrere individuelle Halbleiterchips auszubilden, wobei vorzugsweise das Verfahren ferner Folgendes aufweist: Montieren des Stapels auf einem Systemträger.
  21. Verfahren nach Anspruch 19 oder 20, wobei das Dünnen der Ausformschicht das Schleifen der Ausformschicht herunter bis zum Metallblock aufweist.
DE102014110266.5A 2013-07-22 2014-07-22 Verfahren zum herstellen von halbleiterbauelementen Active DE102014110266B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/947,135 2013-07-22
US13/947,135 US9548247B2 (en) 2013-07-22 2013-07-22 Methods for producing semiconductor devices

Publications (2)

Publication Number Publication Date
DE102014110266A1 true DE102014110266A1 (de) 2015-01-22
DE102014110266B4 DE102014110266B4 (de) 2024-01-25

Family

ID=52131536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014110266.5A Active DE102014110266B4 (de) 2013-07-22 2014-07-22 Verfahren zum herstellen von halbleiterbauelementen

Country Status (3)

Country Link
US (3) US9548247B2 (de)
CN (2) CN104332441B (de)
DE (1) DE102014110266B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114949A1 (de) * 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
CN110676205B (zh) * 2019-09-17 2023-01-06 中国电子科技集团公司第十一研究所 芯片的衬底的多次使用方法及红外探测器
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
EP1681712A1 (de) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung von Substraten für Optoelektronischen Anwendungen
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
CN101150156B (zh) * 2006-09-22 2012-05-30 晶元光电股份有限公司 发光元件及其制造方法
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
TW201031012A (en) * 2009-02-03 2010-08-16 Everlight Electronics Co Ltd Semiconductor device and its fabrication method
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
WO2011145310A1 (ja) * 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップ、半導体ウェハおよび半導体チップの製造方法
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
CN102646645B (zh) * 2011-02-16 2015-03-18 三星半导体(中国)研究开发有限公司 封装结构及其制造方法
JP5763365B2 (ja) * 2011-02-24 2015-08-12 日東電工株式会社 発光ダイオード素子および発光ダイオード装置
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP5813552B2 (ja) * 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114949A1 (de) * 2016-08-11 2018-02-15 Infineon Technologies Ag Verfahren zur Herstellung einer Wafer-Vorlage
US11557505B2 (en) 2016-08-11 2023-01-17 Infineon Technologies Ag Method of manufacturing a template wafer
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
CN108305837B (zh) 2022-07-01
US10134636B2 (en) 2018-11-20
US9548247B2 (en) 2017-01-17
US20150024550A1 (en) 2015-01-22
US20170053833A1 (en) 2017-02-23
CN104332441A (zh) 2015-02-04
DE102014110266B4 (de) 2024-01-25
US9824927B2 (en) 2017-11-21
US20180076090A1 (en) 2018-03-15
CN108305837A (zh) 2018-07-20
CN104332441B (zh) 2018-04-24

Similar Documents

Publication Publication Date Title
DE102014110266B4 (de) Verfahren zum herstellen von halbleiterbauelementen
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014101076B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102014106823B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat
DE102015102718B4 (de) Verfahren zum Herstellen von Halbleitervorrichtung mit plattiertem Leiterrahmen
DE102011051822A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einer Metallisierungsschicht
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102015112804B4 (de) Source-Down-Halbleiterbauelement und Verfahren zu seiner Bildung
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102018132447B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2012130643A1 (de) Verfahren zum vereinzeln eines bauelementverbunds
DE102013104487A1 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102012102124B4 (de) Leistungshalbleitervorrichtung
DE102016107792A1 (de) Packung mit vertikaler Verbindung zwischen Träger und Klammer
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102013107380A1 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102009030957B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung mittels Ätzung eines Halbleiterchips und Halbleiteranordnung
DE102013103132B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102014105077B4 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement
EP2599123B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102019112778B4 (de) Batchherstellung von Packages durch eine in Träger getrennte Schicht nach Anbringung von elektronischen Komponenten

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division