CN104332441B - 生产半导体器件的方法 - Google Patents

生产半导体器件的方法 Download PDF

Info

Publication number
CN104332441B
CN104332441B CN201410347707.XA CN201410347707A CN104332441B CN 104332441 B CN104332441 B CN 104332441B CN 201410347707 A CN201410347707 A CN 201410347707A CN 104332441 B CN104332441 B CN 104332441B
Authority
CN
China
Prior art keywords
layer
semiconductor
carrier
metal
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410347707.XA
Other languages
English (en)
Other versions
CN104332441A (zh
Inventor
A·沃尔科尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201810246443.7A priority Critical patent/CN108305837B/zh
Publication of CN104332441A publication Critical patent/CN104332441A/zh
Application granted granted Critical
Publication of CN104332441B publication Critical patent/CN104332441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

根据各个实施方案的用于生产半导体器件的方法可以包括：提供附接至第一载体的半导体工件；切割半导体工件和载体，以形成至少一个独立的半导体芯片；利用半导体芯片的背离载体的一侧，将至少一个半导体芯片安装至附加的载体。

Description

生产半导体器件的方法
技术领域
本发明的各个实施方案涉及一种用于生产半导体器件的方法。
背景技术
对于半导体芯片和器件，半导体衬底经常可以是欧姆损耗和热阻的来源。除此之外，一些半导体衬底可以是容易由于操作而破裂的，或者具有限制性的用于半导体制造的工艺容差。因此，可能需要没有上述缺点的、用于制造带有这样的衬底的半导体器件的方法，该衬底具有可以为了器件形成而被优化的尺寸。
发明内容
根据各个实施方案的用于生产半导体器件的方法可以包括：提供附接至载体的半导体工件；切割半导体工件和载体，以便形成至少一个独立的半导体芯片；利用半导体芯片的背离载体的一侧，将至少一个半导体芯片安装至附加载体。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供半导体工件，该半导体工件具有附接至高半导体工件的第一侧的载体，并且具有应用至该半导体工件的第二侧的金属层；在金属层之上形成至少一个金属块；以及在金属层中的至少一层以及至少一个金属块之上形成包封层，以便至少部分地包封至少一个金属块。
附图说明
在附图中，在所有不同视图中，相似的附图标记通常指相同的部件。附图不一定按比例绘制，而是通常将重点放在说明发明的原理。在以下说明中，参照以下附图描述本发明的各个实施方案，其中：
图1根据各个实施方案示出了一种生产半导体器件的方法；
图2A-图2D根据各个实施方案示出了图示了一种涉及半导体工件的工艺的各个视图；
图3根据各个实施方案示出了一种生产半导体器件的方法；
图4A-图4I根据各个实施方案示出了图示了一种涉及半导体工件的工艺的各个视图；
图5根据各个实施方案示出了一种生产半导体器件的方法；
图6A-图6F根据各个实施方案示出了图示了一种涉及半导体工件的工艺的各个视图；以及
图7A-图7E根据各个实施方案示出了图示了一种涉及半导体工件的工艺的各个视图。
具体实施方式
以下详细描述参照附图，附图以图示的方式示出了具体细节以及其中可以实践该发明的实施方案。这些实施方案被描述的足够详细以确保本领域的技术人员实践本发明。其它的实施方案也可以被使用，并且可以在不脱离本发明的范围的情况下做出结构、逻辑和电学上的改变。各个实施方案不一定是互相排斥的，因为一些实施方案可以与一个或多个其他的实施方案结合在一起组成新的实施方案。关于方法描述了各个实施方，并且也关于器件描述了各个实施方案。然而，应当理解的是关于方法描述的实施方案可以类似地应用于关于器件描述的实施方案，反之亦然。
本文所用的词语“典型”的含义是“作为示例、实例或者说明”。这里作为“典型”描述的任何实施方案或者设计都没有必要被认为比其他的实施方案或者设计更优选或者更有益。
术语“至少一个”和“一个或多个”可以理解为包括了任何大于或等于一的整数，例如，一、二、三、四，等等。
术语“多个”可以理解为包括了任何大于或等于二的整数，例如，二、三、四、五，等等。
这里用于描述特征(例如层)形成在侧部或表面“之上”的词语“之上”，意思是该特征(例如层)可以“直接地”(例如与所提及的侧面或表面接触地)形成在所提及的侧面或表面上。这里用于描述特征(例如层)形成在侧部或表面“之上”，的单词“之上”，意思是该特征(例如层)可以“间接地”形成在所提及的侧部或表面“上”，其中在所提及的侧部或表面与所要形成的层之间还设置了一个或多个附加层。
术语“连接”可以包括间接“连接”和直接“连接”两者。
当提及半导体器件的时候，至少意味着是双端口器件，一个示例是二极管。半导体器件也可以是三端口器件诸如晶体管，例如场效应管(FET)、绝缘栅双极型晶体管(IGBT)、结型场效应管(JFET)和晶体闸流管等。半导体器件也可以包括多于三个端口。根据一个实施方案，半导体器件是功率器件。根据一个或者多个实施方案，半导体器件可以包括集成电路，或者可以就是集成电路，其中集成电路可以包括多个集成器件。
文中所描述的典型的实施方案关于，而非限于，包括至少一个半导体衬底层的半导体器件，该衬底层是通过使用人工的(artificial)、代替或者临时衬底而制造的。
在典型的实施方案中，半导体器件可以包括至少一个薄半导体层。制造包括薄半导体层的半导体芯片或者器件可以导致电学和/或热学的特性或特征的提高。
在实施方案中，临时衬底或者载体的使用可以通过向一个或多个层提供稳定性来便利半导体器件的制造，并且帮助减少或者消除与衬底相关的寄生效应。
根据典型的实施方案，层转移技术可以与人工的或临时的载流子结合使用。一个已知的工艺是SMART Cut技术。该工艺和/或其他的层转移技术可以被用于提供衬底层，诸如在载体或者其它合适的层上布置的薄衬底。SMART Cut技术可以被使用是因为它允许衬底的重复地或者多次地使用。该SMART Cut技术将在以后被简短的论述。
图1根据典型的实施方案示出了生产半导体器件的方法。图2A-图2D根据图1的一个或多个实施方案图示了一种涉及半导体工件的典型的工艺。
参照图1，在105，提供了附接于载体的半导体工件。该半导体工件可以包括包括半导体层、金属层、器件层等等在内的一个或多个层。就这一点而言，工件可以包含一个或多个有源区，每个有源区可以包含集成电路或形成集成电路。
根据典型的实施方案，工件可以包括半导体层。这样的半导体层可以具有小于或等于100μm的厚度，在包括例如20nm到2μm、2μm到5μm、5μm到10μm、5μm到15μm、15μm到100μm和1μm到100μm等的范围内。
所提供的半导体工件的衬底或者半导体层可以由任何合适的半导体材料制成。这样的材料的示例包括，而非限于，基本的半导体材料诸如硅(Si)、锗(Ge)，第IV族化合物半导体材料诸如碳化硅(SiC)或者锗化硅(SiGe)，二元、三元或四元III-V族半导体材料诸如砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、氮化镓(GaN)、氮化铝镓(AlGaN)、磷化铟镓(InGaPa)或者磷化砷镓铟(In-GaAsP)，以及二元或三元II-VI族半导体材料诸如碲化镉(CdTe)和碲镉汞(HgCdTe)，等等。作为示例，对于功率半导体应用，可以使用诸如硅、碳化硅和氮化镓的材料。
根据典型的实施方案，除了半导体层，工件还可以包括器件层。器件层可以外延生长在半导体层上。在一些实施方案中，半导体层可以具有比器件层更高的掺杂浓度，并且/或者可以由不同于器件层的半导体材料制成。在一些实施方案中，器件层可能包括一个或多个半导体器件。
图2A描绘的是被附接于载体20的半导体工件10的截面图。工件10可以通过侧11被附接于载体20，该侧例如可以是工件10的正面。载体20可以由任何合适的材料制成以便支持工件10，诸如玻璃、塑料、金属等等。
在图1中，在110，切割半导体工件和被附接的载体，以形成至少一个独立的半导体芯片。半导体芯片可以包括集成电路或者由集成电路组成。在典型的实施方案中，切割可以沿着切口区域或者其它合适的区域进行，这些合适的区域可以将形成在工件上的各种芯片区域和集成电路分离。图2B示出一个实施方案，其中工件10和载体20已经被切割以便形成两个独立并分离的半导体芯片30a和30b。切割以后，芯片30a可以包括可以对应于工件10的第一部分的工件10a，其中工件10a可以被附接至可以对应于载体20的第一部分的载体20a，并且芯片30b可以包括可以对应于工件10的第二部分的工件10b，其中工件10b可以被附接至可以对应于载体20的第二部分的载体20b。根据典型的实施方案，切割可以用任何合适的技术来操作，诸如锯切、等离子切割、激光切割、隐形切割，诸如此类。
切割后，图1在115指示，可以将至少一个由切割形成的半导体芯片安装到附加的载体上。就这点而言，半导体芯片的工件的没有被附接至载体的一侧可以被安装或者被附接在附加的载体上。图2C示出了一个实施方案，其中半导体芯片30a已经被安装到附加的载体40上。正如所示的，工件10的侧12，例如背面或者背离载体的一侧，已经被附接至附加的载体40。
包括载体20的载体，例如这里描述的载体晶片或者载体层，可以包括任何合适的材料，诸如例如玻璃，石墨和塑料等。除此之外，载体20同任何这里描述的载体晶片或者载体层一样，可以是导电的载体，诸如例如金属载体、金属板、铜板、铝板、铜晶片(copperwafer)、铝晶片(aluminum wafer)诸如此类等。根据典型的实施方案，这里描述的载体晶片可以提供机械稳定性，这就可以避免或者减少包括特别地例如薄或脆的层的破裂事件。
在图2C的实施方案的情况下，在安装之后载体20a可以保持被附接至工件10a。载体20a特别地可以充当电接触并且/或者提供热耦合(热沉)。
可选择地，在图1的120，可以在安装之后去除载体。就这点而言，图2D示出了实施方案，其中载体20a已经从工件10a被去除。在最终结构中，半导体芯片30a被安装在附加的载体40上，芯片10a的正面被露出(例如，工件10a的正面被露出)。
根据典型的实施方案，半导体芯片30a已经被安装至其处的附加载体40可以是导电载体，例如引线框架。
图3根据典型的实施方案示出了生产半导体器件的方法。图4A-图4I根据一个或多个图3的实施方案图示了涉及半导体工件的典型工艺。
参照图3，在305，可以提供被布置在第一载体上(例如附接至第一载体)的半导体层。在一些实施方案中，半导体层可以被认为是薄半导体层或者衬底。图4a描绘了半导体结构400a的截面图，其示出了薄衬底层410被布置或者键合在载体晶片420的正面上。薄层410的厚度可以竖直地从薄层410的背面(该背面与载体晶片420的正面接触)到薄层410的正面或者正表面被限定或者测量。根据典型的实施方案，薄层可以具有在20nm至2μm、2μm至5μm、5μm至10μm、5μm至15μm、1μm至100μm等范围内的厚度。类似地，载体420或者载体层可以具有在100μm至1mm、100μm至300μm、300μm至500μm、500μm至1mm等范围内的厚度。尽管这里的各个实施方案描述了具有薄的层或者薄的半导体衬底/晶片的半导体工件或者结构，然而这不是必须的。换句话说，所提供的半导体结构可以具有其它厚度的半导体层，包括例如更大的厚度尺寸。
薄层410可以由任何合适的半导体材料制成。这样的材料的示例包括，而非限于，基本的半导体材料诸如硅(Si)，IV族化合物半导体材料诸如碳化硅(SiC)或者锗化硅(SiGe)，二元、三元或四元III-V族半导体材料诸如砷化镓(GaAs)、磷化钾(GaP)、磷化铟(InP)、氮化镓(GaN)、氮化铝镓(AlGaN)、磷化铟镓(InGaPa)或者磷化砷镓铟(In-GaAsP)，以及二元或三元II-VI族半导体材料诸如碲化镉(CdTe)和碲镉汞(HgCdTe)，等等。作为示例，对于功率半导体应用，可以使用诸如硅、碳化硅和氮化镓的材料。
这里描述的包括载体晶片420的载体晶片或载体层，可以包括任何合适的材料，诸如例如玻璃或者石墨等。此外，根据典型的实施方案，这里描述的载体晶片可以提供机械稳定性，这可以避免或者减少包括特别是例如薄或脆的层的破裂事件。
如图3所示，在310，可以在半导体层的一侧上形成器件层。例如图4B的实施方案示出了包括已经被形成或者布置在薄层410的正面上的器件层430的结构400b。薄层410可以充当起始层以便器件层430的外延生长。
在各个的实施方案中，器件层可以是外延的层。例如，器件层430可以被外延形成在薄层410的正面上。根据各个的实施方案，器件层430可以由与薄层410相同或者不同的材料制成。在一个示例中，薄层410和器件层430可以都是由硅、碳化硅或者任何其它合适的材料制成的。
进一步来说，在器件层430和薄层410可以是相同的或者不同的材料的同时，每个层的掺杂浓度也可以是相同或者不同的。在另一个示例中，薄层410可以具有比器件层430更高的或者更大的掺杂浓度。在较高掺杂的薄层410上外延形成器件层430可以允许在器件层430中定制或者预定所期望的掺杂浓度。
参照回图3，在315，可以在器件层上和/或在器件层中形成一个或者多个半导体器件。图4C示出了在结构400c中位于器件层430上的、例如由440a和440b代表的多个半导体器件。
在各个的实施方案中，半导体器件诸如440a和440b可以用任何其它的合适的和/或必需的元件制造，诸如在图4C的实施方案中，结构400c可以包括金属化层445(例如正面金属化)、钝化层442(例如酰亚胺)、切口区域447诸如此类等。半导体器件440a，440b可以用任何合适的半导体制造技术制造或者形成。通常，器件可以是任何种类或类型的半导体器件，例如晶体管、二极管和晶体闸流管等。
在图3中，在320，在制造一个或多个半导体器件之后，应用第二载体至器件层。参照图4D的实施方案，在结构400d中，第二载体450附接至器件层430的正面或者露出侧。载体450覆在至少半导体器件440a、440b上。
作为应用第二载体诸如载体450的结果，最终结构具有提高的或附加的机械稳定性。正如第一载体420，第二载体450可以由任何合适的材料制成，诸如玻璃、石墨和塑料等。
在实施方案中，诸如图4D，第二载体450可以用粘合剂455附接。该粘合剂可以是任何合适的粘合剂或者材料，在一个示例中诸如胶。
在图3中，在附接第二载体之后，在325可以去除第一载体。可以用任何合适的方法去除第一载体，这样的方法包括例如对任何把载体420键合至薄层410的粘合剂的机械减薄、去除或者破坏，或者其它合适的方法。关于粘合剂的去除/破坏，可以使用这样的技术，其应用了包括湿法化学或者温度处理(例如，施加热至少至把第二载体键合至结构的粘合剂)。
在一些典型的实施方案中，半导体层可以被去除。例如在分离工艺中，可以继第一载体的去除之后，去除半导体层。可选地，半导体层可以与第一载体一起被去除，例如在单个工艺中同时或基本同时地被去除。可以实施任何合适的技术用于这种去除。参照图4D，薄层410和载体420可以都被去除。在一个示例中，将薄层410从器件层430分离可以造成薄层410以及载体420都将变得从结构400d的余下部分分离。
图4E-1描绘了结构400e1，其中第一载体420已经从结构400d被去除。正如前文所说明的，结构400e的组成部分，例如薄层410、器件层430等，可以依赖于由第二载体450提供的机械稳定性以避免机械应力或者破损。
图4E-2描绘了结构400e2，其中第一载体420以及半导体层410都已经从结构400d被去除。
参照回图3，在330，可以在器件层的背离第二载体的一侧之上形成金属化层。在实施方案中，可以将金属化层应用至半导体层或者薄层，就它存在的范围来说，在半导体层的背离第二载体的一侧上。可选地，可以将金属化层应用至器件层，例如在器件层的背离第二载体的一侧上。例如，在图4F-1的实施方案中，结构400f1包括形成在薄层410的背面上或者附接至薄层410的背面的金属化层460。
在图4F-2的实施方案中，结构400f2的载体420和薄层410已经被去除，并且金属化层460可以被形成在器件层430上或者附接至器件层430上。
(例如图4F-1、图4F-2等的)金属化层460可以包括提供至薄层410的良好欧姆接触的一种或多种金属。合适的金属包括，例如镍、钼、钨、钽、铌、钛、铬、铝、铜、钒和它们的组合等。
可以在带有或者不带有薄层410的情况下实现并且/或者实施实施方案的变化，诸如关于图3(例如，335-345)和图4E-4I的那些变化。
根据典型的实施方案，可以进一步被加工由在图3中描述的实施方案形成的结构，诸如例如图4F的结构400f1和400f2。例如，参照图3，在335，可以切割结构，例如金属化层、半导体层(这里假设它没有被去除)、器件层和第二载体，以形成至少一个独立的或者单片化的半导体芯片。根据典型的实施方案，可以诸如沿着一个或多个切口区域而分离或者切割结构400f1和/或400f2。在图4G的实施方案中，结构400f1已经被安装在箔片470上并且已经被切割。正如所示的，由切割而形成一个或多个独立的半导体芯片，诸如芯片480。
根据典型的实施方案，可以使用任何合适的切割或者分离技术，诸如例如机械锯切、隐形切割、激光切割和等离子蚀刻等。
根据典型的实施方案，第二载体或者附接至器件层的载体层可以是透明的或者至少基本上是透明的。载体透明度可以通过提供附接至载体的组成部分的至少一定程度的可见性，而有助于使切割或者锯切方便。
在340在图3中，将形成的或者分离的半导体堆叠中的一个或多个安装在第三载体上。换句话说，可以将形成的或者分离的半导体堆叠中的一个或多个安装在第三载体上。在实施方案中，第三载体可以是，例如导电载体，例如引线框架。正如在图4H的实施方案中所示，其中一个半导体芯片480被安装且附接至引线框架490。
参照回图3，在安装之后，然后在345可以去除来自安装的半导体芯片的第二载体。例如，图4I示出了安装的半导体芯片480。正如在图4I中所示第二载体450已经被去除。
在实施方案中，可以通过去除或者破坏粘合剂455来移除第二载体450。可以使用湿法化学技术、通过温度处理(例如，应用至少加热粘合剂)、并且/或者通过任何其它合适的方法，来去除或者破坏粘合剂455。
作为去除载体的结果，可以提供安装在引线框架490上的没有衬底的半导体芯片480。
可选择地，在一些实施方案中，半导体工件可以被加工，使得其包括代替或者人工的衬底。
图5根据典型的实施方案示出了生产半导体器件的方法。所提供的结构可以至少包括附接至载体的半导体工件。
在图5中，在505，提供了具有附接至工件第一侧的载体并且具有应用至半导体工件的第二侧的金属层的半导体工件。在一个示例中，一种这样的结构可以是根据图3的步骤305-330而生产的半导体结构。换句话说，半导体工件可以包括具有器件层的半导体层，该器件层例如为被形成在半导体层的正面上的外延层。就这点而言，金属层可以被形成在半导体层的背面上，并且载体被附接至器件层例如外延层。图6A描绘了一个这样的结构的横截面，为结构600a。在图6A的典型的实施方案中，结构600a包括半导体层610(例如，薄半导体层或者衬底)、器件层630和载体650。进一步地，结构600a可以包括附接至半导体层610背面的金属层660。器件层630可以包括一个或多个半导体器件，例如640a，640b。器件层630可以被布置在半导体层610的正面上。载体层650可以用粘合剂655键合至结构600a的正面。
当然，可以根据典型的实施方案提供其它的结构或者变化。例如，工件可以包括其它的层诸如衬底层、器件层、绝缘层等等。
参照图5，在510，可以在金属层之上形成至少一个金属块。例如，至少一个金属块可以应用并且/或者形成在所提供的工件的背面上，在金属层上。一个或多个金属块或者其它合适的支持元件可以被附接或者粘附至所提供的半导体结构的背面上。
所应用的金属块可以包括其它的元件和/或层，诸如一个或多个金属化层和/或铜焊盘。例如，参照图6B的实施方案示出了一个典型的结构600b的横截面。正如所示，结构600b包括一个或多个金属块690。金属块690可以包括一个或多个基极层635。在实施方案中，这样的基极层635可以由金属(诸如铜)制成，可以将其应用或者布置在金属层660的背面上。可以使用任何合适的技术将层635适当地图案化。
进一步地，如图6B所示，一个或多个金属块690可以其中每一个都包括一个或多个金属焊盘640。可以将一个或多个金属焊盘640应用至一个或多个基极层635。金属焊盘640可以包括形成在金属焊盘640的一侧上的覆盖层645。正如在图6B中所示，覆盖层645可以位于金属焊盘640与基极层635之间。
根据典型的实施方案，在一个示例中，金属焊盘640可以由一个或多个金属包括铜组成。在一个或多个实施方案中，金属焊盘可以呈块的形状或者任何其它合适的形状。覆盖层645可以由锡、银和/或任何其它合适的材料制成。
金属焊盘640、覆盖层645和基极层635可以通过任何合适的方法互相附接，这些方法诸如例如焊接，例如软焊接、扩散焊接等等。
参照图5，在515，包封层可以在至少一个金属层之上并且/或者在至少一个金属块之上形成，以便至少部分地包封至少一个金属块。在典型的实施方案中，包封层可以是在工件上添加并固化模制结构材料。例如，图6C-1的实施方案示出包括形成在金属块690之上和金属层660之上的模制结构670的结构600c1，然而在图6C-2的实施方案中，结构600c2被示出包括形成在金属层660之上但是没有形成在金属块690上方的模制结构670。在图6C-2的实施方案中，正如所示，模制结构670的顶表面可以在比金属块690的末端更低的水平面，或者它可以是与至少一个(例如，所有的)金属块690的末端水平或者至少基本上水平。
可选的，正如在图5中所示，在包封层形成后，包封可以被减薄。换句话说，就它存在的范围来说，多余的包封材料或者其中的部分可以被去除，以便露出一个或多个金属块，在520。例如，在图6C-1中，可以去除模制结构670的位于平行线集合之间的多余的模制结构620，以至少部分露出金属块690。相应地，图6D的实施方案示出相应的结构600d，其中多余的模制结构620已经被去除。进一步地，图6D描绘了多余的模制结构620已经以平坦的或者基本上平坦的方式被去除。模制结构670可以近似的与金属块690的末端相平使得至少金属块690的部分表面露出。在一些实施方案中可以将模制结构670减薄至在金属块690的末端水平下方的水平面。
根据典型的实施方案，多余的包封材料例如多余的模制结构，可以使用任何合适的技术诸如研磨、化学机械抛光(CMP)、湿法化学技术、等离子蚀刻等去除。
在去除多余的包封层之后，余下的包封层与金属块一起可以形成或者充当晶片或者“人工衬底”。该这个人工衬底可以为最终结构提供机械稳定性。例如在图6D中，结构600d包括人工衬底680。人工衬底680可以提供足够的稳定性以允许结构600d被操作和/或翻转。
可选择地，如图5所示，随着生成和形成人工衬底，可以去除载体。根据图5的典型的实施方案，在525，可以去除载体。可以使用任何合适的技术去除载体，包括在这里描述的任何之前提到的技术。图6E示出描绘了包括人工衬底680而没有载体650的结构600e的一个实施方案。
根据典型的实施方案，在去除载体之后，可以进一步加工最终结构诸如结构600e。在一个示例中，结构600e可以被层压并且安装至另一个载体，诸如引线框架。
在另一个示例中，结构600e或者任何其它等效的结构可以经受晶片分离，例如晶片切割，以便形成一个或多个独立的或者分离的半导体芯片。在一些实施方案中，晶片分离可以在载体去除之前或之后实施。例如，晶片分离可以在金属块的添加之前或之后，在包封层的应用之前或之后，在多余包封层材料的去除之前或之后等等实施。
请注意，尽管图6D和6E的实施方案示出具有这样的人工衬底680，其具有与金属块690相平或水平的模制结构层670，但是这不是必须的。正如关于图6C所解释的，人工衬底680可以形成有较薄的或者与金属块690末端不在同一水平面的模制结构层670。这可能是由于薄，或者可能是由于所应用的模制结构的量。例如，图6F的实施方案示出了与结构600e类似的结构600f，但是其中人工衬底680的模制结构层670在金属块690的末端的下方。
根据典型的实施方案，例如由一个或多个金属块690和对应的包封层670组成的人工衬底680的厚度在减薄之后，可以大约是50μm至1mm，例如50μm至100μm、100μm至500μm或者500μm至1mm等。
根据典型的实施方案，至少一个金属块可以具有横向尺寸，例如直径，例如在从大约500μm至大约3cm范围内的长度和/或宽度。
这里各个实施方案描述了制造有薄半导体层或者衬底的半导体结构。例如，可以使用智能剥离(SMART cut)技术工艺来提供布置在衬底上的薄半导体层，关于图7A-7E所描绘的实施方案简短地描述了其中一种SMART cut技术工艺。
在图7A中提供了包括或者半导体诸如硅、碳化硅等或者由半导体诸如硅、碳化硅等组成的半导体衬底晶片700。衬底晶片700可以是比需要的或者目标的薄半导体层相对厚。接下来，正如图7B所示，衬底晶片700被注入离子，诸如氢离子等。就这点而言，衬底晶片700的表面可以被注入离子以便在晶片700的预定深度中形成薄弱区域715。薄弱区域715可以使晶片700的薄表面层705与晶片700的本体分离。在注入之后，衬底晶片700可以被键合至第二晶片720。被注入离子的衬底晶片700的表面可以被附接至第二晶片720，正如图7C所示。特别地，第二晶片720可以被附接至表面层705。在一个示例中，第二晶片720可以包括任何合适的衬底材料诸如石墨。
在将衬底晶片700键合至第二晶片720之后，第一衬底700可以沿着薄弱区域715被分离。正如图7D的实施方案所示，衬底晶片700可以被分离以便表面层705和第二晶片720一起从衬底700的余下部分中分离。正如图7E的实施方案所示，作为结果在第二晶片720上提供了对应于表面层705的薄半导体层730。第一衬底700的余下部分可以再次用于形成附加的薄半导体层。
根据典型的实施方案，可以由其它技术生产薄半导体层，该技术在一个示例中包括机械减薄，例如对较厚半导体衬底的研磨。
根据典型的实施方案，可以通过将衬底的部分或分段掺杂在衬底上提供薄半导体层。衬底的掺杂的分段或部分可以对应于具有高掺杂浓度的薄半导体层，而衬底的余下部分具有较低的掺杂浓度并且可以充当衬底。
这里描述的各个实施方案的一个方面可以与用于通过使用层转移技术替代使用机械打薄来减少衬底相关的寄生效应的方法有关。在一些实施方案中，这可以通过将原始衬底更换为相对于原始衬底具有提高的电学和/或热学特性的人工衬底来实现。
在一些实施方案中，由层转移技术的使用导致的衬底相关的寄生效应的减少可以通过将无衬底的器件附接至临时载体的裸片来实现。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供附接至载体的半导体工件；切割半导体工件和载体，以便形成至少一个独立的半导体芯片；利用半导体芯片的背离载体的一侧，将至少一个半导体芯片安装至附加载体。
根据一个或多个实施方案，方法进一步包括从所安装的至少一个半导体芯片去除载体。
根据一个或多个实施方案，半导体工件包括半导体层和器件层。
根据一个或多个实施方案，半导体层具有小于或者等于大约100μm的厚度。
根据一个或多个实施方案，半导体层具有在大约5μm至大约15μm范围内的厚度。
根据一个或多个实施方案，半导体层具有在大约2μm至大约5μm范围内的厚度。
根据一个或多个实施方案，半导体层具有在大约15μm至大约100μm范围内的厚度。
根据一个或多个实施方案，半导体层包括碳化硅或者由碳化硅制成。
根据一个或多个实施方案，器件层包括一个或多个半导体器件。在一个或多个实施方案中，器件层是外延层。
根据一个或多个实施方案，器件层包括碳化硅或者由碳化硅制成。
根据一个或多个实施方案，比器件层更高地掺杂半导体层。
根据一个或多个实施方案，半导体层通过SMART cut工艺形成。
根据一个或多个实施方案，载体基本上是透明的。
根据一个或多个实施方案，载体由玻璃或者塑料制成。
根据一个或多个实施方案，用胶将载体键合至半导体工件。
根据一个或多个实施方案，半导体工件具有小于或者等于大约100μm的厚度，例如2μm至5μm，5μm至10μm，5μm至15μm，15μm至100μm，或者1μm至100μm等。
根据一个或多个实施方案，附加载体是导电载体，例如，引线框架。
根据一个或多个实施方案，切割半导体工件和载体包括，锯切、激光切割、等离子切割和隐形切割中的至少一个或多个。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供布置在第一载体上的半导体层；在半导体层上形成器件层，形成一个或多个半导体器件，其中至少一个半导体器件形成在器件层上或者器件层中；应用第二载体至器件层；去除第一载体；在远离第二载体的器件层的一侧上应用金属层；切割金属层、器件层和第二载体，以便形成至少一个独立的半导体芯片；在第三载体上安装至少一个独立的半导体芯片；以及从至少一个安装的独立的半导体芯片去除第二载体。
根据至少一个典型的实施方案，用于生产半导体器件的方法可以进一步包括在应用金属层之前去除半导体层。
根据至少一个典型的实施方案，半导体层和第一载体可以同时被去除。
根据至少一个典型的实施方案，半导体层可以在第一载体已经被去除之后被去除。
根据至少一个典型的实施方案，在器件层的一侧之上应用金属层包括应用金属层至半导体层。
根据至少一个典型的实施方案，在器件层的一侧之上应用金属层包括应用金属层至半导体层的远离第二载体的一侧。
根据至少一个典型的实施方案，在器件层的一侧之上应用金属层包括将金属层应用至器件层。
根据至少一个典型的实施方案，在器件层的一侧之上应用金属层包括将金属层应用至器件层的远离第二载体的一侧。
根据至少一个典型的实施方案，第三载体是导电载体。
根据至少一个典型的实施方案，第三载体是引线框架。
根据至少一个典型的实施方案，半导体层是薄半导体层。
根据至少一个典型的实施方案，半导体层具有小于或者等于大约100μm的厚度。
根据至少一个典型的实施方案，半导体层具有在大约5μm至大约15μm范围内的厚度。
根据至少一个典型的实施方案，半导体层具有在大约15μm至大约100μm范围内的厚度。
根据至少一个典型的实施方案，半导体层具有在大约2μm至大约5μm范围内的厚度。
根据至少一个典型的实施方案，通过锯切来执行切割金属层、半导体层、器件层和第二载体。
根据至少一个典型的实施方案，锯切包括将锯切箔片应用至金属层。
根据至少一个典型的实施方案，薄半导体层包括碳化硅和氮化镓中的至少一个。
根据至少一个典型的实施方案，形成器件层包括在半导体层上形成外延层。
根据至少一个典型的实施方案，外延层包括碳化硅。
根据至少一个典型的实施方案，半导体层比外延层更高地掺杂。
根据至少一个典型的实施方案，通过SMART cut工艺在第一载体上形成半导体层。
根据至少一个典型的实施方案，第二载体基本上是透明的。
根据至少一个典型的实施方案，第二载体包括玻璃。
根据至少一个典型的实施方案，第二载体包括塑料。
根据至少一个典型的实施方案，用胶将第二载体键合至器件层。
根据至少一个典型的实施方案，去除第二载体包括至少将热施加至将第二载体键合至器件层的粘合剂。
根据至少一个典型的实施方案，去除第二载体包括将湿法化学至应用至将第二载体键合至器件层的胶。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供半导体结构，该半导体结构包括：半导体层；形成在半导体层正面上的外延层；形成在半导体层背面上的金属化层；附接至外延层的载体层；将锯切箔片应用至堆叠的金属化层；切割结构以形成一个或多个独立的半导体芯片；安装独立的半导体芯片中的至少一个至引线框架；以及从安装独立半导体芯片中的至少一个中去除载体层。
根据至少一个典型的实施方案，切割结构包括锯切。
根据至少一个典型的实施方案，方法进一步包括在锯切之前将锯切箔片应用至结构的金属化层。
根据至少一个典型的实施方案，半导体层包括碳化硅或者由碳化硅制成。
根据至少一个典型的实施方案，外延层包括碳化硅或者由碳化硅制成，该碳化硅具有比薄半导体层更低的掺杂。
根据至少一个典型的实施方案，半导体层具有大约5μm至大约15μm的厚度。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供具有附接至半导体工件第一侧的载体并且具有应用至半导体工件第二侧的金属层的半导体工件；在金属层之上形成至少一个金属块；在金属层中的至少一个和至少一个金属块之上形成包封层，以至少部分地包封至少一个金属块。
根据一个或多个实施方案，方法进一步包括在形成包封层后从半导体工件中去除载体。
根据一个或多个实施方案，在金属层中的至少一个和至少一个金属块之上形成包封层包括在金属层和至少一个金属块之上形成包封层，并且方法进一步包括打薄包封层以便露出至少一个金属块。
根据一个或多个实施方案，方法进一步包括在减薄包封层之后从半导体工件去除载体。
根据至少一个典型的实施方案，金属块包括铜。
根据至少一个典型的实施方案，包封层是模制化合物。
根据至少一个典型的实施方案，减薄包封层包括研磨包封层。
根据各个实施方案的用于生产半导体器件的方法可以包括：提供堆叠，该堆叠包括：薄半导体层；形成在薄半导体层正面上并且包括一个或多个半导体器件的外延层；形成在薄半导体层背面上的金属层；附接至外延层的载体层；形成在金属层上的至少一个金属块；应用在至少一个金属块和金属层之上的模制结构层；减薄模制结构层以露出至少一个金属块；以及从堆叠去除载体。
根据至少一个典型的实施方案，金属块包括铜。
根据至少一个典型的实施方案，方法可以进一步包括切割堆叠以形成一个或多个独立的半导体芯片。
根据一个或多个实施方案，切割堆叠可以包括将锯切箔片应用至金属层。
根据至少一个典型的实施方案，方法可以进一步包括将堆叠安装在在引线框架上。
根据至少一个典型的实施方案，金属块包括覆盖有包括锡或银的金属层的铜焊盘。
根据至少一个典型的实施方案，薄半导体层是碳化硅。
根据至少一个典型的实施方案，外延层包括碳化硅或者由碳化硅制成。
根据至少一个典型的实施方案，薄半导体层具有大约5μm至大约15μm的厚度。
根据至少一个典型的实施方案，减薄模制结构层包括向下研磨模制结构层至金属块。
尽管已经关于特定实施方案特别地示出并描述了本公开的各个方面，但是本领域技术人员应理解，可以在不离开如附加权利要求所限定的本公开的精神和范围的情况下，在这里做出在形式和细节上的各种改变。因此，本公开的范围由所附权利要求所指示，并且意在包括出自权利要求的等同范围内的所有改变。

Claims (25)

1.一种用于生产功率半导体器件的方法，所述方法包括：
提供附接至载体的半导体工件，其中所述载体包括玻璃、石墨、塑料或金属；
切割所述半导体工件和所述载体，以便形成至少一个独立的功率半导体芯片，其中所述半导体工件包括至少碳化硅；
利用背离所述载体的一侧将所述至少一个功率半导体芯片安装至附加载体。
2.根据权利要求1的所述方法，进一步包括：
从所安装的所述至少一个功率半导体芯片去除所述载体。
3.根据权利要求1的所述方法，其中所述半导体工件包括半导体层和器件层。
4.根据权利要求3的所述方法，其中所述半导体层具有小于或者等于大约100μm的厚度。
5.根据权利要求3的所述方法，其中所述器件层是外延层。
6.根据权利要求5的所述方法，其中所述器件层包括碳化硅和氮化镓中的至少一个。
7.根据权利要求3的所述方法，其中所述半导体层通过智能剥离工艺形成。
8.根据权利要求1的所述方法，其中所述载体是基本上透明的。
9.根据权利要求1的所述方法，其中所述半导体工件具有小于或者等于大约100μm的厚度。
10.根据权利要求1的所述方法，其中所述附加载体是导电载体。
11.一种用于生产功率半导体器件的方法，所述方法包括：
提供布置在第一载体上的半导体层，其中所述第一载体包括玻璃、石墨、塑料或金属；
在所述半导体层上形成器件层；
形成一个或多个功率半导体器件，其中至少一个功率半导体器件形成在所述器件层上或者在所述器件层中，其中所述功率半导体器件包括至少碳化硅；
应用第二载体至所述器件层；
去除所述第一载体；
在所述器件层的背离所述第二载体的一侧之上应用金属层；
切割所述金属层、所述器件层和所述第二载体，以便形成至少一个独立的功率半导体芯片；
将所述至少一个独立的功率半导体芯片安装在第三载体上；以及
从所安装的所述至少一个独立的功率半导体芯片去除所述第二载体。
12.根据权利要求11的所述方法，进一步包括在应用所述金属层之前去除所述半导体层。
13.根据权利要求11的所述方法，其中形成所述器件层包括在所述半导体层上形成外延层。
14.根据权利要求11的所述方法，其中所述半导体层通过智能剥离工艺形成在所述第一载体上。
15.根据权利要求11的所述方法，其中所述第二载体是基本上透明的。
16.一种方法，包括：
提供功率半导体结构，该结构包括：
半导体层；
外延层，形成在所述半导体层的正面上；
金属化层，形成在所述半导体层的背面上；
载体层，附接至所述外延层，其中所述载体层包括玻璃、石墨、塑料或金属；
切割所述结构，以形成一个或多个独立的功率半导体芯片；
将所述独立的功率半导体芯片中的至少一个安装至引线框架；以及
从所安装的所述至少一个独立的功率半导体芯片去除所述载体层，其中所述功率半导体结构包括至少碳化硅。
17.一种用于生产功率半导体器件的方法，所述方法包括：
提供半导体工件，所述半导体工件具有附接至所述半导体工件的第一侧的载体并且具有应用至所述半导体工件的第二侧的金属层，其中所述半导体工件包括至少碳化硅，其中所述载体包括玻璃、石墨、塑料或金属；
在所述金属层之上形成至少一个金属块；以及
在至少一个所述金属层和所述至少一个金属块之上形成包封层，以至少部分地包封所述至少一个金属块。
18.根据权利要求17的所述方法，进一步包括：
在形成所述包封层之后，从所述半导体工件去除所述载体。
19.根据权利要求17的所述方法，其中在至少一个所述金属层和所述至少一个金属块之上形成所述包封层包括，在所述金属层和所述至少一个金属块之上形成所述包封层，
所述方法进一步包括：
减薄所述包封层，以露出所述至少一个金属块。
20.根据权利要求19的所述方法，进一步包括：在减薄所述包封层之后，从所述半导体工件去除所述载体。
21.根据权利要求20的所述方法，其中所述包封层包括模制化合物。
22.一种方法，包括：
提供功率半导体结构的堆叠，所述堆叠包括：
薄半导体层；
外延层，形成在所述薄半导体层的正面上，所述外延层具有一个或多个半导体器件；
金属层，形成在所述薄半导体层的背面上；
载体层，附接至所述外延层，其中所述载体层包括玻璃、石墨、塑料或金属；
在所述金属层上形成至少一个金属块；
在所述至少一个金属块和所述金属层之上应用模制结构层；
减薄所述模制结构，以露出所述至少一个金属块；以及
从所述堆叠去除所述载体，
其中所述堆叠包括至少碳化硅。
23.根据权利要求22的所述方法，进一步包括：
切割所述堆叠，以形成一个或多个独立的功率半导体芯片。
24.根据权利要求22的所述方法，进一步包括：
将所述堆叠安装在引线框架上。
25.根据权利要求22的所述方法，其中减薄所述模制结构层包括，向下研磨所述模制结构层至所述金属块。
CN201410347707.XA 2013-07-22 2014-07-21 生产半导体器件的方法 Active CN104332441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810246443.7A CN108305837B (zh) 2013-07-22 2014-07-21 生产半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/947,135 US9548247B2 (en) 2013-07-22 2013-07-22 Methods for producing semiconductor devices
US13/947,135 2013-07-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810246443.7A Division CN108305837B (zh) 2013-07-22 2014-07-21 生产半导体器件的方法

Publications (2)

Publication Number Publication Date
CN104332441A CN104332441A (zh) 2015-02-04
CN104332441B true CN104332441B (zh) 2018-04-24

Family

ID=52131536

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810246443.7A Active CN108305837B (zh) 2013-07-22 2014-07-21 生产半导体器件的方法
CN201410347707.XA Active CN104332441B (zh) 2013-07-22 2014-07-21 生产半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810246443.7A Active CN108305837B (zh) 2013-07-22 2014-07-21 生产半导体器件的方法

Country Status (3)

Country Link
US (3) US9548247B2 (zh)
CN (2) CN108305837B (zh)
DE (1) DE102014110266B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US11469141B2 (en) * 2018-08-07 2022-10-11 Texas Instruments Incorporated Laser dicing for singulation
CN110676205B (zh) * 2019-09-17 2023-01-06 中国电子科技集团公司第十一研究所 芯片的衬底的多次使用方法及红外探测器
US11615979B2 (en) * 2019-12-18 2023-03-28 Disco Corporation Method of processing wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
CN101150156B (zh) * 2006-09-22 2012-05-30 晶元光电股份有限公司 发光元件及其制造方法
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
TW201031012A (en) * 2009-02-03 2010-08-16 Everlight Electronics Co Ltd Semiconductor device and its fabrication method
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
WO2011145310A1 (ja) * 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップ、半導体ウェハおよび半導体チップの製造方法
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
CN102646645B (zh) * 2011-02-16 2015-03-18 三星半导体(中国)研究开发有限公司 封装结构及其制造方法
JP5763365B2 (ja) * 2011-02-24 2015-08-12 日東電工株式会社 発光ダイオード素子および発光ダイオード装置
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP5813552B2 (ja) * 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
CN108305837A (zh) 2018-07-20
US20150024550A1 (en) 2015-01-22
US20180076090A1 (en) 2018-03-15
CN104332441A (zh) 2015-02-04
DE102014110266A1 (de) 2015-01-22
US20170053833A1 (en) 2017-02-23
DE102014110266B4 (de) 2024-01-25
US9548247B2 (en) 2017-01-17
CN108305837B (zh) 2022-07-01
US10134636B2 (en) 2018-11-20
US9824927B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
CN104332441B (zh) 生产半导体器件的方法
US8803312B2 (en) Method for manufacturing semiconductor devices having a glass substrate
US9136154B2 (en) Substrateless power device packages
US9887152B2 (en) Method for manufacturing semiconductor devices having a metallisation layer
US10748787B2 (en) Semiconductor device with plated lead frame
KR102643785B1 (ko) 자기 정렬된 후면 도전층을 포함하는 반도체 칩 및 이의 제조 방법
CN104167389B (zh) 带有玻璃基板的半导体器件及其制造方法
US8865522B2 (en) Method for manufacturing semiconductor devices having a glass substrate
TW201633515A (zh) 具背側散熱能力之絕緣體上半導體結構
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
CN105336718A (zh) 源极向下半导体器件及其制造方法
CN115172146A (zh) 化合物半导体晶圆的制作方法
JP2005217012A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant