DE102016114949B4 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102016114949B4
DE102016114949B4 DE102016114949.7A DE102016114949A DE102016114949B4 DE 102016114949 B4 DE102016114949 B4 DE 102016114949B4 DE 102016114949 A DE102016114949 A DE 102016114949A DE 102016114949 B4 DE102016114949 B4 DE 102016114949B4
Authority
DE
Germany
Prior art keywords
layer
wafer
semiconductor device
carrier wafer
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016114949.7A
Other languages
English (en)
Other versions
DE102016114949A1 (de
Inventor
Wolfgang Lehnert
Rudolf Berger
Gerhard Metzger-Brueckl
Rudolf Lehner
Günther Ruhl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016114949.7A priority Critical patent/DE102016114949B4/de
Priority to US15/659,446 priority patent/US20180047619A1/en
Publication of DE102016114949A1 publication Critical patent/DE102016114949A1/de
Priority to US17/028,503 priority patent/US11557505B2/en
Application granted granted Critical
Publication of DE102016114949B4 publication Critical patent/DE102016114949B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, umfassend:Bereitstellen eines Trägerwafers (110, 210, 310), der eine erste Seite (111, 211, 311) und eine zweite Seite (112, 212, 312) gegenüber der ersten Seite (111, 211, 311) aufweist;Bilden einer Halbleiterbauelementschicht (113, 213, 313) auf der ersten Seite (111, 211, 311) des Trägerwafers (110, 210, 310) zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht (113, 213, 313) und den Trägerwafer (110, 210, 310) aufweist; undTrennen des Verbundwafers durch Schneiden des Trägerwafers (110, 210, 310) entlang einer Ebene zwischen der ersten Seite (111, 211, 311) und der zweiten Seite (112, 212, 312) des Trägerwafers (110, 210, 310), wobei der Trägerwafer (210, 310, 310, 410) einen mechanischen Träger (215, 315) und eine zwischen dem mechanischen Träger (215, 315) und der Halbleiterbauelementschicht (213, 313) angeordnete Trennschicht (216, 316) aufweist und die Trennschicht (316) durch eine Schutzschicht, insbesondere durch eine sauerstoffundurchlässige Schutzschicht, wie zum Beispiel eine aus einer elektrisch leitenden Schutzschicht und einer elektrisch isolierenden Schutzschicht ausgewählte Schutzschicht, verkapselt wird, wobei das Schneiden des Trägerwafers (210, 310) Schneiden der Trennschicht (216, 316) des Trägerwafers (210, 310) umfasst, und wobei die Trennschicht (216, 316) mechanisch oder chemisch weniger stabil als der mechanische Träger (215, 315) ist.

Description

  • TECHNISCHES GEBIET
  • Hierin beschriebene Ausführungsformen betreffen Verfahren zur Herstellung von Halbleiterbauelementen mit Silizidschichten und Halbleiterbauelemente, wie zum Beispiel Leistungs-FETs.
  • HINTERGRUND
  • Halbleiterbauelemente werden auf Wafern mit einer typischen Größe von 200 mm oder 300 mm Durchmesser hergestellt. Einige nicht auf Silizium basierende Halbleiter, wie Siliziumcarbid, Galliumarsenid oder Galliumnitrid, stehen entweder in solch einer Größe nicht zur Verfügung oder sind in der typischen Wafergröße von 200 mm oder 300 mm Durchmesser aufgrund eines viel schwierigeren Kristallwachstums teuer.
  • Aufgrund einer kleineren Wafergröße werden Nicht-Silizium-Halbleiterwafer in getrennten Fertigungsstraßen verarbeitet. Als Alternative dazu müssen die Fertigungsstraßen vorher mehr oder weniger umfassend angepasst werden. Beide Verfahren sind mit hohen Kosten verbunden. Deshalb besteht ein Wunsch nach Bereitstellung verbesserter Herstellungsprozesse und nach Reduzierung von Fertigungskosten.
  • Die US 2015/ 0 214 040 A1 beschreibt ein Verfahren zur Herstellung von epitaktischen SiC-Schichten für die Herstellung von Bauelementen. Ein SiC-Wafer wird für die Bildung einer SiC-Keimschicht verwendet. Die SiC-Keimschicht wird von dem SiC-Wafer getrennt, nachdem der SiC-Wafer auf ein Sapphire-Trägersubstart mit GaN-Schicht gebondet wurde. Dann erfolgt eine epitaktische SiC-Abscheidung auf der SiC-Keimschicht zur Bildung der SiC-Schicht. Anschließend erfolgt eine Trennung entlang der Grenzschicht zwischen Sapphire-Trägersubstrat und GaN-Schicht mittels einer Laserbestrahlung durch das Sapphire-Trägersubstrat senkrecht zur Grenzschicht zwischen Sapphire-Trägersubstrat und GaN-Schicht.
  • Die DE 10 2010 027 703 A1 beschreibt ein Demounting-Verfahren zum Trennen von gebondeten Substraten. Ein Vorrichtungswafers wird von einem Trägerwafer oder Substrat entfernt, die lediglich an ihren äußeren Rändern fest gebondet sind. Die Randbonds werden chemisch, mechanisch, akustisch oder thermisch aufgeweicht, aufgelöst oder zerrissen um zu ermöglichen, dass die Wafer mit sehr geringen Kräften und bei oder nahe Raumtemperatur in einem geeigneten Stadium des Herstellungsprozesses leicht getrennt werden können.
  • KURZFASSUNG
  • Das Problem wird durch das Verfahren zur Herstellung eines Halbleiterbauelements, wie in den Ansprüchen 1, 4 und 5 beschrieben, sowie durch einen Verbundhalbleiterwafer nach Anspruch 16 gelöst. Die Unteransprüche stellen vorteilhafte Weiterbildungen dar.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements: Bereitstellen eines Trägerwafers, der eine erste Seite und eine zweite Seite gegenüber der ersten Seite umfasst; Bilden einer Halbleiterbauelementschicht auf der ersten Seite des Trägerwafers zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht und den Trägerwafer umfasst; und Trennen des Verbundwafers durch Schneiden des Trägerwafers entlang einer Ebene zwischen der ersten Seite und der zweiten Seite des Trägerwafers, wobei der Trägerwafer einen mechanischen Träger und eine zwischen dem mechanischen Träger und der Halbleiterbauelementschicht angeordnete Trennschicht aufweist und die Trennschicht durch eine Schutzschicht, insbesondere durch eine sauerstoffundurchlässige Schutzschicht, wie zum Beispiel eine aus einer elektrisch leitenden Schutzschicht und einer elektrisch isolierenden Schutzschicht ausgewählte Schutzschicht, verkapselt wird, wobei das Schneiden des Trägerwafers Schneiden der Trennschicht des Trägerwafers umfasst, und wobei die Trennschicht mechanisch oder chemisch weniger stabil als der mechanische Träger ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements: Bereitstellen eines Trägerwafers, der eine erste Seite und eine zweite Seite gegenüber der ersten Seite umfasst; Bilden einer Halbleiterbauelementschicht auf der ersten Seite des Trägerwafers zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht und den Trägerwafer umfasst; und Trennen des Verbundwafers durch Schneiden des Trägerwafers entlang einer Ebene zwischen der ersten Seite und der zweiten Seite des Trägerwafers, wobei der Trägerwafer einen Kern und eine Beschichtung aufweist, wobei die Beschichtung eine sauerstoffundurchlässige Beschichtung und/oder eine harte Beschichtung ist, und wobei Schneiden des Trägerwafers Schneiden des Kerns des Trägerwafers umfasst.
  • Gemäß einer Ausführungsform enthält ein Verbundhalbleiterwafer: einen mechanischen Träger, eine Trennschicht auf dem mechanischen Träger und eine monokristalline Halbleiterbauelementschicht auf der Trennschicht, wobei: die Trennschicht Graphit umfasst; das Material des mechanischen Trägers aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt ist; und das Material der monokristallinen Halbleiterbauelementschicht aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt ist.
  • Für den Fachmann werden bei Lektüre der folgenden detaillierten Beschreibung und bei Durchsicht der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile ersichtlich.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, stattdessen wurde der Schwerpunkt auf die Darstellung der Grundzüge der Erfindung gelegt. Des Weiteren bezeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1A bis 1C Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 2A bis 2F Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 3A bis 31 Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
    • 4A bis 41 Prozesse eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Darstellung spezielle Ausführungsformen gezeigt werden, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vordere(r)“, „hintere(r)“, „lateral“, „vertikal“ usw. unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in mehreren verschiedenen Ausrichtungen positioniert sein können, wird die Richtungsterminologie zum Zwecke der Darstellung verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in einem einschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden eine spezifische Sprache, die als den Schutzumfang der angehängten Ansprüche nicht einschränkend ausgelegt werden soll.
  • In dieser Patentschrift wird eine zweite Seite oder Fläche eines Halbleitersubstrats als durch die untere Fläche oder Rückseite gebildet betrachtet, während eine erste Seite oder erste Fläche als durch die Oberseite oder Hauptseite oder Fläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe „oberhalb“ und „unterhalb“, wie sie in dieser Patentschrift verwendet werden, ebenso wie „Oberseite“ und „Unterseite“, beschreiben daher eine relative Position eines strukturellen Merkmals bezüglich eines anderen strukturellen Merkmals unter Berücksichtigung dieser Ausrichtung. Weiterhin werden räumlich relative Begriffe, wie „unter“, „unterhalb“, „untere(r)“, „über“, „obere(r)“ und dergleichen, zur einfacheren Beschreibung verwendet, um die Positionierung eines Merkmals bezüglich eines zweiten Merkmals zu erläutern. Es wird beabsichtigt, dass diese Begriffe verschiedene Ausrichtungen der Vorrichtung zusätzlich zu den verschiedenen in den Figuren dargestellten einschließen. Ferner werden Begriffe wie „erste(r)“, „zweite(r)“ und dergleichen auch verwendet, um verschiedene Merkmale, Gebiete, Abschnitte usw. zu beschreiben, und es wird auch hier nicht beabsichtigt, lass diese einschränkend sind. Über die gesamte Beschreibung hinweg können gleiche Begriffe auf gleiche Merkmale verweisen.
  • Hierin bedeutet eine „normale Projektion“ auf eine Ebene oder Fläche eine senkrechte Projektion auf die Ebene oder Fläche. Mit anderen Worten verläuft die Betrachtungsrichtung senkrecht zu der Fläche oder Ebene.
  • Wie hierin verwendet, sind die Begriffe „aufweisen“, „beinhalten“, „enthalten“, „umfassen“ und dergleichen, offene Begriffe, die das Vorhandensein genannter Elemente oder Merkmale angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/e/r/s“ und „der/die/das“ sollen neben dem Singular auch den Plural umfassen, sofern der Kontext dem nicht klar entgegensteht.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements Bereitstellen eines Trägerwafers; und Bilden einer Halbleiterbauelementschicht auf dem Trägerwafer. Nach der Bearbeitung der Halbleiterbauelementschicht auf der Vorderseite wird der Trägerwafer durch Schneiden entlang einer parallel zu der Halbleiterbauelementschicht verlaufenden Ebene entfernt.
  • Es kann jegliche Schneidtechnik, die einen Schnitt „in der Ebene“, das heißt senkrecht zu der Dickenrichtung des Trägerwafers gestattet, verwendet werden. Geeignete Schneidtechniken sind Sägen, Wasserstrahlschneiden und Laserschneiden.
  • Auf die 1A bis 1C Bezug nehmend, wird eine Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterbauelements beschrieben.
  • Wie in 1A dargestellt, wird ein Trägerwafer 110 mit einer ersten Seite 111 und einer zweiten Seite 112 gegenüber der ersten Seite 111 bereitgestellt. Der Trägerwafer kann einen Durchmesser von beispielsweise 100 mm, 150 mm, 200 mm oder 300 mm haben.
  • In einem weiteren Prozess gemäß der Darstellung in 1B wird eine Halbleiterbauelementschicht 113 auf der ersten Seite 111 des Trägerwafers 110 gebildet, um einen Verbundwafer zu bilden. Gemäß einer oder mehreren Variationen des Verfahrens wird das Material der Halbleiterbauelementschicht 113 aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt. Insbesondere ist die Halbleiterbauelementschicht eine monokristalline Schicht.
  • Die Halbleiterbauelementschicht 113 kann zum Beispiel epitaxial auf einer an die erste Seite des Trägerwafers 111 gebondeten dünnen Startschicht aufgewachsen werden. Die dünne Startschicht kann durch Delaminieren einer dünnen Halbleiterschicht von einem dicken Wafer, die an der ersten Seite 111 des Trägerwafers 111 befestigt ist, gebildet werden. Deshalb kann die Halbleiterbauelementschicht 113 die dünne Startschicht und eine auf der dünnen Startschicht gebildete Epitaxialschicht enthalten.
  • Als Alternative dazu kann die Halbleiterbauelementschicht 113 so gebildet werden, dass sie eine Dicke aufweist, die der Endbauelementdicke des in die Halbleiterbauelementschicht 113 zu integrierenden Halbleiterbauelements im Wesentlichen entspricht. Die Halbleiterbauelementschicht 113 kann eine Dicke zwischen 1 µm und 130 µm, insbesondere zwischen 5 µm und 20 µm, aufweisen.
  • Bezüglich ihres Durchmessers würde die Halbleiterbauelementschicht 113 zu dünn sein, um mechanisch stabil genug für eine Handhabung während der Herstellungsprozesse zu sein. Deshalb ist die Halbleiterbauelementschicht 113 am Trägerwafer 111 gestützt und befestigt, die zusammen mit der Halbleiterbauelementschicht 113 eine ausreichende Stabilität für den Verbundwafer gewährleistet.
  • Der Trägerwafer 110 kann im Wesentlichen die gleiche Dicke wie die Halbleiterbauelementschicht 113 aufweisen. Als Alternative dazu kann der Trägerwafer 110 eine Dicke aufweisen, die größer als die Dicke der Halbleiterbauelementschicht 113 ist. Typischerweise ist der Trägerwafer 110 dicker als die Halbleiterbauelementschicht 113. Die Dicke des Trägerwafers 110 wird typischerweise so eingestellt, dass die Gesamtdicke des Trägerwafers 110 und der Halbleiterbauelementschicht 113, das heißt des Verbundwafers, der Dicke entspricht, die typischerweise für Halbleiter-Wafer verwendet wird, so dass der Verbundwafer mit standardmäßiger Ausrüstung verarbeitet werden kann. Die Gesamtdicke kann zum Beispiel zwischen 250 µm und 1000 µm und insbesondere zwischen 500 µm und 800 µm liegen.
  • Gemäß einer Ausführungsform bestehen der Trägerwafer 110 und die Halbleiterbauelementschicht 113 aus unterschiedlichem Material. Der Trägerwafer 110 kann zum Beispiel aus einem Material gebildet sein, das mechanisch weniger starr ist oder eine Härte aufweist, die geringer als die Härte der Halbleiterbauelementschicht 113 ist. Das Material des Trägerwafers 110 kann so ausgewählt sein, dass der Trägerwafer 110 im Vergleich zu der Halbleiterbauelementschicht 113 leichter mechanisch bearbeitet, insbesondere geschnitten, werden kann.
  • Ein Beispiel für ein geeignetes Material für den Trägerwafer 110 ist Kohlenstoff oder ein anderes anorganisches Material auf Kohlenstoffbasis, das hohen Bearbeitungstemperaturen, die während der Herstellung der Halbleiterbauelemente auftreten, standhalten kann, aber weich genug für eine mechanische Bearbeitung ohne Beschädigung der Halbleiterbauelementschicht 113 ist. Ein beispielhaftes Material für den Trägerwafer 110 ist Graphit.
  • Die Ausführungsform der 1A bis 1C verwendet einen „dicken“ Trägerwafer 110, der im Wesentlichen aus einem einzigen Material hergestellt ist, das später entlang einer parallel zu der Halbleiterbauelementschicht 113 verlaufenden Ebene geschnitten wird.
  • Falls erforderlich, kann der Trägerwafer 110 zumindest teilweise verkapselt werden, so dass das Basismaterial des Trägerwafers 110 nicht freiliegt und geschützt ist.
  • Gemäß einer oder mehreren Ausführungsformen kann die Halbleiterbauelementschicht 113 ferner ein/e/n oder mehrere Dotiergebiete, Isolierschichten, Metallisierungsschichten oder Vorderseitenkontakte enthalten oder damit versehen sein, um laterale oder vertikale Halbleiterbauelemente, wie zum Beispiel Dioden, Transistoren, verschiedene Variationen von FETs, IGBTs oder andere Halbleiterbauelemente, zu bilden.
  • Mindestens ein Dotiergebiet, typischerweise mehrere Dotiergebiete, können nach dem Bilden der Halbleiterbauelementschicht 113 auf der ersten Seite 111 des Trägerwafers 110 in der Halbleiterbauelementschicht 113 gebildet werden. Das eine oder die mehreren Halbleitergebiete bilden einen oder jeweilige pn-Übergänge in der Halbleiterbauelementschicht 113.
  • Zusätzlich oder als Alternative dazu kann eine Metallisierungsschicht auf einer Seite der Halbleiterbauelementschicht 113 gebildet werden, die der dem Trägerwafer 110 zugekehrten Seite gegenüberliegt. Die Metallisierungsschicht kann in einem ohmschen Kontakt mit dem mindestens einen Dotiergebiet liegen. Typischerweise wird die Metallisierungsschicht nach dem Bilden der Halbleiterbauelementschicht 113 und vor dem Schneiden des Trägerwafers 110 gebildet.
  • Im weiteren Verlauf wird der Trägerwafer 110, wie in 1C dargestellt, zwischen der ersten Seite 111 des Trägerwafers 110 und der zweiten Seite 112 des Trägerwafers 110 geschnitten. Dies kann mit einem Schneidwerkzeug, beispielsweise durch Schneiden, Sägen, Laserschneiden oder Wasserstrahlschneiden, erfolgen. Verbleibendes Material des Trägerwafers 110 auf der Halbleiterbauelementschicht 113 kann beispielsweise durch Schleifen oder Ätzen oder eine Kombination daraus entfernt werden.
  • Gemäß einer Ausführungsform wird der Trägerwafer entlang einer parallel zu der Grenzflächenebene zwischen der Halbleiterbauelementschicht 113 und dem Trägerwafer 110 verlaufenden Ebene geschnitten. Das Schneiden des Trägerwafers 110 entlang solch einer Ebene gestattet das Entfernen eines Großteils des Materials des Trägerwafers mit einem Schneidwerkzeug in kurzer Zeit im Vergleich zu Prozessen, die das Material des Trägerwafers ausgehend von der zweiten Seite 112 des Trägerwafers 110 entfernen, und welche Prozesse in Dickenrichtung des Trägerwafers 110 voranschreiten. Das Schneiden gemäß der Beschreibung hierin schreitet in einer senkrecht zu der Dickenrichtung verlaufenden Richtung voran.
  • Die „Schnittebene“ ist typischerweise zwischen der zweiten Seite 112 und der ersten Seite 111 des Trägerwafers 110 angeordnet und typischerweise näher an der ersten Seite als an der zweiten Seite 112 angeordnet, um einen Großteil des Materials des Trägerwafers von der Halbleiterbauelementschicht 113 zu entfernen.
  • Während des Schneidens kann die Halbleiterbauelementschicht 113 wahlweise von einem Träger 130 gestützt werden, der temporär an der von dem Trägerwafer 110 wegweisenden Seite der Halbleiterbauelementschicht 113 befestigt werden kann. Der Träger 130 kann zum Beispiel durch Verwendung eines Klebstoffs lösbar an der Halbleiterbauelementschicht 113 befestigt werden.
  • Da der Trägerwafer 110 entlang der Ebene zwischen der ersten 112 und der zweiten 111 Seite des Trägerwafers 110 geschnitten wird, können jegliche Befestigungsverfahren zwischen dem Trägerwafer 110 und dem Halbleiterbauelement 113 verwendet werden, die sehr hohen Prozesstemperaturen standhalten. Während der Bearbeitung der Halbleiterbauelementschicht 113 werden für die Diffusion von Dotierstoffen und/oder zum thermischen Wachsen eines Oxids auf freiliegende Gebiete der Halbleiterbauelementschicht 113 sehr hohe Prozesstemperaturen eingesetzt. Der Bond zwischen dem Trägerwafer 110 und der Halbleiterbauelementschicht 113 sollte durch diese hohen Prozesstemperaturen nicht beeinträchtigt werden, um einen zuverlässigen Bond und mechanische Abstützung der Halbleiterbauelementschicht 113 zu gewährleisten.
  • Die Bearbeitung von SiC als Material der Halbleiterbauelementschicht 113 kann zum Beispiel das Erhitzen der Halbleiterbauelementschicht 113 und des Trägerwafers 110 auf Temperaturen von bis zu 1700°C oder sogar bis zu 1850°C umfassen. Bei solchen Temperaturen würden jegliche Reverse-Bonds versagen und würden zu einer Delaminierung der Halbleiterbauelementschicht 113 führen. Somit sind permanente Bonds erforderlich, die jedoch kein Reverse-Ablösen vom Trägerwafer 110 gestatten, ohne den Trägerwafer 110 oder die Halbleiterbauelementschicht 113 oder beide zu beschädigen. Deshalb werden an eine Halbleiterbauelementschicht gebondete Trägerwafer typischerweise durch zeitaufwändiges Schleifen oder Ätzen oder andere Verfahren, die die Rückseite, das heißt die freiliegende Rückseite des Trägerwafers, bearbeiten, entfernt. Das Material des Trägerwafers wird in diesen Verfahren von der Rückseite entfernt.
  • Im Unterschied zu solchen Verfahren wird der Trägerwafer 110 entlang einer Ebene geschnitten, die parallel zu der ersten Seite 111 und der zweiten Seite 112 verläuft. Die Schnittebene ist von der ersten Seite 111 beabstandet, so dass die Halbleiterbauelementschicht 113 während des Schneidens nicht beschädigt wird. Das Schneiden kann so beschrieben werden, dass es an einem Rand des Trägerwafers 110 beginnt und in einer senkrecht zu der Dickenrichtung des Trägerwafers 110 verlaufenden Richtung voranschreitet. Dieser Ansatz gestattet die Verwendung von Prozessen, die in kürzerer Zeit, als bei herkömmlichen Verfahren, die in Dickenrichtung ätzen oder schleifen, erforderlich wäre, den Trägerwafer 110 schneiden und somit Material entfernen.
  • Ferner beeinträchtigt das Schneiden typischerweise nicht die Bondinggrenzfläche zwischen dem Trägerwafer 110 und der Halbleiterbauelementschicht 113, so dass das Schneidwerkzeug nur durch ein einziges Material voranschreitet. Dadurch wird Verschleiß am Schneidwerkzeug reduziert und die Wahl eines Schneidwerkzeugs, das am besten für das Material des Trägerwafers 110 geeignet ist, gestattet.
  • Das verbleibende Material des Trägerwafers 110, das an der Halbleiterbauelementschicht 113 befestigt bleibt, kann anschließend beispielsweise durch Ätzen und/oder Schleifen entfernt werden.
  • Angesichts des Obigen umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements Bereitstellen eines Trägerwafers 110; und Bilden einer Halbleiterbauelementschicht 113 auf dem Trägerwafer 310. Nach der Bearbeitung der Vorderseite der Halbleiterbauelementschicht 113 wird der Trägerwafer 110 durch Schneiden entlang einer parallel zu der Halbleiterbauelementschicht 113 verlaufenden Ebene entfernt.
  • Unter Bezugnahme auf die 2A bis 2F wird eine andere Ausführungsform des Verfahrens zur Herstellung eines Halbleiterbauelements dargestellt. In 2A wird ein Trägerwafer 210 dargestellt, der eine erste Seite 211 und eine zweite Seite 212 gegenüber der ersten Seite 111 aufweist. Der Trägerwafer 210 enthält einen mechanischen Träger 215 und eine Trennschicht 216. Der Trägerwafer 210 enthält somit mindestens zwei Schichten, die typischerweise aus unterschiedlichem Material hergestellt sind.
  • Der mechanische Träger 215 und die Trennschicht 216 dienen verschiedenen Zwecken. Die Trennschicht 216 ist typischerweise mechanisch oder chemisch weniger stabil als der mechanische Träger 215. Das Schneiden wird typischerweise entlang der Trennschicht 216 ohne Beeinträchtigung des mechanischen Trägers 215 und der Halbleiterbauelementschicht 213 durchgeführt.
  • Das Material der Trennschicht 216 kann in Abhängigkeit von dem für das Schneiden verwendeten Schneidwerkzeug ausgewählt werden. Die Trennschicht 216 kann zum Beispiel Kohlenstoff, zum Beispiel Graphit, oder ein anderes Material, das sich durch mechanisches Schneiden oder Laserschneiden ohne oder in Kombination mit Sauerstoff leicht schneiden lässt, umfassen.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens kann der mechanische Träger 215 aus einem monokristallinen Material, einem polykristallinen Material und einem amorphen Material oder Mischungen davon ausgewählt werden und kann wahlweise aus dem gleichen Material wie die auf der Trennschicht 216 zu bildende Halbleiterbauelementschicht 213 bestehen, damit er den gleichen Wärmeausdehnungskoeffizienten (CTE - coefficient of thermal expansion) aufweist und somit Wärmespannung reduziert. Ferner werden durch Verwendung des gleichen Materials für den mechanischen Träger 215 Verunreinigungen der Halbleiterbauelementschicht 213 während der Bearbeitung reduziert. Der mechanische Träger 215 gewährleistet mechanische Stabilität des Wafers während der Bearbeitung.
  • Die Trennschicht 216 kann eine einzige Schicht sein. Als Alternative dazu kann die Trennschicht 216 zwei oder mehr Schichten aus dem gleichen oder aus verschiedenem Material enthalten. Da der Hauptzweck der Trennschicht 216 darin besteht, eine Materialschicht bereitzustellen, die sich leicht schneiden lässt, kann jegliches Material verwendet werden, das weicher und leichter mechanisch bearbeitbar als der mechanische Träger ist.
  • Gemäß einer Ausführungsform werden die Trennschicht 216 und der mechanische Träger 215 getrennt bereitgestellt und dann aneinander gebondet, um den Trägerwafer 210 zu bilden. Als Alternative dazu kann die Trennschicht 216 auf dem mechanischen Träger 215 gebildet werden.
  • Der mechanische Träger 215 und die Trennschicht 216 können durch Bonden von präkeramischem Polymer, zum Beispiel Allyl-Hydrido-Polycarbosilan, und/oder Klebstoff und/oder thermisches Bonden in Abhängigkeit von weiteren Prozessschritten, insbesondere Temperaturbehandlungen, gebondet werden. Diese Bondingprozesse bilden permanente Bonds, die hohen Prozesstemperaturen während der Bearbeitung der Halbleiterbauelementschicht 213 standhalten können.
  • Die Trennschicht 216 kann durch eine Schutzschicht, insbesondere durch eine sauerstoffundurchlässige Schutzschicht, verkapselt werden. Ferner kann die Trennschicht 216 vor dem Bilden der Halbleiterbauelementschicht 213 geschliffen, poliert oder beschichtet werden, um Bondingeigenschaften oder mechanische Stabilität oder chemische Stabilität zu verbessern. Die Schutzschicht 216 kann eine elektrisch leitende Schutzschicht sein. Als Alternative dazu kann die Schutzschicht 216 eine elektrisch isolierende Schutzschicht sein.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens werden der Stress und Bow des Verbundwafers während Wärmebehandlungen durch Aufeinanderabstimmen der Dicke der Trennschicht 216 und der Dicke des mechanischen Trägers 215 reduziert.
  • Auf 2B Bezug nehmend, ist die Halbleiterbauelementschicht 213 auf der ersten Seite 211 des Trägerwafers 210 zur Bildung des Verbundwafers gebildet, wobei die Trennschicht 216 zwischen dem mechanischen Träger 215 und der Halbleiterbauelementschicht 213 angeordnet ist. Die Halbleiterbauelementschicht 213 und der Trägerwafer, der den mechanischen Träger 215 und die Trennschicht 216 enthält, bilden somit den Verbundwafer, der während der Herstellung der Halbleiterbauelemente in der Halbleiterbauelementschicht 213 mehreren Hochtemperaturprozessen unterzogen wird.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens wird der Verbundwafer einer Temperaturbehandlung von bis zu 900°C oder sogar bis zu 1200°C und sogar höheren Temperaturen wie beispielsweise zwischen 1300°C und 1850°C unterzogen. Das Material des mechanischen Trägers 215 ist typischerweise auf das Material der Halbleiterbauelementschicht 213 abgestimmt, um Fehlanpassungen mechanischer Eigenschaften, wie zum Beispiel Unterschieden bei den Wärmeausdehnungskoeffizienten während Wärmebehandlungen und sich ergebender Verformung des Wafers oder Stress im Wafer, zu reduzieren.
  • Gemäß einer Ausführungsform ist die Halbleiterbauelementschicht 213 aus GaN hergestellt, und der Verbundwafer mit einer GaN-Halbleiterbauelementschicht 213 wird einer Wärmebehandlung bei einer Temperatur von bis zu 900°C zur Bildung eines Dotiergebiets unterzogen.
  • Gemäß einer Ausführungsform wird die Halbleiterbauelementschicht 213 aus SiC hergestellt, und der Verbundwafer mit einer SiC-Halbleiterbauelementschicht 213 wird einer Wärmebehandlung bei einer Temperatur von über 1300°C zur Bildung eines Dotiergebiets oder zur Bildung einer Oxidschicht durch thermische Oxidation unterzogen. Bandverbindungen auf der Basis von oxidischen Bondgrenzflächen sind in der Regel nur bis zu 1300°C stabil. Bondgrenzflächen, die auf Bonden von präkeramischem Polymer basieren, wie unten beschrieben, können jedoch sehr hohen Temperaturen standhalten und sind somit für SiC-Bauelemente besonders reizvoll.
  • Stress und Bow des Verbundwafers können durch Dickenabstimmung des mechanischen Trägers 215 und der Trennschicht 216 eingestellt werden. Zusätzlich oder als Alternative dazu kann das Material der Trennschicht 216 so ausgewählt werden, dass die Trennschicht 216 einen „Puffer“ für die thermische Fehlanpassung oder zur Entlastung des mechanischen Stresses, der während späterer Bearbeitung erfolgen kann, bereitstellt.
  • Das Material für die Trennschicht 216 kann für ein gutes Bonden und Trennen optimiert werden. Es ist nicht erforderlich, das Material der Trennschicht 216 so zu optimieren, dass es mechanische und thermische Eigenschaften besitzt, die jenen der Halbleiterbauelementschicht 213 ähnlich oder fast identisch damit sind. Deshalb können kostengünstige Materialien wie Kohlenstoff oder Graphit verwendet werden.
  • Die Dicke der Trennschicht 216 kann bezüglich des Schneidverfahrens, das später durchgeführt wird, optimiert werden. Insbesondere ist ein Schneiden mit einer Innendurchmessersäge möglich, da die Trennschicht 216 bei Verwendung von Kohlenstoff oder Graphit als Material für die Trennschicht 216 leicht gesägt werden kann.
  • Da nur die Trennschicht 216 während des Schneidens verbraucht wird, wird der mechanische Träger 215 nicht beschädigt und kann wiederverwendet werden. Dies ist besonders günstig, da der mechanische Träger 215 typischerweise aus dem gleichen Material wie die Halbleiterbauelementschicht 213 hergestellt ist.
  • Das Material des mechanischen Trägers kann das gleiche Material wie für die Halbleiterbauelementschicht 213 sein oder kann irgendein anderes Halbleitermaterial sein, das mechanisch und chemisch ausreichend stabil für die während der Bearbeitung der Halbleiterbauelemente durchgeführten Prozesse ist.
  • Darüber hinaus werden durch Verwendung des gleichen Materials Belange hinsichtlich Verunreinigung von Handhabungswerkzeugen und/oder Prozessausrüstung eliminiert, da die freigelegte Rückseite des Verbundwafers das gleiche Halbleitermaterial wie die Halbleiterbauelementschicht 213 aufweist. Falls erforderlich, können die lateralen Ränder der Trennschicht 216 durch ein inertes Material, wie zum Beispiel Siliziumnitrid, bedeckt werden, um eine Verunreinigung mit dem Material der Trennschicht 216 zu verhindern.
  • Eine Abdichtung der Rückseite der Trennschicht 216, das heißt der dem mechanischen Träger 215 zugekehrten Seite, gegen jeglichen chemischen oder mechanischen Angriff ist nicht erforderlich, da Schutz durch den mechanischen Träger 216 gewährleistet wird.
  • In 2C wird das Bilden eines oder mehrerer Dotiergebiete 214 in der Halbleiterbauelementschicht 213 dargestellt. Die Dotiergebiete 214 werden typischerweise an der von den Trägerwafer 210 weg weisenden freigelegten Seite in der Halbleiterbauelementschicht 213 gebildet. Verschiedene Dotiergebiete können verschiedene Arten von Leitfähigkeit aufweisen, und die anfänglich bereitgestellte oder gebildete Halbleiterbauelementschicht 213 kann vollständig mit einer einzigen Art von Leitfähigkeit gebildet sein. Typischerweise hängt die Dotierart des einen oder der mehreren Dotiergebiete von dem beabsichtigten Halbleiterbauelement, wie zum Beispiel Dioden, Transistoren, verschiedene Variationen von FETs, IGBTs oder andere laterale oder vertikale Halbleiterbauelemente, ab.
  • Es ist auch möglich, ein Dotiergebiet in der Halbleiterbauelementschicht 213 an einer dem mechanischen Träger 215 zugekehrten Seite zu bilden. Da diese Seite später eine Rückseite der Halbleiterbauelemente bildet, erleichtert eine auf dieser Seite gebildete Dotierung elektrischen Kontakt mit einer Metallschicht. Das Dotiergebiet kann zum Beispiel vor dem Befestigen der Halbleiterbauelementschicht 213 an der Trennschicht 216 gebildet werden.
  • In 2C wird der Trägerwafer 210 zwischen seiner ersten Seite 211 und seiner zweiten Seite 212 geschnitten. Das Schneiden umfasst Schneiden der Trennschicht 216 entlang ihrer Erstreckung, das heißt entlang einer Ebene, die sich zwischen und parallel zu der Halbleiterbauelementschicht 13 und dem mechanischen Träger 215 befindet. Das Schneiden erfolgt vorzugsweise auf eine Weise, die weder den mechanischen Träger 215 noch die Halbleiterbauelementschicht 213 beschädigt. Die Dicke der Trennschicht wird deshalb in Abhängigkeit von dem Schneidwerkzeug und vorzugsweise im Bereich von 150 µm bis 500 µm oder darüber und insbesondere im Bereich von 250 µm bis 400 µm gewählt. Typischerweise ist die Dicke der Trennschicht 216 größer als die Dicke des Schneidwerkzeugs, um ausreichenden Raum für das Schneidwerkzeug bereitzustellen. Die Dicke des Schnitts, die von dem verwendeten Schneidwerkzeug abhängig ist, kann zwischen 150 mm und 500 µm liegen.
  • Gemäß einer Ausführungsform wird das Schneiden in einer oxidierenden Atmosphäre durchgeführt, um das Entfernen von Graphit oder Kohlenstoff zu unterstützen. Während des Voranschreitens des Schneidens wird neues Material der Trennschicht 216 dargelegt, das teilweise oxidiert, so dass das Schneiden noch schneller voranschreiten kann.
  • Verbleibendes Graphit oder verbleibender Kohlenstoff kann anschließend durch Veraschen entfernt werden.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens wird der mechanische Träger 215 vorzugsweise nicht beschädigt und bleibt deshalb erhalten. Er kann teures Material, wie zum Beispiel monokristallines oder polykristallines SiC, GaAs, GaN, Derivate davon und Kombination daraus, und insbesondere das gleiche Material wie die Halbleiterbauelementschicht 213 umfassen. Die Trennschicht 216 umfasst in erster Linie kostengünstiges Material im Vergleich zu dem Material der Halbleiterbauelementschicht 213 und im Vergleich zu dem mechanischen Träger 215. Das Schneiden der Trennschicht 216, 316 unter Bewahrung des mechanischen Trägers 215 erzeugt einen Kostenvorteil im Vergleich zu anderen Herstellungsprozessen, in denen die Trägerwafer entfernt werden, indem sie mit Schleifen oder Ätzen zerstört werden.
  • In 2E wird die Halbleiterbauelementschicht 213 nach dem Entfernen des verbleibenden Materials der Trennschicht 216, das an der Halbleiterbauelementschicht 213 befestigt blieb, durch beispielsweise Schleifen oder Ätzen oder einer Kombination davon, dargestellt. Da nur verbleibendes Material der Trennschicht 216 durch Schleif- oder Ätzprozesse entfernt werden muss, wird nur wenig Prozesszeit zugefügt. Selbst in Kombination mit der zum Schneiden erforderlichen Zeit kann die gesamte Prozesszeit zum vollständigen Entfernen des Trägerwafers 210 kürzer als die Zeit sein, die zum Entfernen eines Trägerwafers durch herkömmliche Verfahren erforderlich ist.
  • Wie in Verbindung mit 1C beschrieben, kann ein Träger zur mechanischen Abstützung temporär an der Halbleiterbauelementschicht 213 befestigt werden. Da keine Hochtemperaturprozesse durchgeführt werden, kann ein Reverse- und kostengünstiger Bond verwendet werden.
  • Die Halbleiterbauelementschicht 213 in Form eines Wafers kann schließlich zu Halberleiterchips vereinzelt werden, wie in 2F dargestellt. Das Vereinzeln wird typischerweise nach der vollständigen Integration aller Dotiergebiete und Bildung einer Vorderseitenmetallisierung durchgeführt. Das Vereinzeln erfolgt im Unterschied zum Schneiden in Dickenrichtung.
  • Wahlweise kann eine Rückseitenmetallisierung nach dem Entfernen des Trägerwafers 210 und vor dem Vereinzeln gebildet werden. Wenn für die Trennschicht 216 ein leitendes Material, wie zum Beispiel Graphit oder Kohlenstoff, verwendet wird, muss die Trennschicht 216 zur Bildung der Rückseitenmetallisierung nicht vollständig entfernt werden, da Graphit oder Kohlenstoff leitend sind und die Bereitstellung eines guten ohmschen Kontakts unterstützen können.
  • Als Alternative dazu können jeweilige Rückseitenmetallisierungen nach dem Vereinzeln an jedem der Halbleiterchips gebildet werden.
  • Angesichts des Obigen wird ein Verbundwafer bereitgestellt, der ein Sandwich bildet, das eine Trennschicht 216 zwischen einem mechanischen Träger 215 und einer Halbleiterbauelementschicht 213 anordnet. Die „äußeren“ Schichten des Sandwiches können jeweils monokristallines Material sein, wobei die „mittlere“ Schicht, das heißt die Schicht, die zwischen den äußeren Schichten angeordnet ist, eine polykristalline oder eine amorphe Schicht sein kann. Die mittlere Schicht ist aus einem Material hergestellt, das weicher als das Material der äußeren Schichten ist und leichter mechanisch entfernt werden kann.
  • Der Verbundwafer kann ein Trägermaterial enthalten, das eine „dicke“ Trennschicht bildet und als solche wirkt. Das Material der Trennschicht lässt sich beispielsweise durch Schneiden und/oder Ätzen/Schleifen ohne Beschädigung der Halbleiterbauelementschicht 213 und des mechanischen Trägers 215 leicht entfernen. Der mechanische Träger 215 ist in erster Linie für mechanische Steifigkeit verantwortlich und kann die gleichen oder ähnliche mechanische Eigenschaften wie die Halbleiterbauelementschicht 213 haben, oder er ist aus dem gleichen Material hergestellt. Der mechanische Träger 215 kann wiederverwendet werden, und deshalb kann ein Material ausgewählt werden, das bezüglich mechanischer, chemischer und thermischer Eigenschaften speziell abgestimmt sein kann, selbst wenn das Material teuer ist.
  • Wie oben beschrieben, können Bondgrenzflächen, die für Hochtemperaturverarbeitung geeignet sind, nicht durch herkömmliche Prozesse bei der Halbleiterherstellung getrennt werden, ohne den Träger zu zerstören (zum Beispiel Bonden von monokristallinen SiC-Schichten auf polykristalline SiC-Wafer). Zur Vermeidung einer Beschädigung eines mechanischen Trägers wird die aus einem anderen Material hergestellte Trennschicht bereitgestellt. Dies gewährleistet einen Kostenvorteil und gestattet ein getrenntes spezielles Abstimmen der Materialeigenschaften.
  • Auf die 3A bis 31 Bezug nehmend, wird eine andere Ausführungsform des Verfahrens zur Herstellung eines Halbleiterbauelements dargestellt.
  • In den 3A bis 3C wird eine Trennschicht 316 bereitgestellt. Die Trennschicht 316 kann zum Bonden an den mechanischen Träger 315, beispielsweise durch Abstimmen der Oberflächeneigenschaften und der Bondingbedingungen, vorbehandelt werden. Zum Beispiel kann die Trennschicht 316 mit einer Schutzschicht 340, insbesondere durch eine sauerstoffundurchlässige Schutzschicht oder durch Polieren oder Schleifen der Oberfläche der Trennschicht 316 oder einer Kombination daraus, verkapselt werden.
  • Bei einer speziellen Ausführungsform ist die Trennschicht 316 ein Kohlenstoff-Wafer, der durch eine sauerstoffundurchlässige Verkapselung oder Schutzschicht 340, wie zum Beispiel eine Siliziumnitridschicht, verkapselt sein kann. Obgleich während späterer Prozesse nur ein Schutz an den Seitenrändern, das heißt entlang dem lateralen Randbereich des Kohlenstoff-Wafers 316, erforderlich ist, wird die Verkapselung oder die Schutzschicht 340 typischerweise an allen Flächen des Kohlenstoff-Wafers 316 gebildet.
  • Graphit- oder Kohlenstoff-Wafer sind im Handel erhältlich. Für Darstellungszwecke kann der Trägerwafer ca. 400 µm dick sein und eine Dicke in einem Bereich zwischen 300 µm und 800 µm aufweisen. Die Dicke kann so eingestellt sein, dass nur der Kohlenstoff-Wafer geschnitten wird, wie später beschrieben.
  • Es wird ein mechanischer Träger 315 bereitgestellt und anschließend an die Trennschicht 316 gebondet, um den Trägerwafer 310 zu bilden. Jeglicher geeignete Bondingprozess kann verwendet werden, wobei Bondingprozesse, die thermisch stabile Bonds, wie zum Beispiel Bonds, die bis zu mindestens 800°C, insbesondere bis zu mindestens 1000°C und ganz besonders bis zu mindestens 1200°C, stabil sind, bereitstellen, besonders ausgewählt werden.
  • Gemäß einer Ausführungsform wird die erste Bondingschicht 341 auf dem mechanischen Träger 315 oder auf der Trennschicht 316 gebildet. Als Alternative dazu können jeweilige erste Bondingschichten sowohl auf dem mechanischen Träger 315 als auch der Trennschicht 316 gebildet werden. Die Bildung der ersten Bondingschicht 341 ist optional. Zum Beispiel kann die Schutzschicht 340 auch als Bondingschicht fungieren, so dass keine zusätzliche Bondingschicht erforderlich ist.
  • Typischerweise wird die erste Bondingschicht 341 zusätzlich zu der Schutzschicht 340 entweder auf der Schutzschicht 340 oder auf dem mechanischen Träger 315 oder auf beiden gebildet. Die erste Bondingschicht 341 kann mehrere verschiedene Zwischenschichten enthalten. Wenn der mechanische Träger 315 aus SiC hergestellt ist und die Trennschicht 316 aus Graphit oder Kohlenstoff hergestellt ist, kann die erste Bondingschicht 341 Reaktionsprodukte eines Carbid und Silizid bildenden Metalls mit dem mechanischen SiC-Träger 315 und der Kohlenstofftrennschicht 316, zum Beispiel mindestens eine Carbidphase und/oder mindestens eine Silizidphase, enthalten. Im Falle, dass das Carbid und Silizid bildende Metall, das für die erste Bondingschicht 341 verwendet wird, Mo ist, können die Phasen beispielsweise MoCSi- und/oder MoSi- und/oder MoC-Phasen enthalten. Im Allgemeinen können diese Phasen durch nur moderates Erhitzen des mechanischen Siliziumcarbidträgers 341 (auf weniger als 700°C, zum Beispiel im Bereich von 500-700°C) erhalten werden, und die sich ergebende Carbidphase und/oder Silizidphase sind nichtsdestotrotz im Allgemeinen hochtemperaturfest und gut für die weiteren Bearbeitungsschritte und Betriebsbedingungen selbst bei hoher Temperatur geeignet.
  • Die Bildung einer Bondingschicht unter Verwendung eines Carbid und Silizid bildenden Metalls wird in der US 2014/0225125 A1 ausführlicher beschrieben, die durch Bezugnahme hierin eingeschlossen ist.
  • Gemäß einer weiteren Ausführungsform kann die erste Bondingschicht 341 eine elektrisch isolierende Schicht, zum Beispiel eine Siliziumoxidschicht, sein, was auch das Bonden an den Trägerwafer 310 erleichtert.
  • Gemäß einer weiteren Ausführungsform ist die erste Bondingschicht 341 eine Adhäsionsbondingschicht oder eine Klebstoffbondingschicht. Die Adhäsionsbondingschicht 341 kann durch Verwendung eines Polymers oder eines Keramik bildenden Polymers, wie zum Beispiel eines SiC-Keramik bildenden Polymerpräkursors, beispielsweise eines organischen Adhäsionspräkursors, gebildet werden. Die erste Bondingschicht 341 aus SiC-Keramik kann polykristallin sein. Ein spezielles Beispiel für einen SiC-Keramik bildenden Polymerpräkursor ist ein Carbosilan, wie zum Beispiel Allyl-Hydrido-Polycarbosilan, das zum Bonden von Siliziumcarbid an Kohlenstoff besonders nützlich ist. Solch ein Bond kann als AHPCS-Bond bezeichnet werden. Dieser SiC-Keramik bildende Polymerpräkursor gestattet Adhäsionsbonden und wird darüber hinaus beim Bonden durch Pyrolyse bei hoher Temperatur zu polykristallinem Siliziumcarbid umgewandelt. Die erste Bondingschicht 341 wird somit zu einer SiC-Schicht, die mechanischen Stress durch eine CTE-Fehlanpassung auf ein Minimum reduziert und eine niederohmige Verbindung zwischen dem mechanischen Siliziumcarbidträger 315 und dem Kohlenstoffmaterial der Trennschicht 316 gewährleistet.
  • Die Bildung eines adhäsiven Bonds durch Verwendung beispielsweise einer aus einem SiC-Keramik bildenden Polymerpräkursor gebildeten Bondingschicht wird in der US 2015/0171045 A1 und der DE 10 2014 118 336 A1 , die hierdurch durch Bezugnahme mit eingeschlossen sind, näher erläutert.
  • Eine andere mögliche Option ist thermisches Bonden. Thermisches Bonden setzt ein Material ein, das zum Beispiel durch Wärme oder Ultraschall zur Bildung eines Bonds verflüssigt wird. Ein thermischer Bond kann bei Zuführen von Wärme zerfallen, so dass bestimmte thermische Bonds nicht stabil genug für eine Wärmebehandlung mit hohen Temperaturen sind. Deshalb werden Materialien für thermisches Bonden verwendet, die hohen Temperaturen nach dem Bonden standhalten. Wenn das Bondmaterial zum Beispiel eine chemische Reaktion mit dem zu bondenden Material erfährt, können stabilere Bonds erhalten werden. Ein Beispiel sind Lötmittel, die stabile intermetallische Legierungen mit Halbleitermaterial bilden.
  • Zum Bonden können verschiedene Prozesse verwendet werden. Beispiele sind eine Adhäsionsbondingschicht verwendendes Adhäsionsbonden, reaktives Bonden oder Diffusionsbonden. Reaktives Bonden kann auch die Bildung einer dünnen Metallschicht auf dem mechanischen Siliziumcarbidträger 315 und/oder der Trennschicht 316 umfassen. Während der Wärmebehandlung reagiert das abgelagerte Metall mit dem Siliziumcarbid und dem Material, wie beispielsweise Kohlenstoff, der Trennschicht 316.
  • Auf die 3D und 3E Bezug nehmend, wird ein monokristalliner Halbleiterdonatorwafer 317 bereitgestellt. Der Donatorwafer 317 weist eine erste Seite und eine gegenüber der ersten Seite angeordnete zweite Seite auf. Gasionen (zum Beispiel Protonen) können in die zweite Seite des Donatorwafers implantiert werden, um eine Delaminierungsschicht in einer vorbestimmten Tiefe im Donatorwafer 317 zu bilden. Die Delaminierungsschicht wird in 3D durch eine gestrichelte Linie gezeigt. Gemäß einer oder mehreren Ausführungsformen kann die Delaminierungsschicht durch eine Mikroblasenschicht oder eine mikroporöse Schicht gebildet werden. Die erste Seite des Donatorwafers 317 ist die Seite, die an den Trägerwafer 310, das heißt an die Trennschicht 316, gebondet wird.
  • Insbesondere werden Gasionen, wie zum Beispiel Protonen, in einer gegebenen Tiefe in die erste Seite des Donatorwafers 317 implantiert. Die Implantationstiefe kann durch Wahl der Implantationsenergie eingestellt werden. Die Implantationstiefe definiert eine Dicke d einer Startschicht 317a, wenn anschließend auf der Startschicht eine Epitaxialschicht gebildet wird, oder der Endhalbleiterbauelementschicht, wenn keine zusätzliche Epitaxialablagerung durchgeführt wird. Die Implantation von Gasatomen bzw. Gasionen (zum Beispiel Protonen) kann die Bildung einer Delaminierungsschicht (gestrichelte Linie) verursachen, die eine Mikroblasenschicht oder eine mikroporöse Schicht sein kann, entlang der der Donatorwafer 317 durch einen späteren Prozess delaminiert wird. Die Dicke d der Startschicht 317a kann zum Beispiel zwischen 200 nm und 300 nm liegen. Ein spezielles Beispiel ist 1 µm.
  • Als Alternative dazu kann der Donatorwafer 317 bereits mit einer implantierten dünnen H+-Schicht 317, die die Delaminierungsschicht bildet, versehen sein.
  • Die Seite des Donatorwafers 317, die anschließend an die Trennschicht 316 gebondet wird, kann ein Dotiergebiet enthalten. Als Alternative dazu kann vor oder nach dem Implantieren der Gasatome zur Bildung der Delaminierungsschicht ein Dotiergebiet gebildet werden, um eine niederohmige Verbindung mit einer später gebildeten Rückseitenmetallisierung bereitzustellen.
  • In einem weiteren Prozess wird der die Delaminierungsschicht enthaltende Donatorwafer 317 auf der ersten Seite 311 des Trägerwafers 310 an die Trennschicht 316 gebondet. Gemäß einer Ausführungsform kann jeglicher der oben beschriebenen Bondprozesse verwendet werden. Typischerweise wird auf dem Donatorwafer 317 oder auf der Trennschicht 316 des Trägerwafers 310 oder auf beiden eine zweite Bondingschicht 342 gebildet. Gemäß einer Ausführungsform wird AHPCS-Bonden verwendet. In einem weiteren Prozess wird, wie in 3E dargestellt, der Verbundwafer, der den Trägerwafer 310 und den an den Trägerwafer 310 gebondeten Donatorwafer 317 enthält, einer Wärmebehandlung unterzogen, um den Donatorwafer 317 entlang der Delaminierungsschicht, die als eine Spaltebene dient, zu delaminieren. Die Wärmebehandlung verursacht mechanische Spannungen, die zu einer Trennung entlang der Delaminierungsschicht führen. Eine vergleichsweise dünne Halbleiterschicht 317a (die Startschicht) bleibt durch die zweite Bondschicht an den Trägerwafer 310 gebondet. Die Halbleiterschicht 317a weist eine Dicke d auf, die durch die Implantationsenergie der Gasionen definiert wurde.
  • Der Delaminierungsprozess führt zu der Bildung eines Teilwafers 317b oder eines verbleibenden Wafers, der zur Herstellung weiterer Startschichten anderer Verbundwafer wiederverwendet werden kann. Dies ist sehr kosteneffizient und für SiC von besonderem Interesse. Der Teilwafer 317b kann vor der Wiederverwendung poliert werden. Die Wärmebehandlung kann auch als Debonding-Ausheilung bezeichnet werden.
  • Der Verbundwafer enthält die monokristalline Halbleiterschicht 317a, die an der Trennschicht 316 befestigt bleibt. Die Halbleiterschicht 317a, die auch als Startschicht bezeichnet wird, die durch den Delaminierungsprozess von dem Donatorwafer 317 getrennt worden war, enthält eine Spaltfläche, die, falls erwünscht, poliert werden kann.
  • Durch Entfernen des oberen Teildonatorwafers 317 entlang seinem Delaminierungsgebiet bleibt die Startschicht 317a an den Trägerwafer 310 gebondet.
  • Der hierin beschriebene Delaminierungsprozess ist auch für auf SiC basierende Leistungsbauelemente reizvoll. Beispiele sind Dioden, J-FETs, IGBTs, MOSFETs, SiC-SOI-Bauelemente usw. Der Prozess beginnt mit dem Bereitstellen eines SiC-Donatorwafers und dem Bilden einer optionalen Bondingschicht, die isolierend oder elektrisch leitend sein kann. Nach dem Delaminieren kann der SiC-Donatorwafer 317 mehrmals wiederverwendet werden, wobei die Dicke des Donatorwafers jedes Mal nach seiner Verwendung um die Menge reduziert ist, die der Dicke der Startschicht 317a entspricht, die an dem Trägerwafer 310 befestigt bleibt. Nach dem Delaminieren kann die Oberfläche des SiC-Donatorwafers 317 vor der Wiederverwendung poliert werden. Die Startschicht 317a, die an dem Trägerwafer 310 befestigt bleibt, kann auch poliert werden.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens wird eine Epitaxialschicht 313a auf der Startschicht 317a aufgewachsen. Typischerweise ist das Material des Donatorwafers 317 das gleiche Material wie das der Epitaxialschicht 313a, so dass die Startschicht 317a und die gewachsene Epitaxialschicht 313a aus dem gleichen Material bestehen. Die Epitaxialschicht 313a und die Startschicht 317a bilden zusammen die Halbleiterbauelementschicht 313.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens umfasst der Donatorwafer 317 eine monokristalline Struktur, die Epitaxialwachstum der Epitaxialschicht 313a ohne oder mit geringem Stress und mehreren Versetzungen gestattet. Insbesondere umfasst der Donatorwafer 317 das gleiche Material und die gleiche Kristallstruktur wie die Epitaxialschicht 313a und die Halbleiterbauelementschicht 313. Die Startschicht 317a, die an den Trägerwafer 310 gebondet bleibt, und die Epitaxialschicht 313a bilden zusammen die Halbleiterbauelementschicht 313.
  • Gemäß einer Ausführungsform kann die Epitaxialschicht 313a getrennt von dem Donatorwafer auf der dünnen Startschicht 317b gebildet werden, um zum Beispiel die Dotierungskonzentration der Halbleiterbauelementschicht 313 speziell abzustimmen.
  • Die Epitaxialschicht 313a kann eine Dicke von zwischen 5 µm und 20 µm aufweisen. Die Dicke der Epitaxialschicht 313a kann in Abhängigkeit von der Nennsperrspannung des Endhalbleiterbauelements auch größer als 20 µm sein.
  • Der Verbundwafer wird ferner in 3G durch einen oder mehrere Prozessschritte, wie zum Beispiel Bilden von Dotiergebieten für verschiedene Halbleiterstrukturen oder Bilden einer vorderen Metallisierung 319 zur Bereitstellung eines oder mehrerer elektrischer Kontakte, weiter bearbeitet.
  • Eine Vorderseitenbearbeitung kann Bilden eines oder mehrerer Dotiergebiete und insbesondere Bilden mindestens eines pn-Übergangs in der Halbleiterbauelementschicht 313 umfassen. Eine Vorderseitenbearbeitung kann auch Bilden einer Vorderseitenmetallisierung und/oder Bildung mindestens einer Isolierschicht, die zumindest teilweise zwischen der Halbleiterbauelementschicht 313 und der Vorderseitenmetallisierung angeordnet ist, umfassen. Zusätzlich oder als Alternative dazu kann eine Vorderseitenbearbeitung auch Bilden von Gräben in der Halbleiterbauelementschicht 313 und Bilden von Elektrodenstrukturen in einem oder mehreren der Gräben umfassen.
  • Gemäß einer oder mehreren Ausführungsformen wird der Verbundwafer nach der Vorderseitenbearbeitung in 3H geschnitten, wie in 2D beschrieben, und verbleibendes Material der Trennschicht 316 auf der Halbleiterbauelementschicht 313 wird entfernt. Das Schneiden kann zum Beispiel Sägen unter Verwendung eines Sägewerkzeugs umfassen, das eine Dicke aufweist, die geringer als die Dicke der Trennschicht 316 ist, um eine Beschädigung des mechanischen Trägers 315 und der Halbleiterbauelementschicht 313 zu vermeiden. Die Dicke der Trennschicht 313 kann bezüglich der Dicke des Schneidwerkzeugs etwa mindestens 10% oder größer sein. Für eine praktische Anwendung ist eine zusätzliche Dicke von ca. 50 µm oftmals ausreichend. Je dicker die Trennschicht 316, desto weniger wahrscheinlich ist es, dass der mechanische Träger 315 oder die Halbleiterbauelementschicht 313 beschädigt wird. Die Trennschicht 316 kann auch dünner als die Dicke des Schneidwerkzeugs sein. Wenn zum Beispiel Wasserstrahlschneiden verwendet wird, kann die Dicke der Trennschicht 316 kleiner als die Dicke des Wasserstrahls sein.
  • Zum Versehen der Halbleiterbauelementschicht 313 mit einer ausreichenden mechanischen Stabilität während des Schneidens und danach kann ein vorderer Träger 320 vor dem Schneiden lösbar an die Halbleiterbauelementschicht 313 gebondet werden.
  • Da das Material der Trennschicht 316 weicher oder mechanisch weniger stabil als das Material des mechanischen Trägers sein kann, ist der Zeitaufwand für das Schneiden gering. Des Weiteren wird das Schneidwerkzeug weniger verschlissen. Des Weiteren ist das Schneiden zuverlässiger, da ein weiches Material geschnitten wird.
  • Wie oben beschrieben, wird das Schneiden entlang einer sich zwischen der Halbleiterbauelementschicht 313 und dem mechanischen Träger 315 erstreckenden Ebene durchgeführt. Die Schnittebene verläuft parallel zu der Halbleiterbauelementschicht 313, so dass das Halbleitermaterial des Trägerwafers 315 oder der Halbleiterbauelementschicht 313 nicht geschnitten wird.
  • Da der mechanische Träger 315 entfernt wird, kann der vordere Träger 320 die mechanische Stabilität des Wafers gewährleisten, wenn die Halbleiterbauelementschicht 313 nicht stabil genug ist.
  • Auf 31 Bezug nehmend, kann eine Rückseitenbearbeitung des Halbleiterbauelements wie Bilden von Dotiergebieten, Bilden einer oder mehrerer Rückseitenschichten 321, die eine Metallisierungsschicht oder eine Passivierungsschicht sein können, oder Bilden anderer Arten von erforderlichen Schichten oder Strukturen in Abhängigkeit von dem Halbleiterbauelement erfolgen.
  • Auf 4A bis 4I Bezug nehmend, wird eine andere Ausführungsform des Verfahrens zur Herstellung eines Halbleiterbauelements dargestellt.
  • Auf 4A Bezug nehmend, wird ein Kern 416 bereitgestellt oder vorbehandelt. Der Kern 416 kann aus Graphit oder Kohlenstoff, wie oben beschrieben, gebildet sein.
  • In einem weiteren Prozess wird die Oberfläche des Kerns 416 zur Vorbehandlung des Kerns 416 für das anschließende Bonden und den Fertigungsprozess durch Anpassen der Oberflächeneigenschaften und der Bondingbedingungen bearbeitet. Zum Beispiel kann der Kern 416 mit einer Schutzschicht 422, insbesondere durch eine sauerstoffundurchlässige Schutzschicht 422, verkapselt werden. Als Alternative oder zusätzlich dazu kann die Oberfläche des Kerns 416 vor dem Bilden der Schutzschicht 422 poliert oder geschliffen werden. Gemäß einer Ausführungsform kann der Kern 416 Graphit oder ein anderes Material umfassen, das sich durch mechanisches Schneiden oder Laserschneiden in Kombination mit Sauerstoff leicht schneiden lässt.
  • In 4C ist der Kern 416 mit einer Beschichtung 418 überzogen, bei der es sich um eine harte Beschichtung 418 handeln kann. Gemäß einer oder mehreren Ausführungsformen gewährleistet die harte Beschichtung 418 eine mechanische Stabilität, falls erforderlich, und ersetzt die mechanische Funktion des mechanischen Trägers 215, 315. Der Kern 416 und seine Beschichtung 418, 422 bilden einen Trägerwafer 410 mit einer ersten Seite 411 und einer zweiten Seite 412.
  • Gemäß einer Ausführungsform wird die harte Beschichtung 418 wahlweise nach dem Bilden der Schutzschicht 422 so gebildet, dass die harte Beschichtung 418 die Schutzschicht 422 bedeckt. Gemäß einer weiteren Ausführungsform wird die Schutzschicht 422 nach dem Bilden der harten Beschichtung 418 so gebildet, dass die Schutzschicht 422 die harte Beschichtung 418 bedeckt.
  • Die harte Beschichtung 418 kann auch nur auf einer Seite des Kerns 416 gebildet werden, zum Beispiel auf der Seite, die von der Halbleiterbauelementschicht weg weist und anschließend an den Kern 416 gebondet wird. Als Alternative dazu wird die harte Beschichtung 418 nur auf der Bondingfläche gebildet, die der Halbleiterbauelementschicht zugekehrt ist. Die harte Beschichtung kann auch auf beiden Seiten und an den lateralen Rändern des Kerns 416 gebildet werden.
  • Die harte Beschichtung 418 kann zum Beispiel durch Ablagern eines geeigneten Materials, das den Kern 416 versteift, gebildet werden. Geeignete Materialien sind zum Beispiel SiC, pyrolytisches Graphit, Silizium, Nitrid, Metalloxid und Silizid.
  • Typischerweise weist die harte Beschichtung 418 eine Dicke in einem Bereich zwischen 1 µm und 50 µm und insbesondere zwischen 2 µm und 20 µm auf.
  • Zusätzlich zu dem Bedecken der Oberfläche des Kerns 418 oder der Schutzschicht 422 kann das Material der harten Beschichtung 418 auch in Poren und Öffnungen des Kerns 416 eintreten, wodurch die Steifigkeit und mechanische Stabilität des Kerns 416 weiter zunimmt.
  • Nach dem Ablagern des Materials der harten Beschichtung 418 kann wahlweise thermisches Ausheilen beispielsweise bei einer Temperatur von zwischen 900°C und 2000°C für 1 min bis 300 min durchgeführt werden.
  • Im Unterschied zu der Ausführungsform der 3A bis 3I wird der Kern 416, der eine dicke Trennschicht bildet, durch keinen mechanischen Träger weiter gestützt. Eine ausreichende mechanische Stabilität wird durch Erhöhen der Dicke des Kerns 416 im Vergleich zu der Trennschicht der 3A bis 31 und durch Bilden der optionalen harten Beschichtung 418 erreicht. Der Kern 416 kann eine Dicke von zwischen 250 µm und 1000 µm und insbesondere zwischen 350 µm und 800 µm aufweisen. Ein spezielles Beispiel sind 400 µm.
  • Der Kern 416 bildet zusammen mit der optionalen Schutzschicht 422 und der optionalen harten Beschichtung 418 einen Trägerwafer 410.
  • Gemäß einer oder mehreren Ausführungsformen des Verfahrens befindet sich die harte Beschichtung 422 des Kerns 416 auf der ersten Seite 411 des Trägerwafers 410 oder auf der zweiten Seite 412 des Trägerwafers 410, oder sie kapselt den Kern 416 vollständig ein.
  • Wie in den 4D bis 4G dargestellt, wird auf ähnliche Weise, wie in den 3D bis 3G beschrieben, ein Verbundwafer gebildet, wobei die Trennschicht 216 und der mechanische Träger 215 durch den Kern 416 und seine optionale harte Beschichtung 418 ersetzt werden.
  • Wie in Verbindung mit den 3D bis 3G beschrieben, wird ein Donatorwafer 417 bereitgestellt, der eine Delaminierungsschicht aufweist, welche in 4D durch die gestrichelte Linie gezeigt wird. Der Donatorwafer 417 wird an den Trägerwafer 410 gebondet und einer Wärmebehandlung zum Delaminieren einer dünnen Startschicht 417a unterzogen. Der verbleibende Teil 417b des Donatorwafers wird wiederverwendet.
  • Der Donatorwafer 417 kann an die harte Beschichtung 418 oder an die Schutzschicht 422 gebondet werden, was davon abhängig ist, welche dieser Schichten freigelegt ist. Es kann jeglicher der oben beschriebenen Bondingprozesse verwendet werden. Zum Beispiel kann eine zusätzliche Bondingschicht entweder auf dem Donatorwafer 417 oder dem Kern 416 oder auf beiden gebildet werden.
  • Wie oben beschrieben, kann dann eine Epitaxialschicht auf der dünnen Startschicht 417a abgelagert werden, um eine Halbleiterbauelementschicht 413 zu bilden.
  • 4G stellt einen weiteren Prozess dar, der Bilden einer vorderen Metallisierung 419 auf der Halbleiterbauelementschicht 419, wie oben beschrieben, umfasst.
  • Ein wahlweiser Träger 420 kann temporär an der vorderen Metallisierung 419 befestigt werden, um mechanische Abstützung für das anschließende Schneiden durch den Kern 416 zu gewährleisten, wie in 4H dargestellt. Das Schneiden wird entlang einer Ebene durchgeführt, die parallel zu und zwischen den beiden Hauptoberflächen des Kerns 416 verläuft, ohne die Halbleiterbauelementschicht 413 zu beschädigen. Gibt es verbleibendes Material des Trägerwafers 410 auf der Halbleiterbauelementschicht 413, so kann dies durch Polieren, Schleifen, Ätzen oder eine Kombination daraus entfernt werden.
  • Auf 41 Bezug nehmend, kann eine Rückseitenbearbeitung, wie beispielsweise Bilden von Dotiergebieten, Bilden einer oder mehrerer Rückseitenschichten 421, die eine Metallisierungsschicht oder eine Passivierungsschicht sein können, oder Bilden anderer Arten erforderlicher Schichten oder Strukturen, in Abhängigkeit von dem Halbleiterbauelement erfolgen. Insbesondere kann eine Rückseitenmetallisierung 421 nach dem Entfernen des Trägerwafers 416 gebildet werden. Typischerweise wird das Material des Trägerwafers 416, einschließlich des Materials der harten Beschichtung 418 und der Schutzschicht 422, vollständig von der Rückseite der Halbleiterbauelementschicht 413 entfernt, und dann wird die Rückseitenmetallisierung 421 gebildet.
  • Anschließend wird der Schichtstapel, einschließlich der Halbleiterbauelementschicht 413, der Vorderseitenmetallisierung 419 und der Rückseitenmetallisierung 421, vereinzelt, um getrennte Halbleiterchips zu bilden, wie weiter oben beschrieben.
  • Bezugszeichenliste
    • 110, 210, 310, 410
    Trägerwafer
    111, 211, 311, 411
    erste Seite des Trägerwafers
    112, 211, 311, 312
    zweite Seite des Trägerwafers
    313a
    Epitaxialschicht
    113, 213, 313, 413
    Halbleiterbauelementschicht
    114
    Dotiergebiete
    215, 315
    mechanischer Träger
    116, 216, 316, 416
    Trennschicht/Kern
    317, 417
    Donatorwafer
    317a, 417a
    Startschicht
    317b, 417b
    oberer Teil des Donatorwafers
    318
    harte Beschichtung
    319, 419
    vordere Metallisierung
    320, 420
    vorderer Waferträger
    321, 421
    Rückseitenschicht
    422
    sauerstoffundurchlässige Schutzschicht

Claims (17)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Bereitstellen eines Trägerwafers (110, 210, 310), der eine erste Seite (111, 211, 311) und eine zweite Seite (112, 212, 312) gegenüber der ersten Seite (111, 211, 311) aufweist; Bilden einer Halbleiterbauelementschicht (113, 213, 313) auf der ersten Seite (111, 211, 311) des Trägerwafers (110, 210, 310) zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht (113, 213, 313) und den Trägerwafer (110, 210, 310) aufweist; und Trennen des Verbundwafers durch Schneiden des Trägerwafers (110, 210, 310) entlang einer Ebene zwischen der ersten Seite (111, 211, 311) und der zweiten Seite (112, 212, 312) des Trägerwafers (110, 210, 310), wobei der Trägerwafer (210, 310, 310, 410) einen mechanischen Träger (215, 315) und eine zwischen dem mechanischen Träger (215, 315) und der Halbleiterbauelementschicht (213, 313) angeordnete Trennschicht (216, 316) aufweist und die Trennschicht (316) durch eine Schutzschicht, insbesondere durch eine sauerstoffundurchlässige Schutzschicht, wie zum Beispiel eine aus einer elektrisch leitenden Schutzschicht und einer elektrisch isolierenden Schutzschicht ausgewählte Schutzschicht, verkapselt wird, wobei das Schneiden des Trägerwafers (210, 310) Schneiden der Trennschicht (216, 316) des Trägerwafers (210, 310) umfasst, und wobei die Trennschicht (216, 316) mechanisch oder chemisch weniger stabil als der mechanische Träger (215, 315) ist.
  2. Verfahren nach Anspruch 1, wobei der mechanische Träger (215, 315) ausgewählt ist aus einem monokristallinen Material, einem polykristallinen Material, einem amorphen Material oder einer Kombination daraus und wahlweise aus dem gleichen Material wie die Halbleiterbauelementschicht (213, 313) bestehen kann.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Trennschicht (216, 316) durch Bonden von präkeramischem Polymer, zum Beispiel Allyl-Hydrido-Polycarbosilan, und/oder Klebstoff und/oder thermisches Bonden und/oder ein elektrisch leitendes Haftmittel an den mechanischen Träger (215, 315) gebondet wird.
  4. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Bereitstellen eines Trägerwafers (410), der eine erste Seite (411) und eine zweite Seite (412) gegenüber der ersten Seite (411) aufweist; Bilden einer Halbleiterbauelementschicht (413) auf der ersten Seite (411) des Trägerwafers (410) zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht (413) und den Trägerwafer (410) aufweist; und Trennen des Verbundwafers durch Schneiden des Trägerwafers (410) entlang einer Ebene zwischen der ersten Seite (411) und der zweiten Seite (412) des Trägerwafers (410), wobei der Trägerwafer (410) einen Kern (416) und eine Beschichtung (418, 422) aufweist, wobei die Beschichtung eine sauerstoffundurchlässige Beschichtung und/oder eine harte Beschichtung ist, und wobei Schneiden des Trägerwafers (410) Schneiden des Kerns (416) des Trägerwafers (410) umfasst.
  5. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Bereitstellen eines Trägerwafers (410), der eine erste Seite (411) und eine zweite Seite (412) gegenüber der ersten Seite (411) aufweist, wobei der Trägerwafer (410) einen Kern (416) umfasst; Bilden einer sauerstoffundurchlässigen Schutzschicht (422) zum Verkapseln des Kerns (416); und Bilden einer harten Beschichtung (418) auf der sauerstoffundurchlässigen Beschichtung; Bilden einer Halbleiterbauelementschicht (413) auf der ersten Seite (411) des Trägerwafers (410) zum Bilden eines Verbundwafers, der die Halbleiterbauelementschicht (413) und den Trägerwafer (410) aufweist; und Trennen des Verbundwafers durch Schneiden des Trägerwafers (410) entlang einer Ebene zwischen der ersten Seite (411) und der zweiten Seite (412) des Trägerwafers (410), wobei Schneiden des Trägerwafers (410) Schneiden des Kerns (416) des Trägerwafers (410) umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, weiter umfassend: Bilden eines Dotiergebiets (214) in der Halbleiterbauelementschicht (213) des Verbundwafers vor dem Trennen des Verbundwafers; und/oder Bilden eines Dotiergebiets in der Halbleiterbauelementschicht (213) an einer Seite der Halbleiterbauelementschicht (213), die dem Trägerwafer (210, 310) zugekehrt ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Material des Kerns (416) oder der Trennschicht (316) Kohlenstoff oder Graphit aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Material der Halbleiterbauelementschicht (113, 213, 313, 413) aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, weiter umfassend: Unterziehen des Verbundwafers einer Temperaturbehandlung bei einer Temperatur von mindestens 500°C, insbesondere von mindestens 800°C, besonders von mindestens 1000°C und ganz besonders von mindestens 1300°C.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Schneiden aus der aus Sägen, Wasserstrahlschneiden und Laserschneiden bestehenden Gruppe ausgewählt ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, weiter aufweisend: Entfernen von Material des Trägerwafers (110, 210), das nach dem Schneiden des Trägerwafers (110, 210) auf der Halbleiterbauelementschicht (113, 213) verblieben ist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, weiter umfassend: Bilden einer Metallisierung (319, 419, 321, 421) auf der Halbleiterbauelementschicht (113, 213) vor dem Trennen des Verbundwafers.
  13. Verfahren nach einem der Ansprüche 1 bis 12, weiter umfassend: Vereinzeln der Halbleiterbauelementschicht (113, 213) zum Bilden von Halbleiterchips.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei das Bilden einer Halbleiterbauelementschicht (313, 413) umfasst: Bonden eines Donatorwafers (317, 417) auf der ersten Seite (311, 411) des Trägerwafers (310, 410); und Spalten des Donatorwafers (317, 417) entlang eines Delaminierungsgebiets in zwei Teile, wobei ein erster Teil des Donatorwafers (317a, 417a) an den Trägerwafer (310, 410) gebondet bleibt und ein zweiter Teil des Donatorwafers (317b, 417b) entfernt wird.
  15. Verfahren nach Anspruch 14, weiter umfassend: Bilden einer Epitaxialschicht (313a) auf dem ersten Teil des Donatorwafers (317a, 417a).
  16. Verbundhalbleiterwafer, aufweisend: einen mechanischen Träger (315), eine Trennschicht (316) auf dem mechanischen Träger und eine monokristalline Halbleiterbauelementschicht (313) auf der Trennschicht (316), wobei: die Trennschicht (316) Graphit aufweist; das Material des mechanischen Trägers (315) aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt ist; und das Material der monokristallinen Halbleiterbauelementschicht (313) aus der aus SiC, GaAs, GaN, Derivaten davon und Kombinationen daraus bestehenden Gruppe ausgewählt ist.
  17. Verbundhalbleiterwafer nach Anspruch 16, wobei die Dicke der Trennschicht (316, 416) im Bereich von 100 µm bis 1000 µm, insbesondere im Bereich von 150 µm bis 500 µm und ganz besonders im Bereich von 250 µm bis 400 µm, liegt.
DE102016114949.7A 2016-08-11 2016-08-11 Verfahren zur Herstellung eines Halbleiterbauelements Active DE102016114949B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016114949.7A DE102016114949B4 (de) 2016-08-11 2016-08-11 Verfahren zur Herstellung eines Halbleiterbauelements
US15/659,446 US20180047619A1 (en) 2016-08-11 2017-07-25 Method of manufacturing a template wafer
US17/028,503 US11557505B2 (en) 2016-08-11 2020-09-22 Method of manufacturing a template wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016114949.7A DE102016114949B4 (de) 2016-08-11 2016-08-11 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102016114949A1 DE102016114949A1 (de) 2018-02-15
DE102016114949B4 true DE102016114949B4 (de) 2023-08-24

Family

ID=61018116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114949.7A Active DE102016114949B4 (de) 2016-08-11 2016-08-11 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
US (2) US20180047619A1 (de)
DE (1) DE102016114949B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2018235843A1 (ja) * 2017-06-19 2018-12-27 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
DE102019106124A1 (de) 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
US10643860B2 (en) 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10967450B2 (en) 2018-05-04 2021-04-06 Infineon Technologies Ag Slicing SiC material by wire electrical discharge machining
JP7224138B2 (ja) 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
WO2020085257A1 (ja) * 2018-10-23 2020-04-30 株式会社ダイセル 半導体装置製造方法
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
WO2020194737A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 電子デバイスの製造方法および電子デバイス
CN111599742B (zh) * 2020-06-04 2023-06-16 西南大学 一种基于石墨的临时键合和解键方法
CN116745886A (zh) * 2021-01-25 2023-09-12 罗姆股份有限公司 半导体衬底及其制造方法和半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010027703A1 (de) 2010-06-21 2011-12-22 Brewer Science, Inc. Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
DE102011054035A1 (de) 2010-09-30 2012-04-19 Infineon Technologies Austria Ag Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
US20140225125A1 (en) 2013-02-12 2014-08-14 Infineon Technologies Ag Composite Wafer and a Method for Manufacturing Same
DE102014110266A1 (de) 2013-07-22 2015-01-22 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleiterbauelementen
US20150101744A1 (en) 2009-04-16 2015-04-16 Suss Microtec Lithography Gmbh Debonding Temporarily Bonded Semiconductor Wafers
DE102014118336A1 (de) 2013-12-13 2015-06-18 Infineon Technologies Ag Verbundstruktur und verfahren zum bilden einer verbundstruktur
US20150214040A1 (en) 2014-01-24 2015-07-30 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
KR100741468B1 (ko) * 2006-07-10 2007-07-20 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8735263B2 (en) * 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
DE102015103323A1 (de) 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102015112649B4 (de) 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10026642B2 (en) * 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150101744A1 (en) 2009-04-16 2015-04-16 Suss Microtec Lithography Gmbh Debonding Temporarily Bonded Semiconductor Wafers
DE102010027703A1 (de) 2010-06-21 2011-12-22 Brewer Science, Inc. Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
DE102011054035A1 (de) 2010-09-30 2012-04-19 Infineon Technologies Austria Ag Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
US20140225125A1 (en) 2013-02-12 2014-08-14 Infineon Technologies Ag Composite Wafer and a Method for Manufacturing Same
DE102014110266A1 (de) 2013-07-22 2015-01-22 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleiterbauelementen
DE102014118336A1 (de) 2013-12-13 2015-06-18 Infineon Technologies Ag Verbundstruktur und verfahren zum bilden einer verbundstruktur
US20150171045A1 (en) 2013-12-13 2015-06-18 Infineon Technologies Ag Compound Structure and Method for Forming a Compound Structure
US20150214040A1 (en) 2014-01-24 2015-07-30 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication

Also Published As

Publication number Publication date
DE102016114949A1 (de) 2018-02-15
US11557505B2 (en) 2023-01-17
US20180047619A1 (en) 2018-02-15
US20210013090A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
DE102016114949B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102011054035B4 (de) Ein Verfahren zum Herstellen eines Verbundwafers mit einem Graphitkern und ein Verbundwafer mit einem Graphitkern
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102015112648B4 (de) Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102015111453B4 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE112016001023T5 (de) Verfahren zur Herstellung eines Halbleitersubstrats und Halbleitersubstrat
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015209440A1 (de) Halbleitersubstrat und Halbleitervorrichtung sowie ein Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
CN115976650A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
DE102005030466B4 (de) Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE102019114140B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiter-wafer
DE102013105057A1 (de) Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000

R016 Response to examination communication
R018 Grant decision by examination section/examining division