DE102016100565B4 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102016100565B4
DE102016100565B4 DE102016100565.7A DE102016100565A DE102016100565B4 DE 102016100565 B4 DE102016100565 B4 DE 102016100565B4 DE 102016100565 A DE102016100565 A DE 102016100565A DE 102016100565 B4 DE102016100565 B4 DE 102016100565B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
layer
semiconductor layer
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100565.7A
Other languages
English (en)
Other versions
DE102016100565A1 (de
Inventor
Roland Rupp
Hans-Joachim Schulze
Francisco Javier Santos Rodriguez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016100565.7A priority Critical patent/DE102016100565B4/de
Priority to US15/404,400 priority patent/US10643897B2/en
Priority to CN201710024090.1A priority patent/CN107068564B/zh
Publication of DE102016100565A1 publication Critical patent/DE102016100565A1/de
Application granted granted Critical
Publication of DE102016100565B4 publication Critical patent/DE102016100565B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

Verfahren zum Herstellen eines Wafers, wobei das Verfahren aufweist:Einführen von Fremdstoffen in einen Teil eines Halbleitersubstrats (101) an einer ersten Oberfläche des Halbleitersubstrats (101) durch Ionenimplantation, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren (S100), danachBilden einer Halbleiterschicht (103) auf der ersten Oberfläche des Halbleitersubstrats (101) durch einen epitaktischen Prozess (S110),Bestrahlen des Halbleitersubstrats (101) mit elektromagnetischer Strahlung (105), die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und geeignet ist, um eine lokale Schädigung (107) eines Kristallgitters des Halbleitersubstrats (101) zu erzeugen (S120), undTrennen der Halbleiterschicht (103) als Wafer vom Halbleitersubstrat (101) durch thermisches Prozessieren des Halbleitersubstrats (101) und der Halbleiterschicht (103), geeignet, um eine Trennung durch Rissbildung längs der lokalen Schädigung (107) des Kristallgitters durch thermomechanische Spannung zu verursachen (S130).

Description

  • HINTERGRUND
  • Halbleiter-Prozesstechnologien zielen auf eine genaue Einstellung einer Waferdicke ab. Beispielsweise in Bipolartransistoren mit isoliertem Gate (IGBTs) ist eine genaue Einstellung eines Zielabstandes zwischen einer Feldstoppzone und einem Emitter wesentlich zum Gewährleisten einer hohen Kurzschlussstromfähigkeit.
  • Aus den Druckschriften US 2015/0200129 A1 , US 2012/0119336 A1 , US 2012/0241919 A1 sowie US 2012/0199956 A1 sind Wafertransferprozesse bekannt.
  • Es ist wünschenswert, eine Einstellung einer Halbleiterkörperdicke eines Verfahrens zum Herstellen einer Halbleitervorrichtung zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Patentansprüche gelöst. Weitere Ausführungsbeispiele sind in den abhängigen Patentansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Einführen von Fremdstoffen in einen Teil eines Halbleitersubstrats an einer ersten Oberfläche des Halbleitersubstrats durch Ionenimplantation, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren. Das Verfahren umfasst weiterhin ein Bilden einer Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats. Das Verfahren umfasst weiterhin ein Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung des Kristallgitters des Halbleitersubstrats zu erzeugen. Das Verfahren umfasst weiterhin ein Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht, das geeignet ist, um eine Rissbildung längs der lokalen Schädigung des Kristallgitters durch thermomechanische Spannung zu verursachen.
  • Die vorliegende Offenbarung bezieht sich auf ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bilden einer Halbleiterschicht auf der ersten Oberfläche eines Halbleitersubstrats, wobei Fremdstoffe in eine erste Unterschicht eingeführt werden, die an das Halbleitersubstrat an einer ersten Oberfläche des Halbleitersubstrats angrenzt, die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren. Das Verfahren umfasst weiterhin ein Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung des Kristallgitters des Halbleitersubstrats zu erzeugen. Das Verfahren umfasst weiterhin ein Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht, das geeignet ist, um eine Rissbildung längs der lokalen Schädigung des Kristallgitters durch thermomechanische Spannung zu verursachen.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 2 ist ein schematisches Flussdiagramm zum Veranschaulichen eines anderen Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 3A bis 3G sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 4 ist eine Schnittdarstellung eines Halbleiterkörpers zum Veranschaulichen eines Prozesses, der den Prozess von 3 gemäß einem anderen Ausführungsbeispiel ersetzen kann.
    • 5A bis 5C sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen, die den Prozessen von 3A bis 3D gemäß einem Ausführungsbeispiel folgen können.
    • 6A und 6B sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen, die den Prozessen von 3A bis 3C gemäß einem Ausführungsbeispiel folgen können.
    • 6C ist eine schematische Schnittdarstellung eines Halbleiterkörpers zum Veranschaulichen eines anderen Verfahrens zum Herstellen einer Halbleitervorrichtung.
    • 7A bis 7D sind schematische Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Halbleitervorrichtungen, die durch Prozesse von 1 bis 6B hergestellt sind.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen angegeben, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe „Wafer“, „Substrat“, „Halbleiterkörper“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Als ein typisches Basismaterial zum Herstellen einer Vielzahl solcher Halbleitervorrichtungen können Siliziumwafer, die durch das Czochralski-(CZ-)Verfahren, beispielsweise durch das Standard-ZC-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren gewachsen sind, verwendet werden. Auch können FZ-(Float-Zone-)Siliziumwafer verwendet werden. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs)sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff „horizontal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers ist. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Halbleiterdie bzw. eines Halbleiterchips sein.
  • Der Begriff „vertikal“, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche des Halbleitersubstrats oder Halbleiterkörpers als durch die untere oder hintere oder Rückfläche gebildet angesehen, während die erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats gebildet betrachtet wird. Die Begriffe „über“ und „unter“, wie diese in der vorliegenden Beschreibung verwendet sind, geben daher eine relative Lage eines strukturellen Merkmales zu einem anderen an.
  • In dieser Beschreibung sind Ausführungsbeispiele mit p- und n-dotierten Halbleiterbereichen veranschaulicht. Alternativ können die Halbleiterbereiche mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass die dargestellten p-dotierten Bereiche n-dotiert und die dargestellten n-dotierten Bereiche p-dotiert sind.
  • Die Halbleitervorrichtung kann Anschlusskontakte haben, wie Kontaktpads bzw. -kissen (oder Elektroden), die die Herstellung eines elektrischen Kontaktes mit der integrierten Schaltung oder diskreten Halbleitervorrichtung, enthalten in dem Halbleiterkörper, erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgetragen sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer ein Gebiet bedeckenden Schicht sein. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd, Al, Ti, Ta, W, Ru, Mo und irgendeine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten brauchen nicht homogen oder gerade aus einem Material hergestellt zu sein, d.h., verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in der Elektrodenmetallschicht bzw. in den Elektrodenmetallschichten enthaltenen sind, sind möglich. Als ein Beispiel können die Elektrodenschichten groß genug bemessen sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In hier offenbarten Ausführungsbeispielen sind eine oder mehrere leitende Schichten, insbesondere elektrisch leitende Schichten, angewandt. Es sollte betont werden, dass irgendwelche derartige Begriffe, wie „gebildet“ oder „angewandt“ bzw. „aufgetragen“ bedeuten sollen, dass sie wörtlich alle Arten und Techniken eines Anwendens bzw. Auftragens von Schichten abzudecken. Insbesondere bedeuten sie, dass sie Techniken abdecken, in welchen Schichten einmal als Ganzes, beispielsweise Laminattechniken, sowie Techniken, in denen Schichten in sequentiellen Weise aufgetragen werden, wie Sputtern, Überziehen bzw. Plattieren (elektrodenlos oder elektrochemisch), Formen, CVD (chemische Dampfabscheidung), physikalische Dampfabscheidung (PVD), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD), Drucken usw. umfassen.
  • Die aufgetragene bzw. angewandte leitende Schicht kann unter anderem eine oder mehrere Schichten aus einer Schicht eines Metalls, wie Al, Cu oder Sn oder einer Legierung hiervon, einer Schicht einer leitenden Paste und einer Schicht eines Bondmaterials umfassen. Die Schicht eines Metalls kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel bzw. Metallteilchen umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste fluid-, viskos- oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann aufgetragen sein, um elektrisch und mechanisch den Halbleiterchip beispielsweise mit einem Träger, z.B. einem Kontaktclip bzw. einer Kontaktklammer zu verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbonds zu bilden, kann verwendet werden, beispielsweise ein Lotmaterial das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu, umfasst.
  • Ein Zerteilungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu unterteilen. Irgendeine Technik zum Zerteilen kann angewandt werden, beispielsweise ein Blattzerteilen (Sägen), ein Laserzerteilen, ein Ätzen usw. Der Halbleiterkörper, beispielsweise ein Halbleiterwafer, kann durch Auftragen des Halbleiterwafers auf ein Band, insbesondere ein Zerteilungsband, Anwenden des Zerteilungsmusters, in beispielsweise insbesondere einem Rechteckmuster auf dem Halbleiterwafer, beispielsweise gemäß einer oder mehrerer der oben erwähnten Techniken, optionales Ausführen eines Schleifprozesses und dann Ziehen des Bandes, beispielsweise längs vier orthogonalen Richtungen in der Ebene des Bandes zerteilt werden. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) unterteilt.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 100 zum Herstellen einer Halbleitervorrichtung.
  • Es ist zu betonen, dass während ein Verfahren 100 unten als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben ist, die dargestellte Reihenfolge von derartigen Handlungen oder Ereignissen nicht als in einem begrenzenden Sinn zu interpretieren ist. Beispielsweise können einige Handlungen in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen abgesehen von den hier dargestellten und/oder beschriebenen Handlungen ausgeführt werden. Zusätzlich brauchen nicht alle dargestellten Handlungen erforderlich zu sein, um einen oder mehrere Aspekte der hier beschriebenen Ausführungsbeispielen auszugestalten. Auch können eine oder mehrere der hier angegebenen Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden.
  • Ein Prozessmerkmal S100 umfasst ein Einbringen von Fremdstoffen in einen Teil eines Halbleitersubstrats an einer ersten Oberfläche des Halbleitersubstrats durch Ionenimplantation, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie bzw. Bandabstandsenergie des Halbleitersubstrats zu absorbieren. In einigen Ausführungsbeispielen sind die Fremdstoffe tiefe Fremdstoffe, die Energien zum Ionisieren erfordern, die größer als drei Mal die thermische Energie bei Raumtemperatur sind. Beispielsweise können die tiefen Fremdstoffe einen Abstand zu der Bandkante von mehr als 100 meV oder sogar mehr als 150 meV haben. Für ein aus Silizium hergestelltes Halbleitersubstrat können die Fremdstoffe ausgewählt werden aus der Gruppe von Stickstoff (N), Molybdän (Mo), Wolfram (W), Tantal (Ta), Indium oder irgendeiner Kombination hiervon. Für ein aus Siliziumcarbid hergestelltes Halbleitersubstrat können die Fremdstoffe ausgewählt sein aus der Gruppe von Titan (Ti), Tantal (Ta) und Vanadium (V) oder irgendeiner Kombination hiervon. In einigen Ausführungsbeispielen ist eine Ausdehnung der Fremdstoffe längs einer vertikalen Richtung zwischen entgegengesetzten Oberflächen des Halbleitersubstrats in einer Spanne von 100 nm bis 3 µm. In einigen Ausführungsbeispielen ist eine Dosis der Fremdstoffe in einer Spanne von 1 × 1013 cm-2 bis zu einer Kristallgitter-Amorphisierungsdosis.
  • Ein Prozessmerkmal S110 umfasst ein Bilden einer Halbleiterschicht auf der ersten Oberfläche des Halbleitersubstrats. Die Halbleiterschicht kann gebildet werden durch einen epitaktischen Schichterzeugungsprozess, beispielsweise durch einen chemischen Dampfabscheidungs-(CVD-)Prozess. Die Halbleiterschicht kann eine oder mehrere Unterschichten umfassen, die nacheinander übereinander gebildet sind. Ein Dotieren der Halbleiterschicht oder der Halbleiterunterschichten kann insitu während einer Schichtabscheidung/Wachstum oder durch Ionenimplantation und/oder Diffusion von einer Diffusionsquelle ausgeführt werden. Beispielsweise kann, wenn eine Superjunctionstruktur bzw. Superübergangsstruktur in der Halbleiterschicht gebildet wird, die sogenannte mehrfach-epitaktische Wachstumstechnik (engl. multi-epitaxial growth) angewandt werden, wobei ein epitaktisches Wachstum von Unterschichten und maskierte Ionenimplantationen abwechselnd wiederholt werden, bis eine bestimmte Driftschicht-Dicke erzielt ist. Während des epitaktischen Prozesses kann die zuvor implantierte Spezies in das Kristallgitter des Halbleitersubstrats eingebaut werden und das gewünschte Energieniveau innerhalb der Bandlücke annehmen.
  • Ein Prozessmerkmal S120 umfasst ein Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung eines Kristallgitters des Halbleitersubstrats zu erzeugen. Die lokale Schädigung des Kristallgitters wird durch das lokale Erwärmen des Kristallgitters aufgrund einer Absorption der elektromagnetischen Strahlung verursacht, die zu einer lokalen Schwächung und/oder Modifikation des Kristallgitters, beispielsweise Mikrorissen, führen kann. Die lokale Schädigung ist ein Risse veranlassendes Gebiet, das eine Bruchstärke hat, die lokal bei oder um die Fremdstoffe verglichen mit unbeschädigten Teilen der Halbleiterschicht oder des Halbleitersubstrats reduziert ist. Die die lokale Schädigung durch Absorption der Strahlung verursachenden Unreinheiten bzw. Fremdstoffe sind vertikal bezüglich der Halbleiterschicht selbstjustiert, und eine Bestrahlung der Halbleiterschicht kann auch ausgeführt werden, ohne den Bestrahlungsstrahl in einer gewissen Ebene innerhalb der Halbleiterschicht/des Halbleitersubstrats zu fokussieren. In einigen Ausführungsbeispielen ist die elektromagnetische Strahlung ein Laserlicht. Eine Energiedichte der elektromagnetischen Strahlung kann an das Absorptionsverhalten der Fremdstoffe angepasst und ausreichend hoch eingestellt sein, beispielsweise durch Intensität und Dauer einer Bestrahlung, auf einen Wert innerhalb einer Spanne von 1 J/cm2 und 5 J/cm2. In einigen Ausführungsbeispielen ist eine Strahlung auf eine Oberfläche der Halbleiterschicht einfallend. Ein niedriges Dotieren der Halbleiterschicht kann vorteilhaft hinsichtlich einer Unterdrückung oder Verringerung einer unerwünschten Absorption der Strahlung durch die Halbleiterschicht sein. Zusätzlich zu oder als eine Alternative zu einer auf eine Oberfläche der Halbleiterschicht einfallenden Strahlung kann auch die Strahlung auf eine Oberfläche des Halbleitersubstrats entgegengesetzt zu einer Oberfläche einfallend sein, wo die Halbleiterschicht gelegen ist. Eine niedrige Dotierung des Halbleitersubstrats, beispielsweise eine Substratdotierungskonzentration kleiner als 1014 cm-3, ein Dünnen des Halbleitersubstrats vor einer Bestrahlung durch mechanische und/oder chemische Prozesse, wie ein Bearbeiten, Ätzen, Reinigen, eine Plasmabehandlung und ein Gebrauch von undotierten und/oder halbisolierenden Substraten kann vorteilhaft sein hinsichtlich einer Unterdrückung oder Reduktion einer unerwünschten Absorption der Strahlung durch das Halbleitersubstrat.
  • Ein Prozessmerkmal S130 umfasst ein Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht, was geeignet ist, um eine Rissbildung längs der lokalen Schädigung des Kristallgitters durch thermomechanische Spannung zu verursachen. Eine Einführung der thermomechanischen Spannung kann auf Ausdehnungskoeffizient-Unterschieden eines Halbleitermaterials und eines anderen Materials beruhen, das auf der ersten oder der entgegengesetzten Oberfläche des Halbleitermaterials gebildet ist. Ein Beispiel ist bekannt als der sogenannte „kalte Split-”Prozess (engl. „cold-split“ process), der eine Polymerbeschichtung auf den Oberflächen des Halbleitermaterials verwendet, gefolgt von einem Vorkühlungs- und Kühlungsprozess zum Einführen der thermomechanischen Spannung. Dies verursacht, dass sich ein Riss von der lokalen Schädigung in dem den Riss veranlassenden Gebiet längs einer Risslinie ausdehnt und zu der Trennung der Halbleiterschicht und des Halbleitersubstrats durch Splitten bzw. Schlitzen bzw. Spalten führt.
  • 2 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 200 zum Herstellen einer Halbleitervorrichtung.
  • Es ist zu betonen, dass, während das Verfahren 200 unten als eine Reihe von Handlungen oder Ereignissen veranschaulicht und beschrieben ist, die dargestellte Reihenfolge von solchen Handlungen oder Ereignissen nicht in einem begrenzenden Sinn zu interpretieren ist. Beispielsweise können einige Handlungen in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen abgesehen von den hier dargestellten und/oder beschriebenen Handlungen bzw. Ereignissen auftreten. Zusätzlich brauchen nicht alle dargestellten Handlungen erforderlich zu sein, um einen oder mehrere Aspekte von Ausführungsbeispielen der hier beschriebenen Erfindung auszugestalten. Auch können eine oder mehrere der hier angegebenen Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden. Auch kann eine oder mehrere der hier angegebenen Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden. Einzelheiten über Prozessmerkmale S100, S110, S120, S130 gelten in entsprechender Weise für Prozessmerkmale S200, S210, S220 weiter unten.
  • Ein Prozessmerkmal S200 umfasst ein Bilden einer Halbleiterschicht auf der ersten Oberfläche eines Halbleitersubstrats, wobei Fremdstoffe in eine erste, an das Halbleitersubstrat an einer ersten Oberfläche des Halbleitersubstrats angrenzende Unterschicht eingeführt werden, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren. Anders als ein in 1 angegebenes Prozessmerkmal S100 sind die Fremdstoffe in eine Keimschicht und/oder eine untere oder unterste Schicht einer auf dem Halbleitersubstrat aufgewachsenen funktionalen Halbleiterschicht eingeführt. Die funktionale Halbleiterschicht kann beispielsweise als eine Driftzone einer darin ausgebildeten Halbleitervorrichtung wirken.
  • Ein Prozessmerkmal S210 umfasst ein Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung eines Kristallgitters des Halbleitersubstrats zu erzeugen.
  • Ein Prozessmerkmal S220 umfasst ein Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht, was geeignet ist, um eine Rissbildung längs der lokalen Schädigung des Kristallgitters durch thermomechanische Spannung zu verursachen.
  • Die in 1 und 2 angegebenen Prozesse erlauben eine lokale Schädigung eines Kristallgitters, die selbstjustiert längs einer vertikalen Richtung bezüglich einer Halbleiterschicht ist, die von einem Halbleitersubstrat zu trennen ist. Die in 1 und 2 angegebenen Prozesse ersetzen ein Fokussieren der Strahlung auf eine Bezugsebene und überwinden eine durch Waferverbiegung verursachte Fehljustierung der Strahlung.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin vor einem Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren oder vor einem Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung ein Bilden von Halbleitervorrichtungselementen in und/oder auf der Halbleiterschicht. Die Vorrichtungselemente können halbleitende Bereiche, beispielsweise p- und/oder n-dotierte Bereiche, dotierte Bereiche, isolierende Schichten, beispielsweise Gate- und/oder Felddielektrikum bzw. Felddielektrika und/oder ein Zwischenschichtdielektrikum bzw. Zwischenschichtdielektrika und leitende Schichten, wie eine Metallschicht bzw. Metallschichten für Kontakte und/oder Verdrahtungen, eine Schutz- und/oder eine Passivierungsschicht bzw. Schutz- und/oder Passivierungsschichten, wie ein Imid, umfassen. Die Halbleiterbereiche, beispielsweise ein dotierter Drainbereich, ein dotierter Sourcebereich, ein dotierter Bodybereich, ein dotierter Anodenbereich, ein dotierter Kathodenbereich, können an der ersten Oberfläche durch beispielsweise Ionenimplantation und/oder Diffusion von einer Diffusionsquelle gebildet werden. Eine planare Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode umfasst, oder eine Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode in einem Trench umfasst, kann durch thermische Oxidation und/oder Schichtabscheidung bzw. -auftragung des Gatedielektrikums und Schichtabscheidung bzw. -auftragung eines hochdotierten Halbleiters, beispielsweise polykristallinen Siliziums und/oder einer bzw. mehrerer Metallschichten gebildet werden. Somit kann ein Prozessieren der Halbleitervorrichtung an einer Oberfläche der Metallschicht, beispielsweise einer vorderen Oberfläche der Halbleitervorrichtung, vor einem Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren vervollständigt werden. Somit kann eine mechanische Stabilität eines Halbleiterkörpers, der die Halbleiterschicht und das Halbleitersubstrat umfasst, während einer Wafer-Handhabung verwendet werden, wenn die Halbleiterelemente an einer Oberfläche der Halbleiterschicht prozessiert werden.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin ein Beibehalten der Fremdstoffe als eine Rekombinationszone der Halbleitervorrichtung.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin ein Reduzieren einer Dicke des Halbleitersubstrats durch Entfernen von Material des Halbleitersubstrats vor einem Bestrahlen des Halbleitersubstrats mit elektromagnetischer Strahlung, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung eines Kristallgitters des Halbleitersubstrats zu erzeugen. Eine Materialentfernung zum Dünnen des Halbleitersubstrats kann auf mechanischen und/oder chemischen Prozessen beruhen, beispielsweise auf einem oder mehreren Behandlungen von einem Bearbeiten, einem Ätzen, einem Reinigen, einer Plasmabehandlung, einem chemisch-mechanischen Polieren (CMP). Dadurch kann eine Absorption einer folgenden Bestrahlung in dem Halbleitersubstrat reduziert werden.
  • In einigen Ausführungsbeispielen umfasst ein Bilden der Halbleiterschicht ein Bilden einer Kontakt- oder Emitterschicht auf einem Fremdstoffe aufweisenden Halbleiterbereich und ein Bilden einer Driftzonenschicht auf der dotierten Kontakt- oder Emitterschicht. Eine maximale Dotierungskonzentration der Kontakt- oder Emitterschicht überschreitet eine maximale Dotierungskonzentration der Driftzonenschicht um mehr als zwei Größenordnungen. Die dotierte Kontakt- oder Emitterschicht kann elektrisch an einer rückwärtigen Seite der Halbleiterschicht nach Trennung der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren verbunden sein, während Gate- und Sourcebereiche elektrisch an einer Vorderseite der Halbleiterschicht entgegengesetzt zu der Rückseite verbunden sind. Somit wird ein rückseitiges Kontakt- oder Emitterprozessieren ausgeführt vor einer Trennung der Halbleiterschicht und des Halbleitersubstrats. Als ein Beispiel kann die dotierte Kontakt- oder Emitterschicht auf einer Keimschicht für epitaxiales Wachstum auf dem Halbleitersubstrat gebildet werden.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin nach Trennen der Halbleiterschicht und des Halbleitersubstrats ein Bilden einer dotierten Kontakt- oder Emitterschicht an einer Oberfläche der Halbleiterschicht, die durch Trennen der Halbleiterschicht und des Halbleitersubstrats freigelegt ist. Die dotierte Kontakt- oder Emitterschicht kann gebildet werden durch einen Ionenimplantationsprozess in Kombination mit einem Niedertemperatur-Ausheilprozess und/oder einem Laser-Ausheilprozess als Beispiel.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin nach Trennen der Halbleiterschicht und des Halbleitersubstrats durch thermisches Prozessieren ein Vorbereiten einer Oberfläche des Halbleitersubstrats, das durch den Trennungsprozess für eine erneute Verwendung als ein Basissubstrat freigelegt ist. Beispiele einer Oberflächenvorbereitung umfassen chemische und/oder mechanische Prozesse, beispielsweise einen oder mehrere Polier-, chemisch-mechanische Polier-(CMP-) und/oder chemische Oberflächenreinigungsprozesse.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin vor einem Trennen der Halbleiterschicht und des Halbleitersubstrats ein Befestigen der Halbleiterschicht auf einem Träger. Dadurch kann eine mechanische Stabilität von weiteren Prozessen nach Trennung der Halbleiterschicht und des Halbleitersubstrats verbessert werden.
  • Die 3A bis 3G sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen eines Verfahrens zum Herstellen einer Halbleitervorrichtung, wie diese in 1 und/oder 2 gezeigt ist. Einzelheiten über Prozessmerkmale, die in Bezug auf 1 und 2 beschrieben sind, gelten in entsprechender Weise.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3A werden Fremdstoffe in einen Oberflächenteil eines Halbleitersubstrats 101 durch Ionenimplantation eingeführt, wie dies beispielhaft durch Pfeile angegeben ist, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren. Die Fremdstoffe sind beispielhaft durch ein Symbol „x“ im Oberflächenteil des Halbleitersubstrats 101 angezeigt. Die Fremdstoffe können lediglich in einen Teil eines Oberflächengebietes des Halbleitersubstrats 101 als Beispiel eingeführt sein. Beispielsweise können die Fremdstoffe in einen inneren Teil eines Oberflächengebietes des Halbleitersubstrats 101 eingeführt sein, wobei ein äußerer Teil, wie ein Ringteil, frei von Fremdstoffen belassen ist. In einigen anderen Ausführungsbeispielen sind die Fremdstoffe in ein gesamtes Oberflächengebiet des Halbleitersubstrats 101 eingeführt.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3B wird eine Halbleiterschicht 103 auf dem Oberflächenteil des Halbleitersubstrats 101 beispielsweise durch einen epitaktischen Wachstumsprozess gebildet. Die Halbleiterschicht 103 kann eine oder mehrere Unterschichten aufweisen, beispielsweise eine Keimschicht 1030 und eine funktionale Halbleiterschicht, wie eine Driftzonenschicht 1031. Zwischen der Keimschicht 1030 und der Driftzonenschicht 1031 können zusätzliche funktionale Schichten, wie eine dotierte Kontakt- oder Emitterschicht und/oder eine dotierte Feldstoppzonenschicht angeordnet sein.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3C wird das Halbleitersubstrat 101 mit elektromagnetischer Strahlung 105 bestrahlt, die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung eines Kristallgitters des Halbleitersubstrats zu erzeugen. Die Strahlung fällt auf eine freiliegende Oberfläche der Halbleiterschicht 103 ein. Eine Grenze eines Gebietes der lokalen Schädigung des Kristallgitters ist durch eine Strichlinie 107 veranschaulicht, welche die Fremdstoffe umgibt.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3D wird die Halbleiterschicht 103 an einer freiliegenden Oberfläche durch Bildung von Halbleitervorrichtungselementen prozessiert, wie oben beschrieben. Die Halbleitervorrichtungselemente können innerhalb oder über der Halbleiterschicht 103 in einem Gebiet 109 gebildet werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3E werden die Halbleiterschicht und das Halbleitersubstrat durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht, wie anhand von 1 und 2 beschrieben, getrennt. Abhängig von einer mechanischen Stabilität der getrennten Halbleiterschicht 103, beispielsweise einer Dicke der getrennten Halbleiterschicht 103, kann die Halbleiterschicht 103 an einem Träger 111 über das Gebiet 109, das die Halbleitervorrichtungselemente aufweist, befestigt werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3F wird die Halbleiterschicht 103 an einer durch den Trennungsprozess freiliegenden Oberfläche vorbereitet. Eine Vorbereitung kann beispielsweise Prozesse eines Reinigens, Ätzens und Bearbeitens, beispielsweise Schleifens und/oder Polierens zum Entfernen der Fremdstoffe und der Keimschicht 130 umfassen. In einigen Ausführungsbeispielen können die Fremdstoffe und die Keimschicht beispielsweise als funktionale Elemente der Halbleitervorrichtung, beispielsweise als eine Rekombinationszone, zurückbleiben.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 3G können Prozesse eines Bildens einer oder mehrerer dotierter Halbleiterschichten 114 und einer oder mehrerer Kontaktschichten 115 an der freiliegenden Oberfläche der Halbleiterschicht 103 folgen. Die dotierte Halbleiterschicht bzw. die dotierten Halbleiterschichten können eine oder mehrere Schichten aus einer hochdotierten Kontaktschicht, einer Emitterschicht, einer Feldstoppzonenschicht als Beispiel sein. Die Kontaktschicht bzw. die Kontaktschichten 115 können eine oder mehrere leitende Schichten, wie Metallschichten oder Metalllegierungsschichten oder irgendeine Kombination hiervon umfassen. Eine Bildung von allen oder von einem Teil der dotierten Schicht bzw. der dotierten Schichten 114 kann weggelassen werden, wenn diese Schichten zuvor während einer Bildung der Halbleiterschicht, wie in 3B angezeigt, gebildet wurden.
  • In einem anderen Ausführungsbeispiel ist der Prozess eines Bestrahlens des Halbleitersubstrats 101 mit elektromagnetischer Strahlung 105 insoweit verschieden von dem in 3C angezeigten Prozess, als die elektromagnetische Strahlung 105 auf eine freiliegende Oberfläche des Halbleitersubstrats 101 einfällt, wie dies in der schematischen Schnittdarstellung von 4 veranschaulicht ist.
  • In einem anderen Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung sind die in 3A bis 3D angezeigten Prozesse gefolgt durch Prozesse, wie diese weiter unten anhand von 5A bis 5C beschrieben sind.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 5A wird eine Ringstruktur 117 in das Halbleitersubstrat von einer freiliegenden Oberfläche bis zu den Fremdstoffen geschnitten. Die Ringstruktur 117 kann durch eine oder mehrere Maßnahmen aus einem Blattzerteilen (Sägen), Laserzerteilen, Ätzen als Beispiele geschnitten werden. Als eine Alternative und/oder zusätzlich zu einem Schneiden der Ringstruktur 117 kann ein Schleifprozess angewandt werden, um einen Teil des Halbleitersubstrats innerhalb der Ringstruktur zu entfernen, damit so eine unerwünschte parasitäre Absorption der elektromagnetischen Strahlung 105 während einer folgenden Bestrahlung reduziert wird.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 5B fällt die elektromagnetische Strahlung 105 auf eine freiliegende Oberfläche des Halbleitersubstrats 101 in einem Gebiet innerhalb der Ringstruktur 117 ein. Eine Grenze eines Gebietes der lokalen Schädigung des Kristallgitters ist durch die Strichlinie 107 veranschaulicht, die die Fremdstoffe umgibt, welche schematisch durch „x“ angezeigt sind.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 5C werden die Halbleiterschicht 103 und ein Teil des Halbleitersubstrats 101 innerhalb der Ringstruktur 117 durch thermisches Prozessieren bzw. Verarbeiten des Halbleitersubstrats 101 und der Halbleiterschicht 103 getrennt, wie dies anhand von 1 und 2 beschrieben ist. Ein Teil des Halbleitersubstrats 101 außerhalb der Ringstruktur 117 verbleibt als ein Halbleitersubstratring, der mechanische Stabilität für weitere Prozesse schafft. Beispiele von weiteren Prozessen umfassen Prozesse eines Reinigens, Ätzens und Bearbeitens der freiliegenden Oberfläche des Halbleitersubstrats, beispielsweise ein Schleifen und/oder Polieren, das die Fremdstoffe und die Keimschicht 1030 entfernt, ein Bilden einer oder mehrerer dotierten Halbleiterschichten und einer oder mehrerer Kontaktschichten an der freiliegenden Oberfläche des Halbleitersubstrats 101. Die dotierte Halbleiterschicht bzw. die dotierten Halbleiterschichten können beispielsweise eine oder mehrere Schichten aus einer hochdotierten Kontaktschicht, einer Emitterschicht, einer Feldstoppschicht sein. Die Kontaktschicht bzw. die Kontaktschichten können eine oder mehrere leitende Schichten umfassen, wie Metallschichten oder Metalllegierungsschichten oder irgendeine Kombination hiervon. Eine Bildung von allen oder einem Teil der dotierten Halbleiterschicht bzw. der dotierten Halbleiterschichten kann weggelassen werden, wenn diese Schichten zuvor während einer Bildung der Halbleiterschicht, wie in 3B angezeigt, gebildet wurden. Eine durch Entfernung des Teiles des Halbleitersubstrats 101 innerhalb der Ringstruktur 117 verursachte Rückbildung bzw. Aussparung kann mit einem leitenden Material, beispielsweise einem hochdotierten Halbleitermaterial und/oder einem Metall, gefüllt werden, um eine mechanische Stabilität und einen elektrischen Kontakt zu der Halbleiterschicht 103 zu verbessern. In einigen Ausführungsbeispielen kann der Teil des Halbleitersubstrats 101 außerhalb der Ringstruktur 117 vor einem Anwenden bzw. Auftragen des Halbleiterwafers auf ein Band entfernt werden. Eine Entfernung des Teiles des Halbleitersubstrats 101 außerhalb der Ringstruktur 117 kann durch einen Trennungsprozess ausgeführt werden, wie dies anhand von 1 und 2 beschrieben ist, d.h. durch Einführen von Fremdstoffen in das Halbleitersubstrat außerhalb der Ringstruktur 117 und durch Trennen des Teiles von der Halbleiterschicht durch den anhand von 1 und 2 beschriebenen Trennungsprozess.
  • In einem anderen Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung sind die in 3A bis 3C angezeigten Prozesse durch Prozesse gefolgt, wie diese unten anhand von 6A bis 6C beschrieben sind.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 6A werden die Halbleiterschicht 103 und das Halbleitersubstrat 101 durch thermisches Prozessieren des Halbleitersubstrats und der Halbleiterschicht getrennt, wie dies anhand von 1 und 2 beschrieben ist. Ein Träger für mechanische Stabilität kann weggelassen werden, falls die getrennte Halbleiterschicht eine ausreichende mechanische Stabilität vorsieht. Dies erlaubt eine flexiblere Prozesstechnologie, da eine rückwärtige Seite der Halbleitervorrichtung zu irgendeiner Zeit prozessiert werden kann und nicht unter möglichen Einschränkungen von vorbestimmten Prozesssequenzen leidet, damit die für jeden Prozess erforderlichen thermischen Budgets erfüllt werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung von 6B wird die Halbleiterschicht 130 an einer durch den Trennungsprozess freiliegenden Oberfläche vorbereitet bzw. präpariert. Die Vorbereitung kann Prozesse eines Reinigens, Ätzens und Bearbeitens, beispielsweise eines Schleifens und/oder Polierens, das beispielsweise die Fremdstoffe und die Keimschicht 1030 entfernt, umfassen. In einigen Ausführungsbeispielen können die Fremdstoffe und die Keimschicht als funktionale Elemente der Halbleitervorrichtung zurückbleiben, beispielsweise als eine Rekombinationszone. Prozesse eines Bildens einer dotierten Halbleiterschicht bzw. von dotierten Halbleiterschichten 114 und einer bzw. mehreren Kontaktschichten 115 an der freiliegenden Oberfläche der Halbleiterschicht 103 können folgen. Die dotierte Halbleiterschicht bzw. die dotierten Halbleiterschichten können eine Schicht oder mehrere Schichten aus einer hochdotierten Kontaktschicht, einer Emitterschicht, einer Feldstoppzonenschicht als Beispiele sein. Die Kontaktschicht bzw. die Kontaktschichten 115 können eine oder mehrere leitende Schichten, wie Metallschichten oder Metalllegierungsschichten oder irgendeine Kombination hiervon, umfassen. Eine Bildung von allen oder eines Teiles der dotierten Halbleiterschicht bzw. der dotierten Halbleiterschichten 114 kann weggelassen werden, wenn diese Schichten zuvor während einer Bildung der Halbleiterschicht gebildet wurden, wie dies in 3B dargestellt ist. Ein Prozessieren an einer Oberfläche entgegengesetzt zu der durch den Trennungsprozess freigelegten Oberfläche kann zuvor und/oder abwechselnd und/oder nach einem Prozessieren an der durch den Trennungsprozess freigelegten Oberfläche ausgeführt werden. Ein Prozessieren an der Oberfläche entgegengesetzt zu der durch den Trennungsprozess freigelegten Oberfläche kann eine Bildung von Halbleitervorrichtungselementen, wie oben beschrieben, umfassen. Die Halbleitervorrichtungselemente können innerhalb oder über der Halbleiterschicht 103 in dem Gebiet 109 gebildet werden.
  • In den Ausführungsbeispielen, die in 3A bis 3B veranschaulicht sind, werden die Fremdstoffe in ein Oberflächengebiet des Halbleitersubstrats eingeführt. Gemäß einem anderen Ausführungsbeispiel können die Fremdstoffe in eine untere oder unterste Unterschicht des Halbleiterkörpers 103, beispielsweise in die Keimschicht 1030, vergleiche die Schnittdarstellung von 6C, oder in irgendeine andere Unterschicht zwischen der Driftzonenschicht 1031 und dem Halbleitersubstrat 101 eingeführt werden. Andere Prozesse, die in 3A bis 6B veranschaulicht sind, gelten in entsprechender Weise.
  • Die Verfahren eines Bildens von Halbleitervorrichtungen, wie in 1 bis 6C veranschaulicht, können in Halbleitervorrichtungen resultieren, wie diese unten anhand von 7A bis 7D beschrieben sind.
  • 7A ist eine schematische Schnittdarstellung 7001 eines Teiles einer vertikalen Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Die vertikale Halbleitervorrichtung umfasst einen Halbleiterkörper 704, beispielsweise einen Silizium-Halbleiterkörper oder einen Siliziumcarbid-Halbleiterkörper. Eine genaue Einstellung einer Dicke d1 einer Driftzone des Halbleiterkörpers 704 umfasst Prozessmerkmale, die oben anhand von 1 bis 6C beschrieben sind.
  • Die vertikale Halbleitervorrichtung umfasst eine erste Lastanschlussstruktur 720 an einer ersten Oberfläche 707, beispielsweise einer vorderen bzw. Frontoberfläche des Halbleiterkörpers 704. Die erste Lastanschlussstruktur 720 umfasst einen oder mehrere dotierte Halbleiterbereiche. Der bzw. die dotierten Halbleiterbereiche können durch Dotierungsprozesse des Halbleiterkörpers 704 an der ersten Oberfläche 707, beispielsweise durch Diffusions- und/oder Ionenimplantationsprozesse gebildet sein. Der bzw. die dotierten Halbleiterbereiche in dem Halbleiterkörper 704 der ersten Lastanschlussstruktur 720 können beispielsweise dotierte Source- und Bodybereiche eines vertikalen Leistungs-IGFET, beispielsweise eines Superjunction-FET, oder eines Kollektors eines IGBT oder eines Anoden- oder Kathodenbereiches einer vertikalen Leistungshalbleiterdiode oder eines Thyristors umfassen. In dem Verlauf eines Prozessierens kann an der ersten Oberfläche 707 abhängig von der in dem Halbleiterkörper zu bildenden Leistungshalbleitervorrichtung eine Steueranschlussstruktur, wie eine planare Gatestruktur und/oder eine Trench- bzw. Grabengatestruktur einschließlich eines Gatedielektrikums bzw. Gatedielektrika und einer Gateelektrode bzw. Gateelektroden gebildet werden.
  • Die vertikale Halbleitervorrichtung umfasst weiterhin eine zweite Lastanschlussstruktur 725 an einer zweiten Oberfläche 708, beispielsweise einer rückwärtigen Oberfläche des Halbleiterkörpers 704 entgegengesetzt zu der ersten Oberfläche 707. Die zweite Lastanschlussstruktur 725 umfasst einen oder mehrere dotierte Halbleiterbereiche. Der bzw. die dotierten Halbleiterbereiche können durch Dotierungsprozesse des Halbleiterkörpers 704 an der zweiten Oberfläche 708 beispielsweise durch Diffusions- und/oder Ionenimplantationsprozesse gebildet werden. Der bzw. die dotierten Halbleiterbereiche in dem Halbleiterkörper 704 der zweiten Lastanschlussstruktur 725 können einen bzw. mehrere dotierte Feldstoppbereiche, dotierte Drainbereiche eines vertikalen Leistungs-FET oder einen Emitter eines IGBT oder einen Anoden- oder Kathodenbereich einer vertikalen Leistungshalbleiterdiode als Beispiele umfassen. Die implantierten Ionen können durch einen thermischen Ausheilschritt (beispielsweise schmelzendes oder nicht-schmelzendes Laser-Ausheilen von der rückseitigen Oberfläche nach Implantation) „aktiviert“, d.h. in das Kristallgitter in einem Bereich 725 eingebaut werden.
  • Ein erster elektrischer Lastanschlusskontakt L1 zu der ersten Lastanschlussstruktur 720 und ein elektrischer Steueranschlusskontakt C zu einer Steueranschlussstruktur, falls in der vertikalen Leistungshalbleitervorrichtung vorhanden, sind ein Teil bzw. Teile eines Verdrahtungsgebietes über der ersten Oberfläche 707. Ein zweiter elektrischer Lastkontakt L2 zu der zweiten Lastanschlussstruktur 725 ist an der zweiten Oberfläche 708 vorgesehen. Die elektrischen Lastkontakte L1, L2 und der elektrische Steueranschlusskontakt C können aus einer oder einer Vielzahl von strukturierten bzw. gemusterten leitenden Schichten, wie Metallisierungsschichten, gebildet werden, die elektrisch durch eine oder mehrere dielektrische Zwischenpegelschichten isoliert sind, die sandwichartig dazwischen vorgesehen sind. Kontaktöffnungen in der bzw. den dielektrischen Zwischenpegelschichten können mit einem bzw. mehreren leitenden Materialien gefüllt werden, um einen elektrischen Kontakt zwischen der einen oder den mehreren strukturierten leitenden Schichten und/oder einem oder mehreren aktiven Gebieten in dem Silizium-Halbleiterkörper, wie beispielsweise der ersten Lastanschlussstruktur 720, vorzusehen. Die eine oder mehreren strukturierten leitenden Schichten und die eine oder mehreren dielektrischen Zwischenpegelschichten können das Verdrahtungsgebiet über dem Halbleiterkörper 704 beispielsweise an der ersten Oberfläche 707 bilden. Eine leitende Schicht, beispielsweise eine Metallisierungsschicht oder ein Metallisierungsschichtstapel kann als Beispiel an der zweiten Oberfläche 708 vorgesehen sein.
  • In der in 7A dargestellten vertikalen Halbleitervorrichtung ist eine Stromflussrichtung zwischen den ersten und zweiten Lastanschlusskontakten L1, L2 längs einer vertikalen Richtung zwischen den entgegengesetzten ersten und zweiten Oberflächen 707, 708.
  • 7B ist eine schematische Schnittdarstellung 7002 eines Teiles einer lateralen Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Die laterale Halbleitervorrichtung unterscheidet sich von der vertikalen Halbleitervorrichtung dadurch, dass die zweite Lastanschlussstruktur 725 und der zweite Lastanschlusskontakt L2 an der ersten Oberfläche 707 gebildet sind. Die ersten und zweiten Lastanschlussstrukturen 720, 725 können simultan bzw. gleichzeitig durch gleiche Prozesse gebildet werden. In ähnlicher Weise können die ersten und zweiten Lastanschlusskontakte L1, L2 simultan bzw. gleichzeitig durch gleiche Prozesse gebildet werden.
  • In den in 7A und 7B veranschaulichten Ausführungsbeispielen kann eine Sperrspannungsfähigkeit der vertikalen und lateralen Halbleitervorrichtungen durch geeignete Abstände d1, d2 einer Drift- oder Basiszone 705 zwischen den ersten und zweiten Lastanschlussstrukturen 720, 725, beispielsweise zwischen einem Bodybereich und einem Drainbereich eines FET, eingestellt werden.
  • In der schematischen Schnittdarstellung 7003 von 7C ist die aufgrund der in 1 bis 6C dargestellten Prozesse hergestellte Halbleitervorrichtung ein Transistor mit planarem Gate mit einem p-dotierten Bodybereich 730, einem p+-dotierten Bodykontaktbereich 731 und einem n+-dotierten Sourcebereich 732. Ein Gatedielektrikum 733 isoliert elektrisch eine Gateelektrode 734 von der Drift- oder Basiszone 705. Die Gateelektrode 734 ist elektrisch mit dem Steueranschlusskontakt C verbunden. In einigen Ausführungsbeispielen entspricht die Gateelektrode 734 dem Steueranschlusskontakt C. Der erste Lastanschlusskontakt L1, beispielsweise ein Emitteranschlusskontakt, ist elektrisch mit dem p-dotierten Bodybereich 730 und dem n+-dotierten Sourcebereich 732 verbunden. Ein hochdotierter Bereich 738, beispielsweise ein p+-dotierter bipolarer Injektionsbereich eines IGBT oder ein n+-dotierter Drainkontaktbereich eines IGFET an der zweiten Oberfläche 708 ist elektrisch mit dem zweiten Lastanschlusskontakt L2, beispielsweise einem Kollektoranschlusskontakt, verbunden.
  • In der schematischen Schnittdarstellung 7004 von 7D ist die aufgrund der in den 1 bis 6C veranschaulichten Prozesse hergestellte Halbleitervorrichtung ein Trenchgatetransistor mit einem p-dotierten Bodybereich 750, einem p+-dotiertem Bodykontaktbereich 751 und einem n+-dotierten Sourcebereich 752. Ein Gatedielektrikum 753 in einem Trench 756 isoliert elektrisch eine Gateelektrode 754 von der Drift- oder Basiszone 705. Die Gateelektrode 754 ist elektrisch mit dem Steueranschlusskontakt C verbunden. In einigen Ausführungsbeispielen entspricht die Gateelektrode 754 dem Steueranschlusskontakt C. Der erste Lastanschlusskontakt L1, beispielsweise ein Sourceanschlusskontakt, ist elektrisch mit dem p-dotierten Bodybereich 750 und dem n+-dotierten Sourcebereich 752 verbunden. Der hochdotierte Bereich 738, beispielsweise ein p+dotierter bipolarer Injektionsbereich eines IGBT oder ein n+dotierter Drainkontaktbereich eines IGFET an der zweiten Oberfläche 708 ist elektrisch mit dem zweiten Lastanschlusskontakt L2, beispielsweise einem Kollektoranschlusskontakt, verbunden. Zusätzlich zu dem Gatedielektrikum 753 und der Gateelektrode 754 können ein oder mehrere Felddielektrika und ein oder mehrere Feldelektroden in dem Trench 756, beispielsweise zwischen der Gateelektrode 754 und einer Bodenseite des Trenches, angeordnet sein.

Claims (20)

  1. Verfahren zum Herstellen eines Wafers, wobei das Verfahren aufweist: Einführen von Fremdstoffen in einen Teil eines Halbleitersubstrats (101) an einer ersten Oberfläche des Halbleitersubstrats (101) durch Ionenimplantation, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats zu absorbieren (S100), danach Bilden einer Halbleiterschicht (103) auf der ersten Oberfläche des Halbleitersubstrats (101) durch einen epitaktischen Prozess (S110), Bestrahlen des Halbleitersubstrats (101) mit elektromagnetischer Strahlung (105), die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und geeignet ist, um eine lokale Schädigung (107) eines Kristallgitters des Halbleitersubstrats (101) zu erzeugen (S120), und Trennen der Halbleiterschicht (103) als Wafer vom Halbleitersubstrat (101) durch thermisches Prozessieren des Halbleitersubstrats (101) und der Halbleiterschicht (103), geeignet, um eine Trennung durch Rissbildung längs der lokalen Schädigung (107) des Kristallgitters durch thermomechanische Spannung zu verursachen (S130).
  2. Verfahren zum Herstellen eines Wafers, wobei das Verfahren aufweist: Bilden einer Halbleiterschicht (103) auf der ersten Oberfläche eines Halbleitersubstrats (101) durch einen epitaktischen Prozess, wobei Fremdstoffe in eine erste, an das Halbleitersubstrat an einer ersten Oberfläche des Halbleitersubstrats angrenzende Unterschicht (1030) eingeführt werden, wobei die Fremdstoffe geeignet sind, um elektromagnetische Strahlung einer Energie kleiner als eine Bandlückenenergie des Halbleitersubstrats (101) zu absorbieren (S200), Bestrahlen des Halbleitersubstrats (101) mit elektromagnetischer Strahlung (105), die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung (107) des Kristallgitters des Halbleitersubstrats (101) zu erzeugen (S210), und Trennen der Halbleiterschicht (103) als Wafer vom Halbleitersubstrat (101) durch thermisches Prozessieren des Halbleitersubstrats (101) und der Halbleiterschicht (103), geeignet, um eine Trennung durch Rissbildung längs der lokalen Schädigung (107) des Kristallgitters durch thermomechanische Spannung zu verursachen (S220).
  3. Verfahren nach einem der vorangehenden Ansprüche, bei dem die elektromagnetische Strahlung (105) ein Laserlicht ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine Energiedichte der elektromagnetischen Strahlung (105) in einer Spanne von 1 J/cm2 und 5 J/cm2 ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine Ausdehnung der Fremdstoffe längs einer vertikalen Richtung zwischen entgegengesetzten Oberflächen des Halbleitersubstrats (101) in einer Spanne von 100 nm bis 3 µm ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine Dosis der Fremdstoffe in einer Spanne von 1 × 1013 cm-2 bis zu einer Kristallgitter-Amorphisierungsdosis ist.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Halbleiterschicht (103) eine Silizium-Halbleiterschicht ist und die Fremdstoffe aus der Gruppe aus Stickstoff, Molybdän, Wolfram, Tantal, Indium und irgendeiner Kombination hiervon ausgewählt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Halbleiterschicht (103) eine Siliziumcarbid-Halbleiterschicht ist und die Fremdstoffe aus der Gruppe von Titan, Tantal, Vanadium und irgendeiner Kombination hiervon ausgewählt werden.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Fremdstoffe tiefe Fremdstoffe sind, die einen Abstand zu einem engsten Bandabstand von mehr als 100 meV haben.
  10. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend ein Beibehalten der Fremdstoffe als Rekombinationszentren in einer Rekombinationszone.
  11. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend ein Reduzieren einer Dicke des Halbleitersubstrats (101) durch Entfernung von Material des Halbleitersubstrats (101) vor Bestrahlen des Halbleitersubstrats (101) mit elektromagnetischer Strahlung (105), die geeignet ist, um durch die Fremdstoffe absorbiert zu werden, und die geeignet ist, um eine lokale Schädigung (107) eines Kristallgitters des Halbleitersubstrats (101) zu erzeugen.
  12. Verfahren nach Anspruch 11, bei dem die Dicke lediglich in einem Teil des Halbleitersubstrats (101) reduziert wird.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein Bilden der Halbleiterschicht (103) ein Bilden einer Kontakt- oder Emitterschicht auf dem die Fremdstoffe aufweisenden Halbleiterbereich und ein Bilden einer Driftzonenschicht auf der dotierten Kontakt- oder Emitterschicht umfasst, wobei eine maximale Dotierungskonzentration der Kontakt- oder Emitterschicht eine maximale Dotierungskonzentration der Driftzonenschicht um mehr als zwei Größenordnungen überschreitet.
  14. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend nach Trennen der Halbleiterschicht (103) vom Halbleitersubstrat (101) ein Bilden einer dotierten Kontakt- oder Emitterschicht an einer Oberfläche des Halbleitersubstrats (101), die durch Trennen der Halbleiterschicht (103) vom Halbleitersubstrat (101) freigelegt ist.
  15. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend vor Trennen der Halbleiterschicht (103) vom Halbleitersubstrat (101) durch thermisches Prozessieren oder vor Bestrahlung des Halbleitersubstrats (101) mit elektromagnetischer Strahlung (105) ein Bilden von Halbleitervorrichtungselementen in und/oder auf der Halbleiterschicht (103).
  16. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend nach Trennen der Halbleiterschicht (103) vom Halbleitersubstrat (101) durch thermisches Prozessieren ein Vorbereiten einer Oberfläche des Halbleitersubstrats (101), die durch den Trennungsprozess freigelegt ist, für eine erneute Verwendung als ein Basissubstrat.
  17. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend vor Trennen der Halbleiterschicht (103) vom Halbleitersubstrat (101) ein Befestigen der Halbleiterschicht (103) auf einem Träger (111).
  18. Verfahren nach einem der vorangehenden Ansprüche, bei dem eine in der Halbleiterschicht (103) ausgebildete Halbleitervorrichtung eine vertikale Leistungshalbleitervorrichtung ist und das Verfahren weiterhin umfasst ein Bilden eines ersten Lastanschlusses und eines Steueranschlusses an einer ersten Oberfläche der Halbleiterschicht (103) und ein Bilden eines zweiten Lastanschlusses an einer zweiten Oberfläche der Halbleiterschicht (103) entgegengesetzt zu der ersten Oberfläche.
  19. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend ein Schneiden einer Ringstruktur (117) in das Halbleitersubstrat (101) von einer Oberfläche des Halbleitersubstrats (101), und wobei die Halbleiterschicht (103) und das Halbleitersubstrat (101) lediglich innerhalb eines inneren Gebietes der Ringstruktur (117) getrennt werden.
  20. Verfahren nach Anspruch 19, weiterhin umfassend ein Reduzieren einer Dicke des Halbleitersubstrats (101) durch Entfernung eines Materials des Halbleitersubstrats (101) innerhalb eines inneren Gebietes der Ringstruktur (117).
DE102016100565.7A 2016-01-14 2016-01-14 Verfahren zum herstellen einer halbleitervorrichtung Active DE102016100565B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016100565.7A DE102016100565B4 (de) 2016-01-14 2016-01-14 Verfahren zum herstellen einer halbleitervorrichtung
US15/404,400 US10643897B2 (en) 2016-01-14 2017-01-12 Method of forming a semiconductor device
CN201710024090.1A CN107068564B (zh) 2016-01-14 2017-01-13 形成半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016100565.7A DE102016100565B4 (de) 2016-01-14 2016-01-14 Verfahren zum herstellen einer halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102016100565A1 DE102016100565A1 (de) 2017-07-20
DE102016100565B4 true DE102016100565B4 (de) 2022-08-11

Family

ID=59255934

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100565.7A Active DE102016100565B4 (de) 2016-01-14 2016-01-14 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10643897B2 (de)
CN (1) CN107068564B (de)
DE (1) DE102016100565B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102017117306A1 (de) 2017-07-31 2019-01-31 Infineon Technologies Ag Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102019132158A1 (de) 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
EP3886150A1 (de) * 2020-03-26 2021-09-29 Infineon Technologies Austria AG Verfahren zur verarbeitung eines halbleiterwafers, halbleiterwafer, clip und halbleiterbauelement
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119336A1 (en) 2009-05-07 2012-05-17 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
US20120199956A1 (en) 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate
US20120241919A1 (en) 2009-12-11 2012-09-27 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
US20150200129A1 (en) 2012-07-25 2015-07-16 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284671B1 (en) * 1998-11-19 2001-09-04 National Research Council Of Canada Selective electrochemical process for creating semiconductor nano-and micro-patterns
US7224532B2 (en) * 2002-12-06 2007-05-29 Chevron U.S.A. Inc. Optical uses diamondoid-containing materials
JP5028640B2 (ja) * 2004-03-26 2012-09-19 日亜化学工業株式会社 窒化物半導体レーザ素子
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
US8148176B2 (en) * 2009-08-20 2012-04-03 Innovalight, Inc. Methods for distinguishing a set of highly doped regions from a set of lightly doped regions on a silicon substrate
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9871350B2 (en) * 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119336A1 (en) 2009-05-07 2012-05-17 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
US20120241919A1 (en) 2009-12-11 2012-09-27 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
US20120199956A1 (en) 2011-02-08 2012-08-09 Monique Lecomte Method for recycling a source substrate
US20150200129A1 (en) 2012-07-25 2015-07-16 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate

Also Published As

Publication number Publication date
DE102016100565A1 (de) 2017-07-20
CN107068564B (zh) 2020-11-03
US10643897B2 (en) 2020-05-05
CN107068564A (zh) 2017-08-18
US20170207124A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102015112649A1 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE102016120080B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102018116051A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102016122217B4 (de) Verfahren zum dünnen von substraten
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102017119568A1 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102006043163B4 (de) Halbleiterschaltungsanordnungen
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102015122639A1 (de) Halbleiteranordnung mit vergrabener anodischer oxidstruktur und herstellungsverfahren
DE102015119648B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement
DE102016104788B4 (de) Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative