CN107068564A - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN107068564A
CN107068564A CN201710024090.1A CN201710024090A CN107068564A CN 107068564 A CN107068564 A CN 107068564A CN 201710024090 A CN201710024090 A CN 201710024090A CN 107068564 A CN107068564 A CN 107068564A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor substrate
layer
semiconductor layer
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710024090.1A
Other languages
English (en)
Other versions
CN107068564B (zh
Inventor
R.鲁普
F.J.桑托斯罗德里格斯
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107068564A publication Critical patent/CN107068564A/zh
Application granted granted Critical
Publication of CN107068564B publication Critical patent/CN107068564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及形成半导体器件的方法。一种形成半导体器件的方法的实施例包括通过离子注入在半导体衬底的第一表面处将杂质引入到该半导体衬底的一部分中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射（S100）。该方法还包括在半导体衬底的第一表面上形成半导体层（S110）。该方法还包括利用电磁辐射来对半导体衬底进行辐照，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏（S120）。该方法还包括通过对半导体层和半导体衬底的热处理来使半导体层和半导体衬底分离，该热处理被配置成通过热机械应力引起沿着晶格的局部损坏的裂缝形成（S130）。

Description

形成半导体器件的方法
背景技术
半导体处理技术的目的在于晶片厚度的精确设定。例如，在绝缘栅极双极晶体管（IGBT）中，场停止区和发射极之间的目标距离的精确设定对于确保高短路电流能力是必不可少的。
所期望的是，改进制造半导体器件的方法中的半导体本体厚度的设定。
发明内容
通过独立权利要求的教导来解决目标。另外的实施例被限定在从属权利要求中。
本公开涉及一种形成半导体器件的方法。该方法包括通过离子注入在半导体衬底的第一表面处将杂质引入到半导体衬底的一部分中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射。该方法还包括在半导体衬底的第一表面上形成半导体层。该方法还包括利用电磁辐射来对半导体衬底进行辐照，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。该方法还包括通过对半导体层和半导体衬底的热处理来使该半导体层和半导体衬底分离，该热处理被配置成通过热机械应力引起沿着晶格的局部损坏的裂缝形成。
本公开涉及形成半导体器件的另一方法。该方法包括在半导体衬底的第一表面上形成半导体层，其中杂质被引入到在半导体衬底的第一表面处邻接半导体衬底的第一子层中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射。该方法还包括利用电磁辐射来对半导体衬底进行辐照，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。该方法还包括通过对半导体层和半导体衬底的热处理来使该半导体层和半导体衬底分离，该热处理被配置成通过热机械应力引起沿着晶格的局部损坏的裂缝形成。
本领域技术人员在阅读以下详细描述时和在查看附图时将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并且被并入该说明书中以及组成该说明书的一部分。附图图示了本发明的实施例并且与描述一起用于解释本发明的原理。将容易领会到本发明的其它实施例和预期优点，因为通过参照以下详细描述它们变得更好理解。
图1是用于图示制造半导体器件的方法的示意性流程图。
图2是用于图示制造半导体器件的另一方法的示意性流程图。
图3A至3G是用于图示制造半导体器件的方法的过程的半导体本体的横截面视图。
图4是用于图示根据另一实施例的、可以替代图3C的过程的过程的半导体本体的横截面视图。
图5A至5C是用于图示根据实施例的、可以在图3A至图3D的过程后面的过程的半导体本体的横截面视图。
图6A和6B是用于图示根据实施例的、可以在图3A至图3C的过程后面的过程的半导体本体的横截面视图。
图6C是用于图示制造半导体器件的另一方法的半导体本体的示意性横截面视图。
图7A至7D是用于图示通过图1至图6B的过程制造的半导体器件的半导体本体的示意性横截面视图。
具体实施方式
在以下详细描述中，参照附图，该附图形成该描述的一部分并且在附图中通过说明的方式示出其中可以实践本公开的特定实施例。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构或逻辑的改变。例如，针对一个实施例图示或描述的特征能够用在其它实施例上或者与其它实施例结合使用，以产生又一实施例。旨在本公开包括这种修改和变化。使用特定语言描述示例，这不应被解释为限制所附权利要求的范围。附图不是成比例的并且仅用于说明性目的。为了清楚起见，如果没有另外陈述，则相同的元件在不同的附图中由对应的标记指定。
术语“具有”、“含有”、“包括”、“包含”等是开放的，并且该术语指示存在陈述的结构、元件或特征而不排除存在附加的元件或特征。冠词“一（a）”、“一个（an）”和“该”旨在包括复数以及单数，除非上下文另外清楚指示。
术语“电连接的”描述电连接的元件之间的永久低欧姆连接，例如，有关的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合的”包括：可以在电耦合的元件之间存在适配于信号传输的一个或多个介入元件，例如，暂时在第一状态中提供低欧姆连接以及在第二状态中提供高欧姆电去耦的元件。
附图通过接近掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同的或不同的绝对掺杂浓度。
以下描述中使用的术语“晶片”、“衬底”、“半导体本体”或“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构要被理解为包括硅（Si）、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂的半导体、由基础半导体基底支撑的硅的外延层以及其它半导体结构。作为用于制造各种这样的半导体器件的典型基础材料，可以使用通过Czochralski（CZ）方法（例如，通过标准CZ方法或通过磁CZ（MCZ）方法或通过连续CZ（CCZ）方法）生长的硅晶片。也可以使用FZ（浮动区）硅晶片。半导体不需要是基于硅的。半导体也可以是硅锗（SiGe）、锗（Ge）或砷化镓（GaAs）。根据其它实施例，碳化硅（SiC）或氮化镓（GaN）可以形成半导体衬底材料。
如该说明书中使用的术语“水平的”旨在描述与半导体衬底或本体的第一表面或主表面基本上平行的取向。这可以是例如晶片或半导体管芯的表面。
如该说明书中使用的术语“垂直的”旨在描述一种取向，该取向基本上布置成与第一表面垂直，即与半导体衬底或本体的第一表面的法线方向平行。
在该说明书中，半导体衬底或半导体本体的第二表面被认为由下表面或背侧表面或后表面形成，而第一表面被认为由半导体衬底的上表面、前表面或主表面形成。因此，如该说明书中使用的术语“在…之上”和“在…之下”描述一个结构特征关于另一结构特征的相对定位。
在该说明书中，实施例被图示为包括p和n掺杂的半导体区域。可替换地，半导体器件可以以相反的掺杂关系形成，使得图示的p掺杂区域是n掺杂的并且图示的n掺杂区域是p掺杂的。
半导体器件可以具有诸如接触焊盘（或电极）的端子触点，该端子触点允许与被包括在半导体本体中的集成电路或分立半导体器件进行电接触。电极可以包括施加于半导体芯片的半导体材料的一个或多个电极金属层。可以以任何期望的几何形状和任何期望的材料组成来制造电极金属层。例如，电极金属层可以以覆盖区域的层的形式。可以作为该材料使用任何期望的金属，例如，Cu、Ni、Sn、Au、Ag、Pt、Pd、Al、Ti、Ta、W、Ru、Mo和这些金属中的一个或多个的合金。（一个或多个）电极金属层不需要是同质的，或者不需要由仅仅一种材料制造，也就是说，包含在（一个或多个）电极金属层中的材料的各种组成和浓度是可能的。作为示例，电极层可以被尺寸确定成足够大以与导线接合。
在本文中公开的实施例中，施加了一个或多个传导层，特别是导电层。应当领会到的是，任何这种术语如“形成的”或“施加的”意图在字面上覆盖施加层的所有种类和技术。特别地，该术语意图覆盖其中层作为整体一起被施加的技术（比如例如，层压技术）以及其中以顺序的方式沉积层的技术，比如例如，溅射、镀覆（无电镀或电化学的）、成型、CVD（化学气相沉积）、物理气相沉积（PVD）、蒸发、混合物理化学气相沉积（HPCVD）、印刷等等。
施加的传导层可以尤其包括一个或多个金属层（诸如，Al、Cu或Sn或者其合金）、导电膏层和接合材料层。金属层可以是同质层。导电膏可以包括分布在可蒸发的或可固化的聚合物材料中的金属颗粒，其中膏可以是流体、半流体或蜡的。接合材料可以被施加以将半导体芯片电连接且机械连接至例如载体，或者例如接触芯片。可以使用软焊接材料，或者特别是能够形成扩散焊接接合的焊接材料，例如，包含Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu中的一个或多个的焊接材料。
切片过程可以用于将晶片划分成单独的芯片。可以施加用于切片的任何技术，例如，刀片切片（锯切）、激光切片、刻蚀等等。可以通过下述操作对半导体本体（例如半导体晶片）进行切片：将半导体晶片施加于胶带（特别是切片胶带）上；将切片图案（例如，特别是矩形图案）施加于该半导体晶片上；例如根据以上提到的技术中的一个或多个，可选地执行研磨过程；以及然后例如沿着胶带的平面中的四个正交方向拉引该胶带。通过拉引该胶带，半导体晶片被划分成多个半导体管芯（芯片）。
图1是用于图示制造半导体器件的方法100的示意性流程图。
将领会到的是，虽然在下面将方法100图示和描述为一系列动作或事件，但是这样的动作或事件的图示顺序不要以限制意义进行解释。例如，一些动作可以以不同的顺序发生和/或与除了本文中图示和/或描述的动作或事件以外的其它动作或事件同时发生。此外，并非所有图示的动作可能被需要来实现本文中的公开的实施例的一个或多个方面。而且，可以以一个或多个分离的动作和/或阶段来执行本文中描绘的动作中的一个或多个。
过程特征S100包括通过离子注入在半导体衬底的第一表面处将杂质引入到该半导体衬底的一部分中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射。在一些实施例中，杂质是需要大于在室温下电离的热能量的三倍的能量的深杂质。例如，深杂质可以具有大于100 meV，或者甚至大于150 meV的带隙的距离。对于由硅制成的半导体衬底，杂质可以选自以下各项的组：氮（N）、钼（Mo）、钨（W）、钽（Ta）、铟或其任何组合。对于由碳化硅制成的半导体衬底，杂质可以选自以下各项的组：钛（Ti）、钽（Ta）和钒（V）、或其任何组合。在一些实施例中，杂质在半导体衬底的相对表面之间沿着垂直方向的延伸在100 nm到3 µm的范围中。在一些实施例中，杂质的剂量在1 x 1013 cm-2 到晶格非晶化剂量的范围中。
过程特征S110包括在半导体衬底的第一表面上形成半导体层。可以通过外延层形成过程（例如通过化学气相沉积（CVD）过程）来形成半导体层。半导体层可以包括随后形成在彼此上的一个或多个子层。可以在层沉积/生长期间原位（in-situ）执行或者通过离子注入和/或来自扩散源的扩散来执行半导体层或半导体子层的掺杂。通过示例的方式，当在半导体层中形成超结结构时，可以施加所谓的多外延生长技术，其中子层的外延生长和掩盖的离子注入交替地重复，直到实现一定的漂移层厚度为止。在外延过程期间，先前注入的种类可以并入半导体衬底的晶格中并且占据在带隙内的期望能级。
过程特征S120包括利用电磁辐射来对半导体衬底进行辐照，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。晶格的局部损坏是通过由于吸收电磁辐射而引起的晶格的局部加热而引起的，该电磁辐射可以导致晶格局部弱化和/或修改，例如，微裂缝。局部损坏是裂缝萌生区域，该区域具有相比于半导体层或半导体衬底的未损坏部分在杂质处或在杂质周围局部减小的断裂强度。通过吸收辐射而引起局部损坏的杂质关于半导体层垂直自对准并且对半导体层的辐照也可以在不将辐照束聚焦在半导体层/半导体衬底内的特定平面处的情况下被执行。在一些实施例中，电磁辐射是激光。电磁辐射的能量密度可以适配于杂质的吸收性能并且例如通过辐射的强度和持续时间被设定得足够高至在1 J/cm2与5 J/cm2的范围内的值。在一些实施例中，辐射入射到半导体层的表面上。在抑制或减小通过半导体层的辐射的非期望的吸收方面，半导体层的低掺杂可能是有利的。除了入射到半导体层的表面上的辐射以外或者作为对该辐射的替换，辐射还可以入射到半导体衬底的、与该半导体层所位于的表面相对的表面上。在抑制或减小通过半导体衬底的辐射的非期望的吸收方面，半导体衬底的低掺杂（例如，衬底掺杂浓度小于1014 cm-3）、在辐射之前通过机械和/或化学过程（诸如，机械加工（machining）、刻蚀、清洗、等离子处理）对半导体衬底进行减薄以及使用未掺杂和/或半绝缘衬底可能是有利的。
过程特征S130包括通过对半导体层和半导体衬底的热处理来使该半导体层和半导体衬底分离，该热处理被配置成通过热机械应力引起沿着晶格的局部损坏的裂缝形成。热机械应力的引入可以基于半导体材料和形成在该半导体材料的第一表面或相对表面上的另一材料的膨胀系数差。一个示例已知为所谓的“冷分裂（Cold Split）”过程，该过程利用涂覆在半导体材料的表面上的聚合物，后面是用于引入热机械应力的预冷却和冷却过程。这使裂缝从裂缝萌生区域中的局部损坏沿着开裂线扩展，并且通过分裂导致半导体层和半导体衬底的分离。
图2是用于图示制造半导体器件的方法200的示意性流程图。
将领会到的是，虽然在下面将方法200图示和描述为一系列动作或事件，但是这样的动作或事件的图示顺序不要以限制意义进行解释。例如，一些动作可以以不同的顺序发生和/或与除了本文中图示和/或描述的动作或事件以外的其它动作或事件同时发生。此外，并非所有图示的动作可能被需要来实现本文中的公开的实施例的一个或多个方面。而且，可以以一个或多个分离的动作和/或阶段来执行本文中描绘的动作中的一个或多个。而且，可以以一个或多个分离的动作和/或阶段来执行本文中描绘的动作中的一个或多个。关于过程特征S100、S110、S120、S130的细节同样适用于以下的过程特征S200、S210、S220。
过程特征S200包括在半导体衬底的第一表面上形成半导体层，其中杂质被引入到在半导体衬底的第一表面处邻接半导体衬底的第一子层中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射。除了图1中描绘的过程特征S100以外，杂质被引入到在半导体衬底上生长的功能半导体层的播种层和/或下层或最下层中。例如，功能半导体层可以用作形成在其中的半导体器件的漂移区。
过程特征S210包括利用电磁辐射来对半导体衬底进行辐照，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。
过程特征S220包括通过对半导体层和半导体衬底的热处理来使半导体层和半导体衬底分离，该热处理被配置成通过热机械应力引起沿着晶格的局部损坏的裂缝形成。
图1和图2中描绘的过程允许沿着相对于要与半导体衬底分离的半导体层的垂直方向自对准的晶格的局部损坏。图1和图2中描绘的过程取代了将辐射聚焦到参考平面并且克服了由晶片弯曲（wafer-bow）引起的辐射失调。
在一些实施例中，该方法还包括：在通过热处理将半导体层和半导体衬底分离之前或者在利用电磁辐射对半导体衬底进行辐照之前，在半导体层中和/或在半导体层上形成半导体器件元件。器件元件可以包括半导体区域（例如，p和/或n掺杂的区域掺杂的区域）、绝缘层（例如，（一个或多个）栅极和/或场电介质和/或（一个或多个）夹层电介质）、以及传导层（诸如，用于触点和/或布线的（一个或多个）金属层）、（一个或多个）保护和/或钝化层（诸如，酰亚胺）。例如，可以通过离子注入和/或来自扩散源的扩散在第一表面处形成半导体区域，例如，掺杂的漏极区域、掺杂的源极区域、掺杂的本体区域、掺杂的阳极区域、掺杂的阴极区域。包括栅极电介质和栅极电极的平面栅极结构或者包括在沟槽中的栅极电极和栅极电介质的栅极结构可以通过热氧化和/或栅极电介质的层沉积和高掺杂半导体（例如，多晶硅）和/或（一个或多个）金属层的层沉积形成。因此，在半导体层的表面（例如半导体器件的前表面）处理半导体器件可以在通过热处理将半导体层和半导体衬底分离之前完成。因此，在晶片处置期间在半导体层的表面处理半导体元件时，可以利用包括半导体层和半导体衬底的半导体本体的机械稳定性。
在一些实施例中，该方法还包括将杂质维持作为半导体器件的复合区。
在一些实施例中，该方法还包括在利用电磁辐射来对半导体衬底进行辐照之前，通过移除半导体衬底的材料来减小半导体衬底的厚度，该电磁辐射被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。用于减薄半导体衬底的材料移除可以基于机械和/或化学过程，例如，机械加工、刻蚀、清洗、等离子体处理、化学机械抛光（CMP）中的一个或多个。由此，可以减小半导体衬底中的随后辐射的吸收。
在一些实施例中，形成半导体层包括在包括杂质的半导体区域上形成接触或发射极层，以及在掺杂的接触或发射极层上形成漂移区层。接触或发射极层的最大掺杂浓度超出漂移区层的最大掺杂浓度多于两个数量级。在通过热处理将半导体层和半导体衬底分离之后，掺杂的接触或发射极层可以在半导体层的后侧电连接，而栅极和源极区域可以在半导体层的、与后侧相对的前侧电连接。因此，在将半导体层和半导体衬底分离之前，执行后侧接触或发射极处理。作为示例，掺杂的接触或发射极层可以形成在用于半导体衬底上外延生长的晶种层上。
在一些实施例中，该方法还包括：在将半导体层和半导体衬底分离之后，在半导体层的、通过将半导体层和半导体衬底分离而暴露的表面处形成掺杂的接触或发射极层。例如，掺杂的接触或发射极层可以通过离子注入过程结合低温退火过程和/或激光退火过程形成。
在一些实施例中，该方法还包括：在通过热处理将半导体层和半导体衬底分离之后，制备半导体衬底的、通过该分离过程而暴露的表面以供重新用作基础衬底。表面制备的示例包括化学和/或机械过程，例如，抛光、化学机械抛光（CMP）和/或（一个或多个）化学表面清洗过程。
在一些实施例中，该方法还包括：在将半导体层和半导体衬底分离之前，将半导体层安装在载体上。因此，能够提高在将半导体层和半导体衬底分离之后的另外过程的机械稳定性。
图3A至3G是用于图示制造如图1和/或图2中描绘的半导体器件的方法的过程的半导体本体的横截面视图。关于参照图1和图2描述的过程特征的细节同样适用。
参照图3A的示意性横截面视图，通过由箭头例示的离子注入将杂质引入到半导体衬底101的表面部分中，该杂质被配置成吸收能量小于半导体衬底的带隙能量的电磁辐射。在半导体衬底101的表面部分中通过符号“”例示杂质。例如，杂质可以仅被引入到半导体衬底101的表面区域的一部分中。通过示例的方式，杂质可以被引入到半导体衬底101的表面区域的内部部分中，从而使外部部分（诸如环形部分）没有杂质。在一些其它实施例中，杂质被引入到半导体衬底101的整个表面区域中。
参照图3B的示意性横截面视图，例如通过外延生长过程在半导体衬底101的表面部分上形成半导体层103。半导体层103可以包括一个或多个子层，例如播种层1030和诸如漂移区层1031的功能半导体层。在播种层1030和漂移区层1031之间，可以布置附加的功能层，诸如掺杂的接触或发射极层和/或掺杂的场停止区层。
参照图3C的示意性横截面视图，利用电磁辐射105来对半导体衬底101进行辐照，该电磁辐射105被配置成由杂质吸收并且被配置成产生半导体衬底的晶格的局部损坏。辐射入射在半导体层103的暴露的表面上。晶格的局部损坏的区域边界由围绕杂质的虚线107图示。
参照图3D的示意性横截面视图，通过形成如上文描述的半导体器件元件在暴露的表面处理半导体层103。半导体器件元件可以形成在区域109中的半导体层103内或在该半导体层103之上。
参照图3E的示意性横截面视图，通过如参照图1和图2所描述的半导体衬底和半导体层的热处理来将半导体层和半导体衬底分离。根据分离的半导体层103的机械稳定性（例如，分离的半导体层103的厚度），半导体层103可以经由包括半导体器件元件的区域109安装至载体111。
参照图3F的示意性横截面视图，在通过分离过程暴露的表面处制备半导体层103。例如，制备可以包括以下过程：清洗、刻蚀和机械加工，例如，研磨和/或抛光移除杂质和晶种层1030。在一些实施例中，例如，杂质和晶种层可以保留作为半导体器件的功能元件，例如，作为复合区。
参照图3G的示意性横截面视图，后面可以是在半导体层103的暴露的表面处形成（一个或多个）掺杂的半导体层114和（一个或多个）接触层115的过程。例如，（一个或多个）掺杂的半导体层可以是高掺杂的接触层、发射极层、场停止区层中的一个或多个。（一个或多个）接触层115可以包括一个或多个传导层，诸如，金属层或金属合金层或者其任何组合。如果这些层已经在如图3B中描绘的那样形成半导体层期间预先形成，则可以省略（一个或多个）掺杂的半导体层114中的部分或者全部的形成。
在另一实施例中，利用电磁辐射105来辐照半导体衬底101的过程与图3C中描绘的过程不同的之处在于，电磁辐射105入射在如图4的示意性横截面视图中图示的半导体衬底101的暴露的表面上。
在制造半导体器件的方法的另一实施例中，图3A至3D中描绘的过程的后面是如下文参照图5A至图5C描述的过程。
参照图5A的示意性横截面视图，在半导体衬底中从暴露的表面直至杂质切割环形结构117。例如，环形结构117可以由刀片切片（锯切）、激光切片、刻蚀中的一个或多个来切割。作为切割环形结构117的替换或者除了切割环形结构117之外，可以施加研磨过程以移除半导体衬底的在环形结构内的部分，由此在随后的辐射期间减小对电磁辐射105的非期望的寄生吸收。
参照图5B的示意性横截面视图，电磁辐射105入射在半导体衬底101的暴露的表面上在环形结构117内部的区域中。晶格的局部损坏的区域边界由围绕由“x”示意性地描绘的杂质的虚线107图示。
参照图5C的示意性横截面视图，半导体层103和半导体衬底101的、在环形结构117内部的部分通过如参照图1和图2所描述的半导体衬底101和半导体层103的热处理分离。半导体衬底101的、在环形结构117外部的部分保留作为为另外过程提供机械稳定性的半导体衬底环。另外过程的示例包括以下过程：对半导体衬底的暴露的表面进行清洗、刻蚀和机械加工，例如，研磨和/或抛光移除杂质和晶种层1030，在半导体衬底101的暴露的表面处形成（一个或多个）掺杂的半导体层和（一个或多个）接触层。例如，（一个或多个）掺杂的半导体层可以是高掺杂的接触层、发射极层、场停止区层中的一个或多个。（一个或多个）接触层可以包括一个或多个传导层，诸如，金属层或金属合金层或者其任何组合。如果这些层已经在如图3B中描绘的那样形成半导体层的期间预先形成，则可以省略（一个或多个）掺杂的半导体层中的部分或者全部的形成。由移除半导体衬底101的、在环形结构117内部的部分引起的凹处可以被填充有传导材料例如高掺杂半导体材料和/或金属，用于提高对半导体层103的电接触和机械稳定性。在一些实施例中，可以在将半导体晶片施加到胶带上之前移除半导体衬底101的、在环形结构117外部的部分。移除半导体衬底101的、在环形结构117外部的部分可以通过如参照图1和图2所描述的分离过程来执行，即，通过将杂质引入到在环形结构117外部的半导体衬底中以及通过参照图1和图2所描述的分离过程将该部分与半导体层分离来执行。
在制造半导体器件的方法的另一实施例中，图3A至3C中描绘的过程后面是如下文参照图6A至图6C描述的过程。
参照图6A的示意性横截面视图，通过如参照图1和图2所描述的半导体衬底和半导体层的热处理来将半导体层103和半导体衬底101分离。在分离的半导体层提供足够的机械稳定性的情况下，可以省略用于机械稳定性的载体。这允许更灵活的过程技术，因为半导体器件的后侧可以在任何时候被处理并且不经受满足每个过程所需的热预算的预定处理顺序的可能约束。
参照图6B的示意性横截面视图，在由分离过程暴露的表面处制备半导体层103。例如，制备可以包括以下过程：清洗、刻蚀和机械加工处理，例如，研磨和/或抛光移除杂质和晶种层1030。在一些实施例中，例如，杂质和晶种层可以保留作为半导体器件的功能元件，例如，作为复合区。后面可以是在半导体层103的暴露的表面处形成（一个或多个）掺杂的半导体层114和（一个或多个）接触层115的过程。例如，（一个或多个）掺杂的半导体层可以是高掺杂的接触层、发射极层、场停止区层中的一个或多个。（一个或多个）接触层115可以包括一个或多个传导层，诸如，金属层或金属合金层或者其任何组合。可以省略（一个或多个）掺杂的半导体层114中的部分或者全部的形成，如果这些层已经在如图3B中描绘的那样形成半导体层期间预先形成的话。可以在通过分离过程暴露的表面处的处理之前，和/或与该处理交替地，和/或在该处理之后执行在与通过分离过程暴露的表面相对的表面处的处理。在与通过分离过程暴露的表面相对的表面处的处理可以包括如上所述地形成半导体器件元件。半导体器件元件可以形成在区域109中的半导体层103内或在该半导体层103之上。
在图3A至图6B中图示的实施例中，杂质被引入到半导体衬底的表面区域中。根据另一实施例，杂质可以被引入到半导体本体103的下子层或最下子层中，例如被引入到播种层1030中（见图6C的横截面视图）或者到在漂移区层1031和半导体衬底101之间的任何其它子层中。图3A至图6B中图示的其他过程同样适用。
如图1至图6C中描绘的形成半导体器件的方法可以导致如下文参照图7A至图7D描述的半导体器件。
图7A是根据实施例的垂直半导体器件的一部分的示意性横截面视图7001。垂直半导体器件包括半导体本体704，例如硅半导体本体或碳化硅半导体本体。半导体本体704的漂移区厚度d1的精确调节包括上文参照图1至图6C描述的过程特征。
垂直半导体器件包括在第一表面707（例如，半导体本体704的前表面）处的第一负载端子结构720。第一负载端子结构720包括（一个或多个）掺杂的半导体区域。（一个或多个）掺杂的半导体区域可以通过在第一表面707处对半导体本体704进行掺杂处理形成，例如，通过扩散和/或离子注入过程形成。例如，第一负载端子结构720的半导体本体704中的（一个或多个）掺杂的半导体区域可以包括垂直功率IGFET（例如，超结FET）的掺杂源极和本体区域、或IGBT的集电极的掺杂源极和本体区域、或垂直功率半导体二极管或闸流管的阳极或阴极区域的掺杂源极和本体区域。在第一表面707处理半导体本体704的过程中，根据要在半导体本体中形成的功率半导体器件，可以形成控制端子结构，诸如，包括（一个或多个）栅极电介质和（一个或多个）栅极电极的平面栅极结构和/或沟槽栅极结构。
垂直半导体器件还包括在第二表面708（例如，半导体本体704的与第一表面707相对的后表面）处的第二负载端子结构725。第二负载端子结构725包括（一个或多个）掺杂的半导体区域。（一个或多个）掺杂的半导体区域可以通过在第二表面708处对半导体本体704的掺杂过程形成，例如，通过扩散和/或离子注入过程形成。例如，第二负载端子结构725的半导体本体704中的（一个或多个）掺杂的半导体区域可以包括（一个或多个）掺杂的场停止区域、垂直功率FET的掺杂漏极区域、或IGBT的发射极、或垂直功率半导体二极管的阳极或阴极区域。注入的离子可以是“激活的”，即，通过热退火步骤（例如，在注入之后，从背侧进行熔融或者非熔融激光退火）并入区域725中的晶格中。
到第一负载端子结构720的第一电负载端子触点L1和到控制端子结构的电控制端子触点C（如果存在于垂直功率半导体器件中）是第一表面707之上的布线区域的（一个或多个）部分。到第二负载端子结构725的第二电负载端子触点L2被提供在第二表面708处。电负载触点L1、L2和电控制端子触点C可以由一个或多个图案化的传导层（诸如，由夹在之间的（一个或多个）层间电介质层电隔离的金属化层）形成。例如，（一个或多个）层间电介质层中的接触开口可以被填充有（一种或多种）传导材料以提供诸如第一负载端子结构720的硅半导体本体中的一个或多个图案化传导层和/或（一个或多个）有源区域之间的电接触。例如，（一个或多个）图案化传导层和（一个或多个）层间电介质层可以在第一表面707处形成在半导体本体704之上的布线区域。例如，可以在第二表面708处提供传导层，例如，金属化层或金属化层堆叠。
在图7A中图示的垂直半导体器件中，电流流动方向在第一和第二负载端子触点L1、L2之间沿着相对的第一和第二表面707、708之间的垂直方向。
图7B是根据实施例的横向半导体器件的一部分的示意性横截面视图7002。横向半导体器件与垂直半导体器件的不同之处在于，第二负载端子结构725和第二负载端子触点L2形成在第一表面707处。第一和第二负载端子结构720、725可以通过相同的过程同时形成。同样，第一和第二负载端子触点L1、L2可以通过相同的过程同时形成。
在图7A和图7B中图示的实施例中，垂直和横向半导体器件的阻断电压能力能够通过第一和第二负载端子结构720、725之间（例如，FET的本体区域和漏极区域之间）的漂移或基极区705的适合距离d1、d2来调节。
在图7C的示意性横截面视图7003中，基于图1至图6C中图示的过程制造的半导体器件是平面栅极晶体管，该平面栅极晶体管包括p掺杂的本体区域730、p+掺杂的本体接触区域731和n+掺杂的源极区域732。栅极电介质733使栅极电极734与漂移或基极区705电隔离。栅极电极734电连接至控制端子触点C。在一些实施例中，栅极电极734对应于控制端子触点C。第一负载端子触点L1（例如，发射极端子触点）电连接至p掺杂的本体区域730和n+掺杂的源极区域732。高掺杂区域738（例如，IGBT的p+掺杂的双极注入区域或者IGFET的n+掺杂的漏极接触区域）在第二表面708处电连接至第二负载端子触点L2，例如，集电极端子触点。
在图7D的示意性横截面视图7004中，基于图1至图6C中图示的过程制造的半导体器件是沟槽栅极晶体管，该沟槽栅极晶体管包括p掺杂的本体区域750、p+掺杂的本体接触区域751和n+掺杂的源极区域752。沟槽756中的栅极电介质753使栅极电极754与漂移或基极区705电隔离。栅极电极754电连接至控制端子触点C。在一些实施例中，栅极电极754对应于控制端子触点C。第一负载端子触点L1（例如，源极端子触点）电连接至p掺杂的本体区域750和n+掺杂的源极区域752。高掺杂区域738（例如，IGBT的p+掺杂的双极注入区域或者IGFET的n+掺杂的漏极接触区域）在第二表面708处电连接至第二负载端子触点L2，例如，集电极端子触点。除了栅极电介质753和栅极电极754以外，一个或多个场电介质和（一个或多个）场电极可以布置在沟槽756中，例如，在栅极电极754和沟槽的底侧之间。
尽管本文中已经图示和描述了特定实施例，但是本领域普通技术人员将领会到的是，在不脱离本发明的范围的情况下，各种替换和/或等同实现方式可以替代示出和描述的特定实施例。本申请旨在覆盖本文中所讨论的特定实施例的任何适配或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (20)

1.一种形成半导体器件的方法，所述方法包括：
通过离子注入在半导体衬底的第一表面处将杂质引入到所述半导体衬底的一部分中，所述杂质被配置成吸收能量小于所述半导体衬底的带隙能量的电磁辐射（S100）；
在所述半导体衬底的第一表面上形成半导体层（S110）；
利用电磁辐射来对所述半导体衬底进行辐照，所述电磁辐射被配置成由所述杂质吸收并且被配置成产生所述半导体衬底的晶格的局部损坏（S120）；以及
通过对半导体层和半导体衬底的热处理来使所述半导体层和所述半导体衬底分离，所述热处理被配置成通过热机械应力引起沿着所述晶格的局部损坏的裂缝形成（S130）。
2.一种形成半导体器件的方法，所述方法包括：
在半导体衬底的第一表面上形成半导体层，其中杂质被引入到在所述半导体衬底的第一表面处邻接所述半导体衬底的第一子层中，所述杂质被配置成吸收能量小于所述半导体衬底的带隙能量的电磁辐射（S200）；
利用电磁辐射来对所述半导体衬底进行辐照，所述电磁辐射被配置成由所述杂质吸收并且被配置成产生所述半导体衬底的晶格的局部损坏（S210）；以及
通过对半导体层和半导体衬底的热处理来使所述半导体层和所述半导体衬底分离，所述热处理被配置成通过热机械应力引起沿着所述晶格的局部损坏的裂缝形成（S220）。
3.根据前述权利要求中的任一项所述的方法，其中，所述电磁辐射是激光。
4.根据前述权利要求中的任一项所述的方法，其中，所述电磁辐射的能量密度在1 J/cm2和5 J/cm2的范围中。
5.根据前述权利要求中的任一项所述的方法，其中，所述杂质在所述半导体衬底的相对表面之间沿着垂直方向的延伸在100 nm到3 µm的范围中。
6.根据前述权利要求中的任一项所述的方法，其中，所述杂质的剂量在1×1013 cm-2到晶格非晶化剂量的范围中。
7.根据前述权利要求中的任一项所述的方法，其中，所述半导体层是硅半导体层并且所述杂质选自以下各项的组：氮、钼、钨、钽、铟及其任何组合。
8.根据权利要求1至6中的任一项所述的方法，其中，所述半导体层是碳化硅半导体层并且所述杂质选自以下各项的组：钛、钽、钒及其任何组合。
9.根据前述权利要求中的任一项所述的方法，其中，所述杂质是深杂质，所述深杂质具有大于100 meV的最近带隙的距离。
10.根据前述权利要求中的任一项所述的方法，还包括将所述杂质维持作为所述半导体器件的复合区中的复合中心。
11.根据前述权利要求中的任一项所述的方法，还包括在利用电磁辐射来对所述半导体衬底进行辐照之前，通过移除所述半导体衬底的材料来减小所述半导体衬底的厚度，所述电磁辐射被配置成由所述杂质吸收并且被配置成产生所述半导体衬底的晶格的局部损坏。
12.根据权利要求11所述的方法，其中，仅在所述半导体衬底的一部分中减小所述厚度。
13.根据前述权利要求中的任一项所述的方法，其中，形成所述半导体层包括：在包括所述杂质的半导体区域上形成接触或发射极层，以及在掺杂的接触或发射极层上形成漂移区层，其中，接触或发射极层的最大掺杂浓度超出所述漂移区层的最大掺杂浓度大于两个数量级。
14.根据前述权利要求中的任一项所述的方法，还包括：在将所述半导体层和所述半导体衬底分离之后，在通过将所述半导体层和所述半导体衬底分离而暴露的所述半导体层的表面处形成掺杂的接触或发射极层。
15.根据前述权利要求中的任一项所述的方法，还包括：在通过热处理将所述半导体层和所述半导体衬底分离之前或者在利用电磁辐射对所述半导体衬底进行辐照之前，在所述半导体层中和/或在所述半导体层上形成半导体器件元件。
16.根据前述权利要求中的任一项所述的方法，还包括：在通过热处理将所述半导体层和所述半导体衬底分离之后，制备所述半导体衬底的、通过分离过程而暴露的表面以供重新用作基础衬底。
17.根据前述权利要求中的任一项所述的方法，还包括：在将所述半导体层和所述半导体衬底分离之前，将所述半导体层安装在载体上。
18.根据前述权利要求中的任一项所述的方法，其中，所述半导体器件是垂直功率半导体器件，并且所述方法还包括在所述半导体层的第一表面处形成第一负载端子和控制端子，并且在所述半导体层的、与所述第一表面相对的第二表面处形成第二负载端子。
19.根据前述权利要求中的任一项所述的方法，还包括：在所述半导体衬底中从所述半导体衬底的表面切割环形结构，并且其中，仅仅在所述环形结构的内部区域内分离所述半导体层和所述半导体衬底。
20.根据权利要求19所述的方法，还包括：通过移除所述半导体衬底的、在所述环形结构的内部区域内的材料来减小所述半导体衬底的厚度。
CN201710024090.1A 2016-01-14 2017-01-13 形成半导体器件的方法 Active CN107068564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016100565.7A DE102016100565B4 (de) 2016-01-14 2016-01-14 Verfahren zum herstellen einer halbleitervorrichtung
DE102016100565.7 2016-01-14

Publications (2)

Publication Number Publication Date
CN107068564A true CN107068564A (zh) 2017-08-18
CN107068564B CN107068564B (zh) 2020-11-03

Family

ID=59255934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710024090.1A Active CN107068564B (zh) 2016-01-14 2017-01-13 形成半导体器件的方法

Country Status (3)

Country Link
US (1) US10643897B2 (zh)
CN (1) CN107068564B (zh)
DE (1) DE102016100565B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102017117306A1 (de) 2017-07-31 2019-01-31 Infineon Technologies Ag Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102019132158A1 (de) 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
EP3886150A1 (en) 2020-03-26 2021-09-29 Infineon Technologies Austria AG Method for processing a semiconductor wafer, semiconductor wafer, clip and semiconductor device
DE102021118315A1 (de) 2021-07-15 2023-01-19 mi2-factory GmbH Verfahren zur Herstellung eines elektronischen Halbleiterbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629551A (zh) * 2011-02-08 2012-08-08 Soitec公司 用于再利用源衬底的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284671B1 (en) * 1998-11-19 2001-09-04 National Research Council Of Canada Selective electrochemical process for creating semiconductor nano-and micro-patterns
US7224532B2 (en) * 2002-12-06 2007-05-29 Chevron U.S.A. Inc. Optical uses diamondoid-containing materials
JP5028640B2 (ja) * 2004-03-26 2012-09-19 日亜化学工業株式会社 窒化物半導体レーザ素子
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8148176B2 (en) * 2009-08-20 2012-04-03 Innovalight, Inc. Methods for distinguishing a set of highly doped regions from a set of lightly doped regions on a silicon substrate
US8759951B2 (en) 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
EP2879176B1 (en) 2012-07-25 2019-12-04 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9871350B2 (en) * 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629551A (zh) * 2011-02-08 2012-08-08 Soitec公司 用于再利用源衬底的方法

Also Published As

Publication number Publication date
CN107068564B (zh) 2020-11-03
DE102016100565B4 (de) 2022-08-11
US20170207124A1 (en) 2017-07-20
US10643897B2 (en) 2020-05-05
DE102016100565A1 (de) 2017-07-20

Similar Documents

Publication Publication Date Title
US20210359087A1 (en) Method for Forming a Semiconductor Device and a Semiconductor Device
CN106356286B (zh) 包括氧扩散阻挡的半导体器件及制造方法
CN107068564A (zh) 形成半导体器件的方法
US7977210B2 (en) Semiconductor substrate and semiconductor device
US9105487B2 (en) Super junction semiconductor device
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
US9496151B2 (en) Semiconductor device and semiconductor device manufacturing method
CN107039502B (zh) 形成半导体器件的方法以及半导体器件
JP2023126260A (ja) シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
CN111354796A (zh) 包括碳化硅主体的半导体器件以及制造方法
JP6455514B2 (ja) 半導体装置および半導体装置の製造方法
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
US10580653B2 (en) Method of forming a semiconductor device
JP2017112335A (ja) 半導体素子の製造方法
US10825716B2 (en) Method for manufacturing a semiconductor device
JP2004039842A (ja) 半導体装置およびその製造方法
CN108091610A (zh) 用于制造半导体装置的方法
CN106024855B (zh) 半导体晶片和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant