CN108091610A - 用于制造半导体装置的方法 - Google Patents

用于制造半导体装置的方法 Download PDF

Info

Publication number
CN108091610A
CN108091610A CN201711146870.XA CN201711146870A CN108091610A CN 108091610 A CN108091610 A CN 108091610A CN 201711146870 A CN201711146870 A CN 201711146870A CN 108091610 A CN108091610 A CN 108091610A
Authority
CN
China
Prior art keywords
layer
semiconductor device
etching
chip
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711146870.XA
Other languages
English (en)
Inventor
O·黑尔蒙德
I·莫德
I·穆里
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108091610A publication Critical patent/CN108091610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Abstract

公开了一种用于制造半导体裸片的方法。所述方法包括：提供包括切割区域的晶片衬底，在所述切割区域外提供第一刻蚀停止材料，以及将晶片衬底向下朝着所述第一刻蚀停止材料刻蚀。还公开了一种半导体装置芯片。所述半导体装置芯片包括具有半导体装置的装置层和支撑所述装置层的金属支撑层。所述金属支撑层提供所述装置层的金属侧壁保护结构。

Description

用于制造半导体装置的方法
技术领域
本发明涉及一种用于制造半导体裸片的方法以及一种半导体装置芯片。
背景技术
半导体装置是用半导体晶片制造的。一个半导体晶片可以设有多个有源部分，每个有源部分包括一个半导体装置。
在称为切割的工艺中，可以将晶片切成裸片。所述裸片分别包括在切割之前设置在晶片上的有源部分中的一个。切割可以通过锯切执行。锯切会导致半导体裸片开裂。裂纹会损害半导体装置的功能。
刻蚀可以被执行以切割开晶片并因此使裸片彼此分离。与锯切相比，刻蚀需要大量时间使刻蚀剂穿过晶片衬底进行刻蚀工作。
发明内容
下面呈现的简化概述用于提供对本发明的一个或多个方面的基本理解。本概述不是对本发明的广泛概观，既不旨在标识本发明的主要或关键部分，也不旨在描述本发明的范围。相反，所述概述的主要目的是以简化的形式呈现本发明的一些概念，作为稍后呈现的更详细描述的序言。
本文描述的是可用于例如制造半导体装置的领域中的技术。本文公开的多种实施例涵盖一种方法和一种半导体装置。
一方面，一种方法包括提供包括切割区域的晶片衬底。所述方法还包括在所述切割区域外沉积第一刻蚀停止材料。至少一种效果可以是：可以形成第一刻蚀停止层。一些实施例还包括刻蚀所述晶片衬底。至少一种效果可以是：刻蚀剂可以在由被沉积以形成所述第一刻蚀停止层的刻蚀停止材料覆盖的区域之间形成多个沟槽。
具体地讲，根据本发明的一个方面，提供了一种用于制造半导体裸片的方法，所述方法包括：提供包括切割区域的晶片衬底，在切割区域外提供第一刻蚀停止材料，以及在切割区域内，将晶片衬底向下刻蚀至超过具有第一刻蚀停止材料的平面。
根据本发明的一个可选实施例，所述方法还包括：在切割区域内沉积第二刻蚀停止材料。
根据本发明的一个可选实施例，所述方法还包括：在提供所述第一刻蚀停止材料层之后并且在沉积所述第二刻蚀停止材料层之前，沉积衬底材料以形成装置层。
根据本发明的一个可选实施例，各向异性地执行刻蚀。
根据本发明的一个可选实施例，所述方法还包括：在所述晶片衬底上沉积用于金属化的种子层材料。
根据本发明的一个可选实施例，所述方法还包括：在沉积所述第二刻蚀停止层之后，去除所述第一刻蚀停止层。
根据本发明的一个可选实施例，所述方法还包括：在对所述晶片衬底执行刻蚀之后，利用质子掺杂所述切割区域中的所述衬底层的侧壁。
根据本发明的一个可选实施例，所述方法还包括：在对所述晶片衬底执行刻蚀之后，利用硼、铝、磷、砷和锑中的至少一种掺杂所述切割区域中的所述装置层的侧壁。
根据本发明的一个可选实施例，所述方法还包括：在所述种子层上沉积金属。
根据本发明的一个可选实施例，所述方法还包括：在将所述晶片衬底的多个部分彼此分离开之前，将所述晶片衬底安装在支撑箔上。
根据本发明的一个可选实施例，所述方法还包括使保持所述晶片衬底的支撑箔伸展。
根据本发明的第二个方面，提供了一种半导体装置芯片，所述半导体装置芯片包括：包括半导体装置的装置层，以及支撑所述装置层的金属支撑层，其中，所述金属支撑层提供所述装置层的金属侧壁保护结构。
根据本发明的一个可选实施例，所述装置层的侧壁相对于所述半导体装置芯片的侧壁倾斜。
根据本发明的一个可选实施例，半导体装置芯片的占位区具有非矩形的形状。
根据本发明的一个可选实施例，所述半导体装置芯片还包括：至少一个从所述半导体装置芯片侧向延伸的桥头部分。
根据本发明的一个可选实施例，所述装置层的衬底材料选自由硅、碳化硅、砷化镓和氮化镓组成的组。
根据本发明的一个可选实施例，所述装置层的厚度被选择成能够提供高于预定击穿电压的阻断能力。
根据本发明的一个可选实施例，所述装置层的厚度等于或小于180μm。
根据本发明的一个可选实施例，所述装置包括微机电系统(MEMS)。
根据本发明的一个可选实施例，所述半导体装置芯片还包括：焊接到所述金属支撑层的引线框架，其中，所述装置层不暴露给焊料。
可以理解，本概述的提供不是用于解释或限制权利要求的范围或含义。本概述既不旨在确定所要求保护的主题的主要特征或关键特征，也不旨在用于帮助确定所要求保护的主题的范围。还公开了其它方法、设备和系统。本领域技术人员在阅读下面的详细描述以及查看附图之后将认识到附加的特征和优点。
附图说明
以下参照附图描述所要求保护的主题。如本文所使用的，相同的术语在整个说明书中指代相同的元件。具体实施方式部分参考了附图。在整个附图中可使用相同的附图标记指代相似的特征和构件。此外，在不同的附图中，相似的特征或相应的特征可以由最后两位数字相同的附图标记表示。应当指出，示例性实施例的视图仅仅是为了说明实施例的选定的特征。特别地，剖视图不是按比例绘制，所示的结构的尺寸关系可以与图示的尺寸关系不同。
图1A和1B示出了根据本公开的基本概念的一个示例性实施例中的方法的流程图。
图2A至2M示出了根据一些实施例的在根据图1A和1B所示的流程图的方法的制造过程中的选定步骤中的晶片部分的剖视图。
图3示出了根据一些实施方案的可由使用了示例性方法的步骤的制造工艺产生的半导体裸片的侧剖视图。
图4A和4B示出了根据一些实施例的在根据图1A和1B所示的流程图的方法的制造过程中的选定步骤中的晶片部分的剖视图。
具体实施方式
出于解释的目的，阐述了许多具体细节以便提供对所要求保护的主题的透彻理解。然而，可能是显而易见的是，所要求保护的主题可以在没有这些具体细节的情况下实施。
图1A和1B示出了根据本公开的基本概念的一个示例性实施例中的方法的流程图。特别地，所述示例性方法可用于制造半导体裸片。下面，在图1A和1B中所描绘的工艺的步骤将参照图2A至2M描述，图2A至2M示出了根据图1A和1B所示的方法的制造过程中的选定步骤中的根据一些实施例的晶片部分的剖视图。所示步骤的顺序不应被理解为限制性的。相反，本领域技术人员理解，可以同时执行或以与本文讨论的所示出的顺序不同的顺序执行这些步骤中的一些步骤。
在S110中，如图2A所示，提供包括衬底材料的晶片200。在一些实施例中，衬底材料是半导体。例如，晶片是硅晶片或碳化硅晶片。根据本公开的基本概念的目的、特别是根据加工晶片200以制造半导体装置的目的，晶片可以具有多个用于支撑一个或两个以上半导体装置的第一部分和用于支撑半导体装置之间的桥或其它结构耦连部的多个第二部分。应当理解，半导体装置之间的桥或其它结构耦连部可以被配置为在彼此切开第一部分的过程中失去。在图中，虚线用于指示第一部分与第二部分之间的边界。然而，应当理解，只要晶片衬底未被结构化，虚线就不表示任何结构的不均匀性，而仅仅指示在随后的制造过程中如何使用晶片衬底的设计。
在制造过程中如下面将看到的那样第一部分可以提供晶片的所谓的有源区域201的情况下，第二部分可以提供晶片的切割区域202。因此，所述示例性方法包括提供具有切割区域202的晶片200。晶片衬底200用于支撑均在切割区域202外的有源区域201中形成的半导体装置。在一些实施例中，晶片衬底200是均匀的。特别地，晶片衬底200的任一面或任一侧可以在结构上相同。然而，下面将参考晶片的前面204和晶片衬底200的背面208。晶片衬底200的前面204将被表示为形成半导体装置的面。不同的是，晶片200的背面208将被表示为晶片的与前面204相反的面。下面，具有或平行于晶片衬底200的前面204的平面将被称为半导体装置的支撑平面。
在S115中，例如，如图2B所示，在晶片200的前面204上于切割区域202外提供包括第一层刻蚀停止材料的第一刻蚀停止层210。在一些实施例中，第一层刻蚀停止材料选自由氧化物、石墨、氮化物、碳化物及它们的组合物组成的组。例如，第一层刻蚀停止材料是通过化学气相沉积或阴极电弧等离子体沉积沉积的。特别地，第一刻蚀停止层210可以被图案化。例如，第一刻蚀停止层210的图案可以使得第一层刻蚀停止材料覆盖有源区域201，但不覆盖切割区域202。图案可以例如是条状的、矩形的或圆形的。因此，第一刻蚀停止层210可以为半导体装置提供保护屏障，同时暴露晶片衬底的特别是在从晶片200切割出裸片时将要丢失的那些部分。
在S120中，在沉积第一层刻蚀停止材料之后，在一些实施方案中，如图2C所示的示例性实施例中所示，半导体材料、例如晶片材料、特别是衬底材料的装置层220沉积在第一刻蚀停止层210上。可以执行一个或两个以上加工步骤，以便在装置层220中形成半导体装置(未具体示出)。
例如，半导体装置可以是集成电路(IC：Integrated Circuit)装置、功率晶体管(例如IGBT、功率MOSFET或功率二极管)或微机电系统(MEMS：Micro-Electro-MechanicalSystem)装置。特别地，这样的装置可以形成在第一部分之上，即在晶片衬底200的有源区域201中。在一些实施例中，另外的装置(未示出)形成在晶片衬底200的第二部分202之上。例如，可以在第二部分202之上形成用于晶片测试并在从晶片切割出裸片时丢失的测试电路。
如下所述，半导体材料的装置层220将形成裸片的有源半导体基底。例如，装置层220可以包括与晶片衬底201的材料相同类型的材料、例如硅或碳化硅。在一些实施方案中，装置层220是通过半导体材料在第一刻蚀停止层210上的外延沉积、例如通过化学气相沉积而形成的。至少一种效果可以是：例如，如图2C所示，第一刻蚀停止层210被掩埋在装置层220的衬底材料之下。
在一些实施例中，装置层220的厚度被选择以提供阻断能力，所述阻断能力被设计为如果施加高于预定击穿电压的电压时能抑制电流流动。至少一种效果可以是：装置层220的厚度适于在形成于晶片顶部的有源电路部分与第一刻蚀停止层210之间或在一些实施例中在有源电路部分与稍后的工艺步骤中稍微高于第一刻蚀停止层210(例如，1至10微米)实施的场阻止部区域之间提供高于预定击穿电压的阻断能力。在一些实施例中，有源材料层的厚度小于10微米。在一些实施方案中，所述示例性方法相应地被用于制造具有低击穿电压的低压功率晶体管。
在S125中，在已经掩埋第一刻蚀停止层210之后，第二刻蚀停止层230沉积在装置层220之上、例如沉积在被沉积以掩埋第一刻蚀停止层210的衬底材料上。第二刻蚀停止材料层230可以被图案化。特别地，第二刻蚀停止材料层230被形成以便在切割区域202之上提供第二刻蚀停止层230。应当理解，本领域技术人员还可以考虑第二刻蚀停止层230被提供以覆盖晶片的更多区域而不仅仅是切割区域202的实施方案。在一些实施例中，第二刻蚀停止材料选自由氧化物、石墨、氮化物、碳化物及它们的组合物组成的组。
在S130中，例如，如图2E所示，一个或两个以上加工步骤可以被执行，以在晶片衬底200之上形成顶部金属层240。例如，顶部金属层240包括铜。在一些实施例中，顶部金属层240作为铜层提供。在一些实施例中，顶部金属层被结构化(未示出)。例如，顶部金属层可以包括端子、例如栅极端子和/或源极端子。在一些实施例中，例如，具有超过400V的阻断电压的一些硅基绝缘栅双极晶体管(IGBT：Insulated Gate Bipolar Transistor)(例如600VIGBT、1200V IGBT、1700V IGBT)或功率MOSFET，装置层220与顶部金属层240一起的厚度可以超过50微米、甚至100微米、甚至150微米。
在S135中，在一些实施方案中，如图2F所示，绝缘层250沉积在晶片上。例如，诸如硅氧化物的氧化物可以被沉积以形成绝缘层250。绝缘层250可以被图案化并被形成以便为晶片的有源区域中制造的半导体装置的边缘部分提供绝缘。因此，在一些实施例中，有源区域201的面向切割区域202的侧壁被绝缘层250覆盖。
在S140中，例如，如图2G所示，使用粘合剂将晶片附连到作为粘合载体260的载体板。至少一种效果可以是：粘合载体260支撑晶片。特别地，粘合载体260可以将晶片的在加工过程中会变得彼此弱连接或被彼此切断的部分在这些部分最终被切断以获得裸片或芯片之前保持在一起。
在S145中，根据一些实施方案，如图2H所示，使晶片衬底200经受磨削。应当理解，在晶片的前侧或顶面上执行上述工艺步骤的同时在晶片的背侧或底面上执行磨削或以其它方式薄化晶片衬底。至少一种效果可以是：晶片衬底被薄化。在一些实施方案中，磨削被执行直到达到被掩埋的第一刻蚀停止层210。在一些实施方案中，在达到被掩埋的第一刻蚀停止层210之前停止磨削，在一个实施例中，特别是在刚要达到被掩埋的第一刻蚀停止层210之前停止磨削。
在S150中，如图2I所示，使晶片衬底200经受刻蚀。至少一种效果可以是：在通过磨削薄化晶片期间晶片的厚度进一步被减小到超出了晶片衬底200的去除。在一些实施方案中，刻蚀剂选自由诸如四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)的季铵盐和其它碱性溶液组成的组。
在切割区域202外，刻蚀剂可被第一刻蚀停止层210阻挡。因此，装置层220的厚度基本上决定了薄化的晶片的厚度。在一些实施例中，装置层220的厚度等于或小于180微米。在一些实施例中，装置层220的厚度超过例如10微米、甚至50微米、甚至100微米、甚至150微米。在一些实施例中，装置层220的厚度仅为10微米。只要如上所述装置层220适于提供预定的阻断电压，所述电压就分别施加在顶部金属层240与薄化的晶片的底面或者场阻止层(未示出)之间。
在切割区域202内，执行刻蚀晶片衬底超过具有第一刻蚀停止层210的平面。在一些实施方案中，各向异性地执行刻蚀。示例性的刻蚀剂溶液例如包括四甲基氢氧化铵(TMAH)或氢氧化钾(KOH)。至少一种效果可以是：在切割区域202中，装置层220中的衬底材料设有倾斜的侧壁221、222。换句话说，侧壁221、222相对于半导体装置的支撑平面是倾斜的或成斜坡状。然而，因为在本工艺的较早时候晶片衬底200的切割部分202未被第一刻蚀停止材料覆盖，因此刻蚀剂可以使自身进入装置层220的半导体材料中，直到刻蚀剂到达第二刻蚀停止层230，在所述第二刻蚀停止层230处，防止刻蚀剂进一步朝向晶片的顶面进行刻蚀。因此，装置层220可以从切割区域202移除，而有源区域201以及进而的半导体装置由第一刻蚀停止层210保护。至少一种效果可以是：刻蚀剂可以在被沉积以形成第一刻蚀停止层210的刻蚀停止材料覆盖的区域之间形成沟槽215。因此，第二刻蚀停止层230的材料可以提供形成在切割区域中的沟槽215的底板。至少一种效果可以是：降低半导体装置的侧壁受到来自粘合载体260的酰亚胺的颗粒和/或来自衬底材料刻蚀工艺的反应物污染的风险。
在一些实施方案(未示出)中，然后通过使用例如氢氟酸(HF)进行的刻蚀来去除第一刻蚀停止层。
一些实施方案(未示出)进一步包括：在执行晶片衬底的刻蚀之后，利用质子在切割区域中掺杂衬底层的侧壁。至少一种效果可以是：侧壁可以提供侧向沟道阻止部和/或场阻止部。一些实施方案(未示出)包括：在执行晶片衬底的刻蚀之后，利用诸如V族材料、例如磷(P)和/或砷(As)和/或锑(Sb)的供体在切割区域中掺杂衬底层的侧壁。至少一种效果可以是：衬底层的侧壁可以设有侧向沟道阻止部。在一些实施方案中，质子照射可以与场阻止部产生相结合。在一些实施方案中，通过用诸如III族材料、例如硼(B)和/或铝(Al)的受体掺杂侧壁来提供分离扩散。分离扩散可以是经由晶片的前面执行的深度扩散，从而产生穿透晶片体的至少一部分的pn结。至少一种效果可以是：与pn结相邻的不同芯片区域的电分离。在一些实施方案中，通过掺杂形成半导体装置的背侧端子。因此，可以提供例如作为半导体装置的功率晶体管的p掺杂的背侧发射极。在一些实施方案中，组合提供侧壁保护和/或背侧端子的前述步骤。在一些实施方案中，将形成n掺杂的背侧漏极层。
一些实施方案还包括在晶片衬底上沉积金属。至少一种效果可以是：晶片衬底可以设有支持性的背侧金属化层，所述支持性的背侧金属化层在切割区域中沿循倾斜的侧壁的轮廓，以保护侧壁。在一些实施例中，侧壁221、222被金属完全覆盖。至少一种效果可以是：保护半导体装置层220免受热应力和/或机械应力的不利影响的能力得到特别增强。
在一些实施方案中，在S155中，晶片背侧首先设有保护层270。例如，如图2J所示，阻挡层材料沉积在晶片上。在一些实施例中，阻挡层材料选自由钛-钨、氮化钛、氮化钽(TaN)、钛(Ti)、钽(Ta)及它们的任何组合物或堆叠体组成的组。至少一种效果可以是：有源区域可以被保护以阻止从要在保护层270上形成的金属层产生的电迁移。
在S160中，金属支撑层280沉积在晶片的底面上，特别地，在一些实施例中，如图2K所示，所述金属支撑层280沉积在保护层270上。在一些实施例中，使用电化学沉积来沉积金属。金属支撑层280可以具有例如5至50微米的厚度。在一些实施例中，金属支撑层280的厚度为10至20微米。至少一种效果可以是：金属支撑层280提供散热器。一种效果可以是：所述裸片是机械稳定的。
在一些实施例中，所述金属包括铜。在一些实施例中，金属支撑层280作为铜层提供。在一些实施方案中，形成金属支撑层280包括沉积用于金属化的种子层(未示出)。例如，可以使用溅射技术来形成种子层。至少一种效果可以是：金属可以更好地沉积在种子层材料上，以便形成裸片的背侧金属化结构。在一些实施例中，种子层材料选自由氧化锌(ZnO)、铜(Cu)和银(Ag)组成的组。
在S165中，如图2L所示，可以结构化金属支撑层280。例如，可以通过从切割区域202去除金属来形成切割沟槽或切割沟道290。一些实施方案使用诸如湿刻蚀的刻蚀。在一些实施方案中，可以执行等离子体刻蚀。刻蚀步骤可以在第二刻蚀停止层230处停止。至少一种效果可以是：降低半导体装置的侧壁受到来自粘合载体260的颗粒和/或来自刻蚀工艺的反应物的污染的风险，否则刻蚀工艺将导致刻蚀剂与粘合剂的接触。因此，第二刻蚀停止层230在有源部分之间形成桥，因此，将相邻的有源部分彼此机械地连接。
在一些实施方案中，喷墨印刷步骤可以被执行，以用诸如酰亚胺或环氧树脂(未示出)的保护性材料填充切割沟道290。因此，为了将裸片与晶片分离开，可以执行切割步骤、例如锯切步骤。在一些实施方案中，使用激光器来执行切割(未示出)。
在粘合载体是粘合支撑带的一些实施方案中，在S170中，如图2M中所示，保持晶片衬底的粘合载体260被扩展。例如，支撑带被拉伸。在一个替代的实施方案中，如图4A所示，晶片被底面朝下地设置在框架支撑箔410上。粘合载体可以在晶片粘附到框架支撑箔410时被移除。然后，如图4B所示，框架支撑箔410可以通过框架扩展而被拉伸。拉伸的至少一种效果可以是：晶片的各个部分之间的桥断裂。因此，形成在晶片上的有源部分201最终被彼此分离开成为单独的半导体晶片。
在S175中，支撑载体被去除以单个化分割出单独的半导体裸片。
在S180中，例如，如图3所示，在一个实施例中，可以将单个化分割的裸片焊接到引线框架。
总体而言，本公开涵盖半导体装置芯片。半导体装置芯片包括具有半导体装置的装置层。半导体装置芯片还包括支撑装置层的金属支撑层。在一些实施例中，金属支撑层形成衬底材料层的金属侧壁保护结构。在一些实施例中，装置层的侧壁相对于半导体装置芯片的侧壁是倾斜的。特别地，装置层的侧壁相对于半导体装置芯片的基本垂直的侧壁可以是倾斜的。在一些实施例中，包括装置层的侧壁的一部分的平面不垂直于包括金属支撑层的基本平坦的底部表面的平面。在一些实施例中，装置层的衬底材料选自由硅、碳化硅、砷化镓和氮化镓组成的组。在一些实施例中，所述装置包括微机电系统(MEMS)。
半导体装置芯片的一些实施例包括焊接到金属层的引线框架，其中，装置层的衬底材料基本上不暴露于焊料或者一点也不暴露于焊料。
半导体装置芯片的一些实施例包括至少一个从半导体装置芯片侧向延伸的桥头部分。所述桥头部分可以通过使支撑具有多个通过桥彼此连接的裸片的晶片的载体带伸展来形成。在一些实施例中，半导体装置芯片的占位区具有非矩形的形状。
图3示出了使用上述示例性方法的步骤制造并焊接到引线框架上的半导体裸片的侧剖视图。
在一些实施例中，如图3所示，装置层220的侧壁轮廓是倾斜的，而不是垂直于半导体装置的初始由晶片200的顶部表面所限定的支撑平面。侧壁的倾斜度可取决于刻蚀剂，在步骤S150中，所述刻蚀剂不仅可以穿过衬底材料的装置层220到达第二刻蚀停止层230，而且还可以作用在形成于装置层220中的衬底材料的侧壁上。尽管如此，但在刻蚀是各向异性的情况下，从侧壁去除衬底材料与从刻蚀出的沟槽的底部去除衬底材料相比可以以更小的速率和/或程度来执行。
在一些实施例中，如图3所示，保护层270覆盖裸片的侧壁。保护层270的金属比装置层220的衬底材料更好地传导热量。在将裸片300焊接到引线框架310期间，金属的导热性因此可以降低裸片的衬底材料上的热应力。因此，当与侧壁不具有本文公开的实施例的金属覆盖物的裸片相比，裂纹更不太可能发生。
应当理解，本文公开的一些方法可用于形成具有任意占位区的裸片。特别地，由于芯片可以以圆的边缘制造，因此芯片可以是圆形的。
如上所述，阻断pn结可以由在掺杂剂的密度方面彼此不同的至少两个区域(较低掺杂区域和较高掺杂区域)形成。在一些实施方案中，可以使用湿刻蚀角来提供pn结的终止。在一些实施例中，可以使用相对于半导体装置的支撑平面成正倾斜角的侧壁来终止阻断pn结。在这种情况下，与较高掺杂区域相比，沿着较低掺杂区域去除更多的材料，而这两个区域共同形成阻断pn结。至少一种效果可以是：正角能够实现良好的阻断性能和/或对表面电荷有抵抗力。当与典型的诸如场环、场板等等的平面结端子相比时，一种效果也可以是减少区域耗用量。
本文根据示例性实施例描述了多个实施方案。然而，应当理解，实施方案的各个方面可以被单独地要求保护，并且可以组合各种实施例的一个或两个以上特征。在某些情况下，省略或简化众所周知的特征，以清楚地描述示例性实施方案。
应当指出，示例性实施例的视图仅仅是为了说明实施例的选定的特征。特别地，剖视图不是按比例绘制，并且所示的结构的尺寸关系可以与图示的尺寸关系不同。例如，尽管在附图中，顶部金属层240被示为比装置层220厚，但在其它实施例中，顶部金属层也可以比装置层薄。例如，装置层可以具有100微米的厚度，而顶部金属层可以具有2微米的厚度。
在示例性实施方案的上述描述中，出于解释的目的，阐述了具体的数字、材料配置和其它细节以便更好地解释如所要求保护的发明。然而，对于本领域技术人员而言显见的是，可以使用与本文所述的示例性实施方案不同的细节来实施所要求保护的发明。还应当理解，本文所述的多种实施例的特征可以彼此组合，除非另有特别说明。
本文描述的一些或所有方法步骤可以由(或使用)例如微处理器、可编程计算机或电子电路的硬件设备来执行。其它实施例包括用于执行存储在机器可读载体上的本文描述的方法之一的计算机程序。
虽然本文已经示出和描述了特定实施例，但是本领域普通技术人员应当理解，在不脱离本发明的范围的情况下，各种替代实施方案和/或等同实施方案可以替代所示的和所描述的特定实施例。例如，为了在晶片的掩埋层中提供第一刻蚀停止材料，可以使用作为注入物的氧离子或诸如碳离子、氮离子的其它离子在晶片衬底上执行例如注氧隔离(SIMOX：Separation-by-Implantation-of-Oxygen)工艺的离子束注入工艺。在另一个实施方案中，例如，可以执行在晶片衬底中注入硼以形成第一边缘停止层的电化学工艺。因此，晶片的退火可以产生掩埋的第一刻蚀停止层。在另一个实施方案中，第一刻蚀停止层也可以通过在p型掺杂衬底上注入n型掺杂剂来产生。在这种情况下，使用碱性刻蚀剂的刻蚀可以通过向n掺杂区域施加阳极电压而在pn结处终止。本申请意欲涵盖本文讨论的特定实施例的任何修改或变化。本发明意欲仅由权利要求及其等同替换限制。
如本文所使用的，单词“示例性”表示用作示例、实例或说明。本文描述为“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利。相反，使用单词“示例性”用于以具体的方式呈现概念和技术。例如，术语“技术”可以指由本文所述的上下文所指示的一个或多个装置、设备、系统、方法，物品和/或计算机可读指令。
如本文所使用的，术语“或”用于表示包含性的“或”而不是排它性的“或”。也就是说，除非上下文另有明确说明，否则“X采用A或B”意欲表示任何自然包含的排列组合。也就是说，如果X采用A；X采用B；或X采用A和B两者，那么在上述任何情况下都满足“X采用A或B”。
如本文所使用的，除非另有说明或者从上下文中明确地指向单数形式，没有明确限定个数的表述通常应解释为“一个或两个以上”。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”或其变型和类似术语是包容性的开放式术语。这些术语表示所述元件或特征的存在性，但不排除附加的元件或特征。
如本文所使用的，仅仅是参考所描述的图的取向使用了诸如“顶”、“底”、“前”、“背”、“前向”、“尾后”等等的方向性术语。
如本文所使用的，诸如“第一”、“第二”等等的术语也用于描述各种元件、区域、部分等等，也不旨在限制。

Claims (20)

1.一种用于制造半导体裸片的方法，所述方法包括：
-提供包括切割区域的晶片衬底，
-在切割区域外提供第一刻蚀停止材料，以及
-在切割区域内，将晶片衬底向下刻蚀至超过具有第一刻蚀停止材料的平面。
2.根据权利要求1所述的方法，其中，所述方法还包括：
-在切割区域内沉积第二刻蚀停止材料。
3.根据权利要求2所述的方法，其中，所述方法还包括：
-在提供所述第一刻蚀停止材料层之后并且在沉积所述第二刻蚀停止材料层之前，沉积衬底材料以形成装置层。
4.根据权利要求1所述的方法，其中，各向异性地执行刻蚀。
5.根据权利要求1所述的方法，其中，所述方法还包括：
-在所述晶片衬底上沉积用于金属化的种子层材料。
6.根据权利要求1所述的方法，其中，所述方法还包括：
-在沉积所述第二刻蚀停止层之后，去除所述第一刻蚀停止层。
7.根据权利要求1所述的方法，其中，所述方法还包括：
-在对所述晶片衬底执行刻蚀之后，利用质子掺杂所述切割区域中的所述衬底层的侧壁。
8.根据权利要求1所述的方法，其中，所述方法还包括：
-在对所述晶片衬底执行刻蚀之后，利用硼、铝、磷、砷和锑中的至少一种掺杂所述切割区域中的所述装置层的侧壁。
9.根据权利要求5所述的方法，其中，所述方法还包括：
-在所述种子层上沉积金属。
10.根据权利要求1所述的方法，其中，所述方法还包括：
-在将所述晶片衬底的多个部分彼此分离开之前，将所述晶片衬底安装在支撑箔上。
11.根据权利要求1所述的方法，
-其中，所述方法还包括使保持所述晶片衬底的支撑箔伸展。
12.一种半导体装置芯片，所述半导体装置芯片包括：
包括半导体装置的装置层，以及
支撑所述装置层的金属支撑层，
其中，所述金属支撑层提供所述装置层的金属侧壁保护结构。
13.根据权利要求12所述的半导体装置芯片，
其中，所述装置层的侧壁相对于所述半导体装置芯片的侧壁倾斜。
14.根据权利要求12所述的半导体装置芯片，
其中，半导体装置芯片的占位区具有非矩形的形状。
15.根据权利要求12所述的半导体装置芯片，其中，所述半导体装置芯片还包括：
至少一个从所述半导体装置芯片侧向延伸的桥头部分。
16.如权利要求12所述的半导体装置芯片，
其中，所述装置层的衬底材料选自由硅、碳化硅、砷化镓和氮化镓组成的组。
17.根据权利要求12所述的半导体装置芯片，
其中，所述装置层的厚度被选择成能够提供高于预定击穿电压的阻断能力。
18.根据权利要求12所述的半导体装置芯片，
其中，所述装置层的厚度等于或小于180μm。
19.根据权利要求12所述的半导体装置芯片，
其中，所述装置包括微机电系统(MEMS)。
20.根据权利要求12所述的半导体装置芯片，其中，所述半导体装置芯片还包括：
焊接到所述金属支撑层的引线框架，其中，所述装置层不暴露给焊料。
CN201711146870.XA 2016-11-23 2017-11-17 用于制造半导体装置的方法 Pending CN108091610A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016122637.8A DE102016122637A1 (de) 2016-11-23 2016-11-23 Verfahren zur Verwendung beim Herstellen von Halbleitervorrichtungen
DE102016122637.8 2016-11-23

Publications (1)

Publication Number Publication Date
CN108091610A true CN108091610A (zh) 2018-05-29

Family

ID=62069008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711146870.XA Pending CN108091610A (zh) 2016-11-23 2017-11-17 用于制造半导体装置的方法

Country Status (3)

Country Link
US (1) US20180144982A1 (zh)
CN (1) CN108091610A (zh)
DE (1) DE102016122637A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030126A1 (en) * 2004-06-24 2006-02-09 Infineon Technologies Ag Method for producing semiconductor elements
US20070082480A1 (en) * 2005-09-08 2007-04-12 Kinzer Daniel M Ultra thin fet
CN102037563A (zh) * 2008-05-13 2011-04-27 富士电机系统株式会社 半导体器件及其制造方法
CN102129969A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 形成em保护的半导体管芯的方法
US20140061669A1 (en) * 2012-09-04 2014-03-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US20150221554A1 (en) * 2014-01-31 2015-08-06 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891354A (en) * 1996-07-26 1999-04-06 Fujitsu Limited Methods of etching through wafers and substrates with a composite etch stop layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030126A1 (en) * 2004-06-24 2006-02-09 Infineon Technologies Ag Method for producing semiconductor elements
US20070082480A1 (en) * 2005-09-08 2007-04-12 Kinzer Daniel M Ultra thin fet
CN102037563A (zh) * 2008-05-13 2011-04-27 富士电机系统株式会社 半导体器件及其制造方法
CN102129969A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 形成em保护的半导体管芯的方法
US20140061669A1 (en) * 2012-09-04 2014-03-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US20150221554A1 (en) * 2014-01-31 2015-08-06 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20180144982A1 (en) 2018-05-24
DE102016122637A1 (de) 2018-05-24

Similar Documents

Publication Publication Date Title
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
US20220285550A1 (en) Semiconductor Device Having Contact Trenches Extending from Opposite Sides of a Semiconductor Body
US7132321B2 (en) Vertical conducting power semiconductor devices implemented by deep etch
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
US10923427B2 (en) SOI wafers with buried dielectric layers to prevent CU diffusion
US9177856B2 (en) Semiconductor device and method for manufacturing same
CN107068564B (zh) 形成半导体器件的方法
CN107039502B (zh) 形成半导体器件的方法以及半导体器件
US20160276459A1 (en) Fast switching igbt with embedded emitter shorting contacts and method for making same
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
CN111276542B (zh) 沟槽型mos器件及其制造方法
CN107004578B (zh) 用于制造包括薄半导体晶圆的半导体器件的方法
US20170207177A1 (en) Quasi-Lateral Diffusion Transistor with Diagonal Current Flow Direction
JP2013122982A (ja) 半導体装置の製造方法
CN108091610A (zh) 用于制造半导体装置的方法
US20140103365A1 (en) Semiconductor device and method for manufacturing same
US9472395B2 (en) Semiconductor arrangement including buried anodic oxide and manufacturing method
US20080067630A1 (en) Method for Producing a Composite Material, Associated Composite Material and Associated Semiconductor Circuit Arrangements
US20210167195A1 (en) Vertical Power Semiconductor Device, Semiconductor Wafer or Bare-Die Arrangement, Carrier, and Method of Manufacturing a Vertical Power Semiconductor Device
CN106024855B (zh) 半导体晶片和制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180529

WD01 Invention patent application deemed withdrawn after publication