CN102037563A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102037563A
CN102037563A CN200980116546.0A CN200980116546A CN102037563A CN 102037563 A CN102037563 A CN 102037563A CN 200980116546 A CN200980116546 A CN 200980116546A CN 102037563 A CN102037563 A CN 102037563A
Authority
CN
China
Prior art keywords
principal plane
groove
wafer
area
secondary principal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980116546.0A
Other languages
English (en)
Other versions
CN102037563B (zh
Inventor
下山和男
塚本安彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to CN201210378871.8A priority Critical patent/CN102903745B/zh
Publication of CN102037563A publication Critical patent/CN102037563A/zh
Application granted granted Critical
Publication of CN102037563B publication Critical patent/CN102037563B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

使用倒梯形切割刀片，对n型半导体基板(1)执行切割工作，以形成将要成为第二侧壁(7)的沟槽。沟槽的底部与p型扩散层(4)相接触，p型扩散层(4)形成于n型半导体基板(1)的第一主平面(2)(正面)上，使得p型扩散层(4)未被切割。然后，在第二侧壁(7)中，形成了p型隔离层(9)，p型隔离层(9)连接到p型集电极层(8)和p型扩散层(4)。因为p型扩散层(4)未被切割，所以用于支撑晶片的玻璃支撑基板以及昂贵的粘合剂都是不需要的，并且因此，形成p型扩散层(4)的成本很低。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件，比如用于功率转换器件等的逆向阻断IGBT(绝缘栅极双极晶体管)，还涉及这种半导体器件的制造方法。
背景技术
下面将描述用于制造逆向阻断IGBT的常规方法。第一现有技术是一种在形成用于构成逆向阻断IGBT的栅极/发射极结构之前预先涂敷掺杂剂源并从晶片(硅)上的切割区域的表面执行热扩散的方法，正如图26所示那样，其中，形成了很深的p型隔离层，对晶片进行薄化处理，使得在形成了栅极/发射极结构之后该p型隔离层露出来，并且，通过在经薄化处理的晶片的背面执行离子注入和退火，形成了将要与p型隔离层连接的p型集电极层(例如，参见下文列出的专利文献1)。
根据第二现有技术，如图27所示，在IGBT前表面处理过程中形成了MOS结构，研磨晶片的背面，并且MOS结构一侧是与玻璃基板结合起来的。然后，将正面和背面翻过来，在背面(现在该背面是在上面)之上形成掩模图案，并且，通过使用碱性溶液进行各向异性湿法蚀刻来形成V沟槽。在晶片的正面靠近切割区域处形成了p型扩散层，以便形成栅极/发射极结构(MOS结构)。然后，除去上述掩模，并且在V沟槽的侧壁上以及晶片的背面同时执行硼离子注入和激光退火，以形成p型隔离层和p型集电极层，其上形成了将要成为集电极的金属电极膜(例如Au层)，并且，通过拾取，形成了逆向阻断IGBT(例如，参见下文列出的专利文献2、专利文献3和非专利文献1)。图28是通过第二现有技术形成的逆向阻断IGBT的外围区域的关键部分的横截面图。通过V沟槽的侧壁上所形成的p型隔离层，使晶片正面一侧的p型扩散层与晶片背面一侧的p型集电极层连接起来。
随着激光振荡器在尺寸和价格方面不断减小并且在寿命和性能方面不断增大，激光照射处理正越来越广泛地用于硅晶片。一个示例是上述激光退火处理，用于激活通过离子注入过程而注入的掺杂剂。用于激活通过离子注入过程而注入的掺杂剂的另一种可用的方法是炉内退火处理，但在这种情况下，处理温度受限于晶片正面已形成的金属电极膜和保护膜的耐热温度，因此，高温处理是不可能的，并且掺杂剂激活比例是很低的。使用脉冲激光进行激光退火处理的情况可以瞬时地且局部地只加热晶片背面的表面层区域，所以，没有对晶片正面一侧已形成的金属电极膜和保护膜造成热破坏。因此，可以按很高的激活比例来激活背面一侧的掺杂剂，而不用管晶片正面一侧的结构的耐热温度。
专利文献1：日本专利申请特开2004-363328
专利文献2：日本专利申请特开2006-303410
专利文献3：日本专利申请特开2006-278382
非专利文献1：Kazuo Shimoyama和其他两人：“New Isolation Technique for High Breakdown Voltage Reverse Blocking IGBT”、“[Electronic Device/Semiconductor Power Conversion]，General Power Device  and Semiconductor Power Conversion”，日本电气工程师学院技术协会，EDD-06-52，SPC-06-124。
在根据第一现有技术仅通过热扩散从半导体基板的正面到其背面的集电极层表面形成p型隔离层的情况下，必须形成非常厚的热氧化膜，使得用于形成p型隔离层的硼不会穿透用于遮住活性部分的氧化膜。为了形成这种很厚的热氧化膜，必须在高温下长时间地执行热氧化处理，这使制造成本增大了。
掺杂剂的扩散要求在高温下进行长时间地处理，所以，吞吐量急剧地下降，并且，掺杂剂不可避免地在横向上扩散，因为掺杂剂各向同性地从掩模开口部分扩散到硅体，这引起了减小器件节距和芯片尺寸方面的问题。
用于防止这种情况的一种可用的方法是上述第二现有技术，其中，在上述正面形成上述器件结构(比如栅极/发射极结构)之后执行晶片的薄化处理，正如上文所提到的那样，并且，在晶片与玻璃支撑基板结合起来从而面对着该器件的正面之后，通过湿法蚀刻，使锥形的V沟槽从晶片背面穿透至晶片正面，并且，通过离子注入和激光退火在这些沟槽的侧壁上形成p型隔离层。此处，“锥形沟槽”是指一种其侧壁按一定角度倾斜的沟槽，其中，沟槽宽度从底部向开口处逐渐展宽。
通过这种方法，热处理时间和器件节距急剧地减小了，但一直穿透至晶片正面会引起分离并使各个芯片脱落，所以，晶片必须与玻璃基板等结合起来，这使处理过程很复杂且增大了制造成本。在形成穿透的V沟槽(刺透的沟槽)之后，执行离子注入和激光退火，但正如图29所示，粘合剂将晶片和玻璃基板结合起来，在部分A处用激光束照射粘合剂，部分A即沟槽穿透之处(V沟槽的底部)，所以，必须使用不受激光束照射影响的特殊的昂贵的粘合剂，因此，制造成本增大了。
然后，在激光退火之后，通过溅射，形成了集电极，但是，必须使用昂贵的耐热粘合剂，这样即使在这种溅射处理时对该粘合剂加热也能不会影响粘合剂，这增大了制造成本。或者，必须使用具有特殊冷却机构的昂贵的溅射设备，使得加热温度不会升高。
另一个问题是：在溅射之后，烧结处理温度受粘合剂的耐热温度限制。此外，必须选择特殊的粘合剂，必须使用昂贵的粘合剂，使得该粘合剂中的易挥发成分不会使溅射设备的真空度下降。换句话说，如果使用常规方法，制造成本会增大。
现在，查看载流子分布，这种分布与V沟槽的侧壁的倾斜角有关。图30描绘了与沟槽侧壁的倾斜角有关的载流子分布曲线图。在图30中，纵坐标表示载流子浓度，横坐标表示深度。此处，V沟槽的侧壁的倾斜角是指从晶片背面的平面延伸的、沟槽的开口部分上的线条所形成的角度，其中，由沟槽侧壁形成这种开口部分。图30示出了通过使波长527nm的脉冲激光照射到从垂直方向形成V沟槽的开口处的平面上从而执行激光退火时在侧壁上的激活的载流子的分布情况，照射能量密度是1.4J/cm2。在这种情况下，假设已通过硼离子注入过程注入了掺杂剂。图30示出了当V沟槽的侧壁的倾斜角是0度和55-85度(每隔5度是一种情况)时的载流子分布，这些分布是从上述非专利文献1引用的。
当使用碱性溶液进行各向异性湿法蚀刻从而在晶片背面形成V沟槽时，所形成的V沟槽是{111}平面，因为晶片的背面是{100}平面。因此，V沟槽的侧壁的倾斜角是相对较小的54.7度，并且锥形是很宽的。因此，沟槽底部的宽度与开口部分的宽度之间的差异增大了，并且，沟槽侧壁可以吸收更多的垂直照射到晶片背面一侧的激光束。因此，如果在晶片背面的平面(倾斜角0度)上形成高浓度p型集电极层的条件下执行激光退火，正如图30所示那样，则可以同时激活V沟槽侧壁中所注入的掺杂剂。
然而，如果V沟槽的侧壁的倾斜角大于60度，则掺杂剂的激活比例随着倾斜角增大而减小，正如图30所示那样。这是因为，如果V沟槽的倾斜角是θ，则V沟槽的侧壁上的有效照射能量密度下降到一个乘以cosθ的数值。
除了使用碱性溶液的各向异性湿法蚀刻以外，一种用于形成V沟槽的已知的方法是被称为RIE(反应性离子蚀刻)的各向异性干法蚀刻，这种蚀刻使用HBr、NF3或He/O2作为蚀刻气体。如果通过RIE蚀刻形成了沟槽，则已经知道沟槽侧壁的倾斜角变为90度或接近于此的角度，但是可以通过相对地增大He/O2的流速而形成其侧壁倾斜角小于90度的沟槽(即锥形沟槽)。然而，当He/O2的流速增大时，往往会产生更黑的硅。RIE蚀刻的另一个问题是：沟槽侧壁的倾斜角只能下降至约75度。
例如，另一种用于形成回火的沟槽的已知方法是一种使用其边缘是锥形的切割刀片来执行半切割的方法。
RIE蚀刻与半切割适合于形成一种隔离层，该隔离层使用了位于具有沟槽栅极结构的逆向阻断IGBT芯片的外围部分中的锥形沟槽，因为锥形沟槽的形成可以与晶片的平面取向与晶体取向无关。
图31-32描绘了在锥形沟槽上执行激光退火的问题。图31-32示出了一种情况，其中，通过使激光垂直于形成该锥形沟槽的开口部分处的平面而照射到锥形沟槽上，来执行激光退火。在图31-32中，假设沟槽侧壁的倾斜角为75度。
如图31所示，如果照射到上述平面上的激光束64的照射能量密度是100％，则照射到锥形沟槽的侧壁上的激光束64的有效照射能量密度是100×cos75°＝25.9％，即，下降到平面情况的约1/4。这意味着，在使用与适于上述平面的条件相符的照射能量密度时，无法激活注入到锥形沟槽的侧壁中的掺杂剂。
具体来讲，例如，通过照射了照射能量密度是1.4J/cm2的激光束64而激活经离子注入过程注入的硼，从而在晶片背面一侧倾斜角为0度的平面上形成p型集电极层。如果锥形沟槽的侧壁的倾斜角在这种情况下是75度，则照射到侧壁上的激光束64的有效照射能量密度会急剧地下降到cos75°×1.4J/cm2＝0.36J/cm2，使用该能量密度无法充分地激活侧壁中所注入的掺杂剂。
另一方面，如图32所示，为了激活锥形沟槽的侧壁中所注入的掺杂剂，激光束65的照射能量密度必须增大到其4倍，但在这种情况下，照射到该平面上的激光束65的照射能量密度也变为其4倍，并且，可能产生磨损和晶体缺陷，或者，晶体可能变为无定形状态。
具体来讲，如果锥形沟槽的侧壁的倾斜角是75度，则激光束65的照射能量密度必须是1/cos75°×1.4J/cm2＝5.4J/cm2，以便获得将要被照射到侧壁上的1.4J/cm2有效能量密度。然而，这样的话，具有过大的照射能量密度的激光束被照射到该平面上了，所以在该平面上可能产生磨损和晶体缺陷，或者晶体可能变为无定形状态。
发明内容
为了解决现有技术的上述问题，本发明的目的是提供一种像逆向阻断IGBT这样的半导体器件及其制造方法，这种IGBT可以以很低的成本来形成p型隔离层，而不需要玻璃支撑基板和粘合剂。本发明的另一个目的是提供一种用于制造像逆向阻断IGBT这样的半导体器件的方法，这种IGBT可以利用简单的方法充分地激活被注入到晶片上的锥形沟槽(这种沟槽的倾斜角是60度或更大)的侧壁中的掺杂剂，而不允许激光束破坏形成沟槽的开口部分处的平面。
为了解决上述问题并实现上述目的，本发明权利要求1的半导体器件是这样一种半导体器件，它包括：第一导电类型半导体基板；第二导电类型第一区域，形成于半导体基板的第一主平面的表面上的外围部分中；第二导电类型阱区域，被第一区域包围着并且形成于半导体基板的第一主平面的表层上以便与第一区域隔离开；第一导电类型发射极区域，形成于阱区域的表层上；栅极电极，经由栅极绝缘膜而形成于阱区域上，阱区域被夹在发射极区域和半导体基板之间；夹层绝缘膜，其表面包括栅极电极的表面且被涂敷；发射极电极，形成于夹层绝缘膜上以便接触发射极区域和阱区域；钝化膜，形成于发射极电极、第一区域和半导体基板上；集电极层，形成于半导体基板的第二主平面的表层上；第二导电类型隔离层，形成于接触第一主平面和第二主平面的半导体基板的侧壁的表层上，以便接触第一区域和集电极层；以及集电极电极，形成于集电极层上，其中，半导体基板的侧壁是由第一侧壁与第二侧壁构成的，第一侧壁垂直地接触第一主平面并且接触第一区域，第二侧壁被连接到第一侧壁和第二主平面并且和第一侧壁形成90度或更大的角度。
本发明的权利要求2的半导体器件是根据权利要求1的发明的，其特征在于，第一侧壁的表面是通过切割或通过激光而切割出的切割表面，并且第二侧壁的表面是用切割刀片处理过的处理表面。
本发明的权利要求3的半导体器件是根据权利要求2的发明的，其特征在于，用切割刀片对第二侧壁的表面执行切割工作，以形成V沟槽、倒梯形沟槽或U沟槽，并且通过蚀刻除去通过切割处理而形成的处理形变。
本发明的权利要求4的半导体器件是根据权利要求1的发明的，其特征在于，集电极电极延伸到第一侧壁和第二侧壁上。
本发明的权利要求5的半导体器件是根据权利要求1的发明的，其特征在于，接触第一主平面和第二侧壁的第一侧壁的连接线之间的距离是大于或等于10微米且小于或等于150微米。
一种用于制造本发明的权利要求6的半导体器件的方法，包括如下步骤：在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；用切割刀片从晶片的第二主平面到第一主平面形成到达第一区域的沟槽；通过蚀刻除去沟槽上所形成的处理形变；在沟槽的表层上形成第二导电类型隔离层并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层和集电极层连接起来；在集电极层上形成集电极电极；以及在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光，相对于第一主平面大致垂直地将晶片切割成多个芯片。
本发明的权利要求7的半导体器件制造方法是根据权利要求6的发明的，其特征在于，第一区域的深度是大于或等于30微米且小于或等于170微米。
本发明的权利要求8的半导体器件制造方法是根据权利要求6或7的发明的，其特征在于，沟槽底部和第一主平面之间的距离是大于或等于10微米且小于或等于150微米。
本发明的权利要求9的半导体器件制造方法是根据权利要求6的发明的，其特征在于，用于形成沟槽的切割刀片的形状是V形、倒梯形或U形。
本发明的权利要求10的半导体器件制造方法是根据权利要求6或8的发明的，其特征在于，集电极电极是朝着沟槽的内壁延伸的。
本发明的权利要求11的半导体器件制造方法是根据权利要求6或8的发明的，其特征在于，沟槽的处理形变的深度是大于或等于1微米且小于或等于20微米。
本发明的权利要求12的半导体器件制造方法是根据权利要求6或11的发明的，其特征在于，通过蚀刻而除去沟槽的处理形变时的深度是大于或等于3微米且小于或等于50微米。
本发明的权利要求13的半导体器件制造方法是根据权利要求6或12的发明的，其特征在于，通过酸蚀刻或干法蚀刻而执行蚀刻。
本发明的权利要求14的半导体器件制造方法是根据权利要求6的发明的，其特征在于，与将要成为芯片的区域中的沟槽的深度相比，晶片中远离将要成为芯片的区域的外围部分中的沟槽的深度更浅一些。
本发明的权利要求15的半导体器件制造方法是根据权利要求6的发明的，其特征在于，在晶片中远离将要成为芯片的区域的外围部分中，沟槽的至少一部分没有到达晶片的外边缘。
本发明的权利要求16的半导体器件制造方法是根据权利要求6的发明的，其特征在于，通过在用切割刀片形成的沟槽的侧面以及第二主平面上执行离子注入和热处理，同时形成隔离层和集电极层。
一种用于制造本发明的权利要求17的半导体器件的方法，包括如下步骤：在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；通过将铝膜和负性抗蚀剂膜按此顺序形成于晶片的第二主平面上并且执行图案化处理，从而形成复合掩模；通过将复合掩模用作蚀刻掩模来执行干法蚀刻，并且形成到达第一区域的沟槽，使得沟槽宽度从底部到开口部分逐渐变宽；选择性地除去负性抗蚀剂膜；将第二导电类型杂质离子注入到铝膜下面的第二主平面以及沟槽的侧面中；使第一激光束在适于激活被注入到沟槽侧面中的杂质离子的相对高的能量条件下以及在铝膜仍然残留在晶片的第二主平面中的状态下照射到晶片的第二主平面一侧的整个表面上并且在沟槽侧面的表层上形成第二导电类型隔离层；除去铝膜并且使第二主平面露出来；使第二激光束在适于激活被注入到第二主平面中的杂质离子的相对低的能量条件下照射到晶片的第二主平面一侧的整个表面上并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层与集电极层连接起来；在集电极层上形成集电极电极；以及在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光束，相对于第一主平面大致垂直地将晶片切割成多个芯片。
本发明的权利要求18的半导体器件制造方法是根据权利要求17的发明的，其特征在于，形成所述铝膜使其厚度比0.05微米厚且比1微米薄。
一种用于制造本发明的权利要求19的半导体器件的方法，包括如下步骤：在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；在晶片的第二主平面上形成铝膜；用切割刀片从晶片的第二主平面到第一主平面形成到达第一区域的沟槽，使得沟槽宽度从底部到开口部分逐渐变宽；将第二导电类型杂质离子注入到铝膜下面的第二主平面以及沟槽的侧面中；使第一激光束在适于激活被注入到沟槽侧面中的杂质离子的相对高的能量条件下以及在铝膜仍然残留在晶片的第二主平面中的状态下照射到晶片的第二主平面一侧的整个表面上并且在沟槽侧面的表层上形成第二导电类型隔离层；除去铝膜并且使第二主平面露出来；使第二激光束在适于激活被注入到第二主平面中的杂质离子的相对低的能量条件下照射到晶片的第二主平面一侧的整个表面上并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层与集电极层连接起来；在集电极层上形成集电极电极；以及在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光束，相对于第一主平面大致垂直地将晶片切割成多个芯片。
本发明的权利要求20的半导体器件制造方法是根据权利要求19的发明的，其特征在于，还包括如下步骤：在用切割刀片形成沟槽之后且在注入杂质离子之前，在铝膜仍然存在的情况下，通过蚀刻来除去因切割刀片而导致的在沟槽中形成的处理形变。
本发明的权利要求21的半导体器件制造方法是根据权利要求19的发明的，其特征在于，用于形成沟槽的切割刀片的横截面形状是V形或倒梯形。
本发明的权利要求22的半导体器件制造方法是根据权利要求17到21中任一项的发明的，其特征在于，形成所述沟槽，使得由从形成开口部分处的第二主平面延伸的线与沟槽侧面所形成的角度是大于或等于40度且小于或等于85度。
根据本发明，在像逆向阻断IGBT这样的半导体器件中，p型扩散层形成于晶片的切割区域附近的晶片正面上，并且从晶片背面到晶片正面形成沟槽，使得沟槽到达p型扩散层但没有到达晶片正面，沟槽底部有一部分晶片厚度仍然作为残余膜存在，由此，不需要通常所需的玻璃支撑基板，并且，也不需要用于将晶片接合到玻璃支撑基板上的昂贵的粘合剂。因为玻璃支撑基板和粘合剂不是必需的，所以形成沟槽和p型隔离层的成本可以很低。
通过使晶片外围部分中的沟槽的深度更浅一些，或者通过不在晶片边缘部分附近形成沟槽，可以增强外围部分中的晶片的机械强度，使得晶片自己可支撑晶片自身的重量。这使得晶片处理起来更容易。通过将残余膜的厚度设为10微米或更大并且增强晶片的外围部分，就可以不需要玻璃支撑基板。通过将p型扩散层的深度设为170微米或更小，可以急剧地减小热扩散处理步骤(该步骤是在高温下长时间执行的)的处理时间，并且可以减小制造成本和定货交付时间。
如果所形成的沟槽的开口部分比底部要宽，则在相对高的能量条件下用激光束执行激光退火时，形成所述沟槽的开口部分，所述相对高的能量条件适于激活被注入到沟槽侧壁中的掺杂剂，并且铝膜形成于激光束垂直照射处的平面(晶片背面)上。因此，可以防止激光束在相对高的能量条件下照射到晶片背面的情形。因为具有过大的能量的激光束没有照射到像这样的晶片的背面，所以可以防止磨损和晶体缺陷的产生，并且可以防止晶体变为无定形状态。
附图说明
图1是根据本发明的示例1的半导体器件的横截面图，其中，图1(a)是p型隔离层附近的关键位置的横截面图，并且图1(b)是活性区域的关键部分的横截面图；
图2是具有不同形状的切割刀片以及由此被处理的半导体基板的关键部分的横截面图，其中图2(a)是V形切割刀片的情况，图2(b)是倒梯形切割刀片的情况，图2(c)是U形切割刀片的情况，图2(d)是半导体基板中V形沟槽的情况，图2(e)是半导体基板中倒梯形沟槽的情况，并且图2(f)是半导体基板中U形沟槽的情况；
图3描绘了倒梯形沟槽，它形成于晶片背面且不穿透该背面，其中，图3(a)是平面图，图3(b)是图3(a)中X1-X1线处截取的关键部分的横截面图，并且图3(c)是图3(a)中X2-X2线截取处的关键部分的横截面图；
图4是图1中的半导体器件的关键部分的制造过程的横截面图；
图5是图1中的半导体器件的关键部分的制造过程的横截面图，是图4的后续情况；
图6是图1中的半导体器件的关键部分的制造过程的横截面图，是图5的后续情况；
图7是图1中的半导体器件的关键部分的制造过程的横截面图，是图6的后续情况；
图8是图1中的半导体器件的关键部分的制造过程的横截面图，是图7的后续情况；
图9是图1中的半导体器件的关键部分的制造过程的横截面图，是图8的后续情况；
图10是图1中的半导体器件的关键部分的制造过程的横截面图，是图9的后续情况；
图11是图1中的半导体器件的关键部分的制造过程的横截面图，是图10的后续情况；
图12是描绘了一种用于制造本发明的示例2的半导体器件的方法的制造过程图，其中，图12(a)是晶片的平面图，图12(b)是图12(a)中X1-X1线处截取的关键部分的横截面图，图12(c)是图12(a)中X2-X2线处截取的关键部分的横截面图；并且图12(d)是图12(a)中Y-Y线处截取的关键部分的横截面图；
图13是描绘了一种用于制造本发明的示例3的半导体器件的方法的制造过程图，其中，图13(a)是晶片的关键部分的平面图，并且图13(b)是图13(a)中Y-Y线处截取的关键部分的横截面图；
图14是根据示例4的半导体器件的关键部分的制造过程的横截面图；
图15是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图14的后续情况；
图16是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图15的后续情况；
图17是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图16的后续情况；
图18是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图17的后续情况；
图19是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图18的后续情况；
图20是根据示例4的半导体器件的关键部分的制造过程的横截面图，是图19的后续情况；
图21是根据示例5的半导体器件的关键部分的制造过程的横截面图；
图22是根据示例5的半导体器件的关键部分的制造过程的横截面图，是图21的后续情况；
图23是根据示例5的半导体器件的关键部分的制造过程的横截面图，是图22的后续情况；
图24是根据示例5的半导体器件的关键部分的制造过程的横截面图，是图23的后续情况；
图25描绘了背面制造装置的结构；
图26是根据第一现有技术制造的逆向阻断IGBT的隔离层的工艺图以及该器件的横截面图；
图27是根据第二现有技术制造的逆向阻断IGBT的工艺图；
图28是图27所示工艺中制造的逆向阻断IGBT的横截面图；
图29是图27所示工艺中执行离子注入和激光退火的横截面图；
图30描绘了基于沟槽侧壁的倾斜角的载流子分布曲线图；
图31是描绘在锥形沟槽上执行激光退火的问题的图；以及
图32是描绘在锥形沟槽上执行激光退火的问题的图。
附图标记的解释
1n型半导体基板
2第一主平面
3第二主平面
4p型扩散层
5活性区域
6器件表面结构
7第二侧壁
8p型集电极层
9p型隔离层
10第一侧壁
11p型阱区域
12n型发射极区域
13栅极绝缘膜
14栅极电极
15夹层绝缘膜
16发射极电极
17钝化膜
18集电极电极
19MOS栅极结构
31V形切割刀片
32倒梯形切割刀片
33U形切割刀片
40晶片
41沟槽
42芯片形成区域
43残余膜
44外围部分
45外边缘
46切割区域
47破损层
48硼
49激光束
50切割条带
51切割刀片
61铝膜
62负性抗蚀剂膜
63第一激光束
64第二激光束
71对准标记
72其边缘是锥形的切割刀片
73蚀刻气体(或蚀刻溶液)
200背面标记装置
201平台
205CCD照相机
206激光标记单元
210开口部分
具体实施方式
现在将参照附图描述根据本发明的半导体器件及其制造方法的实施方式。
示例1
图1是根据本发明的示例1的半导体器件的横截面图，其中，图1(a)是p型隔离层附近的关键位置的横截面图，并且图1(b)是活性区域的关键部分的横截面图。对于这种半导体器件，以逆向阻断IGBT为示例进行描述。这种逆向阻断IGBT包括：n型半导体基板1；p型扩散层4，该p型扩散层4形成于n型半导体基板1的第一主平面2的表面的外围部分上；器件表面结构6，该器件表面结构6形成于n型半导体基板1的第一主平面2(正面)的活性区域5(主电流流动的区域)的表层上以便被p型扩散层4包住，与p型扩散层4隔离；p型集电极层8，该p型集电极层8形成于第二主平面3的表层上；集电极电极18，该集电极电极18形成于p型集电极层8和p型隔离层9之上，该p型隔离层9形成于半导体基板1的第二侧壁7的表层上以便接触p型扩散层4和p型集电极层8。
半导体基板1的侧壁是由第一侧壁10和第二侧壁7组成，第一侧壁10已被切割且垂直于第一主平面2，第二侧壁7接触第一侧壁10和第二主平面3。第二侧壁7是由第一区域a和第二区域b组成，第一区域a连接到第一侧壁10，第二区域b连接到第一区域a和第二主平面3，并且p型隔离层9是形成于第二区域b上的。
第一主平面2和第一侧壁10所形成的角度是90度，第一侧壁10和第二侧壁7的第一区域a所形成的角度θ1是90度。第二侧壁7的第一区域a和第二区域b所形成的角度θ2大于90度，第二区域b和第二主平面3所形成的角度θ3与θ2相同，因为第一主平面2平行于第一区域a。
第一侧壁10是经切割的表面，其中存在凸块，所以，对于角度而言，对这些凸块进行平均的平面(图1中的垂直线)就被视为第一侧壁10的表面。如图1所示，θ1和θ3是在有半导体基板1的一侧测得的角度，而θ2是在没有半导体基板1的一侧测得的角度。θ1是基于第一侧壁10的角度，θ2是基于第一区域a的角度，θ3是基于第二主平面3的角度。
对于耐受电压等级是1200V的逆向阻断IGBT而言，p型扩散层4的深度是30-170微米(最好是约70微米)，并且第一侧壁10的厚度小于p型扩散层4的深度，因为p型扩散层4是从第一侧壁10中露出来的。换句话说，第一侧壁10的厚度是10-150微米(最好是约50微米)。第一侧壁10是下文提到的通过切割刀片或激光束切割之后的残余膜43的侧壁，并且是切割表面或激光表面的表面。激光表面是指通过激光切割而产生的切割表面。另一方面，第二侧壁7是上述沟槽41的层的内壁，并且是蚀刻的表面。
如图1所示，活性区域5上所形成的器件表面结构6具有：p型阱区域11(形成于n型半导体基板1的表层上)、n型发射极区域12(形成于p型阱区域11的表层上)以及栅极电极14，该栅极电极14通过栅极绝缘膜13而形成于夹在n型发射极区域12和n型半导体基板1之间的p型阱区域11上。
此处，在n型发射极区域12的一部分之上、p型阱区域11之上和n型半导体基板1之上形成栅极绝缘膜13和栅极电极14。为了方便，在下文中将包括栅极绝缘膜13和栅极电极14的栅极结构称为“MOS栅极结构19”。在本示例中，所形成的栅极绝缘膜13是平的，正如图1(b)所示那样，但是，通过在n型半导体基板1的表面上形成沟槽并在这些沟槽的表面上形成栅极绝缘膜13，也可以使用沟槽栅极结构。
“器件表面结构6”也具有：夹层绝缘膜15，用于覆盖栅极电极14；发射极电极16，该发射极电极16形成于夹层绝缘膜15上以便接触n型发射极区域12和p型阱区域11；以及钝化膜17，该钝化膜17形成于整个表面区域上，这包括发射极电极16和p型扩散层4上的区域。
图2是具有不同形状的切割刀片以及由此被处理的半导体基板的关键部分的横截面图，图2(a)-2(c)是切割刀片的横截面图，其中，图2(a)是V形的情况，图2(b)是倒梯形的情况，并且图2(c)是U形的情况，图2(d)-2(f)是半导体基板的横截面图，其中，图2(d)是V形的情况，图2(e)是倒梯形的情况，并且图2(f)是U形的情况。
切割刀片31、32和33的横截面形状分别具有V形、倒梯形和U形。图2(d)-2(f)中的半导体基板1的横截面图是底部的第一主平面2和顶部的第二主平面3，即，为了方便，顶部和底部颠倒了。
在图2(d)中，第二侧壁7是直线，并且，由第一侧壁10和第二侧壁7所形成的角度θ11大于90度(最好约为140-160度)。由第二主平面2和第二侧壁7所形成的角度θ31大于90度(最好约为110-130度)。
在图2(e)中，第二侧壁7是折线，与第一侧壁10一起形成的角度θ12是90度。与第二主平面3一起形成的角度θ32大于90度(最好约为110-130度)。
在图2(f)中，第二侧壁7是曲线，第一侧壁10和第二侧壁7所形成的角度θ13约为90度。第二主平面3和第二侧壁7所形成的角度θ33约为90度。
如果由第二主平面3和第二侧壁7所形成的角度θ31、θ32或θ33接近于90度，则在用于形成p型隔离层9的离子注入过程中被注入到第二侧壁7中的硼的剂量会下降，并且变得很难获得高浓度p型隔离层9。因此，由第二主平面3和第二侧壁7所形成的角度θ31、θ32或θ33最好是约为110-130度。
如果角度θ31、θ32或θ33大于140度，则沟槽的开口部分的宽度增大到接近于半导体基板1的厚度，并且，若芯片尺寸很小的话则第二主平面3上所形成的p型集电极层8的面积会减小，这是不期望发生的。示例1中所使用的切割刀片的形状是倒梯形(图2(b))。
参照图3，将结合制造方法详细描述上述内容。图3是描绘倒梯形沟槽(它形成于晶片背面且不穿透该背面)的图，其中，图3(a)是平面图，图3(b)是图3(a)中X1-X1线处截取的关键部分的横截面图，并且图3(c)是图3(a)中X2-X2线处截取的关键部分的横截面图。此处，也用图1所使用的标号2、3作为晶片40的第一主平面(正面)和第二主平面(背面)。例如，图3所示残余膜43的厚度是50微米，并且，倒梯形沟槽41的开口部分的厚度是200微米。
在示例1中，在芯片形成区域42(形成许多芯片的区域)中以及在晶片40的外围部分44(没有形成芯片的区域)中，晶片40上所形成的沟槽41的深度是相同的，正如图3(b)和3(c)所示那样，并且所有的沟槽41都到达晶片40的外边缘45。
此处，晶片40是指在沿着切割区域(与沟槽41的区域重叠)进行切割之前的状态中的半导体基板。因此，在本示例中，用标号1表示的半导体基板是在切割区域中对晶片40进行切割并且变为单独的半导体芯片的基板。
通过预先从切割区域表面(第一主平面2，即与形成沟槽41那一侧相反一侧的表面)30-170微米深的范围中进行热扩散，形成了图1所示的p型扩散层4，然后，执行表面IGBT单元结构创建处理过程以及晶片薄化处理过程，并且，这之后，通过使用切割刀片从背面(第二主平面3)进行半切割(用切割器进行半切割或用切割刀片进行半切割：半切割意味着不完全地切割该晶片40)，形成了没有穿透晶片40的沟槽41，正如图3(b)-3(c)所示那样。热扩散层的深度最好比残余膜43的厚度要深约20微米。这考虑到了半切割的刀片切割深度的分散以及除去因蚀刻切割而导致的机械破损的量。
换句话说，晶片40的一部分作为残余膜43而保留，使得晶片40保持完整，没有被沟槽41分解开。这种残余膜43的厚度是10-150微米，从而匹配于p型扩散层4的深度，正如上文所提到的那样，并且，所形成的沟槽41使沟槽41的尖端到达p型扩散层4。
此时，正如图3(b)和3(c)所示，晶片40的外围部分44中的沟槽41的深度与“芯片形成区域42”中的深度相同。在所形成的沟槽41的侧壁(第二侧壁7)上沿着上述半切割而形成破损层47(参见图7)，破损层47是1-20微米(最好是1-15微米)。通过酸蚀刻或干法蚀刻，除去这种破损层47。要除去的量是2-50微米(最好是3-30微米)。
在除去破损层47之后，分别通过离子注入和激光退火，在沟槽41的第二侧壁7以及晶片40的背面(第二主平面3)上形成p型隔离层9和p型集电极层8，集电极电极18是形成于p型集电极层8上的，并且这种集电极电极18在p型隔离层9上延伸。在形成集电极电极18之后，通过切割刀片垂直地切割残余膜43(当形成沟槽41时仍保留着)，并且，就完成了逆向阻断IGBT芯片。
为了控制在切割期间或切割之后的处理过程中的离子注入的杂质的量、退火的掺杂剂的量、晶片的破裂和破碎，将切割刀片的形状改成V形(图2中的标号31)、倒梯形(图2中的标号32)和U形(图2中的标号33)。
图4-11示出了一种用于制造图1所示半导体器件的方法，并且还是按处理过程顺序示出的关键部分的制造过程的横截面图。此处，示出了用于形成绕着p型隔离层的区域的处理流程。在图4中，硼是从切割区域46起进行热扩散的，切割区域46位于晶片40的第一主平面2(正面)上，并且，所形成的高浓度p型扩散层4具有30-170微米的扩散深度。这是因为，p型扩散层4的深度(厚度)与随后提到的残余膜43的厚度有关。换句话说，如果p型扩散层4的深度小于30微米，则残余膜43的厚度(它是从晶片40的反面进行半切割的)也变为小于30微米。对于这种厚度，就需要玻璃支撑基板来固定晶片40，以便防止晶片40破裂或破碎。如果p型扩散层4的深度小于10微米，则激光束穿透残余膜43，并且，穿透残余膜43的激光束有可能到达激光退火装置的晶片平台，并且，激光照射就会破坏该平台。另一方面，如果p型扩散层4的深度大于170微米，则需要花太多时间来形成p型扩散层4，并且，制造成本也增大了。如上所述，芯片尺寸因横向扩散而增大了，并且，从一个晶片中获得的芯片的个数减小了，并且，扩散掩模变得更厚了，并且，结果是制造成本增大了。
然后，在图5中，在第一主平面2上，形成了器件表面结构6(为了方便此处仅仅示出了MOS栅极结构19)，并且，在正面一侧，形成了保护膜(钝化膜17)。此处，为了方便，MOS栅极结构19代表了图1中的器件表面结构6。然后，在图6中，对晶片40进行薄化处理，直到第二主平面3(背面)变为预定的厚度。
在图7中，颠倒且固定第一主平面2和第二主平面3，并且，通过使用倒梯形切割刀片，形成从晶片40的第二主平面3(背面)到第一主平面2的沟槽41。所形成的沟槽41到达第一主平面2上所形成的p型扩散层4。此时，约50微米的残余膜43仍然留着，没有对晶片40进行切割，使得晶片40没有被分解开。残余膜43的厚度小于p型扩散层4的深度。这是因为，沟槽41的底部必须接触p型扩散层4，以便将p型隔离层9(该p型隔离层9形成于切割刀片所创建的沟槽41的侧壁(第二侧壁7)上)连接到p型扩散层4。
因此，如果p型扩散层4的深度是30微米，则将残余膜43的厚度设为30微米或更小。这种30微米厚的残余膜43使玻璃支撑基板是不必要的。如果p型扩散层4的厚度是170微米，则将残余膜43的厚度设为170或更小。
在沟槽41的侧壁(第二侧壁7)上，产生了约1-20微米的破损层47，所以，通过酸蚀刻或干法蚀刻，除去约2-50微米的表层。如果破损层47是很浅的，则并不总是需要通过蚀刻来除去它。
如果使用一种切割刀片使得破损层47的深度小于1微米，则需要花太多时间进行切割。也更容易破坏切割刀片。如果使用一种切割刀片使得破损层47的深度大于20微米，则在切割过程中更容易产生破裂和破碎。结果，最好使用一种切割刀片使得破损层47的深度是1-15微米。
考虑到破损层47的分散，应该除去约2微米的表层，以便通过蚀刻除去1微米的破损层47。对于20微米破损层47而言，应该除去50微米的表层，然后，通过蚀刻除去破损层47。换句话说，如果使用一种切割刀片使得破损层47的深度是1-15微米，则最好通过蚀刻除去3-30微米的表层。
然后，在图8中，通过离子注入，将高剂量的掺杂剂(比如硼48)注入到从第二主平面3形成的沟槽41的侧壁(第二侧壁7)中。
然后，在图9中，通过高达550度的炉内退火(使用炉子进行退火，将该炉子加热到能成批处理的温度)或使用激光束49进行激光退火，激活这些掺杂剂(硼48)，使得在器件表面结构6上不引起热破坏，由此，同时形成p型隔离层9和p型集电极层8。
然后，在图10中，形成了p型隔离层4，并且，沉积了金属膜，以便在晶片40的第二主平面3的整个表面(包括p型隔离层4)上形成集电极电极18。在沟槽41的侧面(第二侧壁7)上，并不总是需要沉积金属膜。
最终，在图11中，除去切割区域46上的钝化膜17，将第二主平面3接合到切割条带50，从第一主平面2(正面一侧)沿着切割区域46，垂直地切割50微米厚的残余膜43和集电极电极18，使得将晶片40分成多个芯片，并且，就完成了制造逆向阻断IGBT芯片的处理过程。若不用切割刀片进行管芯切割，则可以使用激光器。由此，p型扩散层4的切割平面变为第一侧壁10。
在示例1中，从晶片40的背面(第二主平面3)形成沟槽41，没有穿透晶片40的正面(第一主平面2)，并且，残余膜43仍保留着，使得晶片40没有被分解开，因此，晶片40的形状得以保持，没有让芯片形成区域42中的每个芯片分离并脱落。结果，通常必需的玻璃支撑基板与粘合剂都不再需要了。现有技术中所描述的通过激光退火暴露粘合剂的问题不再出现了，并且，溅射处理温度以及溅射之后的烧结温度不再受限于粘合剂的耐热温度了。
因为不使用玻璃支撑基板及其粘合剂了，所以可以通过激光退火而同时执行被注入到p型隔离层9和p型集电极层8中的硼48的激活处理。通过高温炉内退火，也可以同时激活p型隔离层9和p型集电极层8中的掺杂剂(硼48)，该高温炉内退火的程度使得集电极电极18(即铝电极)不被破坏(最高达550度C)。
在形成集电极电极18之后，通过管芯切割，可以使这些芯片分开。此时，芯片必须比切割刀片及其裕度的量更大些。然而，与用深热扩散形成p型隔离层的情况相比，正如第一种现有技术所示的那样，在根据本示例的芯片中，p型隔离层9所占据的面积小很多，使得该芯片的尺寸急剧地减小了。
示例2
图12是描绘了一种用于制造本发明的示例2的半导体器件的方法的制造过程图，其中，图12(a)是晶片的平面图，图12(b)是图12(a)中X1-X1线处截取的关键部分的横截面图，图12(c)是图12(a)中X2-X2线处截取的关键部分的横截面图；并且图12(d)是图12(a)中Y-Y线处截取的关键部分的横截面图。图12(d)中的虚线表示在没有形成沟槽41的那部分中晶片40的厚度。图12示出了在晶片40的外围部分44中沟槽41的深度不断减小的情况下用于形成沟槽41的处理过程。形成沟槽41，直至晶片40的外边缘45。
通过形成沟槽41使其在晶片40的外围部分44中更浅，残余膜43的膜厚度变得越靠近外边缘45越厚。然后，在外围部分44中，晶片40的机械强度增大了，并且，可以防止晶片40沿着沟槽41发生破裂。此外，机械强度的增大使得晶片40处理起来更容易。
示例3
图13是描绘了一种用于制造本发明的示例3的半导体器件的方法的制造过程图，其中，图13(a)是晶片的关键部分的处理过程的平面图，并且图13(b)是图13(a)中Y-Y线处截取的关键部分的处理过程的横截面图。图13(b)中的虚线表示在没有形成沟槽41的那部分中晶片40的厚度。图13示出了在远离芯片形成区域42的区域中沟槽41的深度不断减小的情况下用于形成沟槽41的处理过程，使得沟槽41的一部分没有到达晶片40的外边缘45。
这使得外围部分44中的残余膜43的厚度比图12的情况更厚些，所以，与图12的情况相比，晶片40更不太可能破裂。此外，机械强度的增大使得晶片40处理起来更容易。
示例4
现在将描述根据示例4的制造半导体器件的方法。图14-20示出了一种用于制造根据示例4的半导体器件的方法，并且还是按处理过程的顺序示出的、关键部分的制造过程的横截面图。在根据示例4的制造半导体器件的方法中，通过使用具有不同照射能量密度的激光束进行激光退火，分别形成了p型隔离层9和p型集电极层8。此处，将描述一种使用厚度是500微米的FZ晶片来制造耐受电压是1200V且芯片厚度是200微米的逆向阻断IGBT的情况。
首先，如图4所示，例如，在1300°的高温炉内进行约75个小时的热扩散，并且，例如，形成了结合深度约为100微米的p型扩散层4。然后，如图5所示，形成了在正面上的IGBT结构(MOS栅极结构19)，并且，形成了表面保护膜(钝化膜17)。此处，栅极结构可以是平面栅极结构或沟槽栅极结构。然后，如图6所示，对晶片40进行薄化处理，直到第二主平面3(背面)变为预定的厚度(比如200微米)，并且，然后，颠倒且固定第一主平面2和第二主平面3。
然后，如图14所示，铝膜61和负性抗蚀剂膜62按照该顺序形成于第二主平面3的表面上。这样，铝膜61将形成于晶片的第二主平面3和负性抗蚀剂膜62之间了。因为铝膜61很好地粘合到硅(即第二主平面3和负性抗蚀剂膜62)上，所以防止了负性抗蚀剂膜62分离。
铝膜61可以是Al-Si膜(即掺杂了硅的铝)，但是也可以是纯铝膜，因为最终会除去这种膜，并且，从膜沉积到膜去除都不执行高温加热处理(这种处理可能产生毛刺)。如果形成纯铝膜作为上述铝膜61，则可以通过溅射方法或通过沉积方法来形成该膜。
较佳地，铝膜61的膜厚度比0.05微米要厚，比1微米要薄。这是因为，如果铝膜61是0.05微米或更小，则在后续的激光退火处理过程中其作为反射膜来反射激光束的功能会急剧地下降。如果该铝膜的膜厚度是0.05微米或更小，则溅射时间变得极短，这使得很难控制膜厚度。具体来讲，在溅射刚刚开始之后，等离子体放电是不稳定的，所以，如果溅射时间很短，则膜厚度的均匀性会下降。如果该铝膜61的膜厚度是1微米或更大，则在后续的离子注入过程中被铝膜61覆盖的那部分中很难使硼穿过铝膜61而注入到晶片中。如果该铝膜61的膜厚度是1微米或更大，则该铝膜61变得混浊(模糊)，并且该铝膜61对激光束的反射率会下降。
如图15所示，通过使用双侧掩模对准器，在第二主平面3的表面上的铝膜61和负性抗蚀剂膜62上形成了开口部分，以便对应于第一主平面2上所形成的图案，并且，形成了蚀刻掩模。此处，通过使用磷酸、硝酸和醋酸的混合溶液，利用湿法蚀刻而非干法蚀刻，能更容易地在铝膜61和负性抗蚀剂膜62上形成这些开口部分，由于负性抗蚀剂膜62具有很强的耐化学性。
然后，如图16所示，通过将HBr、NF3或He/O2用作蚀刻气体并将图15中所形成的蚀刻掩模用作掩模，利用RIE干法蚀刻，在第二主平面3的切割区域中形成了沟槽41。由此，负性抗蚀剂膜62起到用于蚀刻出沟槽41的掩模的作用。此时，通过相对地增大被用于RIE蚀刻的He/O2的流速，可以使沟槽41的侧壁(第二侧壁7)逐渐地变为锥形。具体来讲，所形成的第二侧壁7相对于第二主平面3的倾斜角是75度。
此处，第二侧壁7相对于第二主平面3的倾斜角最好是至少40度，低于85度C。这是因为，如果倾斜角低于40度，例如，则沟槽41的使得变得太宽以至于无法形成具有期望深度的沟槽41，并且集电极电极区域变得很小。另一方面，如果倾斜角是85度或更大，则在随后提到的激光退火期间，即使增大该激光束的照射能量密度，沟槽41的第二侧壁7还是很难吸收激光束，这使得很难激活掺杂剂(参见图30)。
所形成的沟槽41的深度达到了p型扩散层4。具体来讲，如果晶片40的厚度约为200微米，则沟槽41的深度约为110-120微米，并且p型扩散层4的扩散深度约为100微米。换句话说，所形成的沟槽41最好使得p型扩散层4被蚀刻约10-20微米。
这样，残余膜43的厚度约为80-90微米(其中从沟槽41的底面到第一主平面2的距离是最薄的)，并且，机械强度可以得到充分地维持，而不需要用支撑基板来加固。在形成MOS栅极结构19之后，这一形成沟槽41的步骤接近于产生逆向阻断IGBT的处理过程的最终阶段，所以，不需要填充沟槽41内部。
然后，如图17所示，通过将晶片40浸入抗蚀剂剥离剂(比如Tokyo Ohka Kogyo公司生产的抗蚀剂剥离剂OMR-502A)，使负性抗蚀剂膜62剥离。
然后，如图18所示，通过离子注入过程，将高剂量的掺杂剂(比如硼)48注入到第二主平面3以及沟槽41的第二侧壁7中。此时，离子注入是以一种注入能量执行的，具有该注入能量的硼48可以穿透铝膜61而被注入到覆盖有铝膜61的第二主平面3中。如上所述，如果铝膜61的膜厚度比1微米要薄，则通过使用常规离子注入器就可以使硼48穿透铝膜61而注入到覆盖有铝膜61的第二主平面3中。
离子注入期间的注入角度可以是垂直于第二主平面3的，或者可以是倾斜的，使得可以增大将要被注入到第二侧壁7中的离子的剂量，并且可以按多个阶段注入离子，比如分四期进行注入。在常规离子注入器中包括按像这种倾斜角来实现的机制作为一种标准。
然后，如图19所示，通过将第一激光束63(它具有高照射能量密度)照射到第二主平面3上，来激活被注入到第二侧壁7中的掺杂剂，并且形成了p型隔离层9。此处，“高照射能量密度”是指足以激活被注入到第二侧壁7中的掺杂剂的照射能量密度。具体来讲，例如，如果第二侧壁7的倾斜角是75度，则照射了照射能量密度是5.4J/cm2的第一激光束63。第二主平面3的这一表面覆盖有铝膜61，并且此时激光束63被铝膜61反射，所以没有激活被注入到第二主平面3中的掺杂剂。然后，通过使用磷酸、硝酸和醋酸的混合溶液，利用湿法蚀刻，除去该铝膜61。
然后，如图20所示，将具有低照射能量密度的第二激光束64照射到通过除去铝膜61而露出来的第二主平面3，使得激活了被注入到第二主平面3中的掺杂剂，并且形成了p型集电极层8。此处，“低照射能量密度”是指足以激活被注入到第二主平面3中的掺杂剂的照射能量密度。具体来讲，照射了照射能量密度是1.4J/cm2的第二激光束64。在这种情况下，例如，如果第二侧壁7的倾斜角是75度，则将要被照射到第二侧壁7上的有效照射能量密度约为0.36J/cm2，所以没有影响第二主平面3。
这样，通过使用具有不同照射能量密度的激光束进行激光退火处理，分别形成了p型隔离层9和p型集电极层8。处理过程的其余部分与示例1-3相同，所以省略了有关描述。
如上所述，根据示例4，可以实现与示例1-3相同的效果。即使形成了倾斜角是60度或更大的沟槽，形成沟槽的开口部分的那个平面也不受影响，并且可以激活被注入到沟槽侧壁中的掺杂剂。
示例5
现在将描述根据示例5的制造半导体器件的方法。图21-24示出了一种用于制造根据示例5的半导体器件的方法，并且还是按处理过程的顺序示出的关键部分的制造过程的横截面图。在根据示例5的制造半导体器件的方法中，通过使用切割刀片72进行半切割，形成了沟槽41，并且通过使用具有不同照射能量密度的激光束进行激光退火，分别形成了p型隔离层9和p型集电极层8。此处，将描述一种，使用厚度是500微米的FZ晶片制造耐受电压是1200V且芯片厚度是200微米的逆向阻断IGBT的情况。
首先，就像示例4那样，p型扩散层4、MOS栅极结构19以及钝化膜17形成于第一主平面2一侧，并且对晶片40进行薄化处理，直到第二主平面3(背面)变为预定的厚度(比如200微米)，并且，然后，颠倒且固定第一主平面2和第二主平面3。
然后，如图21所示，仅有铝膜(Al)61形成于第二主平面3的表面上。然后，如图22所示，对准标记71形成于铝膜61(铝膜61形成于第二主平面3的表面上)的切割区域中，以便对应于第一主平面2上所形成的图案。在图22中，例如，通过使用背面标记装置，执行标记处理。
图25是描绘背面标记装置的结构的图。如图25所示，背面标记装置200具有平台201、CCD照相机205以及激光标记单元206。在平台201上，形成了开口部分210。
现在，将描述使用背面标记装置200的标记处理方法。首先，例如，将毛玻璃放在平台201的开口部分210上，并且使通过激光标记单元206变弱了的激光束照射到该毛玻璃上。照射到毛玻璃上的激光束的光点是激光标记单元206的处理的中心。调节照射到毛玻璃上的激光束的光点，使其到达CCD照相机205的输出监视器的中心(即CCD照相机205的观察中心)。这样，CCD照相机205的观察中心就与激光标记单元206中心对准了。
然后，将晶片40放在平台201的开口部分210上，其第一主平面2向下，即面对着CCD照相机205。通过CCD照相机205，观看第一主平面2上所形成的图案，通过激光标记单元206，将激光束照射到第二主平面3上，并且对准标记71大约形成于第二主平面3的切割区域的中心处。
在标记处理过程中，通过使用喷墨标记而非激光束，可以形成对准标记71。
然后，如图23所示，在使用图22中所形成的对准标记71使晶片40对准之后，使用边缘是锥形的切割刀片72来执行半切割，使得晶片40不分开。在图23中，示出了具有倒梯形横截面的切割刀片72，但是，仅当沟槽41的第二侧壁7要形成锥形时，才可以使用其横截面是V形(参见图2(a))的切割刀片。这样，根据沟槽41的期望形状以及沟槽41的侧壁的倾斜角，来调节切割刀片72的边缘的形状。
此处，在切割期间，使用切割刀片72进行切割产生了切割尘末。在示例5中，第二主平面3覆盖有铝膜61，并且这种铝膜61起着保护膜的功能，所以第二主平面3没有露出来而受到切割尘末的影响，并且，不会产生因切割尘末的粘附而导致的污染。因切割刀片的切割，在切割表面上因机械破坏产生了破损层47。
然后，如图24所示，通过使用蚀刻气体(或蚀刻溶液)73进行蚀刻，除去了破损层。在图24中，这种蚀刻可以是干法蚀刻，对于铝这种金属而言掩模选择比例是相对较高的，或者这种蚀刻可以是湿法蚀刻，所使用的蚀刻溶液不溶解铝。
在使用湿法蚀刻的情况下，如果使用一种通过将硅溶解在TMAH(四甲基铵氢氧化物)中并混入氧化剂(比如过二硫酸钠铵)而产生的溶液，则可以蚀刻硅但不怎么溶解铝，正如Guizhen Yan等5人的论文“An improved TMAH Si-etching solution without attacking exposed aluminum”所声称的那样(Sensors and Actuators A，2001，卷A89，No.1/2，第135-141页)。可以用氢氟-硝酸作为这种溶液，因为铝的蚀刻速率比硅小很多，尽管这取决于铝膜的厚度。该处理过程的其余部分与示例4相同，所以省略了有关描述。
根据示例5，可以实现与示例1-4相同的效果。此外，即使制造了具有不同耐受电压(比如1200V或1700V)的逆向阻断IGBT，也可以在短时间内制造出具有高耐受电压的逆向阻断IGBT，因为用切割刀片进行切割从而形成沟槽所需的时间与形成深度约为200或300微米的隔离扩散层的时间几乎相同。此外，不管隔离扩散层的深度如何，通过热扩散所形成的隔离层的深度可以是相同的，所以，即使是具有不同耐受电压的逆向阻断IGBT也可以是通过相同的扩散处理过程(即在相同条件下同一批中)进行制造的。
工业应用
如上所述，根据本发明的半导体器件及其制造方法可用于功率转换装置所使用的功率半导体器件，并且特别适合于逆向阻断器件。

Claims (22)

1.一种半导体器件，包括：
第一导电类型半导体基板；
第二导电类型第一区域，形成于半导体基板的第一主平面的表面上的外围部分中；
第二导电类型阱区域，被第一区域包围着并且形成于半导体基板的第一主平面的表层上以便与第一区域隔离开；
第一导电类型发射极区域，形成于阱区域的表层上；
栅极电极，经由栅极绝缘膜而形成于阱区域上，阱区域被夹在发射极区域和半导体基板之间；
夹层绝缘膜，其表面包括栅极电极的表面且被涂敷；
发射极电极，形成于夹层绝缘膜上以便接触发射极区域和阱区域；
钝化膜，形成于发射极电极、第一区域和半导体基板上；
集电极层，形成于半导体基板的第二主平面的表层上；
第二导电类型隔离层，形成于接触第一主平面和第二主平面的半导体基板的侧壁的表层上，以便接触第一区域和集电极层；以及
集电极电极，形成于集电极层上，其中，
半导体基板的侧壁是由第一侧壁与第二侧壁构成的，第一侧壁垂直地接触第一主平面并且接触第一区域，第二侧壁被连接到第一侧壁和第二主平面并且与第一侧壁形成90度或更大的角度。
2.如权利要求1所述的半导体器件，其特征在于，
第一侧壁的表面是通过切割或通过激光而切割出的切割表面，并且
第二侧壁的表面是用切割刀片处理过的处理表面。
3.如权利要求2所述的半导体器件，其特征在于，
用切割刀片对第二侧壁的表面执行切割工作，以形成V沟槽、倒梯形沟槽或U沟槽，并且
通过蚀刻除去因切割工作而形成的处理形变。
4.如权利要求1所述的半导体器件，其特征在于，
集电极电极延伸到第一侧壁和第二侧壁上。
5.如权利要求1所述的半导体器件，其特征在于，
接触第一主平面和第二侧壁的第一侧壁的连接线之间的距离是大于或等于10微米且小于或等于150微米。
6.一种用于制造半导体器件的方法，包括如下步骤：
在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；
用切割刀片从晶片的第二主平面到第一主平面形成到达第一区域的沟槽；
通过蚀刻除去沟槽上所形成的处理形变；
在沟槽的表层上形成第二导电类型隔离层并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层和集电极层连接起来；
在集电极层上形成集电极电极；以及
在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光，相对于第一主平面大致垂直地将晶片切割成多个芯片。
7.如权利要求6所述的用于制造半导体器件的方法，其特征在于，
第一区域的深度是大于或等于30微米且小于或等于170微米。
8.如权利要求6或7所述的用于制造半导体器件的方法，其特征在于，
沟槽底部和第一主平面之间的距离是大于或等于10微米且小于或等于150微米。
9.如权利要求6所述的用于制造半导体器件的方法，其特征在于，
用于形成沟槽的切割刀片的形状是V形、倒梯形或U形。
10.如权利要求6或8所述的用于制造半导体器件的方法，其特征在于，集电极电极是朝着沟槽的内壁延伸的。
11.如权利要求6或8所述的用于制造半导体器件的方法，其特征在于，沟槽的处理形变的深度是大于或等于1微米且小于或等于20微米。
12.如权利要求6或11所述的用于制造半导体器件的方法，其特征在于，通过蚀刻而除去沟槽的处理形变时的深度是大于或等于3微米且小于或等于50微米。
13.如权利要求6或12所述的用于制造半导体器件的方法，其特征在于，通过酸蚀刻或干法蚀刻而执行蚀刻。
14.如权利要求6所述的用于制造半导体器件的方法，其特征在于，与将要成为芯片的区域中的沟槽的深度相比，晶片中远离将要成为芯片的区域的外围部分中的沟槽的深度要更浅。
15.如权利要求6所述的用于制造半导体器件的方法，其特征在于，在晶片中远离将要成为芯片的区域的外围部分中，沟槽的至少一部分没有到达晶片的外边缘。
16.如权利要求6所述的用于制造半导体器件的方法，其特征在于，通过在用切割刀片形成的沟槽的侧面以及第二主平面上执行离子注入和热处理，同时形成隔离层和集电极层。
17.一种用于制造半导体器件的方法，包括如下步骤：
在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；
通过将铝膜和负性抗蚀剂膜按顺序形成于晶片的第二主平面上并且执行图案化处理，从而形成复合掩模；
通过将复合掩模用作蚀刻掩模来执行干法蚀刻，并且形成到达第一区域的沟槽，使得沟槽宽度从底部到开口部分逐渐变宽；
选择性地除去负性抗蚀剂膜；
将第二导电类型杂质离子注入到铝膜下面的第二主平面以及沟槽的侧面中；
使第一激光束在适于激活被注入到沟槽侧面中的杂质离子的相对高的能量条件下以及在铝膜仍然残留在晶片的第二主平面中的状态下照射到晶片的第二主平面一侧的整个表面上并且在沟槽侧面的表层上形成第二导电类型隔离层；
除去铝膜并且使第二主平面露出来；
使第二激光束在适于激活被注入到第二主平面中的杂质离子的相对低的能量条件下照射到晶片的第二主平面一侧的整个表面上并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层与集电极层连接起来；
在集电极层上形成集电极电极；以及
在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光束，相对于第一主平面大致垂直地将晶片切割成多个芯片。
18.如权利要求17所述的用于制造半导体器件的方法，其特征在于，
形成所述铝膜使其厚度比0.05微米厚且比1微米薄。
19.一种用于制造半导体器件的方法，包括如下步骤：
在晶片的第一主平面的表层上以及在晶片上所形成的半导体器件的外围部分中，形成第二导电类型第一区域；
在晶片的第二主平面上形成铝膜；
用切割刀片从晶片的第二主平面到第一主平面形成到达第一区域的沟槽，使得沟槽宽度从底部到开口部分逐渐变宽；
将第二导电类型杂质离子注入到铝膜下面的第二主平面以及沟槽的侧面中；
使第一激光束在适于激活被注入到沟槽侧面中的杂质离子的相对高的能量条件下以及在铝膜仍然残留在晶片的第二主平面中的状态下照射到晶片的第二主平面一侧的整个表面上并且在沟槽侧面的表层上形成第二导电类型隔离层；
除去铝膜并且使第二主平面露出来；
使第二激光束在适于激活被注入到第二主平面中的杂质离子的相对低的能量条件下照射到晶片的第二主平面一侧的整个表面上并且在第二主平面的表层上形成第二导电类型集电极层，使得隔离层与集电极层连接起来；
在集电极层上形成集电极电极；以及
在位于第一主平面和每个沟槽底部之间的第一区域中，通过切割或通过激光束，相对于第一主平面大致垂直地将晶片切割成多个芯片。
20.如权利要求19所述的用于制造半导体器件的方法，还包括如下步骤：
在用切割刀片形成沟槽之后且在注入杂质离子之前，在铝膜仍然存在的情况下，通过蚀刻来除去因切割刀片而导致的在沟槽中形成的处理形变。
21.如权利要求19所述的用于制造半导体器件的方法，其特征在于，
用于形成沟槽的切割刀片的横截面形状是V形或倒梯形。
22.如权利要求17到21中任一项所述的用于制造半导体器件的方法，其特征在于，
形成所述沟槽，使得由从形成开口部分处的第二主平面延伸的线与沟槽侧面所形成的角度是大于或等于40度且小于或等于85度。
CN200980116546.0A 2008-05-13 2009-05-13 半导体器件及其制造方法 Expired - Fee Related CN102037563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210378871.8A CN102903745B (zh) 2008-05-13 2009-05-13 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-125402 2008-05-13
JP2008125402 2008-05-13
PCT/JP2009/058927 WO2009139417A1 (ja) 2008-05-13 2009-05-13 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210378871.8A Division CN102903745B (zh) 2008-05-13 2009-05-13 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102037563A true CN102037563A (zh) 2011-04-27
CN102037563B CN102037563B (zh) 2013-06-05

Family

ID=41318783

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980116546.0A Expired - Fee Related CN102037563B (zh) 2008-05-13 2009-05-13 半导体器件及其制造方法
CN201210378871.8A Expired - Fee Related CN102903745B (zh) 2008-05-13 2009-05-13 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210378871.8A Expired - Fee Related CN102903745B (zh) 2008-05-13 2009-05-13 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8507327B2 (zh)
JP (1) JP5327219B2 (zh)
CN (2) CN102037563B (zh)
DE (1) DE112009001128T5 (zh)
WO (1) WO2009139417A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856194A (zh) * 2011-06-30 2013-01-02 富士电机株式会社 制造反向阻断绝缘栅双极晶体管的方法
CN103617955A (zh) * 2013-11-27 2014-03-05 上海联星电子有限公司 一种低压rb-igbt的制备方法
CN103688346A (zh) * 2011-07-15 2014-03-26 富士电机株式会社 用于制造半导体器件的方法
CN107093579A (zh) * 2017-03-20 2017-08-25 通富微电子股份有限公司 半导体圆片级封装方法、器件及封装用刀具
CN108091610A (zh) * 2016-11-23 2018-05-29 英飞凌科技股份有限公司 用于制造半导体装置的方法
CN108598011A (zh) * 2018-05-10 2018-09-28 全球能源互联网研究院有限公司 一种逆阻型igbt的制造方法及逆阻型igbt

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187916A (ja) 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
JP5740820B2 (ja) 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5195816B2 (ja) 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP5621334B2 (ja) 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2011257317A (ja) 2010-06-10 2011-12-22 Shinagawa Corp 自動整準台
JP5549532B2 (ja) * 2010-10-21 2014-07-16 富士電機株式会社 半導体装置の製造方法
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
US20120315734A1 (en) * 2011-06-09 2012-12-13 Chan-Lon Yang Method for fabricating semiconductor device
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2013125877A (ja) * 2011-12-15 2013-06-24 Fuji Electric Co Ltd パワー半導体装置およびその製造方法
JPWO2013172394A1 (ja) * 2012-05-15 2016-01-12 富士電機株式会社 半導体装置
JP2013239600A (ja) * 2012-05-15 2013-11-28 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法
JP2014143435A (ja) * 2014-04-01 2014-08-07 Fuji Electric Co Ltd 半導体装置
JP7039045B2 (ja) * 2019-08-26 2022-03-22 株式会社フェニックスバイオ ヒト脂肪肝モデル細胞
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5164218A (en) 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
JP2752431B2 (ja) 1989-05-12 1998-05-18 株式会社日本自動車部品総合研究所 半導体装置の製造方法
JPH0689936A (ja) 1992-09-09 1994-03-29 Fuji Electric Co Ltd 半導体装置の製造方法
JPH09213965A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
JP4696337B2 (ja) * 1999-10-15 2011-06-08 富士電機システムズ株式会社 半導体装置
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP4747260B2 (ja) * 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4288573B2 (ja) * 2003-06-09 2009-07-01 富士電機ホールディングス株式会社 半導体ウェハのチップ化方法
JP4857578B2 (ja) 2005-03-28 2012-01-18 富士電機株式会社 半導体装置の製造方法
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006222359A (ja) 2005-02-14 2006-08-24 Hitachi Cable Ltd 発光ダイオードアレイの製造方法
JP5082211B2 (ja) 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP4945988B2 (ja) * 2005-09-29 2012-06-06 横河電機株式会社 半導体装置及び半導体装置の製造方法
JP2007273941A (ja) * 2006-03-07 2007-10-18 Sanyo Semiconductor Co Ltd 半導体装置の製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856194A (zh) * 2011-06-30 2013-01-02 富士电机株式会社 制造反向阻断绝缘栅双极晶体管的方法
CN102856194B (zh) * 2011-06-30 2017-04-12 富士电机株式会社 制造反向阻断绝缘栅双极晶体管的方法
CN103688346A (zh) * 2011-07-15 2014-03-26 富士电机株式会社 用于制造半导体器件的方法
CN103688346B (zh) * 2011-07-15 2016-12-28 富士电机株式会社 用于制造半导体器件的方法
CN103617955A (zh) * 2013-11-27 2014-03-05 上海联星电子有限公司 一种低压rb-igbt的制备方法
CN108091610A (zh) * 2016-11-23 2018-05-29 英飞凌科技股份有限公司 用于制造半导体装置的方法
CN107093579A (zh) * 2017-03-20 2017-08-25 通富微电子股份有限公司 半导体圆片级封装方法、器件及封装用刀具
CN107093579B (zh) * 2017-03-20 2020-09-11 通富微电子股份有限公司 半导体圆片级封装方法及封装用刀具
CN108598011A (zh) * 2018-05-10 2018-09-28 全球能源互联网研究院有限公司 一种逆阻型igbt的制造方法及逆阻型igbt

Also Published As

Publication number Publication date
DE112009001128T5 (de) 2011-06-16
US8507327B2 (en) 2013-08-13
JP5327219B2 (ja) 2013-10-30
WO2009139417A1 (ja) 2009-11-19
CN102037563B (zh) 2013-06-05
CN102903745A (zh) 2013-01-30
US20110108883A1 (en) 2011-05-12
CN102903745B (zh) 2015-10-14
JPWO2009139417A1 (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
CN102037563B (zh) 半导体器件及其制造方法
JP5082211B2 (ja) 半導体装置の製造方法
US8399309B2 (en) Semiconductor device manufacturing method
US20180033894A1 (en) Metal-foil-assisted fabrication of thin-silicon solar cell
US8257995B2 (en) Microwave anneal of a thin lamina for use in a photovoltaic cell
EP2360717A1 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
KR101155563B1 (ko) 레이저를 이용한 태양전지 제조방법
US9978882B2 (en) Method of manufacturing semiconductor device and glass film forming apparatus
US20070262304A1 (en) Fast recovery rectifier
CN108369973B (zh) 用于基于箔的太阳能电池金属化的含金属的热扩散阻挡层
JP2004140101A (ja) 半導体素子の製造方法
US8501549B2 (en) Method of manufacturing a reverse blocking insulated gate bipolar transistor
JP2003224281A (ja) 半導体装置およびその製造方法
CN102456729B (zh) 半导体器件及其制造方法
CN106575610B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
JP2014239085A (ja) 太陽電池素子およびその製造方法
US8049104B2 (en) Intermetal stack for use in a photovoltaic cell
JP5931461B2 (ja) 半導体装置の製造方法及び半導体装置
US11881406B2 (en) Method of manufacturing a semiconductor device and semiconductor wafer
AU663263B2 (en) Structure for use in producing semiconductor devices with buried contacts and method for its preparation
CN114613874A (zh) 组成叠瓦电池的电池片的制造方法
CN112582510A (zh) 一种砷化镓基led芯片及其制备方法
KR20230028587A (ko) 태양전지용 금속화 구조물
JP2014143435A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110921

Address after: Kanagawa

Applicant after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Systems Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20150513

EXPY Termination of patent right or utility model