JP5327219B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5327219B2
JP5327219B2 JP2010512002A JP2010512002A JP5327219B2 JP 5327219 B2 JP5327219 B2 JP 5327219B2 JP 2010512002 A JP2010512002 A JP 2010512002A JP 2010512002 A JP2010512002 A JP 2010512002A JP 5327219 B2 JP5327219 B2 JP 5327219B2
Authority
JP
Japan
Prior art keywords
main surface
groove
wafer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010512002A
Other languages
English (en)
Other versions
JPWO2009139417A1 (ja
Inventor
和男 下山
安彦 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010512002A priority Critical patent/JP5327219B2/ja
Publication of JPWO2009139417A1 publication Critical patent/JPWO2009139417A1/ja
Application granted granted Critical
Publication of JP5327219B2 publication Critical patent/JP5327219B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Description

この発明は、電力変換装置などに用いられる逆阻止ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置の製造方法に関する。
従来の逆阻止ＩＧＢＴの製造方法について説明する。第１の従来技術として、図２６に示すように逆阻止ＩＧＢＴを構成するゲート・エミッタ構造を形成する前に、ウェハ（シリコン）上のダイシング領域表面より、予めドーパントソース塗布および熱拡散による方法で、深いｐ分離層を形成し、ゲート・エミッタ構造作成後にｐ分離層が露出する程度にウェハを薄化し、薄化したウェハの裏面にイオン注入とアニールを行ってｐ分離層に接続するｐコレクタ層を形成する方法がある（例えば、下記特許文献１参照）。
第２の従来技術として、図２７に示すように、ＩＧＢＴ表面工程でＭＯＳ構造を形成し、ウェハの裏面をバックラップし、ＭＯＳ構造側をガラス支持基板に貼り付ける。つぎに、上下を反転させ、上側に位置する裏面にマスクパターンを形成し、例えばアルカリ溶液を用いた湿式異方性エッチングを行いＶ字溝を形成する。ダイシング領域近傍のウェハのおもて面側にｐ拡散層を形成し、ゲート・エミッタ構造（ＭＯＳ構造）を形成する。つぎに、マスクを除去しＶ字溝の側壁とウェハ裏面にボロンのイオン注入とレーザーアニールを同時に行いｐ分離層とｐコレクタ層を形成し、その上にコレクタ電極となる金属電極膜（例えばＡｕ層）を形成し、ピッキングアップして逆阻止ＩＧＢＴを形成する方法がある（例えば、下記特許文献２、下記特許文献３、下記非特許文献１参照）。なお、図２８は、第２の従来技術で形成された逆阻止ＩＧＢＴの外周部の要部断面図である。ウェハのおもて面側のｐ拡散層とウェハの裏面側のｐコレクタ層とをＶ字溝の側壁に形成されたｐ分離層で接続する。
ここで、レーザー発振器の小型化、低価格化、長寿命化および高性能化に伴い、シリコンウェハに対するレーザー照射処理が広く採用されつつある。その一つとして、上述した、イオン注入によって導入されたドーパントを活性化するためのレーザーアニール処理などがある。イオン注入によって導入されたドーパントを活性化するための方法としては、炉アニール処理もあるが、ウェハのおもて面側にすでに形成された金属電極膜や保護膜などの耐熱温度の制限を受けるため、高い温度で処理することができず、ドーパント活性化率が低い。一方、パルスレーザーを用いたレーザーアニール処理では、ウェハ裏面の表層領域のみを瞬間的かつ局所的に加熱させることができるため、ウェハのおもて面側にすでに形成された金属電極膜や保護膜などに熱的なダメージを与えない。したがって、ウェハのおもて面側の構造の耐熱温度に関わらず、裏面側のドーパントの活性化を高い活性化率で行うことができる。
特開２００４−３６３３２８号公報 特開２００６−３０３４１０号公報 特開２００６−２７８３８２号公報
下山和男、外２名、「高耐圧−逆阻止ＩＧＢＴ向けの新分離層形成プロセス」、「［電子デバイス／半導体電力変換合同］パワーデバイスおよび半導体電力変換一般」、電気学会研究会、ＥＤＤ−０６−５２、ＳＰＣ−０６−１２４
第１の従来技術において、半導体基板のおもて面から裏面のコレクタ層面までのｐ分離層を熱拡散のみによって形成する場合、ｐ分離層を形成するボロンが活性部をマスクした酸化膜を突き抜けないようにするためには、非常に厚い熱酸化膜を形成する必要がある。この厚い熱酸化膜を形成するためには、高温で長時間の熱酸化処理をする必要があり製造コストが増大する。
また、ドーパントの拡散は、高温で長時間の処理時間を必要とするためスループットが極端に低下し、さらにマスク開口部からシリコンバルクへとほぼ等方的に進行するため、必然的に横方向にもドーパントが拡散されてしまい、デバイスピッチやチップサイズの縮小に対しての弊害を生じさせる。
このため、従来技術２として、前記したようにゲート・エミッタ構造などおもて面のデバイス構造を形成した後、ウェハの薄化処理を行い、ガラス支持基板にデバイスおもて面と向き合わせてウェハを貼り付けた後、ウェハの裏面から湿式エッチングによりテーパーを有するＶ字溝をウェハの表面まで貫通させて、この溝の側壁面にイオン注入およびレーザーアニールによってｐ分離層を形成する方法がある。ここで、テーパーを有する溝とは、底部から開口部に向けて溝幅が広がるような傾斜角度の側壁を有した溝であることとする。
この方法により熱処理時間およびデバイスピッチが大幅に削減されるが、ウェハの表面まですべて貫通させてしまうと、個々のチップが分断されて落下してしまうので、ガラス支持基板などでウェハを貼り合わせる必要があり煩雑であり、製造コストが増大する。さらに、貫通したＶ字溝（貫通溝）を形成した後、イオン注入およびレーザーアニールを行うが、図２９に示すように、貫通溝の露出部（Ｖ字溝の底部）であるＡ部で、ウェハとガラス支持基板を接着した粘着剤がレーザー光に照射されてしまうため、レーザー光に照射されても問題のないような特別で高価な粘着剤を使用する必要があり製造コストが増大する。
さらに、レーザーアニール後、コレクタ電極をスパッタによって形成するが、このスパッタ処理で粘着剤が加熱されても問題が生じないように、耐熱性のある高価な粘着剤を使用する必要があり製造コストが増大する。または加熱温度が上昇しないよう特別冷却機構を取り付けた高価なスパッタリング装置を使用する必要がある。
また、スパッタリング後のシンタリング処理温度も、粘着剤の耐熱温度により制限されてしまう問題がある。また、粘着剤からの揮発成分がスパッタ装置の真空度を低下させないように、特別な粘着剤を選定する必要があり、高価な粘着剤を使用する必要がある。つまり、従来の方法では製造コストが増大する。
さらに、Ｖ字溝の側壁の傾斜角度によるキャリアプロファイルを検証する。図３０は、溝の側壁の傾斜角度によるキャリアプロファイルについて示す説明図である。図３０において、縦軸はキャリア濃度であり、横軸は深さである。ここで、Ｖ字溝の側壁の傾斜角度とは、溝の開口部上において、この開口部が形成されたウェハ裏面側の平面から延ばした線と、溝の側壁との角度とする。図３０においては、波長が５２７ｎｍのパルスレーザーを、１．４Ｊ／ｃｍ2の照射エネルギー密度で、Ｖ字溝の開口部が形成された平面に垂直な方向から照射してレーザーアニールを行った場合の、側壁において活性化したキャリアプロファイルを示している。ここで、溝の側壁には、予めボロンをイオン注入することによりドーパントが導入されていることとする。なお、図３０においては、Ｖ字溝の側壁の傾斜角度が０°と、５５°から５°毎に８５°までと、のキャリアプロファイルを示しており、上述した非特許文献１から引用した。
ここで、アルカリ溶液を用いた湿式異方性エッチングによってウェハ裏面にＶ字溝を形成する場合、ウェハ裏面が｛１００｝面であるため、Ｖ字溝が｛１１１｝面に形成される。したがって、Ｖ字溝の側壁の傾斜角度が５４．７°と比較的小さくなるため、テーパーが大きくなる。これにより、溝の底部の幅と開口部の幅との差が広がり、溝の側壁が、ウェハ裏面側に対して垂直な方向から照射されたレーザー光をより吸収することができる。したがって、図３０に示すように、ウェハ裏面側の傾斜角度が０°の平面に高濃度のｐコレクタ層を形成するときの条件でレーザーアニールを行えば、同時にＶ字溝の側壁に導入されたドーパントを活性化することができる。
しかしながら、図３０に示すように、Ｖ字溝の側壁の傾斜角度が６０°より大きい場合、傾斜角度が大きくなるにつれてドーパントの活性化率が低下する。その理由は、Ｖ字溝の傾斜角度をθとした場合、Ｖ字溝側壁での実効的な照射エネルギー密度がｃｏｓθ倍に低下するからである。
ここで、Ｖ字溝を形成する方法としては、アルカリ溶液を用いた湿式異方性エッチングの他に、ＨＢｒ、ＮＦ３またはＨｅ／Ｏ2をエッチングガスとして用いるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）と呼ばれる異方性ドライエッチングが知られている。ＲＩＥエッチングによって溝を形成する場合、溝の側壁の傾斜角度が９０°かそれに近い角度となることが知られているが、例えばＨｅ／Ｏ2の流量を相対的に増加させることで側壁の傾斜角度が９０°よりも小さい、すなわちテーパーを有する溝を形成することができる。但し、Ｈｅ／Ｏ2の流量が増加するにつれて、ブラックシリコンが生じやすくなる。また、ＲＩＥエッチングでは、溝の側壁の傾斜角度は、７５°程度までしか小さくすることができないという問題がある。
なお、テーパーを有する溝を形成する他の方法としては、例えば刃先がテーパーを有するダイシング刃を用いてハーフカットダイシングを行う方法が知られている。
このように、ＲＩＥエッチングや、ハーフカットダイシングを行う場合、ウェハの面方位や結晶方向によらず、テーパーを有する溝を形成することができるため、トレンチゲート構造を有する逆阻止ＩＧＢＴチップの外周部にテーパーを有する溝を用いて分離層を形成することに適している。
図３１および図３２は、テーパーを有する溝にレーザーアニールを行う場合の問題点について示す説明図である。図３１および図３２においては、テーパーを有する溝に、溝の開口部が形成された平面に対して垂直な方向からレーザーを入射させてレーザーアニールを行う場合について示している。図３１および図３２において、溝の側壁の傾斜角度は、７５°とする。
図３１に示すように、平面に照射されるレーザー光６４の照射エネルギー密度を１００％とすると、テーパーを有する溝の側壁に照射されるレーザー光６４の実効的な照射エネルギー密度は、１００×ｃｏｓ７５°＝２５．９％となるため、平面と比べて４分の１程度に低下してしまう。このため、平面に対して適切な条件の照射エネルギー密度では、テーパーを有する溝の側壁に導入されたドーパントを活性化することができないという問題がある。
具体的には、イオン注入によって導入されたボロンを活性化させることで、ウェハ裏面側の傾斜角度が０°の平面にｐコレクタ層を形成するためには、照射エネルギー密度が、例えば１．４Ｊ／ｃｍ2のレーザー光６４を照射する。このとき、テーパーを有する溝の側壁の傾斜角度が７５°の場合、この側壁に照射されるレーザー光６４の実効的な照射エネルギー密度は、ｃｏｓ７５°×１．４Ｊ／ｃｍ2＝０．３６Ｊ／ｃｍ2と、平面に比べて大幅に低下し、側壁に導入されたドーパントが十分に活性化されない。
一方、図３２に示すように、テーパーを有する溝の側壁に導入されたドーパントを活性化するためには、レーザー光６５の照射エネルギー密度を４倍に増加させなければならないが、この場合、平面に照射されるレーザー光６５の照射エネルギー密度も４倍になり、平面においてアブレーションや結晶欠陥が生じたり、アモルファス化するという問題がある。
具体的には、テーパーを有する溝の側壁の傾斜角度が７５°の場合、この側壁に照射される実効的なエネルギー密度を１．４Ｊ／ｃｍ2とするためには、レーザー光６５の照射エネルギー密度を１／ｃｏｓ７５°×１．４Ｊ／ｃｍ2＝５．４Ｊ／ｃｍ2としなければならない。このようにすると、平面に対しては、過剰な照射エネルギー密度のレーザー光が照射されることになるため、平面においてアブレーションや結晶欠陥が生じたり、アモルファス化してしまう。
この発明は、上述した従来技術による問題点を解消するため、ガラス支持基板や粘着剤を不要とし、低コストでｐ分離層を形成できる逆阻止ＩＧＢＴなどの半導体装置の製造方法を提供することを目的とする。また、側壁の傾斜角度が６０°以上のテーパーを有する溝が形成されたウェハに対して、簡単な方法で、溝の開口部が形成された平面にレーザー光によるダメージを与えずに、溝の側壁に導入されたドーパントを十分に活性化させることのできる逆阻止ＩＧＢＴなどの半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置の製造方法は、ウェハの第１主面の表面層であって、該ウェハに形成される半導体装置の外周部に第２導電型の第１領域を形成する工程と、前記ウェハの第２主面に、アルミニウム膜とネガレジスト膜とをこの順に形成し、パターニングすることで複合マスクを形成する工程と、前記複合マスクをエッチングマスクとして、ドライエッチングを行い、前記第１領域に到達する溝を、底部から開口部にかけて溝幅が広くなるように形成する工程と、前記ネガレジスト膜を選択的に除去する工程と、前記アルミニウム膜の下の前記第２主面、および前記溝の側面に第２導電型の不純物イオンを注入する工程と、前記ウェハの前記第２主面に前記アルミニウム膜が残った状態で、前記溝の側面に注入された前記不純物イオンの活性化に適した比較的高いエネルギー条件の第１レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記溝の側面の表面層に第２導電型の分離層を形成する工程と、前記アルミニウム膜を除去して、前記第２主面を露出する工程と、前記第２主面に注入された前記不純物イオンの活性化に適した比較的低いエネルギー条件の第２レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記第２主面の表面層に第２導電型のコレクタ層を、前記分離層と前記コレクタ層が接続するように形成する工程と、前記コレクタ層上にコレクタ電極を形成する工程と、前記第１主面と前記溝の底部に挟まれた前記第１領域を前記第１主面に対してほぼ垂直にダイシングもしくはレーザー光で切断して前記ウェハをチップとする工程と、を含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アルミニウム膜の厚さを、０．０５μｍより厚く１μｍより薄く形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、ウェハの第１主面の表面層であって、該ウェハに形成される半導体装置の外周部に第２導電型の第１領域を形成する工程と、前記ウェハの第２主面に、アルミニウム膜を形成する工程と、前記ウェハの前記第２主面から前記第１主面内に向かって前記第１領域に達する溝を、底部から開口部にかけて溝幅が広くなるようにダイシング刃で形成する工程と、前記アルミニウム膜の下の前記第２主面、および前記溝の側面に第２導電型の不純物イオンを注入する工程と、前記ウェハの前記第２主面に前記アルミニウム膜が残った状態で、前記溝の側面に注入された前記不純物イオンの活性化に適した比較的高いエネルギー条件の第１レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記溝の側面の表面層に第２導電型の分離層を形成する工程と、前記アルミニウム膜を除去して、前記第２主面を露出する工程と、前記第２主面に注入された前記不純物イオンの活性化に適した比較的低いエネルギー条件の第２レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記第２主面の表面層に第２導電型のコレクタ層を、前記分離層と前記コレクタ層が接続するように形成する工程と、前記コレクタ層上にコレクタ電極を形成する工程と、前記第１主面と前記溝の底部に挟まれた前記第１領域を前記第１主面に対してほぼ垂直にダイシングもしくはレーザー光で切断して前記ウェハをチップとする工程と、を含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を前記ダイシング刃により形成した後で、前記不純物イオンを注入する前に、前記アルミニウム膜が残った状態で、前記溝に生じた前記ダイシング刃の加工歪をエッチングで除去する工程をさらに含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する前記ダイシング刃の断面形状がＶ字状または逆台形状であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝は、当該溝の開口部上において、当該開口部が形成された前記第２主面から延ばした線と、溝の側面との角度が、４０度以上８５度以下となるように形成されることを特徴とする。
この発明によれば、逆阻止ＩＧＢＴなどの半導体装置において、ウェハのダイシング領域付近のウェハの表面にｐ拡散層を形成し、ウェハの裏面からウェハの表面に向かって溝を形成し、この溝を前記ｐ拡散層に到達させ、ウェハの表面には達しないようにして、溝の底部箇所にウェハ厚みの一部を残して残膜とすることで、従来必要とされたガラス支持基板を不要とし、ガラス支持基板にウェハを接着させる高価な粘着剤を不要にすることができる。ガラス支持基板と粘着剤を不要とすることで、溝の形成とｐ分離層を低コストで形成できる。
また、ウェハの外周部の溝の深さを浅くするかウェハの端部付近に溝を形成しないことで、ウェハの外周部での機械的強度を高めて、ウェハの自重をウェハ自身で支えられるようにすることができる。こうすることでウェハのハンドリングが容易になる。また、前記残膜の厚さを１０μｍ以上とし、ウェハの外周部の機械的強度を高めることで、ガラス支持基板を不要とすることができる。また、前記ｐ拡散層の深さを１７０μｍ以下とすることで、高温で長時間の熱拡散処理工程の処理時間が大幅に削減され、製造コストとリードタイムを低減できる。
さらに、底部よりも開口部の幅が広い溝を形成した場合、溝の側壁に導入されたドーパントを活性化するのに適した比較的高いエネルギー条件のレーザー光を用いてレーザーアニールを行う際に、溝の開口部が形成され、レーザー光が垂直に照射される平面（ウェハの裏面）にアルミニウム膜が形成されている。このため、ウェハの裏面に比較的高いエネルギー条件のレーザー光が照射されるのを防ぐことができる。このように、ウェハの裏面に過剰なエネルギーのレーザー光が照射されないため、アブレーションや結晶欠陥が生じるのを防ぎ、アモルファス化するのを防ぐことができる。
この発明の第１実施例の半導体装置の断面図であり、（ａ）はｐ分離層近傍の要部断面図、（ｂ）は活性領域の要部断面図である。 形状の異なるダイシング刃とそれで加工された半導体基板の要部断面図であり、（ａ）はダイシング刃がＶ字状の場合の図、（ｂ）はダイシング刃が逆台形状の場合の図、（ｃ）はダイシング刃がＵ字状の場合の図、（ｄ）は半導体基板の溝がＶ字状の場合の図、（ｅ）は半導体基板の溝が逆台形状の場合の図、（ｆ）は半導体基板の溝がＵ字状の場合の図である。 ウェハの裏面から未貫通の逆台形溝を形成した裏面の溝形状であり、（ａ）は平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ２線で切断した要部断面図である。 図１の半導体装置の要部製造工程断面図である。 図４に続く、図１の半導体装置の要部製造工程断面図である。 図５に続く、図１の半導体装置の要部製造工程断面図である。 図６に続く、図１の半導体装置の要部製造工程断面図である。 図７に続く、図１の半導体装置の要部製造工程断面図である。 図８に続く、図１の半導体装置の要部製造工程断面図である。 図９に続く、図１の半導体装置の要部製造工程断面図である。 図１０に続く、図１の半導体装置の要部製造工程断面図である。 この発明の第２実施例の半導体装置の製造方法を示す製造工程図であり、（ａ）はウェハの平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ２線で切断した要部断面図、（ｄ）は（ａ）のＹ−Ｙ線で切断した要部断面図である。 この発明の第３実施例の半導体装置の製造方法を示す製造工程図であり、（ａ）はウェハの要部工程平面図、（ｂ）は（ａ）のＹ−Ｙ線で切断した要部工程断面図である。 実施例４にかかる半導体装置の要部製造工程断面図である。 図１４に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 図１５に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 図１６に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 図１７に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 図１８に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 図１９に続く、実施例４にかかる半導体装置の要部製造工程断面図である。 実施例５にかかる半導体装置の要部製造工程断面図である。 図２１に続く、実施例５にかかる半導体装置の要部製造工程断面図である。 図２２に続く、実施例５にかかる半導体装置の要部製造工程断面図である。 図２３に続く、実施例５にかかる半導体装置の要部製造工程断面図である。 裏面マーキング装置の構造について示す説明図である。 第１の従来技術で製造した逆阻止ＩＧＢＴの分離層形成の工程図と素子断面図である。 第２の従来技術で製造した逆阻止ＩＧＢＴの工程図である。 図２７の工程で製造した逆阻止ＩＧＢＴの断面図である。 図２７の工程でイオン注入とレーザーアニールしている工程断面図である。 溝の側壁の傾斜角度によるキャリアプロファイルについて示す説明図である。 テーパーを有する溝にレーザーアニールを行う場合の問題点について示す説明図である。 テーパーを有する溝にレーザーアニールを行う場合の問題点について示す説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。
図１は、この発明の第１実施例の半導体装置の断面図であり、同図（ａ）はｐ分離層近傍の要部断面図、同図（ｂ）は活性領域の要部断面図である。この半導体装置は逆阻止ＩＧＢＴを例として挙げた。この逆阻止ＩＧＢＴは、ｎ半導体基板１と、ｎ半導体基板１の第１主面２の表面の外周部に形成されるｐ拡散層４と、ｐ拡散層４に囲まれｐ拡散層４と離してｎ半導体基板１の第１主面２（表面）の活性領域５（主電流が流れる領域）の表面層に形成されるデバイス表面構造６と第２主面３の表面層に形成されるｐコレクタ層８と、ｐコレクタ層８上に形成されるコレクタ電極１８と、ｐ拡散層４とｐコレクタ層８に接して半導体基板１の第２側壁７の表面層に形成されるｐ分離層９で構成される。
半導体基板１の側壁は第１主面２に垂直にダイシング切断された第１側壁１０とこの第１側壁１０と接し第２主面３と接する第２側壁７で構成される。第２側壁７は第１側壁１０と接続する第１箇所ａとこの第１箇所ａと第２主面３と接続しｐ分離層９が形成される第２箇所ｂで構成される。
第１主面２と第１側壁１０の角度は９０°であり、第１側壁１０と第２側壁７の第１箇所ａとの角度θ１は９０°である。第２箇所７の第１箇所ａと第２箇所ｂとの角度θ２は９０°超であり、第２箇所ｂと第２主面３との角度θ３は第１主面２と第１箇所ａが平行であるためθ２と等しい。
なお、第１側壁１０はダイシング面であり凹凸が存在するため角度を表す場合は、凹凸を平均化した平面（図では上下の直線）を第１側壁１０の面とした。図示するように、θ１、θ３は半導体基板１が存在する側、θ２は半導体基板１が存在しない側での角度である。また、θ１は第１側壁１０を基準とした角度であり、θ２は第１箇所ａを基準とした角度であり、θ３は第２主面３を基準とした角度である。
前記のｐ拡散層４の深さは、耐圧クラスが１２００Ｖの逆阻止ＩＧＢＴの場合、３０μｍ〜１７０μｍ（好ましくは７０μｍ程度）であり、第１側壁１０の厚さはこのｐ拡散層４が露出するように形成されるため、ｐ拡散層４の深さより小さくなる。つまり、第１側壁１０の厚みは１０μｍ〜１５０μｍ（好ましくは５０μｍ程度）である。また、第１側壁１０は、ダイシング刃もしくはレーザー光で切断された後述の残膜４３の側壁であり、その表面はダイシング面もしくはレーザー面である。レーザー面とは、レーザーダイシングによるダイシング面をいう。一方、第２側壁７は、後述の溝４１の内壁でありエッチング面である。
活性領域５に形成されるデバイス表面構造６は、図１に示すように、ｎ半導体基板１の表面層に形成されたｐウエル領域１１と、ｐウエル領域１１の表面層に形成されるｎエミッタ領域１２と、ｎエミッタ領域１２とｎ半導体基板１に挟まれるｐウエル領域１１上にゲート絶縁膜１３を介して形成されるゲート電極１４とを備えている。
なお、ここではゲート絶縁膜１３およびゲート電極１４はｎエミッタ領域１２の一部上、ｐウエル領域１１上およびｎ半導体基板１上に形成されている。また、ゲート絶縁膜１３とゲート電極１４を合わせたゲート構造の集合体を以後便宜的にＭＯＳゲート構造１９と称す。この例では、ゲート絶縁膜１３を図１（ｂ）に示すように、平坦に形成したが、ｎ半導体基板１の表面に溝を形成し、この溝の表面にゲート絶縁膜１３を形成して、所謂、トレンチゲート構造としてもよい。
また、ゲート電極１４が被覆される層間絶縁膜１５と、ｎエミッタ領域１２とｐウエル領域１１に接して前記層間絶縁膜１５上に形成されるエミッタ電極１６と、エミッタ電極１６上とｐ拡散層４上などの表面全域に形成されるパッシベーション膜１７とを備えている。
図２は、形状の異なるダイシング刃とそれで加工された半導体基板の要部断面図であり、同図（ａ）〜同図（ｃ）はダイシング刃の断面図であり、同図（ａ）はＶ字状の場合、同図（ｂ）は逆台形状の場合、同図（ｃ）はＵ字状の場合であり、同図（ｄ）〜同図（ｆ）は半導体基板の断面図であり、同図（ｄ）はＶ字状の場合、同図（ｅ）は逆台形状の場合、同図（ｆ）はＵ字状の場合である。
ダイシング刃３１、３２、３３の断面形状は、それぞれＶ字状、逆台形状およびＵ字状をしている。また、図２（ｄ）〜（ｆ）の半導体基板１の断面図は、図示の都合上第１主面２を下に第２主面３を上に示し上下が逆転している。
同図（ｄ）において、第２側壁７は直線であり、第１側壁１０と第２側壁７の接続部での角度θ１１は９０°超である（好ましくは１４０°〜１６０°程度がよい）。また、第２主面２と第２側壁７の接続部での角度θ３１は９０°超である（好ましくは１１０°〜１３０°程度がよい）。
同図（ｅ）において、前記したように第２側壁７は折れ線であり、第１側壁１０との接続部での角度θ１２は９０°である。また、第２主面３との接続部での角度θ３２は９０°超（好ましくは１１０°〜１３０°程度がよい）である。
同図（ｆ）において、第２側壁７は曲線であり、第１側壁１０と第２側壁７の接触部での角度θ１３はほぼ９０°である。また、第２主面３と第２側壁７の接触部の角度θ３３はほぼ９０°である。
前記の第２主面３と第２側壁７の接続部での角度θ３１〜θ３３が９０°に近くなると、ｐ分離層９を形成するためのイオン注入において、第２側壁７に打ち込まれるボロンのドーズ量が低下して高濃度のｐ分離層９を得ることが困難になる。そのため、第２主面３と第２側壁７の接続部での角度θ３１〜θ３３は１１０°〜１３０°程度が望ましい。
また、この角度θ３１〜θ３３が１４０°以上に大きくなると溝の開口部の幅が半導体基板１の厚さ程度に広がり、チップサイズが小さい場合は、第２主面３に形成されるｐコレクタ層８の面積が減少するので好ましくない。なお、この第１実施例で使用したダイシング刃の形状は逆台形の場合（図２（ｂ））である。
さらに、前述の内容を製造方法も交えて詳しく図３を用いて説明する。図３は、ウェハの裏面から未貫通の逆台形溝を形成した裏面の溝形状であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ１−Ｘ１線で切断した要部断面図、同図（ｃ）は同図（ａ）のＸ２−Ｘ２線で切断した要部断面図である。ここでは図１で用いた符号の２および３をウェハ４０の第１主面（おもて面）および第２主面（裏面）としても用いた。また、図３で示す残膜４３の厚さは、例えば５０μｍであり、逆台形の溝４１の開口部の幅は、例えば２００μｍである。
実施例１において、ウェハ４０に形成された溝４１の深さは、図３（ｂ）、（ｃ）に示すようにチップ形成領域４２（多数のチップが形成される領域）とウェハ４０の外周部４４（チップが形成されない領域）で同じ深さであり、すべての溝４１はウェハ４０の外周端４５まで達している。
ここでは、ウェハ４０とは、ダイシング領域（溝４１の箇所と重なる）に沿って切断する前の状態の半導体基板をいう。したがって、本実施例では符号１で示す半導体基板はウェハ４０をダイシング領域で切断して半導体チップとなったときの基板をいう。
予めダイシング領域表面（溝４１が形成される側と反対側の面で第１主面２）から深さ３０μｍ〜１７０μｍの範囲の図１で示すｐ拡散層４を熱拡散により形成しておき、表面ＩＧＢＴセル構造作成工程、およびウェハ薄化工程を終了後、裏面（第２主面３）よりダイシング刃（ブレード）によるハーフカット（ダイサーによるハーフカット、あるいは切削ブレードによるハーフカット：ハーフカットとは完全にウェハ４０を切断しないこと）により、図３（ｂ）、（ｃ）に示すように、ウェハ４０を貫通しないように溝４１を形成する。熱拡散層の深さは、残膜４３の厚さよりも２０μｍほど深くしておくと望ましい。これは、ハーフカットダイシングのブレード切り込み深さのバラツキを考慮したり、ダイシングによる機械的ダメージをエッチング等で除去する分を考慮するためである。
つまり、溝４１でウェハ４０が分断されずに一体として保持できる程度に残膜４３としてウェハ４０の一部を残す。この残膜４３の厚さは、前記したように、ｐ拡散層４の深さに合わせて１０μｍ〜１５０μｍとし、ｐ拡散層４に溝４１の先端が達するように溝４１を形成する。
このとき、図３（ｂ）、（ｃ）で示すように、ウェハ４０の外周部４４の溝４１の深さは同じにする。形成された溝４１の側壁（第２側壁７）にハーフカットに伴って形成されるダメージ層４７（図７参照）は、１μｍ〜２０μｍ（好ましくは、１μｍ〜１５μｍ）である。このダメージ層４７を、酸エッチングあるいはドライエッチングによって除去する。除去する量は２μｍ〜５０μｍ（好ましくは、３μｍ〜３０μｍ）である。
ダメージ層４７が除去された溝４１の第２側壁７とウェハ４０の裏面（第２主面３）に、イオン注入とレーザーアニールによりｐ分離層９とｐコレクタ層８をそれぞれ形成し、ｐコレクタ層８上にコレクタ電極１８を形成し、このコレクタ電極１８をｐ分離層９上に延在させる。溝４１の形成で残した残膜４３は、コレクタ電極１８を形成した後、垂直にダイシング刃によって切断され、逆阻止ＩＧＢＴチップが出来上がる。
また、イオン注入による不純物量やアニールによるドーパント量や、ダイシングおよびダイシング後のプロセス工程におけるウェハの割れ・欠けを抑制することを目的として、ダイシング刃の形状をＶ字状（図２の符号３１）、逆台形状（図２の符号３２）、Ｕ字状（図２の符号３３）と変える。
図４〜図１１は、図１の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。ここではｐ分離層近傍の形成プロセスのフロー図を示す。図４において、予めウェハ４０の第１主面２（おもて面）上に位置するダイシング領域４６からボロンを熱拡散し、３０μｍ〜１７０μｍの拡散深さで高濃度のｐ拡散層４を形成する。その理由は、このｐ拡散層４の深さ（厚さ）は、後述する残膜４３の厚さに関係するためである。すなわち、ｐ拡散層４の深さを３０μｍ未満にすると、ウェハ４０の反対面から行うハーフカットの残膜４３の厚さも３０μｍ未満となる。この厚さではウェハ４０の割れ、欠けを防ぐため、ウェハ４０を固着するガラス支持基板が必要になるからである。また、１０μｍ未満となると、レーザー光が残膜４３を透過するようになり、残膜４３を透過したレーザー光がレーザーアニール装置のウエハステージに到達し、ステージにレーザー照射損傷を与える恐れも有る。一方、ｐ拡散層４の深さを１７０μｍ超にすると、ｐ拡散層４の形成に時間が掛かり過ぎて製造コストが増大する。また、前記したように横方向拡散によってチップサイズが増大し、ウェハ１枚当たりのチップの取れ数が減少したり、拡散用のマスクを厚くするなど製造コストが増大するからである。
つぎに、図５において、第１主面２にデバイス表面構造６（ここでは便宜的にＭＯＳゲート構造１９のみ示した）を形成し、表面側に保護膜（パッシベーション膜１７）を形成する。ここでは、図１のデバイス表面構造６として便宜的にＭＯＳゲート構造１９で代表させた。つぎに、図６において、第２主面３（裏面）を所定の厚さまでウェハ４０を薄化する。
つぎに、図７において、第１主面２と第２主面３を反転させ固定し、ウェハ４０の第２主面３（裏面）から第１主面２に向かって逆台形状のダイシング刃で溝４１を形成する。この溝４１は第１主面２に形成されているｐ拡散層４に到達するように形成する。このとき、ウェハ４０が分断されないように、ウェハ４０を切断せずに５０μｍ程度の残膜４３を残す。この残膜４３の厚さは、ｐ拡散層４の深さより小さくする。これは、ダイシング刃で形成される溝４１の側壁（第２側壁７）に形成されるｐ分離層９をｐ拡散層４に接続させるには、溝４１の底部がｐ拡散層４に接する必要があるからである。
そのため、ｐ拡散層４の深さが３０μｍの場合は残膜４３の厚さを３０μｍ以下とする。この３０μｍの残膜４３の厚さはガラス支持基板を不要とする限度の厚さである。またｐ拡散層４の厚さが１７０μｍの場合は残膜４３の厚さは１７０μｍ以下とする。
なお、形成された溝４１の側壁（第２側壁７）には、１μｍ〜２０μｍ程度のダメージ層４７が生じるため、酸エッチング、あるいはドライエッチングによって２μｍ〜５０μｍ程度の表層を除去する。ダメージ層４７が浅い場合には必ずしもエッチングで除去しなくても構わない。
ダメージ層４７の深さが１μｍ未満のダイシング刃を用いると、切断に時間が掛かり過ぎる。また、ダイシング刃が破損しやすい。一方、ダメージ層４７の深さが２０μｍ超のダイシング刃を用いると、切断時に割れや欠けが発生しやすくなる。前記のことから、好ましくは、ダメージ層４７の深さが１μｍ〜１５μｍとなるダイシング刃を用いるとよい。
また、ダメージ層４７のばらつきを考慮して、１μｍのダメージ層４７をエッチングで除去するためには、余裕を持って２μｍ程度除去すればよい。一方、２０μｍのダメージ層４７では、５０μｍ除去すればダメージ層４７はエッチングで除かれるのでよい。つまり、ダメージ層４７の深さが１μｍ〜１５μｍであるダイシング刃を用いた場合には、エッチングで除去する深さは、好ましくは、３μｍ〜３０μｍがよい。
つぎに、図８において、第２主面３から形成した溝４１の側壁（第２側壁７）へイオン注入によりボロン４８などのドーパントを高いドーズ量で導入する。
つぎに、図９において、デバイス表面構造６に熱的なダメージを与えないように、５５０℃までの炉アニール（バッチ処理できる昇温した炉によるアニールのこと）もしくはレーザー光４９を用いたレーザーアニールによってドーパント（ボロン４８）を活性化させｐ分離層９およびｐコレクタ層８を同時に形成する。
つぎに、図１０において、ｐ分離層４を形成し、ｐ分離層４を含むウェハ４０の第２主面３の全面にコレクタ電極１８を形成するために金属膜を堆積させる。なお、溝４１の側面（第２側壁７）には必ずしも金属膜を堆積させなくても構わない。
最後に、図１１において、ダイシング領域４６上のパッシベーション膜１７を除去し、第２主面３をダイシングテープ５０に貼り付けて、第１主面２（おもて面側）から、例えば５０μｍの厚さの残膜４３とコレクタ電極１８をダイシング領域４６に沿って垂直にダイシング切断し、ウェハ４０をチップ化して逆阻止ＩＧＢＴチップの製造工程が終了する。なお、ダイシング刃によるダイシング切断する代わりにレーザーで切断してもよい。このようにすることで、ｐ拡散層４の切断面が第１側壁１０となる。
実施例１では、ウェハ４０の裏面（第２主面３）からの溝４１を形成し、ウェハ４０のおもて面（第１主面２）まで貫通させずにウェハ４０が分断されない程度の残膜４３を残すので、チップ形成領域４２の各チップは分断されて落下することなく、ウェハ４０の形態が保たれる。そのため従来必要とされたガラス支持基板および粘着剤を必要としない。また、従来技術で説明したような、レーザーアニールでの粘着剤の露出の問題が生じず、スパッタ処理温度やスパッタ後のシンタリング温度も、粘着剤の耐熱温度の制限を受けることはない。
このように、ガラス支持基板およびその粘着剤がないので、上記レーザーアニールによるｐ分離層９とｐコレクタ層８に導入されたボロン４８の活性化処理を同時に行うことができる。また、Ａｌ電極であるコレクタ電極１８にダメージが発生しない程度の高い温度（〜５５０℃まで）で、炉によるアニールでｐ分離層９とｐコレクタ層８のドーパント（ボロン４８）活性化を同時に行うことができる。
また、チップの分断は、コレクタ電極１８の形成後のダイシングで行う。このときダイシング刃とそのマージン分だけ予めチップを大きくする必要がある。しかし、第１の従来例のようにｐ分離層を深い熱拡散で形成する場合に比べて、本実施例で示したｐ分離層９のチップに占める面積は大幅に小さくなるので、チップの大きさは大幅に縮小化できる。
図１２は、この発明の第２実施例の半導体装置の製造方法を示す製造工程図であり、同図（ａ）はウェハの平面図、同図（ｂ）は同図（ａ）のＸ１−Ｘ１線で切断した要部断面図、同図（ｃ）は同図（ａ）のＸ２−Ｘ２線で切断した要部断面図、同図（ｄ）は同図（ａ）のＹ−Ｙ線で切断した要部断面図である。同図（ｄ）の点線は溝４１が形成されない部分のウェハ４０の厚さを示したものである。図１２は溝４１を形成する工程で、ウェハ４０の外周部４４で溝４１の深さを浅くした場合を示したものである。但し、溝４１はウェハ４０の外周端４５まで形成されている。
このように、ウェハ４０の外周部４４で溝４１を浅く形成することで、残膜４３の膜厚が外周端４５に向かって厚くなる。そうすると、ウェハ４０の外周部４４での機械的強度が増加して、溝４１に沿ってウェハ４０が割れることを防止することができる。また、機械的強度が増すことで、ウェハ４０のハンドリングが容易になる。
図１３は、この発明の第３実施例の半導体装置の製造方法を示す製造工程図であり、同図（ａ）はウェハの要部工程平面図、同図（ｂ）は同図（ａ）のＹ−Ｙ線で切断した要部工程断面図である。同図（ｂ）の点線は溝４１が形成されない部分のウェハ４０の厚さを示したものである。図１３は溝４１を形成する工程で、チップ形成領域４２から外れた箇所で溝４１の深さを浅くして、溝４１の一部がウェハ４０の外周端４５まで到達しないようにした場合を示したものである。
このようにすることで、外周部４４での残膜４３の厚さが図１２の場合より厚くなるので、図１２の場合よりウェハ４０をさらに割れにくくすることができる。また、機械的強度がさらに増すことで、ウェハ４０のハンドリングが一層容易になる。
つぎに、実施例４にかかる半導体装置の製造方法について示す。図１４〜図２０は、実施例４にかかる半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。実施例４にかかる半導体装置の製造方法は、ｐ分離層９と、ｐコレクタ層８とを、それぞれ異なる照射エネルギー密度のレーザー光を用いたレーザーアニールによって形成する。ここでは、厚さが、例えば５００μｍのＦＺウェハを用いて、例えば、耐圧が１２００Ｖで、チップの厚さが２００μｍの逆阻止ＩＧＢＴを作製する場合について説明する。
まず、図４に示すように、高温炉において、例えば温度が１３００℃で、時間が７５ｈｒ程度の熱拡散を行い、接合深さが、例えば１００μｍ程度のｐ拡散層４を形成する。そして、図５に示すように、おもて面側のＩＧＢＴ構造（ＭＯＳゲート構造１９）を形成し、表面保護膜（パッシベーション膜１７）を形成する。ここで、ゲート構造は、プレーナゲート構造でもよいし、トレンチゲート構造でもよい。そして、図６に示すように、第２主面３（裏面）を所定の厚さ（例えば、２００μｍ）までウェハ４０を薄化した後に、第１主面２と第２主面３を反転させ固定する。
つぎに、図１４に示すように、第２主面３の表面にアルミニウム（Ａｌ）膜６１と、ネガレジスト膜６２とを、この順に形成する。このようにすることで、ウェハの第２主面３とネガレジスト膜６２の間には、Ａｌ膜６１が形成される。Ａｌ膜６１は、第２主面３であるシリコンにも、ネガレジスト膜６２にも密着性が高いため、ネガレジスト膜６２が剥離されにくくなる。
なお、Ａｌ膜６１は、アルミニウムにシリコンがドーピングされたＡｌ−Ｓｉ膜でもよいが、最終的に除去され、かつ成膜されてから除去されるまでの間に、スパイクが生じる程度に高温の熱処理が行われないため、純Ａｌ膜でもよい。ここで、Ａｌ膜６１として純Ａｌ膜を形成する場合は、スパッタ法によって形成してもよいし、蒸着法によって成膜してもよい。
また、Ａｌ膜６１の膜厚は、０．０５μｍより厚く１μｍより薄いことが好ましい。その理由は、Ａｌ膜６１の膜厚が０．０５μｍ以下の場合、その後のレーザーアニール工程において、レーザー光に対する反射膜としての機能が極端に低下するためである。さらに、Ａｌ膜６１の膜厚が０．０５μｍ以下の場合、スパッタ時間が極端に短くなり、膜厚の制御が困難になるからである。具体的には、スパッタの開始直後はプラズマ放電が安定しないため、スパッタ時間が短いと膜厚の均一性が低下するからである。また、Ａｌ膜６１の膜厚が１μｍ以上の場合、その後のイオン注入工程において、Ａｌ膜６１に覆われた部分のウェハに、Ａｌ膜６１越しにボロンを注入することが困難であるからである。さらに、Ａｌ膜６１の膜厚が１μｍ以上の場合、Ａｌ膜６１が白濁化（ヘーズ化）してしまい、Ａｌ膜６１のレーザー光に対する反射率が低下するためである。
つぎに、図１５に示すように、例えば両面マスクアライナーを用いて、第１主面２に形成されたパターンに対応するように、第２主面３の表面に形成されたＡｌ膜６１およびネガレジスト膜６２に開口部を形成し、エッチングマスクを形成する。ここで、Ａｌ膜６１およびネガレジスト膜６２に開口部を形成する際には、ネガレジスト膜６２が強い耐薬品性を有しているため、ドライエッチングよりも、燐酸と硝酸と酢酸の混合液によるウェットエッチングによって形成する方が簡便である。
つぎに、図１６に示すように、図１５において形成されたエッチングマスクをマスクとして、例えばＨＢｒ、ＮＦ３またはＨｅ／Ｏ2をエッチングガスとして用いたＲＩＥドライエッチングによって、第２主面３のダイシング領域に溝４１を形成する。このように、ネガレジスト膜６２が溝４１をエッチングする際のマスクとして機能する。また、このとき、ＲＩＥエッチングに用いるＨｅ／Ｏ2の流量を相対的に増加させて、溝４１の側壁（第２側壁７）にテーパーを持たせてもよい。具体的には、第２主面３に対する第２側壁７の傾斜角度を、例えば７５°とする。
ここで、第２主面３に対する第２側壁７の傾斜角度は、４０°以上８５°未満が好ましい。その理由は、例えば傾斜角度が４０°未満であると、所望の深さの溝４１を形成するために、溝４１の幅が広くなりすぎて、コレクタ電極面積が小さくなるからである。また、例えば傾斜角度が８５°より大きいと、後述するレーザーアニールの際に、レーザー光の照射エネルギー密度を大きくしても、溝４１の第２側壁７がほとんどレーザー光を吸収できないためドーパントを活性化させるのが困難であるからである（図３０参照）。
また、溝４１の深さは、ｐ拡散層４に到達するように形成する。具体的には、ウェハ４０の厚さが２００μｍ程度で、ｐ拡散層４の拡散深さが１００μｍ程度の場合、１１０μｍ〜１２０μｍ程度とする。すなわち、ｐ拡散層４を１０μｍ〜２０μｍ程度エッチングするように溝４１を形成することが好ましい。
このようにすることで、溝４１の底面から第１主面２までの距離が最も薄い残膜４３の厚さが、８０μｍ〜９０μｍ程度となり、支持基板などを貼り付けて強度を補強しなくても、機械的強度を十分に保つことができる。さらに、この溝４１を形成する工程は、ＭＯＳゲート構造１９などを形成した後の、逆阻止ＩＧＢＴを生成するプロセスのほぼ最終段階であるため、溝４１内を充填しなくてもよい。
つぎに、図１７に示すように、例えばレジスト剥離液ＯＭＲ−５０２Ａ（東京応化工業株式会社製）などのレジスト剥離液にウェハ４０を浸漬して、ネガレジスト膜６２を剥離する。
つぎに、図１８に示すように、第２主面３および溝４１の第２側壁７へイオン注入によりボロン４８などのドーパントを高いドーズ量で導入する。このとき、Ａｌ膜６１で覆われた第２主面３に、Ａｌ膜６１越しにボロン４８を導入できるような注入エネルギーでイオン注入を行う。なお、上述したようにＡｌ膜６１の膜厚が１μｍより薄い場合は、通常のイオン注入装置によってＡｌ膜６１で覆われた第２主面３に、Ａｌ膜６１越しにボロン４８を導入することができる。
なお、イオン注入の際の注入角度は、第２主面３に対して垂直方向でもよいし、第２側壁７に導入するドーズ量が増加するようなチルト角度をつけて、例えば４回に分けて注入してもよい。このように、チルト角度をつけて注入する機構は、通常のイオン注入装置に標準的に備わっている。
つぎに、図１９に示すように、第２主面３に対して、高い照射エネルギー密度の第１レーザー光６３を照射することで、第２側壁７に導入されたドーパントを活性化させて、ｐ分離層９を形成する。ここで、高い照射エネルギー密度とは、第２側壁７に導入されたドーパントを活性化することのできる程度照射エネルギー密度である。具体的には、第２側壁７の傾斜角度が、例えば７５°の場合、照射エネルギー密度が、例えば５．４Ｊ／ｃｍ2の第１レーザー光６３を照射する。このとき、第２主面３の表面は、Ａｌ膜６１で覆われており、このＡｌ膜６１によってレーザー光６３が反射されるため、第２主面３に導入されたドーパントが活性化しない。そして、例えば燐酸、硝酸および酢酸の混合液を用いたウェットエッチングによって、Ａｌ膜６１を除去する。
つぎに、図２０に示すように、Ａｌ膜６１を除去することにより露出した第２主面３に対して、低い照射エネルギー密度の第２レーザー光６４を照射することで、第２主面３に導入されたドーパントを活性化させて、ｐコレクタ層８を形成する。ここで、低い照射エネルギー密度とは、第２主面３に導入されたドーパントを活性化できる程度の照射エネルギー密度である。具体的には、照射エネルギー密度が１．４Ｊ／ｃｍ2の第２レーザー光６４を照射する。このとき、第２側壁７の傾斜角度が、例えば７５°の場合、第２側壁７に照射される実効的な照射エネルギー密度は、０．３６Ｊ／ｃｍ2程度であるため、悪影響を与えない。
このように、ｐ分離層９と、ｐコレクタ層８とがそれぞれ異なる照射エネルギー密度のレーザー光によるレーザーアニール処理によって形成される。その他の処理は、実施例１〜３と同様のため、説明を省略する。
上述したように、実施例４によれば、実施例１〜３と同様の効果を得ることができる。さらに、側壁の傾斜角度が、例えば６０°以上の溝が形成されている場合でも、溝の開口部が形成された平面に悪影響を与えず、かつ溝の側壁に導入されたドーパントを活性化することができる。
つぎに、実施例５にかかる半導体装置の製造方法について示す。図２１〜図２４は、実施例５にかかる半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。実施例５にかかる半導体装置の製造方法は、溝４１をダイシング刃７２を用いたハーフカットダイシングによって形成し、かつｐ分離層９と、ｐコレクタ層８とを、異なる照射エネルギー密度のレーザーアニールによって形成する。ここでは、厚さが、例えば５００μｍのＦＺウェハを用いて、例えば、耐圧が１２００Ｖで、チップの厚さが２００μｍの逆阻止ＩＧＢＴを作製する場合について説明する。
まず、実施例４と同様に、第１主面２側に、ｐ拡散層４、ＭＯＳゲート構造１９、パッシベーション膜１７を形成し、第２主面３（裏面）を所定の厚さ（例えば、２００μｍ）までウェハ４０を薄化した後に、第１主面２と第２主面３を反転させ固定する。
つぎに、図２１に示すように、第２主面３の表面にアルミニウム（Ａｌ）膜６１のみを形成する。そして、図２２に示すように、第１主面２に形成されたパターンに対応するように、第２主面３の表面に形成されたＡｌ膜６１のダイシング領域にアライメントマーク７１を形成する。図２２においては、例えば裏面マーキング装置を用いてマーキング処理を行う。
図２５は、裏面マーキング装置の構造について示す説明図である。図２５に示すように、裏面マーキング装置２００は、ステージ２０１と、ＣＣＤカメラ２０５と、レーザーマーキングユニット２０６と、を備えている。また、ステージ２０１には、開口部２１０が形成されている。
つぎに、裏面マーキング装置２００のマーキング処理の方法について説明する。まず、例えばすりガラスをステージ２０１の開口部２１０上に載せて、レーザーマーキングユニット２０６によってパワーを弱めたレーザー光をすりガラスに照射する。このすりガラスに照射されたレーザー光の輝点が、レーザーマーキングユニット２０６の加工中心である。そして、このすりガラスに照射されたレーザー光の輝点が、ＣＣＤカメラ２０５の出力モニタの中心、すなわちＣＣＤカメラ２０５の観察中心になるように調整する。このようにして、ＣＣＤカメラ２０５の観察中心と、レーザーマーキングユニット２０６の加工中心とを、一致させる。
つぎに、ウェハ４０を第１主面２を下側、すなわちＣＣＤカメラ２０５側にして、ステージ２０１の開口部２１０上に載せる。そして、ＣＣＤカメラ２０５によって第１主面２に形成されたパターンを観察して、このパターンに対応するように、レーザーマーキングユニット２０６によって第２主面３側にレーザー光を照射し、第２主面３のダイシング領域の略中央にアライメントマーク７１を形成する。
なお、マーキング処理においては、レーザー光の他に、インクジェットよるインク痕によってアライメントマーク７１を形成してもよい。
つぎに、図２３に示すように、図２２において形成されたアライメントマーク７１で位置合わせを行い、刃先がテーパーを有するダイシング刃７２を用いて、ウェハ４０が分断されないようにハーフカットを行う。図２３においては、断面が逆台形状のダイシング刃７２を示したが、形成される溝４１の第２側壁７がテーパーを有していれば、例えば断面がＶ字状のダイシング刃（図２（ａ）参照）でもよい。このように、所望する溝４１の形状や溝４１の側壁の傾斜角度に応じて、ダイシング刃７２の刃先の形状を調整すればよい。
ここで、ダイシング刃７２を用いた切削では、ダイシングの際に切削粉が生じる。実施例５においては、第２主面３がＡｌ膜６１により覆われているため、このＡｌ膜６１が保護膜の機能を果たし、第２主面３が切削粉が衝突することによる衝撃を受けず、切削粉の付着による汚れが生じない。なお、ダイシング刃による切削では、切削面に機械的なダメージによってダメージ層４７が生じる。
つぎに、図２４に示すように、エッチングガス（または、エッチング溶液）７３を用いたエッチングによってダメージ層を除去する。図２４において、エッチングは、比較的Ａｌなどの金属に対してマスク選択比を取ることができるドライエッチングでもよいし、Ａｌが溶解しないようなエッチング液を用いたウェットエッチングでもよい。
ウェットエッチングを行う場合、具体的には、例えばグェン・ヤン（Ｇｕｉｚｈｅｎ Ｙａｎ）、外５名、「アン インプルーブド ＴＭＡＨ Ｓｉエッチング ソリュウション ウィズアウト アタッキング イクスポーズド アルミニウム（Ａｎ ｉｍｐｒｏｖｅｄ ＴＭＡＨ Ｓｉ−ｅｔｃｈｉｎｇ ｓｏｌｕｔｉｏｎ ｗｉｔｈｏｕｔ ａｔｔａｃｋｉｎｇ ｅｘｐｏｓｅｄ ａｌｕｍｉｎｕｍ）」、センサー・アンド・アクチュエーターズＡ（Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ Ａ）、２００１年、第Ａ８９巻、第１／２号、ｐ１３５−１４１に記載されたように、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液に、シリコンを溶解させ、さらに酸化剤（例えば、ペルオキソ二硫酸アンモニウム）を混合させた溶液を用いることで、Ａｌをほとんど溶解させずに、シリコンをエッチングすることができる。また、Ａｌ膜の膜厚にもよるが、シリコンと比べるとＡｌのエッチングレートが十分に小さいため、水溶液としてフッ硝酸を用いることもできる。その他の処理については、実施例４と同様のため、説明を省略する。
実施例５によれば、実施例１〜４と同様の効果を得ることができる。さらに、例えば１２００Ｖや１７００Ｖなどの異なる耐圧の逆阻止ＩＧＢＴを作製する場合でも、深さが、例えば２００μｍや３００μｍ程度の分離拡散層を形成する際に、ダイシング刃による切削によって溝を形成するために要する時間がほとんど変わらないため、短い時間で高い耐圧の逆阻止ＩＧＢＴを作製することができる。さらに、分離拡散層の深さに関わらず、熱拡散によって形成する分離層は同一の深さでよいため、異なる耐圧の逆阻止ＩＧＢＴでも、同一の拡散処理、すなわち同一の条件で同一のバッチ内において行うことができる。
以上のように、本発明にかかる半導体装置の製造方法は、電力変換装置などに使用されるパワー半導体装置に有用であり、特に、逆阻止型デバイスに適している。
１ ｎ半導体基板
２ 第１主面
３ 第２主面
４ ｐ拡散層
５ 活性領域
６ デバイス表面構造
７ 第２側壁
８ ｐコレクタ層
９ ｐ分離層
１０ 第１側壁
１１ ｐウエル領域
１２ ｎエミッタ領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ 層間絶縁膜
１６ エミッタ電極
１７ パッシベーション膜
１８ コレクタ電極
１９ ＭＯＳゲート構造
３１ Ｖ字状のダイシング刃
３２ 逆台形状のダイシング刃
３３ Ｕ字状のダイシング刃
４０ ウェハ
４１ 溝
４２ チップ形成領域
４３ 残膜
４４ 外周部
４５ 外周端
４６ ダイシング領域
４７ ダメージ層
４８ ボロン
４９ レーザー光
５０ ダイシングテープ
５１ ダイシング刃
６１ Ａｌ膜
６２ ネガレジスト膜
６３ 第１レーザー光
６４ 第２レーザー光
７１ アライメントマーク
７２ 刃先がテーパーを有するダイシング刃
７３ エッチングガス（または、エッチング溶液）
２００ 裏面マーキング装置
２０１ ステージ
２０５ ＣＣＤカメラ
２０６ レーザーマーキングユニット
２１０ 開口部

Claims (6)

  1. ウェハの第１主面の表面層であって、該ウェハに形成される半導体装置の外周部に第２導電型の第１領域を形成する工程と、
    前記ウェハの第２主面に、アルミニウム膜とネガレジスト膜とをこの順に形成し、パターニングすることで複合マスクを形成する工程と、
    前記複合マスクをエッチングマスクとして、ドライエッチングを行い、前記第１領域に到達する溝を、底部から開口部にかけて溝幅が広くなるように形成する工程と、
    前記ネガレジスト膜を選択的に除去する工程と、
    前記アルミニウム膜の下の前記第２主面、および前記溝の側面に第２導電型の不純物イオンを注入する工程と、
    前記ウェハの前記第２主面に前記アルミニウム膜が残った状態で、前記溝の側面に注入された前記不純物イオンの活性化に適した比較的高いエネルギー条件の第１レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記溝の側面の表面層に第２導電型の分離層を形成する工程と、
    前記アルミニウム膜を除去して、前記第２主面を露出する工程と、
    前記第２主面に注入された前記不純物イオンの活性化に適した比較的低いエネルギー条件の第２レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記第２主面の表面層に第２導電型のコレクタ層を、前記分離層と前記コレクタ層が接続するように形成する工程と、
    前記コレクタ層上にコレクタ電極を形成する工程と、
    前記第１主面と前記溝の底部に挟まれた前記第１領域を前記第１主面に対してほぼ垂直にダイシングもしくはレーザー光で切断して前記ウェハをチップとする工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記アルミニウム膜の厚さを、０．０５μｍより厚く１μｍより薄く形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. ウェハの第１主面の表面層であって、該ウェハに形成される半導体装置の外周部に第２導電型の第１領域を形成する工程と、
    前記ウェハの第２主面に、アルミニウム膜を形成する工程と、
    前記ウェハの前記第２主面から前記第１主面内に向かって前記第１領域に達する溝を、底部から開口部にかけて溝幅が広くなるようにダイシング刃で形成する工程と、
    前記アルミニウム膜の下の前記第２主面、および前記溝の側面に第２導電型の不純物イオンを注入する工程と、
    前記ウェハの前記第２主面に前記アルミニウム膜が残った状態で、前記溝の側面に注入された前記不純物イオンの活性化に適した比較的高いエネルギー条件の第１レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記溝の側面の表面層に第２導電型の分離層を形成する工程と、
    前記アルミニウム膜を除去して、前記第２主面を露出する工程と、
    前記第２主面に注入された前記不純物イオンの活性化に適した比較的低いエネルギー条件の第２レーザー光を前記ウェハの前記第２主面側の全面に照射して、前記第２主面の表面層に第２導電型のコレクタ層を、前記分離層と前記コレクタ層が接続するように形成する工程と、
    前記コレクタ層上にコレクタ電極を形成する工程と、
    前記第１主面と前記溝の底部に挟まれた前記第１領域を前記第１主面に対してほぼ垂直にダイシングもしくはレーザー光で切断して前記ウェハをチップとする工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記溝を前記ダイシング刃により形成した後で、前記不純物イオンを注入する前に、前記アルミニウム膜が残った状態で、前記溝に生じた前記ダイシング刃の加工歪をエッチングで除去する工程をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記溝を形成する前記ダイシング刃の断面形状がＶ字状または逆台形状であることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記溝は、当該溝の開口部上において、当該開口部が形成された前記第２主面から延ばした線と、溝の側面との角度が、４０度以上８５度以下となるように形成されることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
JP2010512002A 2008-05-13 2009-05-13 半導体装置の製造方法 Expired - Fee Related JP5327219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010512002A JP5327219B2 (ja) 2008-05-13 2009-05-13 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008125402 2008-05-13
JP2008125402 2008-05-13
JP2010512002A JP5327219B2 (ja) 2008-05-13 2009-05-13 半導体装置の製造方法
PCT/JP2009/058927 WO2009139417A1 (ja) 2008-05-13 2009-05-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009139417A1 JPWO2009139417A1 (ja) 2011-09-22
JP5327219B2 true JP5327219B2 (ja) 2013-10-30

Family

ID=41318783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010512002A Expired - Fee Related JP5327219B2 (ja) 2008-05-13 2009-05-13 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8507327B2 (ja)
JP (1) JP5327219B2 (ja)
CN (2) CN102037563B (ja)
DE (1) DE112009001128T5 (ja)
WO (1) WO2009139417A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187916A (ja) 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5195816B2 (ja) * 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP2011257317A (ja) 2010-06-10 2011-12-22 Shinagawa Corp 自動整準台
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5549532B2 (ja) * 2010-10-21 2014-07-16 富士電機株式会社 半導体装置の製造方法
JP5655931B2 (ja) * 2011-03-14 2015-01-21 富士電機株式会社 半導体装置の製造方法
US20120315734A1 (en) * 2011-06-09 2012-12-13 Chan-Lon Yang Method for fabricating semiconductor device
JP5866827B2 (ja) * 2011-06-30 2016-02-24 富士電機株式会社 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
US9240456B2 (en) 2011-07-15 2016-01-19 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2013125877A (ja) * 2011-12-15 2013-06-24 Fuji Electric Co Ltd パワー半導体装置およびその製造方法
WO2013172394A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
JP2013239600A (ja) * 2012-05-15 2013-11-28 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
JP6111335B2 (ja) * 2013-08-08 2017-04-05 シャープ株式会社 半導体素子基板およびその製造方法
CN103617955A (zh) * 2013-11-27 2014-03-05 上海联星电子有限公司 一种低压rb-igbt的制备方法
JP2014143435A (ja) * 2014-04-01 2014-08-07 Fuji Electric Co Ltd 半導体装置
DE102016122637A1 (de) * 2016-11-23 2018-05-24 Infineon Technologies Ag Verfahren zur Verwendung beim Herstellen von Halbleitervorrichtungen
CN107093579B (zh) * 2017-03-20 2020-09-11 通富微电子股份有限公司 半导体圆片级封装方法及封装用刀具
CN108598011A (zh) * 2018-05-10 2018-09-28 全球能源互联网研究院有限公司 一种逆阻型igbt的制造方法及逆阻型igbt
JP7039045B2 (ja) * 2019-08-26 2022-03-22 株式会社フェニックスバイオ ヒト脂肪肝モデル細胞
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185727A (ja) * 1999-10-15 2001-07-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2004363517A (ja) * 2003-06-09 2004-12-24 Fuji Electric Holdings Co Ltd 半導体ウェハのチップ化方法
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007096078A (ja) * 2005-09-29 2007-04-12 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2007273941A (ja) * 2006-03-07 2007-10-18 Sanyo Semiconductor Co Ltd 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
JP2752431B2 (ja) 1989-05-12 1998-05-18 株式会社日本自動車部品総合研究所 半導体装置の製造方法
US5164218A (en) 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
JPH0689936A (ja) 1992-09-09 1994-03-29 Fuji Electric Co Ltd 半導体装置の製造方法
JPH09213965A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
JP4747260B2 (ja) 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4403366B2 (ja) 2003-06-04 2010-01-27 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4857578B2 (ja) 2005-03-28 2012-01-18 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP2006222359A (ja) 2005-02-14 2006-08-24 Hitachi Cable Ltd 発光ダイオードアレイの製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185727A (ja) * 1999-10-15 2001-07-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2004363517A (ja) * 2003-06-09 2004-12-24 Fuji Electric Holdings Co Ltd 半導体ウェハのチップ化方法
JP2006303410A (ja) * 2005-03-25 2006-11-02 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2007096078A (ja) * 2005-09-29 2007-04-12 Yokogawa Electric Corp 半導体装置及び半導体装置の製造方法
JP2007273941A (ja) * 2006-03-07 2007-10-18 Sanyo Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20110108883A1 (en) 2011-05-12
WO2009139417A1 (ja) 2009-11-19
JPWO2009139417A1 (ja) 2011-09-22
US8507327B2 (en) 2013-08-13
CN102037563A (zh) 2011-04-27
DE112009001128T5 (de) 2011-06-16
CN102903745B (zh) 2015-10-14
CN102037563B (zh) 2013-06-05
CN102903745A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
JP5327219B2 (ja) 半導体装置の製造方法
JP5082211B2 (ja) 半導体装置の製造方法
JP5664820B1 (ja) 半導体片の製造方法
JP4982948B2 (ja) 半導体装置の製造方法
JP5195816B2 (ja) 半導体装置の製造方法
US20100048000A1 (en) Method of manufacturing semiconductor chips
JP4901300B2 (ja) 半導体装置の製造方法
JP2004140101A (ja) 半導体素子の製造方法
US8501549B2 (en) Method of manufacturing a reverse blocking insulated gate bipolar transistor
JP5549532B2 (ja) 半導体装置の製造方法
JP5358960B2 (ja) 半導体装置およびその製造方法
JP4857578B2 (ja) 半導体装置の製造方法
JP6625386B2 (ja) 半導体装置および半導体装置の製造方法
JP4572529B2 (ja) 半導体素子の製造方法
JP4337637B2 (ja) 半導体素子の製造方法
JP2013125877A (ja) パワー半導体装置およびその製造方法
JP5382098B2 (ja) 半導体装置の製造方法
JP2014143435A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees