JP2001185727A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001185727A JP2001185727A JP2000191327A JP2000191327A JP2001185727A JP 2001185727 A JP2001185727 A JP 2001185727A JP 2000191327 A JP2000191327 A JP 2000191327A JP 2000191327 A JP2000191327 A JP 2000191327A JP 2001185727 A JP2001185727 A JP 2001185727A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- forming
- main surface
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 251
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 150
- 239000002344 surface layer Substances 0.000 claims description 71
- 230000015556 catabolic process Effects 0.000 claims description 65
- 239000010410 layer Substances 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 230000000694 effects Effects 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Abstract
(57)【要約】
【課題】順方向および逆方向の耐圧特性を有する半導体
装置とその製造方法を提供する。 【解決手段】ＩＧＢＴのプレーナ型の耐圧構造１３の外
側にポジティブベベル構造１６を形成する。プレーナ型
の耐圧構造１３で順方向耐圧を出し、ポジティブベベル
構造１６で逆方向耐圧を出す。
装置とその製造方法を提供する。 【解決手段】ＩＧＢＴのプレーナ型の耐圧構造１３の外
側にポジティブベベル構造１６を形成する。プレーナ型
の耐圧構造１３で順方向耐圧を出し、ポジティブベベル
構造１６で逆方向耐圧を出す。
Description
【０００１】
【発明の属する技術分野】この発明は、バイポーラトラ
ンジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジ
スタ）およびＭＯＳＦＥＴなどの半導体装置とその製造
方法に関し、特に、その周辺耐圧構造に関する。
ンジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジ
スタ）およびＭＯＳＦＥＴなどの半導体装置とその製造
方法に関し、特に、その周辺耐圧構造に関する。
【０００２】
【従来の技術】現在、スイッチング半導体素子として、
一般的にバイポーラトランジスタ、ＭＯＳＦＥＴおよび
ＩＧＢＴがその用途に応じて使用されている。バイポー
ラトランジスタ（以下、ＢＪＴと称す：Ｂｉｐｏｌａｒ
Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）は、飽和
状態では伝導度変調を起こしていることからオン抵抗は
小さいが、スイッチング速度、特に、ターンオフ時は、
少数キャリアの蓄積による過剰キャリアが存在すること
から、ターンオフ時間が長くなり、比較的低周波数領域
で用いられる。また、電流駆動素子であるために、駆動
回路での発生損失が大きくなる。
一般的にバイポーラトランジスタ、ＭＯＳＦＥＴおよび
ＩＧＢＴがその用途に応じて使用されている。バイポー
ラトランジスタ（以下、ＢＪＴと称す：Ｂｉｐｏｌａｒ
Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）は、飽和
状態では伝導度変調を起こしていることからオン抵抗は
小さいが、スイッチング速度、特に、ターンオフ時は、
少数キャリアの蓄積による過剰キャリアが存在すること
から、ターンオフ時間が長くなり、比較的低周波数領域
で用いられる。また、電流駆動素子であるために、駆動
回路での発生損失が大きくなる。
【０００３】これに対して、ＭＯＳＦＥＴは電圧駆動素
子であることから、駆動回路での発生損失は小さく、ま
た少数キャリアの蓄積がないので、スイッチング速度は
速い。そのため、高周波数領域で用いられる。しかし、
少数キャリアの注入に基づく伝導度変調が起こらないの
で、オン抵抗が大きくなる。
子であることから、駆動回路での発生損失は小さく、ま
た少数キャリアの蓄積がないので、スイッチング速度は
速い。そのため、高周波数領域で用いられる。しかし、
少数キャリアの注入に基づく伝導度変調が起こらないの
で、オン抵抗が大きくなる。
【０００４】ＩＧＢＴは、ＭＯＳＦＥＴと同様に、電圧
駆動素子であるので、駆動回路での発生損失は小さく、
ＢＪＴと同様に、少数キャリアの注入に基づく伝導度変
調を起こすためにオン抵抗を小さくできる。しかし、タ
ーンオフ時は少数キャリアの蓄積効果に加えて、空乏層
の拡がりによる多数キャリアの掃き出しにより、コレク
タ領域からｎベース領域へ少数キャリアの再注入が起こ
り、ターンオフ時間は遅くなる。
駆動素子であるので、駆動回路での発生損失は小さく、
ＢＪＴと同様に、少数キャリアの注入に基づく伝導度変
調を起こすためにオン抵抗を小さくできる。しかし、タ
ーンオフ時は少数キャリアの蓄積効果に加えて、空乏層
の拡がりによる多数キャリアの掃き出しにより、コレク
タ領域からｎベース領域へ少数キャリアの再注入が起こ
り、ターンオフ時間は遅くなる。
【０００５】従って、スイッチング回路においては、Ｂ
ＪＴやＩＧＢＴは定常損失は小さいがスイッチング損失
が大きい特性を示すので、比較的低周波数領域で用いら
れることが多く、ＭＯＳＦＥＴは、逆に定常損失は大き
いがスイッチング損失が小さいので比較的高周波数領域
で用いられることが多い。これらの半導体素子は、イン
バータ回路やチョッパー回路で、フリーホイールダイオ
ードを逆並列して使用され、電源は直流電源が多い。そ
のため、素子は、逆阻止能力を必要としないために、通
常、これらの素子は順阻止能力のみを有している。
ＪＴやＩＧＢＴは定常損失は小さいがスイッチング損失
が大きい特性を示すので、比較的低周波数領域で用いら
れることが多く、ＭＯＳＦＥＴは、逆に定常損失は大き
いがスイッチング損失が小さいので比較的高周波数領域
で用いられることが多い。これらの半導体素子は、イン
バータ回路やチョッパー回路で、フリーホイールダイオ
ードを逆並列して使用され、電源は直流電源が多い。そ
のため、素子は、逆阻止能力を必要としないために、通
常、これらの素子は順阻止能力のみを有している。
【０００６】これは、例えば、前記で説明したＭＯＳＦ
ＥＴは、素子構造上、耐圧を維持できるｐｎ接合は１個
であり（他の１個のソース側のｐｎ接合は短絡されてい
る）、素子耐圧特性は一方向しか示さない。これに対し
て、ＢＪＴやＩＧＢＴは２個のｐｎ接合を有しているの
で、原理的には素子耐圧特性は双方向を示が、逆阻止能
力を必要としないことから、逆阻止能力をもつチップ端
面に露出したｐｎ接合は、スクラバーで切断された機械
的歪みを持った接合となっている。そのために、逆阻止
能力はない。
ＥＴは、素子構造上、耐圧を維持できるｐｎ接合は１個
であり（他の１個のソース側のｐｎ接合は短絡されてい
る）、素子耐圧特性は一方向しか示さない。これに対し
て、ＢＪＴやＩＧＢＴは２個のｐｎ接合を有しているの
で、原理的には素子耐圧特性は双方向を示が、逆阻止能
力を必要としないことから、逆阻止能力をもつチップ端
面に露出したｐｎ接合は、スクラバーで切断された機械
的歪みを持った接合となっている。そのために、逆阻止
能力はない。
【０００７】図１７は、従来のＩＧＢＴの要部断面図で
ある。高比抵抗のｎ形半導体基板の表面層に、ｐベース
領域１０２が形成され、裏面側の表面層にｐコレクタ領
域１０３が形成されている。ｐベース領域１０２とｐコ
レクタ領域１０３に挟まれた領域がｎベース領域１０１
である。活性領域１１４であるｐベース領域１０２の表
面層にはｎエミッタ領域１０４が形成されている。この
活性領域１１４の外側にはガードリング構造１１３（プ
レーナ型の耐圧構造の１種）が形成されている。ｎエミ
ッタ領域１０４とｎベース領域１０１に挟まれたｐベー
ス領域１０２上と、ｐベース領域１０２に挟まれたｎベ
ース領域１０１上にゲート酸化膜１０５を介してゲート
電極１０６が形成される。ｎエミッタ領域１０４上、ｐ
コレクタ領域１０３上にエミッタ電極１０８とコレクタ
電極１０９が形成される。エミッタ電極１０８とゲート
電極１０６は層間絶縁膜１０７で絶縁されている。前記
のガードリング構造１１３は、前記の活性領域１１４を
取り囲むように、ｎ形半導体基板の表面層にｐ領域１１
１、酸化膜１１２および金属膜１２４を形成して作られ
る。前記したように、逆阻止能力をもつチップ端面に露
出したｐｎ接合部（Ａ部）は、スクラバーで切断された
機械的歪みを持った接合となっている。そのために、逆
阻止能力はない。
ある。高比抵抗のｎ形半導体基板の表面層に、ｐベース
領域１０２が形成され、裏面側の表面層にｐコレクタ領
域１０３が形成されている。ｐベース領域１０２とｐコ
レクタ領域１０３に挟まれた領域がｎベース領域１０１
である。活性領域１１４であるｐベース領域１０２の表
面層にはｎエミッタ領域１０４が形成されている。この
活性領域１１４の外側にはガードリング構造１１３（プ
レーナ型の耐圧構造の１種）が形成されている。ｎエミ
ッタ領域１０４とｎベース領域１０１に挟まれたｐベー
ス領域１０２上と、ｐベース領域１０２に挟まれたｎベ
ース領域１０１上にゲート酸化膜１０５を介してゲート
電極１０６が形成される。ｎエミッタ領域１０４上、ｐ
コレクタ領域１０３上にエミッタ電極１０８とコレクタ
電極１０９が形成される。エミッタ電極１０８とゲート
電極１０６は層間絶縁膜１０７で絶縁されている。前記
のガードリング構造１１３は、前記の活性領域１１４を
取り囲むように、ｎ形半導体基板の表面層にｐ領域１１
１、酸化膜１１２および金属膜１２４を形成して作られ
る。前記したように、逆阻止能力をもつチップ端面に露
出したｐｎ接合部（Ａ部）は、スクラバーで切断された
機械的歪みを持った接合となっている。そのために、逆
阻止能力はない。
【０００８】一方、順阻止能力を有するｐｎ接合の外周
部には、図示したガードリング構造１１３や図示しない
フィールドプレート構造など各種周辺耐圧構造を半導体
チップの外周部に施して、素子の順方向の耐圧特性を安
定に確保している。
部には、図示したガードリング構造１１３や図示しない
フィールドプレート構造など各種周辺耐圧構造を半導体
チップの外周部に施して、素子の順方向の耐圧特性を安
定に確保している。
【０００９】
【発明が解決しようとする課題】最近、半導体電力変換
装置において、直接リンク形変換回路という、双方向ス
イッチング素子を使った回路を用いて、ＡＣ（交流）／
ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を
行う各種変換装置が研究されている。双方向スイッチン
グ素子を使用することで、回路の小型化、軽量化、高効
率化、高速応答化および低コスト化を図ることができ
る。
装置において、直接リンク形変換回路という、双方向ス
イッチング素子を使った回路を用いて、ＡＣ（交流）／
ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換を
行う各種変換装置が研究されている。双方向スイッチン
グ素子を使用することで、回路の小型化、軽量化、高効
率化、高速応答化および低コスト化を図ることができ
る。
【００１０】従来素子は、前記したように、逆阻止能力
がないために、直列にダイオードを接続して変換装置を
構成する必要があり、ダイオードも含めた発生損失が大
きくなり、変換装置の変換効率の低下を招き、また、素
子点数が多くなり、変換装置の小型化、軽量化、低コス
ト化が困難となる。そのために、素子自身に逆素子能力
を持たせることが必要となる。この発明の目的は、順方
向および逆方向の耐圧特性を有する半導体装置とその製
造方法を提供することにある。
がないために、直列にダイオードを接続して変換装置を
構成する必要があり、ダイオードも含めた発生損失が大
きくなり、変換装置の変換効率の低下を招き、また、素
子点数が多くなり、変換装置の小型化、軽量化、低コス
ト化が困難となる。そのために、素子自身に逆素子能力
を持たせることが必要となる。この発明の目的は、順方
向および逆方向の耐圧特性を有する半導体装置とその製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めに、第１導電形半導体基板の一方の主面側の表面層
に、半導体基板より高濃度の第２導電形の第１領域を形
成し、他方の主面側の表面層に、半導体基板の側面にｐ
ｎ接合が露出する、半導体基板より高濃度の第２導電形
の第２領域を形成する半導体装置において、半導体基板
の外周部の一方の主面側の表面層に、プレーナ型の耐圧
構造を形成し、前記他方の主面側の表面層に形成された
ｐｎ接合で、該ｐｎ接合が露出する半導体基板の側面
に、第１ベベル構造の耐圧構造を形成する構成とする。
めに、第１導電形半導体基板の一方の主面側の表面層
に、半導体基板より高濃度の第２導電形の第１領域を形
成し、他方の主面側の表面層に、半導体基板の側面にｐ
ｎ接合が露出する、半導体基板より高濃度の第２導電形
の第２領域を形成する半導体装置において、半導体基板
の外周部の一方の主面側の表面層に、プレーナ型の耐圧
構造を形成し、前記他方の主面側の表面層に形成された
ｐｎ接合で、該ｐｎ接合が露出する半導体基板の側面
に、第１ベベル構造の耐圧構造を形成する構成とする。
【００１２】前記プレーナ型の耐圧構造の最外周端は半
導体基板の一方の主面側の表面層に形成された第２導電
形の第３領域からなり、該第３領域は半導体基板の側面
にｐｎ接合露出部を形成し、該ｐｎ接合露出部に第２ベ
ベル構造の耐圧構造を形成するとよい。する請求項１に
記載の半導体装置。
導体基板の一方の主面側の表面層に形成された第２導電
形の第３領域からなり、該第３領域は半導体基板の側面
にｐｎ接合露出部を形成し、該ｐｎ接合露出部に第２ベ
ベル構造の耐圧構造を形成するとよい。する請求項１に
記載の半導体装置。
【００１３】前記第１ベベル構造がポジティブベベル構
造であるとよい。前記第１および第２ベベル構造が共に
ポジティブベベル構造であるとよい。前記プレーナ型の
耐圧構造が、ガードリング構造もしくはフィールドプレ
ート構造の耐圧構造であるとよい。第１導電形半導体基
板の一方の主面側の表面層に、半導体基板より高濃度の
第２導電形の第１領域を形成し、他方の主面側の表面層
に、半導体基板の側面にｐｎ接合が露出する、半導体基
板より高濃度の第２導電形の第２領域を形成する半導体
装置で、半導体基板の外周部の一方の主面の表面層に、
プレーナ型の耐圧構造を形成し、前記ｐｎ接合が露出す
る半導体基板の側面に第１ベベル構造の耐圧構造を、該
ベベル構造を、半導体基板の側面に傾斜をつけて形成す
る製造方法とするとよい。
造であるとよい。前記第１および第２ベベル構造が共に
ポジティブベベル構造であるとよい。前記プレーナ型の
耐圧構造が、ガードリング構造もしくはフィールドプレ
ート構造の耐圧構造であるとよい。第１導電形半導体基
板の一方の主面側の表面層に、半導体基板より高濃度の
第２導電形の第１領域を形成し、他方の主面側の表面層
に、半導体基板の側面にｐｎ接合が露出する、半導体基
板より高濃度の第２導電形の第２領域を形成する半導体
装置で、半導体基板の外周部の一方の主面の表面層に、
プレーナ型の耐圧構造を形成し、前記ｐｎ接合が露出す
る半導体基板の側面に第１ベベル構造の耐圧構造を、該
ベベル構造を、半導体基板の側面に傾斜をつけて形成す
る製造方法とするとよい。
【００１４】前記傾斜が、第２領域の方が広くなるよう
に形成するとよい。第１導電形半導体基板の一方の主面
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成し、他方の主面側の表面層に、半導体基板
の側面にｐｎ接合が露出し、半導体基板より高濃度の第
２導電形の第２領域を形成する半導体装置で、半導体基
板の外周部の一方の主面の表面層に、プレーナ型の耐圧
構造を形成し、前記ｐｎ接合が露出する半導体基板の側
面に第１ベベル構造の耐圧構造を、該ベベル構造を一方
の主面から第２領域に達する溝で形成する製造方法とす
るとよい。
に形成するとよい。第１導電形半導体基板の一方の主面
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成し、他方の主面側の表面層に、半導体基板
の側面にｐｎ接合が露出し、半導体基板より高濃度の第
２導電形の第２領域を形成する半導体装置で、半導体基
板の外周部の一方の主面の表面層に、プレーナ型の耐圧
構造を形成し、前記ｐｎ接合が露出する半導体基板の側
面に第１ベベル構造の耐圧構造を、該ベベル構造を一方
の主面から第２領域に達する溝で形成する製造方法とす
るとよい。
【００１５】前記溝が半導体基板の他方の主面に達する
溝で形成するとよい。第１導電形半導体基板の一方の主
面側の表面層に、半導体基板より高濃度の第２導電形の
第１領域を形成し、他方の主面側の表面層に、半導体基
板の側面にｐｎ接合が露出し、半導体基板より高濃度の
第２導電形の第２領域を形成する半導体装置で、半導体
基板の外周部の一方の主面の表面層に、プレーナ型の耐
圧構造および半導体基板の側面に露出する第２導電形の
第３領域を形成し、前記ｐｎ接合が露出する半導体基板
の側面に第１ベベル構造を、該ベベル構造を一方の主面
から第２領域に達する溝で形成し、該溝の表面に、第２
領域とプレーナ型の耐圧構造を構成し、前記第３領域と
接する第４領域を形成する製造方法とする。
溝で形成するとよい。第１導電形半導体基板の一方の主
面側の表面層に、半導体基板より高濃度の第２導電形の
第１領域を形成し、他方の主面側の表面層に、半導体基
板の側面にｐｎ接合が露出し、半導体基板より高濃度の
第２導電形の第２領域を形成する半導体装置で、半導体
基板の外周部の一方の主面の表面層に、プレーナ型の耐
圧構造および半導体基板の側面に露出する第２導電形の
第３領域を形成し、前記ｐｎ接合が露出する半導体基板
の側面に第１ベベル構造を、該ベベル構造を一方の主面
から第２領域に達する溝で形成し、該溝の表面に、第２
領域とプレーナ型の耐圧構造を構成し、前記第３領域と
接する第４領域を形成する製造方法とする。
【００１６】前記のように、プレーナ型の耐圧構造とベ
ベル型の耐圧構造を形成することで、順方向耐圧特性は
勿論のこと逆方向耐圧特性も得ることができる。また、
第１導電形半導体基板の一方の主面側の表面層に、半導
体基板より高濃度の第２導電形の第１領域を形成し、他
方の主面側の表面層に、半導体基板より高濃度の第２導
電形の第２領域を形成し、前記半導体基板の外周部の一
方の主面側の表面層に、プレーナ型の耐圧構造を形成
し、前記半導体基板の側面と、前記第２領域に接し、該
第２領域と前記第１領域の間に第２導電形の第５領域を
選択的に形成する構成とする。
ベル型の耐圧構造を形成することで、順方向耐圧特性は
勿論のこと逆方向耐圧特性も得ることができる。また、
第１導電形半導体基板の一方の主面側の表面層に、半導
体基板より高濃度の第２導電形の第１領域を形成し、他
方の主面側の表面層に、半導体基板より高濃度の第２導
電形の第２領域を形成し、前記半導体基板の外周部の一
方の主面側の表面層に、プレーナ型の耐圧構造を形成
し、前記半導体基板の側面と、前記第２領域に接し、該
第２領域と前記第１領域の間に第２導電形の第５領域を
選択的に形成する構成とする。
【００１７】また、前記第５領域と前記半導体基板との
ｐｎ接合が露出する半導体基板側面に第３ベベル構造の
耐圧構造を形成するとよい。また、前記第３ベベル構造
の耐圧構造が、一方の主面の第３領域から第２領域に達
する溝により形成、該溝表面層に前記第５領域と、前記
第２領域もしくは前記第１領域とに接する第６領域を形
成するとよい。
ｐｎ接合が露出する半導体基板側面に第３ベベル構造の
耐圧構造を形成するとよい。また、前記第３ベベル構造
の耐圧構造が、一方の主面の第３領域から第２領域に達
する溝により形成、該溝表面層に前記第５領域と、前記
第２領域もしくは前記第１領域とに接する第６領域を形
成するとよい。
【００１８】また、第１導電形半導体基板の一方の主面
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成する工程と、他方の主面側の表面層に、半
導体基板の側面に当たる箇所に、該半導体基板より高濃
度の第２導電形で深い拡散深さの第５領域を選択的に形
成する工程と、他方の主面側の表面層に、前記第５領域
と接し、該第５領域より浅い拡散深さで、半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、半
導体基板の外周部の一方の主面の表面層に、プレーナ型
の耐圧構造を形成する工程と、前記半導体基板の側面
に、前記一方の主面側から前記第５領域に達する第１ベ
ベル構造の耐圧構造を、前記半導体基板の側面に傾斜を
つけて形成する工程とを含む製造方法とする。
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成する工程と、他方の主面側の表面層に、半
導体基板の側面に当たる箇所に、該半導体基板より高濃
度の第２導電形で深い拡散深さの第５領域を選択的に形
成する工程と、他方の主面側の表面層に、前記第５領域
と接し、該第５領域より浅い拡散深さで、半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、半
導体基板の外周部の一方の主面の表面層に、プレーナ型
の耐圧構造を形成する工程と、前記半導体基板の側面
に、前記一方の主面側から前記第５領域に達する第１ベ
ベル構造の耐圧構造を、前記半導体基板の側面に傾斜を
つけて形成する工程とを含む製造方法とする。
【００１９】また、第１導電形半導体基板の一方の主面
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成する工程と、他方の主面側の表面層に、半
導体基板の側面に当たる箇所に、該半導体基板より高濃
度の第２導電形で深い拡散深さの第５領域を選択的に形
成する工程と、他方の主面側の表面層に、前記第５領域
と接し、該第５領域より浅い拡散深さで、半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、半
導体基板の外周部の一方の主面の表面層に、プレーナ型
の耐圧構造を形成する工程と、前記半導体基板の側面
に、前記一方の主面側から前記第５領域に達する溝を形
成する工程とを含む製造方法とする。
側の表面層に、半導体基板より高濃度の第２導電形の第
１領域を形成する工程と、他方の主面側の表面層に、半
導体基板の側面に当たる箇所に、該半導体基板より高濃
度の第２導電形で深い拡散深さの第５領域を選択的に形
成する工程と、他方の主面側の表面層に、前記第５領域
と接し、該第５領域より浅い拡散深さで、半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、半
導体基板の外周部の一方の主面の表面層に、プレーナ型
の耐圧構造を形成する工程と、前記半導体基板の側面
に、前記一方の主面側から前記第５領域に達する溝を形
成する工程とを含む製造方法とする。
【００２０】また、第１導電形半導体基板の一方の主面
側の表面層で、該半導体基板の側面に当たる箇所に、該
半導体基板より高濃度の第２導電形で、深い拡散深さの
第５領域を選択的に形成する工程と、前記一方の主面側
の表面層に、前記第５領域に接し、前記半導体基板より
高濃度の第２導電形で浅い拡散深さの第１領域を形成す
る工程と、他方の主面側の表面層に、前記半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、前
記半導体基板の外周部の一方の主面の表面層に、プレー
ナ型の耐圧構造を形成する工程と、前記半導体基板の側
面に、前記他方の主面側から前記第５領域に達する第２
ベベル構造の耐圧構造を、前記半導体基板の側面に傾斜
をつけて形成する工程とを含む製造方法とする。
側の表面層で、該半導体基板の側面に当たる箇所に、該
半導体基板より高濃度の第２導電形で、深い拡散深さの
第５領域を選択的に形成する工程と、前記一方の主面側
の表面層に、前記第５領域に接し、前記半導体基板より
高濃度の第２導電形で浅い拡散深さの第１領域を形成す
る工程と、他方の主面側の表面層に、前記半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、前
記半導体基板の外周部の一方の主面の表面層に、プレー
ナ型の耐圧構造を形成する工程と、前記半導体基板の側
面に、前記他方の主面側から前記第５領域に達する第２
ベベル構造の耐圧構造を、前記半導体基板の側面に傾斜
をつけて形成する工程とを含む製造方法とする。
【００２１】また、第１導電形半導体基板の一方の主面
側の表面層で、該半導体基板の側面に当たる箇所に、該
半導体基板より高濃度の第２導電形で、深い拡散深さの
第５領域を選択的に形成する工程と、前記一方の主面側
の表面層に、前記第５領域と接し、前記半導体基板より
高濃度の第２導電形で浅い拡散深さの第１領域を形成す
る工程と、他方の主面側の表面層に、前記半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、前
記半導体基板の外周部の一方の主面の表面層に、プレー
ナ型の耐圧構造を形成する工程と、前記半導体基板の側
面に、前記他方の主面側から前記第５領域に達する溝を
形成する工程とを含む製造方法とする。
側の表面層で、該半導体基板の側面に当たる箇所に、該
半導体基板より高濃度の第２導電形で、深い拡散深さの
第５領域を選択的に形成する工程と、前記一方の主面側
の表面層に、前記第５領域と接し、前記半導体基板より
高濃度の第２導電形で浅い拡散深さの第１領域を形成す
る工程と、他方の主面側の表面層に、前記半導体基板よ
り高濃度の第２導電形の第２領域を形成する工程と、前
記半導体基板の外周部の一方の主面の表面層に、プレー
ナ型の耐圧構造を形成する工程と、前記半導体基板の側
面に、前記他方の主面側から前記第５領域に達する溝を
形成する工程とを含む製造方法とする。
【００２２】また、前記溝の表面層に第２導電形の第６
領域を形成するとよい。このように、第５領域および第
６領域を設けることで、順方向耐圧特性は勿論のこと逆
方向耐圧特性も得ることができる。
領域を形成するとよい。このように、第５領域および第
６領域を設けることで、順方向耐圧特性は勿論のこと逆
方向耐圧特性も得ることができる。
【００２３】
【発明の実施の形態】以下の実施例の説明ではすべて、
第１導電形をｎ形、第２導電形をｐ形とするが、これを
逆にすることもできる。図１は、この発明の第１実施例
の半導体装置の要部断面図である。半導体装置として
は、ＩＧＢＴを例にとり説明する。
第１導電形をｎ形、第２導電形をｐ形とするが、これを
逆にすることもできる。図１は、この発明の第１実施例
の半導体装置の要部断面図である。半導体装置として
は、ＩＧＢＴを例にとり説明する。
【００２４】高比抵抗のｎ形半導体基板の表面層に、ｐ
ベース領域２が形成され、裏面側の表面層にｐコレクタ
領域３が形成されている。ｐベース領域２とｐコレクタ
領域３に挟まれた領域がｎベース領域１である。活性領
域１４であるｐベース領域２の表面層にはｎエミッタ領
域４が形成されている。この活性領域１４の外側にはガ
ードリング構造１３（プレーナ型の耐圧構造の１種）が
形成されている。ｎエミッタ領域４とｎベース領域１に
挟まれたｐベース領域２上と、ｐベース領域２に挟まれ
たｎベース領域１上にゲート酸化膜５を介してゲート電
極６が形成される。ｎエミッタ領域４上、ｐコレクタ領
域３上にエミッタ電極８とコレクタ電極９が形成され
る。エミッタ電極８とゲート電極６は層間絶縁膜７で絶
縁されている。ゲート電極６、エミッタ電極８およびコ
レクタ電極９とゲート端子Ｇ、エミッタ端子Ｅおよびコ
レクタ端子Ｃがそれぞれ接続する。前記のガードリング
構造１３は、前記の活性領域１４を取り囲むように、ｎ
形半導体基板の表面層にリング状の数本（ここでは外周
端も含め２本）のｐ領域１１を形成し、このリング状に
形成された複数の独立したｐ領域１１の間の表面に酸化
膜１２を形成し、このｐ領域１１上に金属膜２４を形成
することで、作られる。この構成では、ベース領域１と
ｐコレクタ領域３によりｐｎ接合が形成される、所謂、
ノンパンチスルー型のＩＧＢＴであり、ベース領域１と
ｐコレクタ領域の間にｎ+ バッファ層を有するパンチス
ルー型のＩＧＢＴに比べ、大きな逆方向耐圧を得ること
ができる。
ベース領域２が形成され、裏面側の表面層にｐコレクタ
領域３が形成されている。ｐベース領域２とｐコレクタ
領域３に挟まれた領域がｎベース領域１である。活性領
域１４であるｐベース領域２の表面層にはｎエミッタ領
域４が形成されている。この活性領域１４の外側にはガ
ードリング構造１３（プレーナ型の耐圧構造の１種）が
形成されている。ｎエミッタ領域４とｎベース領域１に
挟まれたｐベース領域２上と、ｐベース領域２に挟まれ
たｎベース領域１上にゲート酸化膜５を介してゲート電
極６が形成される。ｎエミッタ領域４上、ｐコレクタ領
域３上にエミッタ電極８とコレクタ電極９が形成され
る。エミッタ電極８とゲート電極６は層間絶縁膜７で絶
縁されている。ゲート電極６、エミッタ電極８およびコ
レクタ電極９とゲート端子Ｇ、エミッタ端子Ｅおよびコ
レクタ端子Ｃがそれぞれ接続する。前記のガードリング
構造１３は、前記の活性領域１４を取り囲むように、ｎ
形半導体基板の表面層にリング状の数本（ここでは外周
端も含め２本）のｐ領域１１を形成し、このリング状に
形成された複数の独立したｐ領域１１の間の表面に酸化
膜１２を形成し、このｐ領域１１上に金属膜２４を形成
することで、作られる。この構成では、ベース領域１と
ｐコレクタ領域３によりｐｎ接合が形成される、所謂、
ノンパンチスルー型のＩＧＢＴであり、ベース領域１と
ｐコレクタ領域の間にｎ+ バッファ層を有するパンチス
ルー型のＩＧＢＴに比べ、大きな逆方向耐圧を得ること
ができる。
【００２５】ｎ形半導体基板の外周端部は、ｐｎ接合２
１の面を横切る半導体基板の端面の表面を直線斜面にな
るように機械研磨加工し、化学処理で加工層を除去す
る。この加工面がベベル構造の面となり、ここでは、高
濃度領域（ｐコレクタ領域３）が低濃度領域（ｎベース
領域１）よりも、断面図で広くなるように、ｐｎ接合２
１に対してポジティブベベル構造１８を形成する。この
実施例では、ｐコレクタ領域３の方をｎベース領域１よ
り広くなるように加工する。このベベル加工面とｐｎ接
合２１面との角度θが、３０度から６０度程度になるよ
うに加工する。このようにして、ｐｎ接合２１に対して
ポジティブベベル構造１６を形成する。
１の面を横切る半導体基板の端面の表面を直線斜面にな
るように機械研磨加工し、化学処理で加工層を除去す
る。この加工面がベベル構造の面となり、ここでは、高
濃度領域（ｐコレクタ領域３）が低濃度領域（ｎベース
領域１）よりも、断面図で広くなるように、ｐｎ接合２
１に対してポジティブベベル構造１８を形成する。この
実施例では、ｐコレクタ領域３の方をｎベース領域１よ
り広くなるように加工する。このベベル加工面とｐｎ接
合２１面との角度θが、３０度から６０度程度になるよ
うに加工する。このようにして、ｐｎ接合２１に対して
ポジティブベベル構造１６を形成する。
【００２６】尚、前記のことを再度説明すると、ポジテ
ィブベベル構造とは、低濃度領域の端部の面（ここで
は、ｎベース領域１の端部の面のこと）とｐｎ接合２１
との角度θが９０度より小さくなるように端部を加工し
た耐圧構造とも言える。これに対してネガティブベベル
構造とは、高濃度領域の端部の面とｐｎ接合との角度が
９０度より小さくなるように端部を加工した耐圧構造の
ことである。勿論、ベベル加工された表面には図示しな
い表面保護膜が被覆される。ここでは、このベベル加工
面は、直線状の傾斜面をしている。
ィブベベル構造とは、低濃度領域の端部の面（ここで
は、ｎベース領域１の端部の面のこと）とｐｎ接合２１
との角度θが９０度より小さくなるように端部を加工し
た耐圧構造とも言える。これに対してネガティブベベル
構造とは、高濃度領域の端部の面とｐｎ接合との角度が
９０度より小さくなるように端部を加工した耐圧構造の
ことである。勿論、ベベル加工された表面には図示しな
い表面保護膜が被覆される。ここでは、このベベル加工
面は、直線状の傾斜面をしている。
【００２７】このＩＧＢＴの順方向の耐圧特性は、ゲー
ト電極６に零Ｖまたは負の電圧を印加あるいはゲート・
エミッタ電極を短絡させた状態でコレクタ電極９に正の
電圧を印加したときに、ｎベース領域１とｐベース領域
２のｐｎ接合２２が逆バイアス状態になり、このｐｎ接
合２２の降伏電圧が素子耐圧となる。このプレーナ型の
半導体素子では、空乏層が半導体素子の外周部に向かっ
て横方向に拡がる。プレーナ型の耐圧構造であるガード
リング構造１３により、空乏層を外側に拡がりやすくし
て、素子の順方向耐圧を得ている。
ト電極６に零Ｖまたは負の電圧を印加あるいはゲート・
エミッタ電極を短絡させた状態でコレクタ電極９に正の
電圧を印加したときに、ｎベース領域１とｐベース領域
２のｐｎ接合２２が逆バイアス状態になり、このｐｎ接
合２２の降伏電圧が素子耐圧となる。このプレーナ型の
半導体素子では、空乏層が半導体素子の外周部に向かっ
て横方向に拡がる。プレーナ型の耐圧構造であるガード
リング構造１３により、空乏層を外側に拡がりやすくし
て、素子の順方向耐圧を得ている。
【００２８】一方、コレクタ電極９に負の電圧（エミッ
タ電極８に正の電圧）を印加した場合、ｎベース領域１
とｐコレクタ領域３の端面は、前記したように、ポジテ
ィブベベル構造１６（正ベベル構造）の加工がなされ、
そのため、ｎベース領域１およびｐコレクタ領域３に拡
がった空乏層の端部表面での電界強度は小さくなり、素
子の逆方向耐圧を得ている。特に、前記したように、角
度θを３０度から６０度程度にすることで、ベベル加工
面での電界強度を半導体基板内部での電界強度より低下
させることができて、高い逆方向耐圧を得ることができ
る。
タ電極８に正の電圧）を印加した場合、ｎベース領域１
とｐコレクタ領域３の端面は、前記したように、ポジテ
ィブベベル構造１６（正ベベル構造）の加工がなされ、
そのため、ｎベース領域１およびｐコレクタ領域３に拡
がった空乏層の端部表面での電界強度は小さくなり、素
子の逆方向耐圧を得ている。特に、前記したように、角
度θを３０度から６０度程度にすることで、ベベル加工
面での電界強度を半導体基板内部での電界強度より低下
させることができて、高い逆方向耐圧を得ることができ
る。
【００２９】この実施例では、順方向耐圧をプレーナ型
の耐圧構造で得て、逆方向耐圧をベベル構造の耐圧構造
で得ている。図２は、この発明の第２実施例の半導体装
置の要部断面図である。図１との違いは、ポジティブベ
ベル構造１６をネガティブベベル構造１７にした点であ
り、その他は、図１と同じである。この構造では、逆方
向耐圧が図１より得にくいが、ｐｎ接合２３に対しては
ポジティブベベル構造となるので、ガードリング構造１
３と相まって順方向耐圧は得やすい。
の耐圧構造で得て、逆方向耐圧をベベル構造の耐圧構造
で得ている。図２は、この発明の第２実施例の半導体装
置の要部断面図である。図１との違いは、ポジティブベ
ベル構造１６をネガティブベベル構造１７にした点であ
り、その他は、図１と同じである。この構造では、逆方
向耐圧が図１より得にくいが、ｐｎ接合２３に対しては
ポジティブベベル構造となるので、ガードリング構造１
３と相まって順方向耐圧は得やすい。
【００３０】図３は、この発明の第３実施例の半導体装
置の要部断面図である。図１との違いは、ｐｎ接合２１
とｐｎ接合２３の両方のｐｎ接合に対してもポジティブ
ベベル構造の加工がなされたダブルポジティブベベル構
造１８にした点である。また、このダブルポジティブベ
ベルのことをΣベベルともいう。この場合は、逆方向耐
圧が得やすいことは勿論のこと、順方向耐圧も得やす
い。特に、順方向耐圧は、ガートリング構造１３と、ダ
ブルポジティブベベル構造１８の双方で分担するので、
電界強度が小さくなり、耐圧構造部を縮小して、チップ
サイズを小型化できる。
置の要部断面図である。図１との違いは、ｐｎ接合２１
とｐｎ接合２３の両方のｐｎ接合に対してもポジティブ
ベベル構造の加工がなされたダブルポジティブベベル構
造１８にした点である。また、このダブルポジティブベ
ベルのことをΣベベルともいう。この場合は、逆方向耐
圧が得やすいことは勿論のこと、順方向耐圧も得やす
い。特に、順方向耐圧は、ガートリング構造１３と、ダ
ブルポジティブベベル構造１８の双方で分担するので、
電界強度が小さくなり、耐圧構造部を縮小して、チップ
サイズを小型化できる。
【００３１】図４は、この発明の第４実施例の半導体装
置の要部断面図である。図１との違いは、ポジティブベ
ベル構造１６を形成する箇所に、ｐｎ接合２１を横切る
ようにエミッタ側の半導体基板表面から溝３１を形成し
た点である。この溝３１の面が、ｐｎ接合２１に対して
ポジティブベベル構造となり、図１と同じ効果が得られ
る。また、ベベル加工面にガラスなどの保護膜を被覆す
る場合に、この溝３１にガラスなどを充填することで容
易に保護膜を被覆することができる。
置の要部断面図である。図１との違いは、ポジティブベ
ベル構造１６を形成する箇所に、ｐｎ接合２１を横切る
ようにエミッタ側の半導体基板表面から溝３１を形成し
た点である。この溝３１の面が、ｐｎ接合２１に対して
ポジティブベベル構造となり、図１と同じ効果が得られ
る。また、ベベル加工面にガラスなどの保護膜を被覆す
る場合に、この溝３１にガラスなどを充填することで容
易に保護膜を被覆することができる。
【００３２】図５は、この発明の第５実施例の半導体装
置の要部断面図である。図４との違いは、コレクタ側の
半導体基板表面から溝３２を形成した点である。図２と
同じ効果が得られる。図６は、この発明の第６実施例の
半導体装置の要部断面図である。図４との違いは、溝が
コレクタ側の半導体基板表面に達している点である。溝
側面４１がｐｎ接合２１に対してポジティブベベル構造
の加工面となる。図４と同じ効果が得られる。
置の要部断面図である。図４との違いは、コレクタ側の
半導体基板表面から溝３２を形成した点である。図２と
同じ効果が得られる。図６は、この発明の第６実施例の
半導体装置の要部断面図である。図４との違いは、溝が
コレクタ側の半導体基板表面に達している点である。溝
側面４１がｐｎ接合２１に対してポジティブベベル構造
の加工面となる。図４と同じ効果が得られる。
【００３３】図７は、この発明の第７実施例の半導体装
置の要部断面図である。図５との違いは、溝がコレクタ
側の半導体基板表面に達している点である。溝側面４２
がｐｎ接合２１に対してネガティブベベル構造の加工面
となる。図２と同じ効果が得られる。図８は、この発明
の第８実施例の半導体装置の要部断面図である。これ
は、溝をエミッタ側およびコレクタ側の双方の半導体基
板表面から形成し、この溝がｎベース領域１の中央部で
接するようにしたものである。溝側面はｐｎ接合２１、
２３に対してともにネガティブベベル構造となる。この
場合は、ポジティブベベル構造に比べて逆方向耐圧は得
にくい構造ではあるが、ベベル面の表面処理を適正に行
うことで、十分逆方向耐圧を得ることができる。
置の要部断面図である。図５との違いは、溝がコレクタ
側の半導体基板表面に達している点である。溝側面４２
がｐｎ接合２１に対してネガティブベベル構造の加工面
となる。図２と同じ効果が得られる。図８は、この発明
の第８実施例の半導体装置の要部断面図である。これ
は、溝をエミッタ側およびコレクタ側の双方の半導体基
板表面から形成し、この溝がｎベース領域１の中央部で
接するようにしたものである。溝側面はｐｎ接合２１、
２３に対してともにネガティブベベル構造となる。この
場合は、ポジティブベベル構造に比べて逆方向耐圧は得
にくい構造ではあるが、ベベル面の表面処理を適正に行
うことで、十分逆方向耐圧を得ることができる。
【００３４】図９は、この発明の第９実施例の半導体装
置の要部断面図である。図４との違いは、溝３１の最低
面から外側を切断除去した点である。溝側面４４がｐｎ
接合２１に対してポジティブベベル構造となる。効果は
図６と同じである。図１０は、この発明の第１０実施例
の半導体装置の要部断面図である。図５との違いは、溝
３２の最低面から外側を切断除去した点である。溝側面
４５がｐｎ接合２１に対してネガティブベベル構造とな
る。効果は図７と同じである。
置の要部断面図である。図４との違いは、溝３１の最低
面から外側を切断除去した点である。溝側面４４がｐｎ
接合２１に対してポジティブベベル構造となる。効果は
図６と同じである。図１０は、この発明の第１０実施例
の半導体装置の要部断面図である。図５との違いは、溝
３２の最低面から外側を切断除去した点である。溝側面
４５がｐｎ接合２１に対してネガティブベベル構造とな
る。効果は図７と同じである。
【００３５】図１１は、この発明の第１１実施例の半導
体装置の要部断面図である。図５との違いは、溝４６が
ｐｎ接合２１は横切るが、ｐｎ接合２３に達していない
点である。この溝４６の表面が、ｐｎ接合２１に対して
ネガティブベベル構造となる。逆方向の耐圧特性におい
て、図５と同じ効果が得られる。図１２は、この発明の
第１２実施例の半導体装置の要部断面図である。図８と
の違いは、溝４７、４８をエミッタ側およびコレクタ側
の双方の半導体基板表面から接しないように形成した点
である。効果は図８と同じである。
体装置の要部断面図である。図５との違いは、溝４６が
ｐｎ接合２１は横切るが、ｐｎ接合２３に達していない
点である。この溝４６の表面が、ｐｎ接合２１に対して
ネガティブベベル構造となる。逆方向の耐圧特性におい
て、図５と同じ効果が得られる。図１２は、この発明の
第１２実施例の半導体装置の要部断面図である。図８と
の違いは、溝４７、４８をエミッタ側およびコレクタ側
の双方の半導体基板表面から接しないように形成した点
である。効果は図８と同じである。
【００３６】図１３は、この発明の第１３実施例の製造
方法で、同図（ａ）、同図（ｂ）は工程順に示した要部
工程断面図である。この製造工程は、図１の半導体装置
の製造工程例である。ｎベース領域１、ｐベース領域
２、ｐコレクタ領域３、ｎエミッタ領域４、ガードリン
グ構造１４、ゲート電極６、エミッタ電極８およびコレ
クタ電極９などを形成する（同図（ａ））。その後、ｎ
ベース領域１とｐコレクタ領域３のｐｎ接合２１を横切
るチップ端面の表面がｐｎ接合２１に対してポジティブ
ベベル構造になるように、点線で示すように、端面の表
面を斜面２５（角度θ）になるように、機械研磨と化学
処理で形成し（同図（ｂ））、ポジティブベベル構造１
６とする。その後でポジティブベベル構造１６の表面
に、図示しない保護膜を被覆する。この角度θは図１で
説明したように、３０度から６０度程度にする。
方法で、同図（ａ）、同図（ｂ）は工程順に示した要部
工程断面図である。この製造工程は、図１の半導体装置
の製造工程例である。ｎベース領域１、ｐベース領域
２、ｐコレクタ領域３、ｎエミッタ領域４、ガードリン
グ構造１４、ゲート電極６、エミッタ電極８およびコレ
クタ電極９などを形成する（同図（ａ））。その後、ｎ
ベース領域１とｐコレクタ領域３のｐｎ接合２１を横切
るチップ端面の表面がｐｎ接合２１に対してポジティブ
ベベル構造になるように、点線で示すように、端面の表
面を斜面２５（角度θ）になるように、機械研磨と化学
処理で形成し（同図（ｂ））、ポジティブベベル構造１
６とする。その後でポジティブベベル構造１６の表面
に、図示しない保護膜を被覆する。この角度θは図１で
説明したように、３０度から６０度程度にする。
【００３７】図１４は、この発明の第１４実施例の製造
方法で、同図（ａ）、同図（ｂ）は工程順に示した要部
工程断面図である。この製造工程は、図４の半導体装置
の製造工程例である。ガードリング構造１３となる箇所
の外側に、ｎベース領域１のｐｎ接合２１近傍に達する
溝５１を形成する（同図（ａ））。その後、この溝５１
の表面層を化学処理（エッチング）により除去する。こ
のとき、エッチング後の溝３１の底部の深さをｐｎ接合
２１を横切る深さにする（同図（ｂ））。その後、溝３
１を図示しないガラスなど絶縁膜でパッシベーションす
る。このようにして、図４の半導体装置が完成する。
方法で、同図（ａ）、同図（ｂ）は工程順に示した要部
工程断面図である。この製造工程は、図４の半導体装置
の製造工程例である。ガードリング構造１３となる箇所
の外側に、ｎベース領域１のｐｎ接合２１近傍に達する
溝５１を形成する（同図（ａ））。その後、この溝５１
の表面層を化学処理（エッチング）により除去する。こ
のとき、エッチング後の溝３１の底部の深さをｐｎ接合
２１を横切る深さにする（同図（ｂ））。その後、溝３
１を図示しないガラスなど絶縁膜でパッシベーションす
る。このようにして、図４の半導体装置が完成する。
【００３８】図５から図１２の半導体装置の製造方法
は、図１４と同様の製造方法である。ただし、図１４と
違うのは、溝５１の底部の深さが異なっている点であ
る。図１５は、この発明の第１５実施例の製造方法で、
同図（ａ）、同図（ｃ）は工程順に示した要部工程断面
図である。同図（ａ）、（ｂ）は、図１４（ａ）、
（ｂ）と同じである。図１４（ｂ）に続いて、溝３１表
面からｐ領域３２をｐコレクタ領域３とｐ領域１１に接
するように形成する（同図（ｃ））。その後、この溝３
１を図示しないガラスなど絶縁膜でパッシベーションす
る。
は、図１４と同様の製造方法である。ただし、図１４と
違うのは、溝５１の底部の深さが異なっている点であ
る。図１５は、この発明の第１５実施例の製造方法で、
同図（ａ）、同図（ｃ）は工程順に示した要部工程断面
図である。同図（ａ）、（ｂ）は、図１４（ａ）、
（ｂ）と同じである。図１４（ｂ）に続いて、溝３１表
面からｐ領域３２をｐコレクタ領域３とｐ領域１１に接
するように形成する（同図（ｃ））。その後、この溝３
１を図示しないガラスなど絶縁膜でパッシベーションす
る。
【００３９】このｐ領域３２を形成することで、空乏層
が、ガードリング構造１３の構成する外周端のｐｎ接合
２３から、ｐエミッタ領域２の方向に向かって拡がり、
順方向耐圧と同様に逆方向耐圧を得ることができる。こ
のｐ領域３２は、埋め込み分離構造のｐ領域と同様の働
きをするが、埋め込み分離構造のようにエピタキシャル
成長工程という高コストの工程は不要で、溝３１を形成
し、拡散工程でｐ領域３１を形成するという極めて低コ
ストで逆方向耐圧を得る半導体装置を形成できる。ま
た、図１５の半導体装置と類似の半導体装置は、図４を
除く、図１から図１０の半導体装置のベベル面（半導体
基板の端面）にｐ領域を形成することで得ることができ
る。
が、ガードリング構造１３の構成する外周端のｐｎ接合
２３から、ｐエミッタ領域２の方向に向かって拡がり、
順方向耐圧と同様に逆方向耐圧を得ることができる。こ
のｐ領域３２は、埋め込み分離構造のｐ領域と同様の働
きをするが、埋め込み分離構造のようにエピタキシャル
成長工程という高コストの工程は不要で、溝３１を形成
し、拡散工程でｐ領域３１を形成するという極めて低コ
ストで逆方向耐圧を得る半導体装置を形成できる。ま
た、図１５の半導体装置と類似の半導体装置は、図４を
除く、図１から図１０の半導体装置のベベル面（半導体
基板の端面）にｐ領域を形成することで得ることができ
る。
【００４０】図１６は、この発明の半導体装置を逆並列
に接続し、双方向半導体装置とした例である。絶縁基板
６１上に独立した金属板６２、６３を固着し、その上に
第１ＩＧＢＴ６４と第２ＩＧＢＴ６５のコレクタ電極９
ａ、９ｂをそれぞれ固着する。第１ＩＧＢＴ６４のエミ
ッタ電極６ａと金属板６３を接続し、エミッタ電極８ａ
を主端子Ｔ１と接続する。また、金属板６２を第２ＩＧ
ＢＴのエミッタ電極８ｂと接続し、このエミッタ電極８
ｂを主端子Ｔ２と接続する。このようにして、第１ＩＧ
ＢＴ６４と第２ＩＧＢＴ６５が逆並列接続される。ま
た、第１ＩＧＢＴ６４および第２ＩＧＢＴ６５のゲート
電極６ａ、６ｂとゲート端子Ｇ１、Ｇ２とそれぞれ接続
する。これらの逆並列されたＩＧＢＴ６４、６５を一個
のパッケージ７０に収納して、主端子Ｔ１、Ｔ２とゲー
ト端子Ｇ１、Ｇ２を有する双方向半導体装置が得られ
る。勿論、個別のバッケージに収納されたＩＧＢＴ６
４、６５を互いに逆並列してもよい。この双方向半導体
装置を用いることにより、直流はもとより交流の電力を
制御することができる。
に接続し、双方向半導体装置とした例である。絶縁基板
６１上に独立した金属板６２、６３を固着し、その上に
第１ＩＧＢＴ６４と第２ＩＧＢＴ６５のコレクタ電極９
ａ、９ｂをそれぞれ固着する。第１ＩＧＢＴ６４のエミ
ッタ電極６ａと金属板６３を接続し、エミッタ電極８ａ
を主端子Ｔ１と接続する。また、金属板６２を第２ＩＧ
ＢＴのエミッタ電極８ｂと接続し、このエミッタ電極８
ｂを主端子Ｔ２と接続する。このようにして、第１ＩＧ
ＢＴ６４と第２ＩＧＢＴ６５が逆並列接続される。ま
た、第１ＩＧＢＴ６４および第２ＩＧＢＴ６５のゲート
電極６ａ、６ｂとゲート端子Ｇ１、Ｇ２とそれぞれ接続
する。これらの逆並列されたＩＧＢＴ６４、６５を一個
のパッケージ７０に収納して、主端子Ｔ１、Ｔ２とゲー
ト端子Ｇ１、Ｇ２を有する双方向半導体装置が得られ
る。勿論、個別のバッケージに収納されたＩＧＢＴ６
４、６５を互いに逆並列してもよい。この双方向半導体
装置を用いることにより、直流はもとより交流の電力を
制御することができる。
【００４１】前記の各実施例は素子耐圧が６００Ｖ以下
と比較的低耐圧素子に適用される。素子耐圧が６００Ｖ
を超えると、ｎベース領域１の厚みが厚くなり、ベベル
構造をｎベース領域１全体に亘って形成することが困難
となる。このように、ベベル１がｐｎ接合１６に達して
いない場合でも、耐圧は維持させる方法をつぎに説明す
る。
と比較的低耐圧素子に適用される。素子耐圧が６００Ｖ
を超えると、ｎベース領域１の厚みが厚くなり、ベベル
構造をｎベース領域１全体に亘って形成することが困難
となる。このように、ベベル１がｐｎ接合１６に達して
いない場合でも、耐圧は維持させる方法をつぎに説明す
る。
【００４２】図１８は、この発明の第１６実施例の半導
体装置の要部断面図である。図１との違いは、ｐコレク
タ領域３に接して、ｐ領域８１をｎベース領域１の側壁
にベベル構造部に達するように形成した点である。この
ｐ領域８１は埋め込みで形成する。このように、ｐ領域
８１を設けることで、ｐｎ接合２１が逆バイアスされた
場合、空乏層はｎベース領域２内を上方、つまり、ｐベ
ース領域２やｐ領域１１に向かって広がると共に、ｐ領
域８１からｎベース領域１内を横方向にも広がり、安定
した耐圧特性を得ることができる。また、ｐ領域８１が
無い箇所はベベル構造が形成されているために、空乏層
がｎベース領域１内に拡がり易くなっている。
体装置の要部断面図である。図１との違いは、ｐコレク
タ領域３に接して、ｐ領域８１をｎベース領域１の側壁
にベベル構造部に達するように形成した点である。この
ｐ領域８１は埋め込みで形成する。このように、ｐ領域
８１を設けることで、ｐｎ接合２１が逆バイアスされた
場合、空乏層はｎベース領域２内を上方、つまり、ｐベ
ース領域２やｐ領域１１に向かって広がると共に、ｐ領
域８１からｎベース領域１内を横方向にも広がり、安定
した耐圧特性を得ることができる。また、ｐ領域８１が
無い箇所はベベル構造が形成されているために、空乏層
がｎベース領域１内に拡がり易くなっている。
【００４３】図１９は、この発明の第１７実施例の半導
体装置の要部断面図である。図２との違いは、ｐ領域１
１に接して、ｐ領域８２をｎベース領域１の側壁にベベ
ル構造部に達するように形成した点である。このｐ領域
８２は埋め込みで形成する。図１８と同じで、ｎベース
領域１とｐ領域２１のｐｎ接合が逆バイアスされた場
合、空乏層はｎベース領域１の上方、つまり、ｐ領域１
１に向かって広がると共に、空乏層がｐ領域８２に達す
ると、ｎベース領域１内を横方向に広がり、安定した耐
圧特性を得ることができる。
体装置の要部断面図である。図２との違いは、ｐ領域１
１に接して、ｐ領域８２をｎベース領域１の側壁にベベ
ル構造部に達するように形成した点である。このｐ領域
８２は埋め込みで形成する。図１８と同じで、ｎベース
領域１とｐ領域２１のｐｎ接合が逆バイアスされた場
合、空乏層はｎベース領域１の上方、つまり、ｐ領域１
１に向かって広がると共に、空乏層がｐ領域８２に達す
ると、ｎベース領域１内を横方向に広がり、安定した耐
圧特性を得ることができる。
【００４４】図２０は、この発明の第１８実施例の半導
体装置の要部断面図である。図４との違いは、溝３１の
先端がｐｎ接合２１に達せず、ｎベース領域１内にあ
り、ｐ領域８１がｐコレクタ領域３より深く、この溝３
１に達するように形成されてる点である。図１８と同じ
効果があり、安定した耐圧特性を得ることができる。図
２１は、この発明の第１９実施例の半導体装置の要部断
面図である。図５との違いは、溝３２の先端がｐ領域１
１に達せず、ｎベース領域１内にあり、ｐ領域８２がｐ
領域１１より深く、この溝３２に達するように形成され
てる点である。図１９と同じ効果があり、安定した耐圧
特性を得ることができる。
体装置の要部断面図である。図４との違いは、溝３１の
先端がｐｎ接合２１に達せず、ｎベース領域１内にあ
り、ｐ領域８１がｐコレクタ領域３より深く、この溝３
１に達するように形成されてる点である。図１８と同じ
効果があり、安定した耐圧特性を得ることができる。図
２１は、この発明の第１９実施例の半導体装置の要部断
面図である。図５との違いは、溝３２の先端がｐ領域１
１に達せず、ｎベース領域１内にあり、ｐ領域８２がｐ
領域１１より深く、この溝３２に達するように形成され
てる点である。図１９と同じ効果があり、安定した耐圧
特性を得ることができる。
【００４５】図２２は、この発明の第２０実施例の半導
体装置の要部断面図である。これは、図２０の溝３１の
底部の位置で切断して形成される。ｐ領域８１があるた
めに、この切断面８８は化学処理なしでも構わない。効
果は図２０と同じであり、安定した耐圧特性を得ること
ができる。図２３は、この発明の第２１実施例の半導体
装置の要部断面図である。これは、図２１の溝３２の底
部の位置で切断して形成される。ｐ領域８２があるため
に、この切断面８９は化学処理なしでも構わない。効果
は図２１と同じである。
体装置の要部断面図である。これは、図２０の溝３１の
底部の位置で切断して形成される。ｐ領域８１があるた
めに、この切断面８８は化学処理なしでも構わない。効
果は図２０と同じであり、安定した耐圧特性を得ること
ができる。図２３は、この発明の第２１実施例の半導体
装置の要部断面図である。これは、図２１の溝３２の底
部の位置で切断して形成される。ｐ領域８２があるため
に、この切断面８９は化学処理なしでも構わない。効果
は図２１と同じである。
【００４６】図２４は、この発明の第２２実施例の半導
体装置の要部断面図である。図２０の溝３１の表面層に
ｐ層８３を形成し、ｐ領域１１とｐ領域８１がｐ層８３
で繋げる。このように、ｎベース領域１の側面がｐ領域
で囲むことで、空乏層がｎベース領域１内に拡がり易く
なり、安定な耐圧特性を得ることができる。図２５は、
この発明の第２３実施例の半導体装置の要部断面図であ
る。図２１の溝３２の表面層にｐ層８４を形成し、ｐ領
域１１とｐ領域８１がｐ層８４で繋げる。このように、
ｎベース領域１の側面がｐ領域で囲むことで、空乏層が
ｎベース領域１内に拡がり易くなり、安定な耐圧特性を
得ることができる。
体装置の要部断面図である。図２０の溝３１の表面層に
ｐ層８３を形成し、ｐ領域１１とｐ領域８１がｐ層８３
で繋げる。このように、ｎベース領域１の側面がｐ領域
で囲むことで、空乏層がｎベース領域１内に拡がり易く
なり、安定な耐圧特性を得ることができる。図２５は、
この発明の第２３実施例の半導体装置の要部断面図であ
る。図２１の溝３２の表面層にｐ層８４を形成し、ｐ領
域１１とｐ領域８１がｐ層８４で繋げる。このように、
ｎベース領域１の側面がｐ領域で囲むことで、空乏層が
ｎベース領域１内に拡がり易くなり、安定な耐圧特性を
得ることができる。
【００４７】図２６は、この発明の第２４実施例の半導
体装置の要部断面図である。これは、図２４の溝３１の
底部の位置で切断して形成される。ｐ領域８１があるた
めに、この切断面８８は化学処理なしでも構わない。効
果は図２４と同じであり、安定した耐圧特性を得ること
ができる。図２７は、この発明の第２５実施例の半導体
装置の要部断面図である。これは、図２５の溝３２の底
部の位置で切断して形成される。ｐ領域８２があるため
に、この切断面８９はベベル構造で必要とされるパッシ
ベーション処理をしなくても構わない。効果は図２５と
同じであり、安定した耐圧特性を得ることができる。
体装置の要部断面図である。これは、図２４の溝３１の
底部の位置で切断して形成される。ｐ領域８１があるた
めに、この切断面８８は化学処理なしでも構わない。効
果は図２４と同じであり、安定した耐圧特性を得ること
ができる。図２７は、この発明の第２５実施例の半導体
装置の要部断面図である。これは、図２５の溝３２の底
部の位置で切断して形成される。ｐ領域８２があるため
に、この切断面８９はベベル構造で必要とされるパッシ
ベーション処理をしなくても構わない。効果は図２５と
同じであり、安定した耐圧特性を得ることができる。
【００４８】図２８から図３２は、この発明の第２６実
施例の半導体装置の製造方法であり、工程順に示した要
部製造工程断面図である。ｎ型半導体基板１００のｐコ
レクタ領域３を形成する側の主面（裏面側）で、ベベル
構造が形成される予定の箇所に、埋め込みによるｐ領域
８１を形成する（図２８）。
施例の半導体装置の製造方法であり、工程順に示した要
部製造工程断面図である。ｎ型半導体基板１００のｐコ
レクタ領域３を形成する側の主面（裏面側）で、ベベル
構造が形成される予定の箇所に、埋め込みによるｐ領域
８１を形成する（図２８）。
【００４９】つぎに、反対の主面の表面層に、ガードリ
ング構造１３のｐ領域１１や活性領域１４のｐベース領
域２、ｎエミッタ領域４、ゲート電極６およびエミッタ
電極８などを形成する（図２９）。つぎに、ｐコレクタ
領域３を形成する（図３０）。つぎに、溝３１をｐ領域
８１に達するように形成する（図３１）。この図３１が
図２０となる。また、この図３１の溝３１の底部から切
断線８６に沿って切断すると図２２となる。
ング構造１３のｐ領域１１や活性領域１４のｐベース領
域２、ｎエミッタ領域４、ゲート電極６およびエミッタ
電極８などを形成する（図２９）。つぎに、ｐコレクタ
領域３を形成する（図３０）。つぎに、溝３１をｐ領域
８１に達するように形成する（図３１）。この図３１が
図２０となる。また、この図３１の溝３１の底部から切
断線８６に沿って切断すると図２２となる。
【００５０】つぎに、溝３１の表面層にｐ層８３を形成
する（図３２）。この図３２が図２６となる。また、こ
の図３２の溝の底部から切断線８７に沿って切断すると
図２６となる。図３３は、この発明の第２７実施例の半
導体装置の要部断面図である。この実施例は、図１のガ
ードリング構造をフィールドプレート構造にした場合で
ある。この場合、フィールドプレート構造１３ａの最外
周部に形成されるｐ領域１１ａが、図１のガードリング
構造１３の最外周部に形成されるｐ領域１１に相当す
る。この場合も図１と同様の効果が期待できる。尚、図
３３は図１に相当する実施例を示したが、当然、図２か
ら図２７のガードリング構造１３を図３３のフィールド
プレート構造１３ａとしても、同様の効果が期待でき
る。
する（図３２）。この図３２が図２６となる。また、こ
の図３２の溝の底部から切断線８７に沿って切断すると
図２６となる。図３３は、この発明の第２７実施例の半
導体装置の要部断面図である。この実施例は、図１のガ
ードリング構造をフィールドプレート構造にした場合で
ある。この場合、フィールドプレート構造１３ａの最外
周部に形成されるｐ領域１１ａが、図１のガードリング
構造１３の最外周部に形成されるｐ領域１１に相当す
る。この場合も図１と同様の効果が期待できる。尚、図
３３は図１に相当する実施例を示したが、当然、図２か
ら図２７のガードリング構造１３を図３３のフィールド
プレート構造１３ａとしても、同様の効果が期待でき
る。
【００５１】また、図中の５１はａ−Ｓｉ膜などの抵抗
性絶縁膜、５２はフィールドプレート部、１２ａは層間
絶縁膜などの絶縁膜、２４ａ、２４ｂはＡｌ−Ｓｉ膜な
どの金属膜、１４ａは活性領域である。
性絶縁膜、５２はフィールドプレート部、１２ａは層間
絶縁膜などの絶縁膜、２４ａ、２４ｂはＡｌ−Ｓｉ膜な
どの金属膜、１４ａは活性領域である。
【００５２】
【発明の効果】この発明によれば、プレーナ型の耐圧構
造を有する半導体装置において、ｎベース領域とｐコレ
クタ領域のｐｎ接合の端部をベベル構造の耐圧構造にす
ることで、逆方向耐圧を有する半導体装置にすることが
できる。また、半導体基板が厚い場合、ベベル構造が形
成されない端部にｐ領域をｐコレクタ領域または／およ
びガードリングのｐ領域に接続するように形成すること
で、逆方向耐圧を有する半導体装置にすることができ
る。
造を有する半導体装置において、ｎベース領域とｐコレ
クタ領域のｐｎ接合の端部をベベル構造の耐圧構造にす
ることで、逆方向耐圧を有する半導体装置にすることが
できる。また、半導体基板が厚い場合、ベベル構造が形
成されない端部にｐ領域をｐコレクタ領域または／およ
びガードリングのｐ領域に接続するように形成すること
で、逆方向耐圧を有する半導体装置にすることができ
る。
【図１】この発明の第１実施例の半導体装置の要部断面
図
図
【図２】この発明の第２実施例の半導体装置の要部断面
図
図
【図３】この発明の第３実施例の半導体装置の要部断面
図
図
【図４】この発明の第４実施例の半導体装置の要部断面
図
図
【図５】この発明の第５実施例の半導体装置の要部断面
図
図
【図６】この発明の第６実施例の半導体装置の要部断面
図
図
【図７】この発明の第７実施例の半導体装置の要部断面
図
図
【図８】この発明の第８実施例の半導体装置の要部断面
図
図
【図９】この発明の第９実施例の半導体装置の要部断面
図
図
【図１０】この発明の第１０実施例の半導体装置の要部
断面図
断面図
【図１１】この発明の第１１実施例の半導体装置の要部
断面図
断面図
【図１２】この発明の第１２実施例の半導体装置の要部
断面図
断面図
【図１３】この発明の第１３実施例の製造方法で、
（ａ）、（ｂ）は工程順に示した要部工程断面図
（ａ）、（ｂ）は工程順に示した要部工程断面図
【図１４】この発明の第１４実施例の製造方法で、
（ａ）、（ｂ）は工程順に示した要部工程断面図
（ａ）、（ｂ）は工程順に示した要部工程断面図
【図１５】この発明の第１５実施例の製造方法で、
（ａ）、（ｃ）は工程順に示した要部工程断面図
（ａ）、（ｃ）は工程順に示した要部工程断面図
【図１６】この発明の半導体装置を逆並列に接続し、双
方向半導体装置とした構成図
方向半導体装置とした構成図
【図１７】従来のＩＧＢＴの要部断面図
【図１８】この発明の第１６実施例の半導体装置の要部
断面図
断面図
【図１９】この発明の第１７実施例の半導体装置の要部
断面図
断面図
【図２０】この発明の第１８実施例の半導体装置の要部
断面図
断面図
【図２１】この発明の第１９実施例の半導体装置の要部
断面図
断面図
【図２２】この発明の第２０実施例の半導体装置の要部
断面図
断面図
【図２３】この発明の第２１実施例の半導体装置の要部
断面図
断面図
【図２４】この発明の第２２実施例の半導体装置の要部
断面図
断面図
【図２５】この発明の第２３実施例の半導体装置の要部
断面図
断面図
【図２６】この発明の第２４実施例の半導体装置の要部
断面図
断面図
【図２７】この発明の第２５実施例の半導体装置の要部
断面図
断面図
【図２８】この発明の第２６実施例の半導体装置の要部
製造工程断面図
製造工程断面図
【図２９】図２８に続く、この発明の第２６実施例の半
導体装置の要部製造工程断面図
導体装置の要部製造工程断面図
【図３０】図２９に続く、この発明の第２６実施例の半
導体装置の要部製造工程断面図
導体装置の要部製造工程断面図
【図３１】図３０に続く、この発明の第２６実施例の半
導体装置の要部製造工程断面図
導体装置の要部製造工程断面図
【図３２】図３１に続く、この発明の第２６実施例の半
導体装置の要部製造工程断面図
導体装置の要部製造工程断面図
【図３３】この発明の第２６実施例の半導体装置の要部
断面図
断面図
１ ｎベース領域 ２ ｐベース領域 ３ ｐコレクタ領域 ４ ｎエミッタ領域 ５ ゲート酸化膜 ６、６ａ、６ｂ ゲート電極 ７ 層間絶縁膜 ８、８ａ、８ｂ エミッタ電極 ９、９ａ、９ｂ コレクタ電極 １１、１１ａ ｐ領域 １２ 酸化膜 １２ａ 絶縁膜 １３ ガードリング構造 １３ａ フィールドプレート構造 １４、１４ａ 活性領域 １６ ポジティブベベル構造 １７ ネガティブベベル構造 １８ ダブルポジティブベベル構造 ２１、２２、２３ ｐｎ接合 ２４、２４ａ、２４ｂ 金属膜 ２５ 斜面 ３１、３２ ４６、４７、４８、５１ 溝 ４１、４２、４３、４４、４５ 溝側面 ５１ 抵抗性絶縁膜 ５２ フィールドプレート部 ６１ 絶縁基板 ６２、６３ 金属板 ６４ 第１ＩＧＢＴ ６５ 第２ＩＧＢＴ ７０ パッケージ ８１、８２ ｐ領域 ８３、８４ ｐ層 ８６、８７ 切断線 ８８、８９ 切断面 １００ ｎ型半導体基板
Claims (18)
- 【請求項１】第１導電形半導体基板の一方の主面側の表
面層に、半導体基板より高濃度の第２導電形の第１領域
を形成し、他方の主面側の表面層に、半導体基板の側面
にｐｎ接合が露出する、半導体基板より高濃度の第２導
電形の第２領域を形成する半導体装置において、半導体
基板の外周部の一方の主面側の表面層に、プレーナ型の
耐圧構造を形成し、前記他方の主面側の表面層に形成さ
れたｐｎ接合で、該ｐｎ接合が露出する半導体基板の側
面に、第１ベベル構造の耐圧構造を形成することを特徴
とする半導体装置。 - 【請求項２】前記プレーナ型の耐圧構造の最外周端は半
導体基板の一方の主面側の表面層に形成された第２導電
形の第３領域からなり、該第３領域は半導体基板の側面
にｐｎ接合露出部を形成し、該ｐｎ接合露出部に第２ベ
ベル構造の耐圧構造を形成することを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】前記第１ベベル構造がポジティブベベル構
造もしくはネガティブベベル構造であることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項４】前記第１および第２ベベル構造が共にポジ
ティブベベル構造もしくはネガティブベベル構造である
ことを特徴とする請求項２に記載の半導体装置。 - 【請求項５】前記プレーナ型の耐圧構造が、ガードリン
グ構造もしくはフィールドプレート構造の耐圧構造であ
ることを特徴とする請求項１または２に記載の半導体装
置。 - 【請求項６】第１導電形半導体基板の一方の主面側の表
面層に、半導体基板より高濃度の第２導電形の第１領域
を形成し、他方の主面側の表面層に、半導体基板の側面
にｐｎ接合が露出し、半導体基板より高濃度の第２導電
形の第２領域を形成する半導体装置で、半導体基板の外
周部の一方の主面の表面層に、プレーナ型の耐圧構造を
形成し、前記ｐｎ接合が露出する半導体基板の側面に第
１ベベル構造の耐圧構造を、該ベベル構造を、半導体基
板の側面に傾斜をつけて形成すること特徴とする半導体
装置の製造方法。 - 【請求項７】前記傾斜が、第２領域の方が広くなるよう
に形成することを特徴とする請求項６に記載の半導体装
置の製造方法。 - 【請求項８】第１導電形半導体基板の一方の主面側の表
面層に、半導体基板より高濃度の第２導電形の第１領域
を形成し、他方の主面側の表面層に、半導体基板の側面
にｐｎ接合が露出する、半導体基板より高濃度の第２導
電形の第２領域を形成する半導体装置で、半導体基板の
外周部の一方の主面の表面層に、プレーナ型の耐圧構造
を形成し、前記ｐｎ接合が露出する半導体基板の側面に
第１ベベル構造の耐圧構造を、該ベベル構造を一方の主
面から第２領域に達する溝で形成すること特徴とする半
導体装置の製造方法。 - 【請求項９】前記溝が半導体基板の他方の主面に達する
溝で形成することを特徴とする請求項８に記載の半導体
装置の製造方法。 - 【請求項１０】第１導電形半導体基板の一方の主面側の
表面層に、半導体基板より高濃度の第２導電形の第１領
域を形成し、他方の主面側の表面層に、半導体基板の側
面にｐｎ接合が露出し、半導体基板より高濃度の第２導
電形の第２領域を形成する半導体装置で、半導体基板の
外周部の一方の主面の表面層に、プレーナ型の耐圧構造
および半導体基板の側面に露出する第２導電形の第３領
域を形成し、前記ｐｎ接合が露出する半導体基板の側面
に第１ベベル構造を、該ベベル構造を一方の主面から第
２領域に達する溝で形成し、該溝の表面に、第２領域と
プレーナ型の耐圧構造を構成し、前記第３領域と接する
第４領域を形成することを特徴とする半導体装置の製造
方法。 - 【請求項１１】第１導電形半導体基板の一方の主面側の
表面層に、半導体基板より高濃度の第２導電形の第１領
域を形成し、他方の主面側の表面層に、半導体基板より
高濃度の第２導電形の第２領域を形成し、前記半導体基
板の外周部の一方の主面側の表面層に、プレーナ型の耐
圧構造を形成し、前記半導体基板の側面と、前記第１領
域もしくは前記第２領域に接し、該第２領域と前記第１
領域の間に第２導電形の第５領域を選択的に形成するこ
とを特徴とする半導体装置。 - 【請求項１２】前記第５領域と前記半導体基板とのｐｎ
接合が露出する半導体基板側面に第３ベベル構造の耐圧
構造を形成することを特徴とする請求項１１に記載の半
導体装置。 - 【請求項１３】前記第３ベベル構造の耐圧構造が、一方
の主面の第３領域から第２領域に達する溝により形成、
該溝表面層に前記第５領域と、前記第２領域もしくは前
記第１領域とに接する第６領域を形成することを特徴と
する請求項１２記載の半導体装置。 - 【請求項１４】第１導電形半導体基板の一方の主面側の
表面層に、該半導体基板より高濃度の第２導電形の第１
領域を形成する工程と、他方の主面側の表面層に、前記
半導体基板の側面に当たる箇所に、該半導体基板より高
濃度の第２導電形で深い拡散深さの第５領域を選択的に
形成する工程と、他方の主面側の表面層に、前記第５領
域と接し、該第５領域より浅い拡散深さで、前記第５領
域と接し、前記半導体基板より高濃度の第２導電形の第
２領域を形成する工程と、前記半導体基板の外周部の一
方の主面の表面層に、プレーナ型の耐圧構造を形成する
工程と、前記半導体基板の側面に、前記一方の主面側か
ら前記第５領域に達する第１ベベル構造の耐圧構造を、
前記半導体基板の側面に傾斜をつけて形成する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項１５】第１導電形半導体基板の一方の主面側の
表面層に、該半導体基板より高濃度の第２導電形の第１
領域を形成する工程と、他方の主面側の表面層に、前記
半導体基板の側面に当たる箇所に、該半導体基板より高
濃度の第２導電形で深い拡散深さの第５領域を選択的に
形成する工程と、他方の主面側の表面層に、前記第５領
域と接し、該第５領域より浅い拡散深さで、前記半導体
基板より高濃度の第２導電形の第２領域を形成する工程
と、前記半導体基板の外周部の一方の主面の表面層に、
プレーナ型の耐圧構造を形成する工程と、前記半導体基
板の側面に、前記一方の主面側から前記第５領域に達す
る溝を形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項１６】第１導電形半導体基板の一方の主面側の
表面層で、該半導体基板の側面に当たる箇所に、該半導
体基板より高濃度の第２導電形で、深い拡散深さの第５
領域を選択的に形成する工程と、前記一方の主面側の表
面層に、前記第５領域と接し、該半導体基板より高濃度
の第２導電形で浅い拡散深さの第１領域を形成する工程
と、他方の主面側の表面層に、前記半導体基板より高濃
度の第２導電形の第２領域を形成する工程と、前記半導
体基板の外周部の一方の主面の表面層に、プレーナ型の
耐圧構造を形成する工程と、前記半導体基板の側面に、
前記他方の主面側から前記第５領域に達する第２ベベル
構造の耐圧構造を、前記半導体基板の側面に傾斜をつけ
て形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - 【請求項１７】第１導電形半導体基板の一方の主面側の
表面層で、該半導体基板の側面に当たる箇所に、該半導
体基板より高濃度の第２導電形で、深い拡散深さの第５
領域を選択的に形成する工程と、前記一方の主面側の表
面層に、前記第５領域と接し、前記半導体基板より高濃
度の第２導電形で浅い拡散深さの第１領域を形成する工
程と、他方の主面側の表面層に、前記半導体基板より高
濃度の第２導電形の第２領域を形成する工程と、前記半
導体基板の外周部の一方の主面の表面層に、プレーナ型
の耐圧構造を形成する工程と、前記半導体基板の側面
に、前記他方の主面側から前記第５領域に達する溝を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項１８】前記溝の表面層に第２導電形の第６領域
を形成することを特徴とする請求項１５または１７に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000191327A JP4696337B2 (ja) | 1999-10-15 | 2000-06-26 | 半導体装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999293416 | 1999-10-15 | ||
| JP29341699 | 1999-10-15 | ||
| JP11-293416 | 1999-10-15 | ||
| JP2000191327A JP4696337B2 (ja) | 1999-10-15 | 2000-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185727A true JP2001185727A (ja) | 2001-07-06 |
| JP4696337B2 JP4696337B2 (ja) | 2011-06-08 |
Family
ID=26559398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000191327A Expired - Fee Related JP4696337B2 (ja) | 1999-10-15 | 2000-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4696337B2 (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336008A (ja) * | 2003-04-16 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 |
| EP1505657A1 (en) * | 2003-08-08 | 2005-02-09 | Mitsubishi Denki Kabushiki Kaisha | Vertical semiconductor device and manufacturing method thereof |
| JP2005101551A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 |
| JP2005209843A (ja) * | 2004-01-22 | 2005-08-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP2006049600A (ja) * | 2004-08-05 | 2006-02-16 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2006278382A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7157785B2 (en) | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| US7307330B2 (en) | 2003-04-10 | 2007-12-11 | Fuji Electric Holdings Co., Ltd. | Reverse blocking semiconductor device and a method for manufacturing the same |
| US7414268B2 (en) * | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| US7772677B2 (en) | 2006-02-02 | 2010-08-10 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of forming the same having a junction termination structure with a beveled sidewall |
| US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2010272647A (ja) * | 2009-05-20 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| US7872282B2 (en) | 2008-02-04 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of manufacturing same |
| DE102011003136A1 (de) | 2010-02-12 | 2011-08-18 | Fuji Electric Holdings Co., Ltd., Kawasaki-shi | Verfahren zur Herstellung eines rückwärts sperrenden Bipolartransistors mit isoliertem Gate |
| DE102011101457A1 (de) | 2010-05-17 | 2011-11-17 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung einer Halbleiteranordnung |
| US8080846B2 (en) | 2006-06-15 | 2011-12-20 | Fuji Electric Co., Ltd. | Semiconductor device having improved breakdown voltage and method of manufacturing the same |
| DE102011084956A1 (de) | 2010-10-21 | 2012-04-26 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP2012089866A (ja) * | 2004-08-19 | 2012-05-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| DE102012211105A1 (de) | 2011-06-30 | 2013-01-03 | Fuji Electric Co., Ltd | Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate |
| DE102006009961B4 (de) * | 2005-03-25 | 2013-07-11 | Fuji Electric Co., Ltd | Verfahren zur Herstellung eines Halbleiterbauteils |
| JP2013197169A (ja) * | 2012-03-16 | 2013-09-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| DE112012000501T5 (de) | 2011-01-18 | 2013-10-24 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements |
| CN103688346A (zh) * | 2011-07-15 | 2014-03-26 | 富士电机株式会社 | 用于制造半导体器件的方法 |
| JP2014187364A (ja) * | 2013-03-22 | 2014-10-02 | Infineon Technologies Austria Ag | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス |
| WO2015019540A1 (ja) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
| US8999768B2 (en) | 2011-03-14 | 2015-04-07 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| CN106252401A (zh) * | 2016-09-28 | 2016-12-21 | 中国科学院微电子研究所 | 一种逆阻型绝缘栅双极晶体管终端结构 |
| CN106711036A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | 逆阻型igbt芯片及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107282A (en) * | 1977-03-02 | 1978-09-19 | Toshiba Corp | Thyristor |
| JPS57166078A (en) * | 1981-04-06 | 1982-10-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS61144871A (ja) * | 1984-12-19 | 1986-07-02 | Toyo Electric Mfg Co Ltd | 半導体素子のベベル構造 |
| JPH0479374A (ja) * | 1990-07-23 | 1992-03-12 | Meidensha Corp | 逆導通型ゲートターンオフサイリスタ |
| JPH04162777A (ja) * | 1990-10-26 | 1992-06-08 | Fuji Electric Co Ltd | 双方向電圧阻止型半導体装置 |
| JPH0888351A (ja) * | 1994-09-20 | 1996-04-02 | Meidensha Corp | ゲートターンオフサイリスタ |
| JPH10270686A (ja) * | 1997-03-27 | 1998-10-09 | Matsushita Electron Corp | 絶縁ゲート型バイポーラトランジスタ |
-
2000
- 2000-06-26 JP JP2000191327A patent/JP4696337B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53107282A (en) * | 1977-03-02 | 1978-09-19 | Toshiba Corp | Thyristor |
| JPS57166078A (en) * | 1981-04-06 | 1982-10-13 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS61144871A (ja) * | 1984-12-19 | 1986-07-02 | Toyo Electric Mfg Co Ltd | 半導体素子のベベル構造 |
| JPH0479374A (ja) * | 1990-07-23 | 1992-03-12 | Meidensha Corp | 逆導通型ゲートターンオフサイリスタ |
| JPH04162777A (ja) * | 1990-10-26 | 1992-06-08 | Fuji Electric Co Ltd | 双方向電圧阻止型半導体装置 |
| JPH0888351A (ja) * | 1994-09-20 | 1996-04-02 | Meidensha Corp | ゲートターンオフサイリスタ |
| JPH10270686A (ja) * | 1997-03-27 | 1998-10-09 | Matsushita Electron Corp | 絶縁ゲート型バイポーラトランジスタ |
Cited By (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7307330B2 (en) | 2003-04-10 | 2007-12-11 | Fuji Electric Holdings Co., Ltd. | Reverse blocking semiconductor device and a method for manufacturing the same |
| US7638368B2 (en) | 2003-04-10 | 2009-12-29 | Fuji Electric Holdings Co., Ltd. | Reverse blocking semiconductor device and a method for manufacturing the same |
| JP2004336008A (ja) * | 2003-04-16 | 2004-11-25 | Fuji Electric Holdings Co Ltd | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 |
| EP1505657A1 (en) * | 2003-08-08 | 2005-02-09 | Mitsubishi Denki Kabushiki Kaisha | Vertical semiconductor device and manufacturing method thereof |
| US7009239B2 (en) | 2003-08-08 | 2006-03-07 | Mitsubishi Denki Kabushiki Kaisha | Vertical semiconductor device and manufacturing method thereof |
| US7572683B2 (en) | 2003-08-29 | 2009-08-11 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| JP2005101551A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 |
| US7157785B2 (en) | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| JP2005209843A (ja) * | 2004-01-22 | 2005-08-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| JP4696451B2 (ja) * | 2004-01-22 | 2011-06-08 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2006049600A (ja) * | 2004-08-05 | 2006-02-16 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US8759870B2 (en) | 2004-08-19 | 2014-06-24 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2012089866A (ja) * | 2004-08-19 | 2012-05-10 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US8697558B2 (en) | 2004-08-19 | 2014-04-15 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006156926A (ja) * | 2004-08-19 | 2006-06-15 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| US7741192B2 (en) | 2004-08-19 | 2010-06-22 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8119496B2 (en) | 2004-08-19 | 2012-02-21 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006303410A (ja) * | 2005-03-25 | 2006-11-02 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| DE102006009961B4 (de) * | 2005-03-25 | 2013-07-11 | Fuji Electric Co., Ltd | Verfahren zur Herstellung eines Halbleiterbauteils |
| JP2006278382A (ja) * | 2005-03-28 | 2006-10-12 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US7414268B2 (en) * | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| JP2008541480A (ja) * | 2005-05-18 | 2008-11-20 | クリー インコーポレイテッド | 双方向遮断能力を有する高電圧炭化ケイ素ｍｏｓバイポーラデバイスおよびその製造方法 |
| US7772677B2 (en) | 2006-02-02 | 2010-08-10 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of forming the same having a junction termination structure with a beveled sidewall |
| US8080846B2 (en) | 2006-06-15 | 2011-12-20 | Fuji Electric Co., Ltd. | Semiconductor device having improved breakdown voltage and method of manufacturing the same |
| US7872282B2 (en) | 2008-02-04 | 2011-01-18 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method of manufacturing same |
| US8507327B2 (en) | 2008-05-13 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method thereof |
| WO2009139417A1 (ja) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP5327219B2 (ja) * | 2008-05-13 | 2013-10-30 | 富士電機株式会社 | 半導体装置の製造方法 |
| US8531007B2 (en) | 2009-05-20 | 2013-09-10 | Octec, Inc. | Semiconductor device and the method for manufacturing the same |
| JP2010272647A (ja) * | 2009-05-20 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
| US8809130B2 (en) | 2010-02-12 | 2014-08-19 | Fuji Electric Co., Ltd. | Reverse block-type insulated gate bipolar transistor manufacturing method |
| US8460975B2 (en) | 2010-02-12 | 2013-06-11 | Fuji Electric Co., Ltd. | Reverse block-type insulated gate bipolar transistor manufacturing method |
| DE102011003136A1 (de) | 2010-02-12 | 2011-08-18 | Fuji Electric Holdings Co., Ltd., Kawasaki-shi | Verfahren zur Herstellung eines rückwärts sperrenden Bipolartransistors mit isoliertem Gate |
| DE102011101457A1 (de) | 2010-05-17 | 2011-11-17 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung einer Halbleiteranordnung |
| US8399309B2 (en) | 2010-05-17 | 2013-03-19 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| DE102011101457B4 (de) * | 2010-05-17 | 2015-06-11 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere eines IGBTs |
| US8692350B2 (en) | 2010-10-21 | 2014-04-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| DE102011084956A1 (de) | 2010-10-21 | 2012-04-26 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE112012000501T5 (de) | 2011-01-18 | 2013-10-24 | Fuji Electric Co., Ltd. | Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements |
| US8853009B2 (en) | 2011-01-18 | 2014-10-07 | Fuji Electric Co., Ltd. | Method for manufacturing reverse-blocking semiconductor element |
| US8999768B2 (en) | 2011-03-14 | 2015-04-07 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
| US9905684B2 (en) | 2011-03-14 | 2018-02-27 | Fuji Electric Co., Ltd. | Semiconductor device having schottky junction between substrate and drain electrode |
| US8501549B2 (en) | 2011-06-30 | 2013-08-06 | Fuji Electric Co., Ltd. | Method of manufacturing a reverse blocking insulated gate bipolar transistor |
| DE102012211105A1 (de) | 2011-06-30 | 2013-01-03 | Fuji Electric Co., Ltd | Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate |
| CN103688346B (zh) * | 2011-07-15 | 2016-12-28 | 富士电机株式会社 | 用于制造半导体器件的方法 |
| US9240456B2 (en) | 2011-07-15 | 2016-01-19 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device |
| CN103688346A (zh) * | 2011-07-15 | 2014-03-26 | 富士电机株式会社 | 用于制造半导体器件的方法 |
| JP2013197169A (ja) * | 2012-03-16 | 2013-09-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2014187364A (ja) * | 2013-03-22 | 2014-10-02 | Infineon Technologies Austria Ag | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス |
| US9704718B2 (en) | 2013-03-22 | 2017-07-11 | Infineon Technologies Austria Ag | Method for manufacturing a silicon carbide device and a silicon carbide device |
| WO2015019540A1 (ja) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
| JPWO2015019540A1 (ja) * | 2013-08-08 | 2017-03-02 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
| CN106711036A (zh) * | 2015-11-12 | 2017-05-24 | 上海联星电子有限公司 | 逆阻型igbt芯片及其制作方法 |
| CN106252401A (zh) * | 2016-09-28 | 2016-12-21 | 中国科学院微电子研究所 | 一种逆阻型绝缘栅双极晶体管终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4696337B2 (ja) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4696337B2 (ja) | 半導体装置 | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| CN101233615B (zh) | 半导体元件和电气设备 | |
| US7671410B2 (en) | Design and fabrication of rugged FRED, power MOSFET or IGBT | |
| US7319257B2 (en) | Power semiconductor device | |
| US9799648B2 (en) | Semiconductor device | |
| EP1227522A2 (en) | High breakdown voltage semiconductor device | |
| JP5745650B2 (ja) | 半導体装置および電力変換装置 | |
| JPH05152574A (ja) | 半導体装置 | |
| JPH03250670A (ja) | 半導体装置及びその製造方法 | |
| US20130221403A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JP2009123914A (ja) | 逆耐圧を有するスイッチング用半導体装置 | |
| JP3371763B2 (ja) | 炭化けい素半導体装置 | |
| CN104103691A (zh) | 具有补偿区的半导体器件 | |
| JP2004336008A (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法 | |
| JP5011634B2 (ja) | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 | |
| JP3257394B2 (ja) | 電圧駆動型半導体装置 | |
| JP2017183346A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020013836A (ja) | 半導体装置および半導体回路装置 | |
| JP6101440B2 (ja) | ダイオードおよびそれを用いた電力変換装置 | |
| JP2007116160A (ja) | 大容量性負荷のためのトレンチｉｇｂｔ | |
| US20210359116A1 (en) | Semiconductor apparatus | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH06140633A (ja) | Ｍｏｓ駆動型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4696337 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |