JP2014187364A - 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス - Google Patents

炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス Download PDF

Info

Publication number
JP2014187364A
JP2014187364A JP2014057437A JP2014057437A JP2014187364A JP 2014187364 A JP2014187364 A JP 2014187364A JP 2014057437 A JP2014057437 A JP 2014057437A JP 2014057437 A JP2014057437 A JP 2014057437A JP 2014187364 A JP2014187364 A JP 2014187364A
Authority
JP
Japan
Prior art keywords
silicon carbide
mask layer
bevel
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014057437A
Other languages
English (en)
Inventor
Konrath Jens
イェンス コンラート，
Mauder Anton
アントン マウダー，
Otremba Ralf
ラルフ オトレンバ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of JP2014187364A publication Critical patent/JP2014187364A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7308—Schottky transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイスを提供する。
【解決手段】 炭化ケイ素デバイスを製造するための方法は、炭化ケイ素ウェーハを設けるステップと、この炭化ケイ素ウェーハ上にマスク層を製造するステップとを含む。さらに、この方法は、製造される炭化ケイ素デバイスのエッジにマスク層を構築するステップを含んでおり、その結果、このマスク層は、製造される炭化ケイ素デバイスのエッジにベベルを有する。さらに、この方法は、相互エッチング・プロセスによってマスク層および炭化ケイ素ウェーハをエッチングするステップを含んでおり、その結果、炭化ケイ素デバイスのエッジにおいてマスク層のベベルが複製される。
【選択図】なし

Description

各実施形態は、炭化ケイ素技術に関し、詳細には、炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイスに関する。
長期間高い信頼性が必要な場合、炭化ケイ素デバイスは、熱成長二酸化ケイ素ＳｉＯ２での許容可能な最大電界強度と同様に高い破壊電界強度を有するが、それはバンドギャップが大きいからである。半導体表面では（たとえばエッジ終端では）、炭化ケイ素デバイス（ＳｉＣデバイス）には非常に高い電界が発生し、これが少なくともパッシベーション層にストレスを加える。
炭化ケイ素におけるエッジ終端についての実現可能ないくつかの考え方は、接合終端拡張（ＪＴＥ）、横方向ドーピング変化（ＶＬＤ）、フィールド・プレート、およびそれらの組合せに基づいている。しかし、炭化ケイ素は非常に硬い材料である。したがって、半導体の分離中に機械的な損傷が発生することがあり、これはダイヤモンド含有の鋸刃によってなされることがある。場合によっては、これによって裏側のメタライゼーションが変形することがあり、したがって、組立て中または長期信頼性において困難が生じることになる。特に、結晶欠陥が能動素子領域に移動することがある。したがって、鋸跡とエッジ終端の間に数マイクロメートルから数十マイクロメートルまでの安全距離を保持しなければならず、炭化ケイ素において特にこれに費用がかかる。
一実施形態による、炭化ケイ素デバイスを製造するための方法は、炭化ケイ素ウェーハを設けるステップと、この炭化ケイ素ウェーハ上にマスク層を製造するステップとを含む。さらに、この方法は、製造される炭化ケイ素デバイスのエッジにマスク層を構築するステップを含んでおり、その結果、このマスク層は、製造される炭化ケイ素のエッジにベベルを有する。さらに、この方法は、相互エッチング・プロセスによってマスク層および炭化ケイ素ウェーハをエッチングするステップを含んでおり、その結果、炭化ケイ素デバイスのエッジにおいてマスク層のベベルが複製される。
このベベルにより、炭化ケイ素のエッジにおけるｐ−ｎ接合の空乏領域を拡張することができる。したがって、半導体表面のエッジにおける最大電界強度を著しく低下させることができる。製造される炭化ケイ素デバイスのエッジ上に配置されたベベルで構築されたマスク層を使用することにより、また、相互エッチング・プロセスによってマスク層と炭化ケイ素ウェーハをエッチングすることにより、炭化ケイ素デバイスのエッジにおけるベベルを複製することによって、こうした挙動を示す炭化ケイ素デバイスを容易に大量に製造することができる。炭化ケイ素デバイスのエッジにおいて電界が低下することにより、たとえば、パッシベーション層に対するストレスを著しく低減させることができる。さらに、炭化ケイ素デバイスのエッジに加えられる機械的なプロセスと比較して、炭化ケイ素ウェーハをエッチングすることによって炭化ケイ素デバイスのエッジにおいてベベルを複製することにより、結晶欠陥密度が著しく低くなり、結晶欠陥の影響が減る。
いくつかの実施形態はさらに、マスク層を構築する前にマスク層の表面領域にイオンを注入するステップを含んでおり、その結果、マスク層の表面領域の構造的な均一性が低下する。このようにして、椀形のトレンチの代わりに、湿式化学エッチング・プロセスによって基本的に台形もしくは三角形の傾斜、窓またはトレンチを得ることができる。したがって、ほぼ均等なベベルを製造することができる。
実施形態によっては、マスク層は、製造される炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備えるように構築される。マスク層のベベルは、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で四方領域を囲繞する。このようにして、製造される炭化ケイ素デバイスのアクティブ領域を囲繞するマスク層のベベルにより、製造される炭化ケイ素デバイスのアクティブ領域を囲繞する、製造される炭化ケイ素デバイスのベベルが得られる。この円弧状遷移部により、隅部を有する幾何形状と比較して電界を低下させることができる。
いくつかの実施形態は、記述された考え方によって製造される、ショットキー・ダイオード、マージドｐｉｎショットキー・ダイオード、ｐ−ｎダイオード、トランジスタ、金属酸化膜半導体トランジスタ、または接合ゲート電界効果トランジスタに関する。
さらなる実施形態は、第１の導電型を有する炭化ケイ素基板層と、少なくとも１つの注入領域を有するエピタキシャル炭化ケイ素層とを含む炭化ケイ素デバイスに関する。この少なくとも１つの注入領域は、炭化ケイ素デバイスのエッジに配置され、第２の導電型を有する。さらに、エピタキシャル炭化ケイ素層は、この少なくとも１つの注入領域の外側に第１の導電型を有する。さらに、炭化ケイ素デバイスは、この炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備える。このベベルは、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で四方領域を囲繞する。ベベルは、エピタキシャル炭化ケイ素層の表面から、少なくとも注入領域とエピタキシャル炭化ケイ素層の隣接部分との間のｐｎ接合まで到達する。
隣接する側部間の円弧状遷移部で炭化ケイ素デバイスのアクティブ領域を囲繞するベベルにより、炭化ケイ素デバイスのエッジにおいて最大電界強度が低い炭化ケイ素デバイスが実現可能になる。
各装置および各方法のいくつかの実施形態を、ほんの一例として、また添付図面を参照しながら以下に説明する。
炭化ケイ素デバイスを製造するための方法の流れ図を示す。 炭化ケイ素デバイスのベベルの断面の概略図を示す。 図３Ａは炭化ケイ素デバイスの負のベベルの断面の概略図を示し、図３Ｂは炭化ケイ素デバイスの正のベベルの断面の概略図を示す。 図４Ａ−Ｄは、製造プロセス中の炭化ケイ素デバイスの断面の概略図を示す。 炭化ケイ素デバイスのベベルの断面の概略図を示す。 表面における最大電界の、ベベルの角度への依存度を示すグラフを示す。 ショットキー・ダイオードの断面の概略図を示す。 マージドｐｉｎショットキー・ダイオードの断面の概略図を示す。 炭化ケイ素デバイスの上面の概略図を示す。 炭化ケイ素デバイスを製造するための方法の流れ図を示す。 複数の炭化ケイ素デバイスを製造するための方法の流れ図を示す。
次に、いくつかの例示的な実施形態が示してある添付図面を参照しながら、様々な例示的な実施形態をより完全に説明する。各図において、線、層、および／または領域の厚さは、説明を明確にするために誇張されていることがある。
したがって、例示的な実施形態は、様々な修正形態および代替形態が実現可能であるが、それらの実施形態は、各図において一例として示してあり、本明細書において詳細に説明する。しかし、開示された特定の形態に例示的な実施形態を限定する意図はなく、それどころか、例示的な実施形態は、本開示の範囲にある全ての修正形態、均等物、および代替形態を包含することを理解されたい。各図の説明を通して、同様の番号は同様または類似の要素を指す。
ある要素が別の要素に「接続」または「結合」していると見なされるとき、この要素がその他の要素に直接接続もしくは結合することができ、または介在要素が存在してもよいことが理解されよう。対照的に、ある要素が別の要素に「直接接続」または「直接結合」していると見なされるとき、介在要素は存在しない。各要素間の関係を記述するのに使用される他の用語は、同様に（たとえば、「〜の間（ｂｅｔｗｅｅｎ）」と「直接〜の間（ｄｉｒｅｃｔｌｙ ｂｅｔｗｅｅｎ）」、「隣接する（ａｄｊａｃｅｎｔ）」と「直接隣接する（ｄｉｒｅｃｔｌｙ ａｄｊａｃｅｎｔ）」などと）解釈すべきである。
本明細書において使用される専門用語は、具体的な実施形態を説明するためだけのものであり、例示的な実施形態を限定するものではない。本明細書では、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈から明らかにそうでない場合を除き、複数形をも含むものである。用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」は、本明細書において使用されるとき、明記された特徴、整数、ステップ、動作、要素、および／または構成部品の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成部品および／またはそれらのグループの存在を排除しないことがさらに理解されよう。
特に定義のない限り、本明細書において使用されている全ての用語（技術用語および科学用語を含む）は、例示的な実施形態が属する当業者によって普通に理解されているのと同じ意味を有する。たとえば、普通に使用される辞書に定義されている用語などの各用語は、関連技術との関連で、その意味に一貫した意味を有するものとして解釈すべきであり、本明細書で明示的にそう定義しない限り、理想的または過度に形式的な判断で解釈されるものではないことがさらに理解されよう。
図２には、ベベルのエッジ終端の原理を概略的に示す、炭化ケイ素デバイスのエッジにおけるｐｎ接合の一例が示してある。炭化ケイ素デバイスのベベル・エッジ終端における、ｎドープ領域２２０上のｐドープ領域２１０が示してある。ｐドープ領域２１０内の線は、ｐドープ領域内の空乏領域２３０の境界を示す。プレーナ・エッジ終端の代わりに、垂直および横方向に構築されたエッジ終端が使用される。半導体の量を低減させることにより、エッジの領域での半導体材料内のドーピング量を低減することができ、結果として表面に沿った空乏領域２３０が拡大することになる。ｐ−ｎ接合において空乏領域２３０が拡大することにより、半導体表面での最大電界強度を低減させることができる。たとえば、ｐ領域２１０でのドーピングは、少なくとも金属コンタクトまでの距離全体を通して、破壊電荷を超えなければならない。この文脈における破壊電荷とは、ｐｎ接合における電界がアバランシェ増倍における値に達するときの、単位面積当たり（たとえばｃｍ２当たり）の減少したアクセプタ・イオンまたはドナー・イオンの量を意味してもよい。この電荷量は、半導体材料およびそのドーピング・レベルによって求めてもよく、材料定数とみなしてもよい。
同様に、図３Ａおよび３Ｂには、ｐ−ｎ接合における空乏領域３５０（点線）を示す、炭化ケイ素デバイスのエッジでの断面の例が示してある。ｐ−ｎ接合に隣接する領域のドーピング濃度に応じて、空乏領域がさらにｐ領域まで達し、またはさらにｎ領域まで達する。図３Ａには、高濃度ドープのｎ＋領域３４０上の低濃度ドープのｎ領域３３０に隣接する低濃度ドープのｐ領域上に高濃度ドープのｐ領域３１０が存在する一例が示してある。この例では、低濃度ドープのｐ領域３２０は、低濃度ドープのｎ領域３４０よりも高いドーピング濃度を有し、その結果、空乏領域３５０は、主に低濃度ドープのｎ領域３４０にまで広がる。この構成はまた、負の角または負ベベルと呼ぶことができる。図３Ｂには同様の構造が示してある。しかし、低濃度ドープのｐ領域３２０は、低濃度ドープのｎ領域３３０よりも低いドーピング濃度を有する。さらに、低濃度ドープのｐ領域３２０は、低濃度ドープのｎ領域３３０よりも厚くすることができる。この場合、空乏領域３５０は、主に低濃度ドープのｐ領域３２０にまで広がる。この構成はまた、正の角または正ベベルと呼ぶことができる。両方の場合において、ベベル・エッジ終端により、炭化ケイ素デバイスの表面で空乏領域３５０が拡張される。
すなわち、負の角での構成ならびに正の角での構成について、ベベル・エッジ終端を使用することができる。乏領域３５０は、主に負の角でｎ領域３３０まで広がり、主に正の角でｐ領域３２０まで広がる。空乏領域３５０は、対応する半導体領域内のドーパント電荷を低減させることにより、半導体表面に沿って拡大することができる。したがって、空乏領域３５０は、表面に沿ってｐ領域３２０またはｎ領域３３０の内部までより深く広がり、その結果、その他の半導体領域の電荷に対応するカウンタ電荷を得ることができる。電圧＝全域での電界強度の積分という関係から、拡大した空乏領域３５０は半導体表面での電界強度の所望の低減と同等でもよい。
図１には、一実施形態による、炭化ケイ素デバイスを製造するための方法１００の流れ図が示してある。この方法１００は、１１０で炭化ケイ素ウェーハを供給するステップと、１２０でこの炭化ケイ素ウェーハ上にマスク層を製造するステップとを含む。さらに、この方法１００は、製造される炭化ケイ素デバイスのエッジにマスク層を構築するステップを含んでおり、その結果、このマスク層は、１３０で製造される炭化ケイ素デバイスのエッジにベベルを有する。さらに、この方法１００は、相互エッチング・プロセスによってマスク層および炭化ケイ素ウェーハをエッチングするステップを含んでおり、その結果、１４０で炭化ケイ素デバイスのエッジにおいてマスク層のベベルが複製される。
製造される炭化ケイ素デバイスのエッジ上に配置されたベベルで構築されたマスク層を使用することにより、また、相互エッチング・プロセスによってマスク層と炭化ケイ素ウェーハをエッチングすることにより、炭化ケイ素デバイスのエッジにおけるベベルを複製することによって、たとえばウェーハ・レベルで同時に、ベベルを有する炭化ケイ素デバイスを容易に大量に製造することができる。炭化ケイ素デバイスのエッジにおいて電界が低下することにより、たとえば、パッシベーション層に対するストレスを著しく低減させることができる。さらに、炭化ケイ素デバイスのエッジに加えられる機械的なプロセスと比較して、炭化ケイ素ウェーハをエッチングすることによって炭化ケイ素デバイスのエッジにおいてベベルを複製することにより、結晶欠陥密度が著しく低くなる。
炭化ケイ素ウェーハは、様々な導電型（ｎもしくはｐドーピング）および／または様々なドーパント濃度を有する１つまたは複数の炭化ケイ素層（たとえばエピタキシャル層）を含むことができる。たとえば、炭化ケイ素ウェーハは、炭化ケイ素基板層、およびこの炭化ケイ素基板層上のエピタキシャル成長を介して成長するエピタキシャル炭化ケイ素層を含んでもよい。炭化ケイ素基板層およびエピタキシャル炭化ケイ素層は、同じまたは異なる導電型を有してもよい。さらに、炭化ケイ素基板層およびエピタキシャル炭化ケイ素層は、同じまたは異なるドーパント濃度を有してもよい。たとえば、炭化ケイ素基板層は、高濃度ｎドーピング（ｎ＋）または高濃度ｐドーピング（ｐ＋）を含んでもよく、エピタキシャル炭化ケイ素層は、中濃度もしくは低濃度のｎドーピング（ｎもしくはｎ−）または中濃度もしくは低濃度のｐドーピング（ｐもしくはｐ−）を含んでもよい。
さらに、エピタキシャル炭化ケイ素層は、少なくとも１つの注入領域を囲繞するエピタキシャル炭化ケイ素層の一部分と比較して逆の導電型（ｐまたはｎドーピング）を有する、少なくとも１つの注入領域を（たとえば、炭化ケイ素ウェーハの表面において）含んでもよい。このようにして、少なくとも１つの注入領域と、囲繞しているエピタキシャル炭化ケイ素層との間にｐ−ｎ接合が確立される。この少なくとも１つの注入領域はさらに、副領域、または様々な導電型および／もしくは様々なドーピング濃度を有する副層を含んでもよい。エピタキシャル炭化ケイ素層は、複数のこうした注入領域を含んでもよい。この少なくとも１つの注入領域は、エピタキシャル炭化ケイ素層内に配置してもよく、その結果、注入領域の一方の側が、炭化ケイ素ウェーハの表面において露出しており、こちら側とは別にもう一方の側が、たとえばエピタキシャル炭化ケイ素層によって囲繞されてもよい。
既に製造された層構造および／または注入領域を有する炭化ケイ素ウェーハを１１０で供給することができる。あるいは、この方法１００はさらに、たとえば、エピタキシャル炭化ケイ素層の堆積、および／または少なくとも１つの注入領域の注入を含んでもよい。
マスク層は、炭化ケイ素ウェーハ上に、直接または間接に（たとえば、炭化ケイ素ウェーハとマスク層の間の少なくとも１つの他の層を用いて）１２０で製造することができる。マスク層は、炭化ケイ素ウェーハ上に、マスク層材料を成長（たとえば熱成長）または堆積（たとえば化学蒸気堆積、ＣＶＤ）させることによって、１２０で製造することができる。マスク層は、硬質のマスク層でもよく、たとえば二酸化ケイ素（ＳｉＯ２）もしくは窒化ケイ素（Ｓｉ３Ｎ４）またはケイ素（Ｓｉ）を含んでもよく、またはそれらから構成されてもよい。マスク層は、所望の長さおよび所望の傾斜角を有するベベルが、このマスク層内に製造可能または構築可能であるような厚さを有してもよい。
製造される炭化ケイ素デバイスのエッジの位置でベベルが得られるように、１３０でマスク層を構築することができる。すなわち、製造される炭化ケイ素デバイスの後部エッジに位置合わせされたマスク層中に１３０でベベルを構築することができる。基本的に台形または三角形のトレンチをマスク層に製造し、その結果、この台形または三角形の一方の側壁がマスク層のベベルを形成することにより、１３０でこのようなベベルをマスク層中に構築することができる。マスク層の厚さに応じて、マスク層全体を通してトレンチを構築することができ、結果として、基本的に台形のトレンチが得られる。
１３０でのマスク層の構築は、乾式化学エッチングまたは湿式化学エッチングのプロセスによって実行することができる。マスク層の材料に応じて、様々なプロセスおよび／またはエッチング剤を使用することができる。たとえば、マスク層が二酸化ケイ素を含むか、それとも二酸化ケイ素から構成される場合、フッ化水素酸またはバッファード・フッ化水素酸を使用してもよい。
１３０でマスク層を構築するために具体的に使用される製造プロセスに応じて、ベベルは、ある程度は平滑でも粗くてもよく、かつ／またはある程度の曲率を有してもよい。
たとえば、製造される炭化ケイ素デバイスのエッジの位置における１３０でのマスク層の構築は、炭化ケイ素ウェーハの表面と構築されたベベルに適合する近似線との間で傾斜角が７０°未満（または、５０°未満、４０°未満、３０°未満、２０°未満、もしくは１０°未満）になるベベルを、マスク層が備えるように実行してもよい。粗さおよび／またはベベルの線からの偏りにより、ベベルの傾斜角の決定が困難になることがある。したがって、構築されたベベルに近似線を適合させて（たとえば、最小二乗法によって）、前述の傾斜角を決定することができる。
マスク層（または炭化ケイ素ウェーハ）のベベルは、マスク層（または炭化ケイ素ウェーハ）の表面でもよく、これは、炭化ケイ素ウェーハの表面に平行ではなく（たとえば、炭化ケイ素ウェーハをエッチングする前）、炭化ケイ素ウェーハの表面に垂直ではない。
マスク層においてベベルを製造した後、相互エッチング・プロセスによって、１４０でマスク層および炭化ケイ素ウェーハをエッチングすることができる。このようにして、炭化ケイ素ウェーハ上にマスク層のベベルをマッピングまたは複製することができる。マスク層のベベルは、製造される炭化ケイ素デバイスのエッジに位置合わせされ、または調整されるので、炭化ケイ素ウェーハにおいて複製されるエッジも、製造される炭化ケイ素デバイスのエッジに配置される。１３０でマスク層を構築した後に、マスク層のベベルが炭化ケイ素ウェーハの表面に既に到達している（たとえば、ベベルを形成するエッチングされた窓、傾斜、またはトレンチが、マスク層全体を通して到達している）場合、炭化ケイ素ウェーハは、表面の既に露出した部分で相互エッチング・プロセスによってエッチングされる。１４０でマスク層を同時にエッチングするので、表面の露出部分が大きくなる。そうでなければ、マスク層のベベルを形成するトレンチの最も深い部分が炭化ケイ素ウェーハの表面に達するまで、１４０でマスク層をエッチングすることができる。この点から、炭化ケイ素ウェーハおよびマスク層の露出部分が、相互エッチング・プロセスによって１４０で同時にエッチングされる。このようにして、炭化ケイ素ウェーハにおいてマスク層のベベルを複製することができる。
たとえば、マスク層および炭化ケイ素ウェーハの１４０での相互エッチングによって得られる炭化ケイ素デバイスのベベルが、炭化ケイ素ウェーハの表面（炭化ケイ素ウェーハにおいてベベルを製造する前）と構築されたベベルに適合する近似線との間で、０．５°〜７°の間（または、１°〜１５°の間、または１°〜３０°の間、または１°〜１０°の間）の傾斜角を有するように、マスク層のベベルの傾斜角が１３０で構築される。マスク層のベベルと同様に、製造される炭化ケイ素ウェーハまたは炭化ケイ素デバイスのベベルも、多少は平坦または平面の幾何形状から変化することがある。したがって、前述の説明は、製造される炭化ケイ素ウェーハまたは炭化ケイ素デバイスのベベルについても有効である。
１４０でのマスク層および炭化ケイ素ウェーハの相互エッチングのために、異方性エッチングの挙動を有する乾式化学エッチング・プロセスを使用して、マスク層のベベルを炭化ケイ素ウェーハにマッピングまたは複製してもよい。乾式化学エッチングが異方性エッチングの挙動を示すので、たとえば、マスク層の下の炭化ケイ素ウェーハのエッチング（アンダカッティング）を、ほとんど完全に、または完全に回避することができる。一方向でのエッチング速度が、少なくとも１つの他の方向でのエッチング速度よりも著しく高い（たとえば、少なくとも１つの他の方向におけるエッチング速度の３倍、５倍、または１０倍よりも高い）場合、エッチング・プロセスは異方性でもよい。
マスク層の材料と炭化ケイ素ウェーハ（たとえば、炭化ケイ素ウェーハの表面に露出した炭化ケイ素ウェーハの層）における相互エッチング・プロセスのエッチング速度の比に応じて、炭化ケイ素ウェーハのベベルの傾斜およびマスク層のベベルの傾斜は、基本的に同じか、または互いに異なる。この比がほぼ１である場合、傾斜角は基本的に同じでもよい。そうでなければ、傾斜角は、互いに多少は異なってもよいが、依然としてエッチング速度の比に比例していてもよい。たとえば、相互エッチング・プロセスは、１．５〜０．５の間（または、１．７〜０．７の間もしくは１．１〜０．９の間）の、マスク層向けのエッチング速度と炭化ケイ素ウェーハ向けのエッチング速度との既定の比を含んでもよい。この既定の比は、マスク層の材料、炭化ケイ素ウェーハの表面に露出した炭化ケイ素ウェーハの層のドーピング濃度、ならびに／または相互乾式化学エッチング・プロセスに使用されるパラメータおよびエッチング剤に依存することがある。
ベベルは、製造される炭化ケイ素デバイス全体を囲繞してもよく、または、高い電界に曝されるエッジの各部分に製造してもよい。たとえば、四方の炭化ケイ素デバイスの２つの側部にはベベルを備えてもよいが、その他の側部は垂直なエッジで製造してもよい。
相互エッチング・プロセスにより、たとえば、製造される炭化ケイ素デバイスの３次元構造のエッジ終端を実現することができる。
場合によっては、この方法１００はさらに、１３０でマスク層を構築する前にマスク層の表面領域にイオンを注入するステップを含んでおり、その結果、マスク層の表面領域の構造的な均一性が低下する。しばしば、湿式化学エッチング・プロセス（たとえば、二酸化ケイ素向けに使用されるフッ化水素酸）は、主に等方性エッチングの挙動を示し、結果として、エッチングが一点で開始する場合には椀形の孔が得られ、またはエッチングが線に沿って開始する場合には基本的に円形のトレンチが得られる。全ての方向において材料のエッチング速度が３０％未満、２０％未満、または１０％未満だけ変化する場合、エッチング・プロセスは実質的に等方性としてよい。マスク層の表面領域の構造的均一性（たとえば結晶構造）が損なわれるか低下することにより、この低下した構造的均一性でのエッチング速度が上昇し、その結果、エッチングされたトレンチの壁の幾何形状が影響を受けることがあり、したがって、基本的に三角形、または基本的に台形のトレンチを得ることができ、（たとえば、表面領域においてイオンを注入することのないトレンチと比較して）基本的に平坦なベベルを実現する。
マスク層の表面領域は、マスク層を製造した後に露出したマスク層の一部分でもよい。損傷を受けた（たとえば、アモルファス状態になった）表面領域の深さは、注入に使用されるイオンのエネルギーに依存する。マスク層の構造が、様々な深さで様々な影響を受けるように、エネルギーを変化させてもよい。たとえば、マスク層の厚さの半分未満（または、３０％未満、２０％未満、もしくは１０％未満）がイオンの注入によって影響を受けるように、イオンのエネルギーを選ぶことができる。マスク層にもたらされる損傷の量はさらに、注入イオンの注入量によって制御することができる。
場合によっては、さらに、または別法として、（たとえば、湿式化学エッチング・プロセスによって）１３０でマスク層を構築するためにフォトレジスト層が使用される。すなわち、この方法１００はさらに、マスク層上にフォトレジスト層を（直接または間接に）堆積させ、フォトレジスト層を構築するステップを任意選択として含み、したがってマスク層は、構築可能であり、または、湿式化学エッチング・プロセスによって、もしくはフォトレジスト層を介して１３０で構築することができる。フォトレジスト層（たとえばラッカー）を放射源（たとえば、光源または電子ビーム）に曝露してもよく、その結果、フォトレジスト層は、製造される炭化ケイ素デバイスの横方向のエッジに沿って後に取り除くことができ、その他の領域には残る。１３０でマスク層を構築するための湿式化学エッチング・プロセス中、エッチング剤は、製造される炭化ケイ素デバイスのエッジに位置合わせされたフォトレジスト層のトレンチを通して、マスク層に到達することができ、フォトレジスト層の下のマスク層を取り除いて、マスク層内に三角形または台形のトレンチを得ることができる。
１つの炭化ケイ素デバイスのみ、または複数の炭化ケイ素デバイスを同時に製造するために、炭化ケイ素ウェーハを使用することができる。すなわち、１３０でマスク層を構築することができ、その結果、炭化ケイ素ウェーハ上に製造される隣接炭化ケイ素デバイスのエッジにおいて、台形のトレンチまたは三角形のトレンチが得られる。したがって、炭化ケイ素ウェーハをエッチングすることができ、その結果、マスク層の台形のトレンチまたは三角形のトレンチにより、炭化ケイ素ウェーハ上に製造される隣接炭化ケイ素デバイスのエッジにおいて、台形のトレンチまたは三角形のトレンチが得られる。
製造される炭化ケイ素デバイスは、この炭化ケイ素デバイスのベベルを製造した後に、残りの炭化ケイ素ウェーハから（たとえば、隣接する他の炭化ケイ素デバイスから）分離することできる。すなわち、この方法１００はさらに、炭化ケイ素ウェーハ上の他の炭化ケイ素デバイスから、製造される炭化ケイ素デバイスを分離するステップを含む。この分離は、炭化ケイ素ウェーハを鋸引き、レーザ切断、またはエッチングすることによって実行してもよい。
さらに場合によっては、この方法１００はさらに、炭化ケイ素ウェーハならびに裏側のメタライゼーション層またはパッシベーション層（たとえば、窒化ケイ素、二酸化ケイ素、もしくは酸窒化ケイ素）上に金属層および／または絶縁層を製造するための、追加または代替のステップを含んでもよい。
炭化ケイ素デバイスによっては、エッジでの電界強度を低減するために、炭化ケイ素デバイスのエッジでのエピタキシャル炭化ケイ素層内に注入領域を含んでもよい。したがって、製造される炭化ケイ素デバイスのベベルにおいてｐ−ｎ接合が生じる。たとえば、炭化ケイ素ウェーハは、第１の導電型を有する炭化ケイ素基板層と、少なくとも１つの注入領域を有するエピタキシャル炭化ケイ素層とを含んでもよい。この少なくとも１つの注入領域は、製造される炭化ケイ素デバイスのエッジに配置され、第２の導電型を有する。さらに、エピタキシャル炭化ケイ素層は、この少なくとも１つの注入領域の外側に第１の導電型を有する。
しかし、各層（積層）の順序および各層の導電型は変更することができる。たとえば、ドーピングを逆に（ｎ領域を上に）することもできる。エッジでの半導体表面から開始して、一連のｐ／ｎ−／ｎ、ｐ／ｐ−／ｎ、ｎ／ｎ−／ｐ、ｎ／ｐ−／ｐのドーピング、または連続した他の層を製造し、または設けることができ、これらは必ずしも全てがエッチングされるわけではない。このドーピング順序は、アクティブ領域（たとえば、炭化ケイ素デバイスの中央領域）でのドーピング順序と異なっていてもよい。エッジでの前述のドーピングの間で、さらなるドーピングによって（たとえば、接合終端拡張、横方向ドーピングの変化、フィールド・プレート、およびそれらの組合せに基づいて）、空乏領域を拡大させるためにさらなるドーピング層を生成することができ、結果として、たとえばエッジにおける電界強度がさらに低下するようになる。
上記の例では、結果として得られるトレンチの少なくとも一部分（たとえば、三角形のトレンチの先端、または台形のトレンチの底部）が、（たとえば、注入領域を囲繞する）第１の導電型を有するエピタキシャル炭化ケイ素層、または炭化ケイ素基板層に到達した後に、１４０での炭化ケイ素ウェーハのエッチングを停止してもよい。すなわち、結果として得られるトレンチの断面の少なくとも１つのポイントにおいて注入領域を取り除いた後に（たとえば、注入領域の下のエピタキシャル炭化ケイ素層にベベルが到達したときに）、または少なくとも１つのポイントが炭化ケイ素基板層に到達した場合に、１４０での炭化ケイ素ウェーハのエッチングを停止してもよい。やはり、すなわち、注入領域の下のエピタキシャル炭化ケイ素層内で、または炭化ケイ素基板層内で、１４０での炭化ケイ素ウェーハのエッチングを停止してもよく、その結果、炭化ケイ素デバイスのベベルは、炭化ケイ素ウェーハの元の面（または、ベベルによって囲繞された領域の表面）から、注入領域の下のエピタキシャル炭化ケイ素層、または炭化ケイ素基板層まで到達する。
場合によっては、さらに、または別法として、マスク層が完全に取り除かれる（たとえば、製造される炭化ケイ素デバイスのエッジから離れた領域における炭化ケイ素ウェーハ上に薄い残存マスク層を残す）前に、マスク層および炭化ケイ素ウェーハの相互エッチングを停止してもよく、その結果、これらの領域で表面を保護することができる。すなわち、製造される炭化ケイ素デバイスの中央領域にマスク層の薄い部分を依然として残しながら、炭化ケイ素ウェーハのエッチング中に所望の厚さに到達するように、マスク層の厚さを選ぶことができる。
２つ以上の炭化ケイ素デバイスは炭化ケイ素ウェーハ上で製造してもよいので、注入領域は、ある炭化ケイ素デバイスのエッジ領域から、隣接する炭化ケイ素デバイスのエッジ領域まで到達することがあり、この領域は後で分離されることになる。
さらに、注入領域は、場合によっては、製造される炭化ケイ素デバイスを囲繞してもよく、その結果、炭化ケイ素デバイスのエッジ全体に沿って電界を低下させることができる。たとえば、少なくとも１つの注入領域は、製造される炭化ケイ素デバイスを囲繞してもよく、炭化ケイ素ウェーハのエッチングの前に、製造される炭化ケイ素デバイスのエッジ領域から、製造される隣接炭化ケイ素デバイスの各エッジ領域まで到達することがある。
やはり図３Ａおよび図３Ｂ（上部層のエッチングされた幾何形状の断面図）に示すように、エッチングまたはエッジもしくはベベル角度は、ｐ領域、ｎドリフト領域で終了することができ、ｎ＋基板にまで到達することがある。
図４Ａ〜図４Ｄには、一実施形態による炭化ケイ素デバイスを製造するための一例が示してある。この例では、図４Ａに示すように、高濃度ｎドープ基板４１０（ｎ＋）および低濃度ｐドープ注入領域４３０（ｐ−）を含むｎドープ・ドリフト領域４２０（たとえば、エピタキシャル炭化ケイ素層）を有する炭化ケイ素ウェーハが設けられるか、または製造される。次いで、硬質のマスク（たとえば、二酸化ケイ素、ケイ素または同様のもの）４４０が、炭化ケイ素ウェーハ上に堆積される。さらに、硬質のマスク層の表面領域４５２でイオンが注入されて（たとえばアルゴン・イオン）、図４Ｂに点線で示すように、表面領域４５２での構造的均一性を低下させる。その後、フォトレジスト層４６０（たとえばラッカー）が硬質のマスク層４４０上に製造される。製造される炭化ケイ素デバイスの各エッジに沿って、このフォトレジスト層４６０が取り除かれる。これらの孔、トレンチ、傾斜、または窓を介して、湿式化学エッチング・プロセスまたは等方性乾式化学エッチング・プロセスによって、硬質のマスク層４４０をエッチングすることができ、その結果、製造される炭化ケイ素デバイスの各エッジでの台形のトレンチが得られる。これらのトレンチは、図４Ｃに示すように、製造される炭化ケイ素デバイスのエッジに位置合わせされたベベルを形成する。次いで、フォトレジスト層４６０が取り除かれ、相互乾式化学エッチング・プロセスによって、硬質のマスク層４４０ならびに炭化ケイ素ウェーハをエッチングすることができる。このようにして、炭化ケイ素ウェーハに硬質のマスク層４４０のベベルをマッピングまたは複製することができる。この例では、炭化ケイ素ウェーハのトレンチまたはベベル４１８が高濃度ドープ炭化ケイ素基板層４１０に達したときに、炭化ケイ素ウェーハのエッチングが停止する。
硬質のマスク層４４０および炭化ケイ素ウェーハの相互エッチングの後、製造される炭化ケイ素デバイスの各エッジにおいて、ベベル４８０が得られる。さらに、残っている硬質のマスク層を取り除いた後で、図４Ｄに示すように、金属層または金属接点４７０、ならびに絶縁層および／またはパッシベーション層４７０を、炭化ケイ素ウェーハ上に製造することができる。最後に、炭化ケイ素デバイスは、（たとえば、炭化ケイ素デバイスのベベルを形成するトレンチの底部に沿って鋸引きすることによって）互いに分離することができる。
すなわち、図４Ａ〜４Ｄには、トレンチが高濃度ドープ基板の近傍に到達し、その直前に終了し、または基板に入るまで、エッジでのｐ領域がエッチングされるデバイスが示してある。アクセプタの量が減少するので、電界はｐ領域内までさらに深く延在し、結果として、表面において電界強度が低下する。エッジまたはベベルの角度は、１°〜約３０°の間でもよい。角度が平坦だと電界強度はさらに低下するが、やはりより広い面積が必要となる。
エッジ領域の底部では、電界自由空間内での標準的な分離を実行することができる。たとえば基板にエッチングされる場合、結晶欠陥は、信頼性への負の影響が全くないか無視できるものである。
臨界電界がより高いので、炭化ケイ素は、たとえばケイ素デバイスと比較して著しく長さの短いドリフト領域を有することができる。したがって、エッチングされた深さを著しく減少されることができる。このようにして、幾何学的なエッジ終端は、チップ（たとえば、ウェーハ全体よりも著しく小さいデバイス）にとっても興味深い。
前述の例によれば、補助層（たとえば、二酸化ケイ素、ケイ素、マスク層）内の規定の角度を作製し、強力な異方性プロセスによってこれを炭化ケイ素に複製することによって（たとえば、図４Ｃおよび４Ｄ）規定の角度を製造することができるが、炭化ケイ素の化学エッチングは困難である。熱成長もしくは熱蒸着および／または熱高密度化された二酸化ケイ素またはケイ素の層の表面が注入（たとえばアルゴン）によって損傷を受ける場合、等方性エッチングによって、椀形のアンダカッティングの代わりに酸化層またはケイ素層（マスク層）の三角形のアンダカッティングを得ることができる。結果として得られるエッジまたはベベルの角度は、注入量によって調整することができる。このようにして、（たとえば、マスクされないエッチング・プロセスから離れて）下側に存在する炭化ケイ素ウェーハに構造がマッピングまたは複製される場合、炭化ケイ素内に平坦な角度を得ることができる。
次いで、トレンチの表面をパッシベーションで覆うことができる。たとえば、炉内プロセス（ＬＰＣＶＤ、減圧化学気相成長）で堆積される窒化ケイ素（Ｓｉ３Ｎ４）を含む層を使用することができるが、それは、こうした層がイオンおよび湿気に対して良好な領域であることを示しているからである。窒化ケイ素またはいわゆる酸窒化ケイ素（二酸化ケイ素と窒化ケイ素の混合物）の層も実現可能である。あるいは、やはり純粋な二酸化ケイ素が実現可能であり、これは、イオンおよび汚染物に対する障壁が低下するが、窒化ケイ素よりも許容できる電界強度が高くなり、脆弱さが少なくなる。たとえばＰＥＣＶＤ（プラズマ促進化学気相成長）またはスピン工程などのような代替の堆積プロセスを使用して、これらの層の１つまたは複数を製造することもできる。様々な誘電体の積層も実現可能になる場合があり、その結果、様々な特性を利用することができる。
電気化学的なプロセスによる半導体材料への侵食、または半導体への汚染物の拡散を、このようにして防止することができる。この観点から、ＬＰＣＶＤ窒化物は、ＰＥＣＶＤ（プラズマ促進化学気相成長）窒化物よりも良好な場合があり、後者は、化学量論的組成が規定されておらず、亀裂形成が増える傾向にあるので、相対的に拡散隔壁に適していない。
図４Ａ〜図４Ｄには、金属補強部４７０（金属）および比較的低濃度ドープのｐ領域が高濃度ドープ基板上にあるショットキー・メタライゼーションを有するショットキー・ダイオードの例を使用して、エッジ終端を製造するための一例が示してある。たとえば、半導体材料（たとえば図４Ｃおよび４Ｄ）上に硬質のマスクをマッピングまたは複製することによって、ｐ領域がエッチングされる。パッシベーション層がない状態で、この例が示してある。
図５には、一実施形態による上記方法によって製造される、炭化ケイ素デバイス５００の概略断面図が示してある。炭化ケイ素デバイスは、高濃度ｎドープの炭化ケイ素基板５１０（たとえば、ドーピング濃度が１×１０１８ｃｍ−３のｎ＋）を含む。ドーパント濃度が炭化ケイ素基板５１０よりも低いフィールド・ストップ層５２０に続いて、隣接するｎドープのドリフト層５３０（たとえば、ドーピングが１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３の間）が上部に存在する。さらに、炭化ケイ素デバイス５００は、ｐドーピングを有する（たとえば、正味のドーピング濃度が１×１０１５ｃｍ−３未満である）ｐドープ注入領域５４０を含む。この層構造の上に、パッシベーション層５６０、または（たとえば、イミドまたは窒化ケイ素を含む）パッシベーション層のスタックが製造される。このパッシベーション層５６０は、炭化ケイ素デバイスの垂直縁部の手前の（たとえば、縁部の１μｍ、２μｍ、５μｍ、または１０μｍ手前の）横方向で終了し、その結果、このデバイスをたとえば鋸引きで容易に分離することができる。すなわち、（たとえば、窒化物またはイミド内で）亀裂の横方向の伝搬を回避するために、（たとえば、ベベルを形成するトレンチの底部でパッシベーション層を取り除いて）、トレンチの底部でパッシベーション層を構築することができる。しかし、パッシベーション層５６０はまた、炭化ケイ素デバイス５００の垂直エッジまで到達することができる。炭化ケイ素デバイス５００は、カプセル化５７０（たとえば、成形複合物、またはエポキシ樹脂もしくはシリコーン・ゲル）によって、少なくとも部分的に囲繞される。
この例では、ベベル５８０は、４度の傾斜角を有する。このような平坦な角度では、炭化ケイ素チップの面取りされた表面での電界を著しく低下させることができる。ｐドープ注入領域５４０は、均質なドーピング、またはｎドープのドリフト層５３０に対する境界においてドーピング濃度を低下させる不均質なドーピングを含んでもよい。
ベベルの様々な角度における（たとえば、６５０Ｖのダイオードについての）表面での最大電界の比較が図６に示してある。低角度（たとえば１〜５度）のベベルは、最大電界を著しく低減させることができる。しかし、このような平坦な角度には、より広い領域も必要である。
場合によっては、前述の１つまたは複数の態様に対して、さらに、または別法として、マスク層は、製造される炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備えるように構成することができる。マスク層のベベルは、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で四方領域を囲繞する。製造される炭化ケイ素デバイスのアクティブ領域を囲繞するマスク層のこのベベルにより、製造される炭化ケイ素デバイスのアクティブ領域を囲繞する、製造される炭化ケイ素デバイスのベベルの発生原因となり、またはそれらが得られる。すなわち、円弧状遷移部を有するマスク層のベベルを製造することにより、炭化ケイ素デバイスにこのようなベベルを複製することができる。このようにして、電界強度をさらに低減させることができるよう、炭化ケイ素デバイスの縁部におけるベベルの領域での隅部を回避することができる。
炭化ケイ素デバイスのアクティブ領域は、炭化ケイ素デバイスの操作中の電流の流れのために主に使用される領域でもよい。炭化ケイ素デバイスのアクティブ領域は、このデバイスの縁部領域によって囲繞してもよい。炭化ケイ素デバイスによって実現する用途および電気装置に応じて、このエッジ領域は、多少の領域を要する。
通常、半導体のダイの形状は、長方形または正方形である。これにより、この幾何形状の隅部において電界は増大する。したがって、炭化ケイ素デバイスの表面上に露出したアクティブ領域の近接側部間または隣接側部間に、円弧状または丸みを帯びた遷移部（たとえば円弧状隅部）を有するベベルを製造することができる。このようにして、ベベルは、基本的に近接側部間に円弧状遷移部を有する四方形状を含んでもよい（たとえば、エッチング速度が局所的に異なることによる変動を無視する）。
製造される炭化ケイ素デバイスのベベルによって囲繞された四方領域の、結果として得られる円弧状遷移部が、たとえば炭化ケイ素ウェーハの表面のレベルでの半径の２倍を超えるエピタキシャル層の、注入領域と隣接部分の間のｐ−ｎ接合のレベルでの半径を含んでもよいように、マスク層の円弧状遷移部およびマスク層の傾斜角を構築してもよい。すなわち、上端（炭化ケイ素ウェーハの表面）のレベルでの半径は十分に大きく、傾斜角は十分に平坦であり、その結果、（空乏領域の拡大が必要となる）ｐ−ｎ接合のレベルでのベベルの大きい半径（たとえば、上端での半径の２倍超、１．５倍超、または３倍を超える）を得ることができる。このようにして，円弧状遷移部での電界強度は、四方領域の直線部分での電界強度とほぼ同じくらい低い。
円弧状遷移部を有する四方領域は、円弧状遷移部によって接続された４つの基本的に直線の部分（たとえば、そのうちの２つがそれぞれ互いに平行である）によって囲繞された領域でもよい。
たとえばリソグラフィ構造のエッジのせいで、チップ隅部でのエッジ終端には半径を設けることができる。基板が、通常の分離技法（たとえば、レーザまたは機械式の鋸引き）によって分離される場合、チップはなおも、長方形または正方形に設計することができる。アクティブ領域の一部が切り捨てられるので、幾何形状がもたらすチップの隅部における電気力線の高密度化が低減する可能性がある（図９）。この半径は、チップ上の遮断ｐ−ｎ接合の半径より１０倍大きいことがある。したがって、遮断性能を有するチップ隅部を実装することができ、この性能は、直線のチップ・エッジの性能を（著しく）下回らない。
いくつかの実施形態は、ショットキー・ダイオード、マージドｐｉｎショットキー・ダイオード、ｐ−ｎダイオード、バイポーラ・トランジスタ、電界効果トランジスタ、金属酸化膜半導体トランジスタ、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）または接合ゲート電界効果トランジスタを製造する方法に関する。すなわち、製造される炭化ケイ素デバイスは、ショットキー・ダイオード、マージドｐｉｎショットキー・ダイオード、ｐ−ｎダイオード、バイポーラ・トランジスタ、電界効果トランジスタ、金属酸化膜半導体トランジスタ、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）または接合ゲート電界効果トランジスタでもよい。しかし、提案された考え方により、これらのデバイスよりも多くのデバイスを含む他の電気回路をも実現することができる。
図７には、炭化ケイ素ショットキー・ダイオードを表す、炭化ケイ素上のベベル・エッジ終端を有するショットキー・ダイオードの一例が示してある。ショットキー・ダイオードは、高濃度ｎドープ基板７２０と、それに続いてｎドープ・ドリフト領域７３０を含む。ショットキー・ダイオードのエッジでは、ｐドープ領域７４０が注入される。炭化ケイ素ダイ上には、ショットキー金属７５０が配置される。さらに、ショットキー・ダイオードの裏側にカソード金属７１０が製造される。図８には、マージドｐｉｎショットキー・ダイオードにおける同様の積層が示してある。マージドｐｉｎショットキー・ダイオードは、デバイスのエッジにおけるｐドープ領域７４０に加えて、デバイスのアクティブ領域内に複数のｐドープ領域７６０を含む。図７および図８に示したデバイスは、パッシベーションなしで示してあるが、これはデバイス上に製造することができる。
いくつかの実施形態は、エッチングによるベベル・エッジ終端に関する。このようなエッジ終端は、深さが変化する幾何形状を含む。炭化ケイ素の破壊電界強度は非常に高いので、このようなエッジ終端は炭化ケイ素にとって興味深い。したがって、空乏領域はまた、高い電圧において（たとえば、６００Ｖ〜１７００Ｖの領域で）同等に薄い。大雑把にいうと、１００Ｖの阻止能力について１μｍのアクティブなチップの厚さを推定することができ、これは、同じ阻止能力を有するケイ素デバイスの厚さの約１０％である。したがって、平坦なベベル・エッジ終端を用いる場合も、必要とされる面積を（たとえば、アクティブな厚さが６０〜２００μｍの典型的なシリコン・ウェーハと比較して）少なく維持することができる。
たとえば、提案された考え方によれば、炭化ケイ素チップ用の３次元構造のエッジ終端が実現可能になり得る。
等方性エッチングを用いてマスクをエッチングしてもよい。表面での損傷により、勾配または傾斜のついたエッジを実現することができる。乾式化学エッチング法または湿式化学エッチング法を使用してもよい。マスクの表面での損傷により、エッチングが加速されることがある。異方性の選択性がないエッチング・プロセス（たとえば、エッチングされる様々な材料に対して、エッチング速度が、３０％未満、２０％未満、または１０％未満だけ変化することがある）により、勾配または傾斜のついたエッジを炭化ケイ素層に転写してもよい。ある材料に対する一方向でのエッチング速度が、少なくとも１つの他の方向でのエッチング速度よりも著しく高い（たとえば、少なくとも１つの他の方向におけるエッチング速度の３倍、５倍、または１０倍よりも高い）場合、エッチング・プロセスは異方性でもよい。全ての方向において材料のエッチング速度が３０％未満、２０％未満、または１０％未満だけ変化する場合、エッチング・プロセスは実質的に等方性としてよい。
図９には、一実施形態による炭化ケイ素デバイス９００の概略図が示してある。炭化ケイ素デバイス９００は、第１の導電型（ｎまたはｐドーピング）を有する炭化ケイ素基板層９１０と、少なくとも１つの注入領域９２０（たとえば、ｐ領域またはｎ領域）を含むエピタキシャル炭化ケイ素層とを備え、この少なくとも１つの注入領域９２０が、炭化ケイ素デバイスのエッジに配置され、第２の導電型（ｐまたはｎドーピング）を含む。エピタキシャル炭化ケイ素層は、この少なくとも１つの注入領域９２０の外側に第１の導電型を有する。さらに、炭化ケイ素デバイス９００は、この炭化ケイ素デバイス９００のアクティブ領域９３０を囲繞するベベルを備える。このベベルは、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で四方領域を囲繞する。さらに、ベベルは、エピタキシャル炭化ケイ素層の表面９４０から、少なくとも注入領域９２０とエピタキシャル層の隣接部分との間のｐ−ｎ接合９５０まで到達する。
すなわち、別法としてまたは任意選択として、炭化ケイ素上の金属層９６０が、デバイスのアクティブ領域を示す。エッジ終端を表すｐ領域が、金属層９６０を囲繞する。これにベベル（すなわち、勾配または傾斜がついた構造）が続き、線９４０および９５０で示すことができる。ベベルは、ｐ領域を通してのみ到達してもよく、ｎドリフト層内で終了してもよく、または基板に到達してもよい。たとえば、冶金学的なｐ−ｎ接合は、線９４０と９５０の間に配置してもよく、または線９５０でもよい（たとえば、少なくともｐ領域のみがエッチングされる場合）。やはり、すなわち、ベベルは、チップ隅部またはダイ隅部の領域に半径を有してもよく、チップまたはダイは、別の幾何形状（たとえば、長方形）を有してもよい。
隣接する側部間の円弧状遷移部で炭化ケイ素デバイスのアクティブ領域を囲繞するベベルにより、炭化ケイ素デバイスのエッジにおいて最大電界強度が低い炭化ケイ素デバイスが実現可能になる。
炭化ケイ素デバイスのアクティブ領域は、炭化ケイ素デバイスの操作中の電流の流れのために主に使用される領域でもよい。炭化ケイ素デバイスのアクティブ領域は、このデバイスの縁部領域によって囲繞してもよい。炭化ケイ素デバイスによって実現する用途および電気装置に応じて、このエッジ領域は、多少の領域を要する。
通常、半導体のダイの形状は、長方形または正方形である。これにより、この幾何形状の隅部において電界は増大する。したがって、炭化ケイ素デバイスの表面上に露出したアクティブ領域の近接側部間または隣接側部間に、円弧状または丸みを帯びた遷移部（たとえば円弧状隅部）を有するベベルを製造することができる。このようにして、ベベルは、基本的に近接側部間に円弧状遷移部を有する四方形状を含んでもよい（たとえば、エッチング速度が局所的に異なることによる変動を無視する）。
すなわち、図９には、幾何形状のエッジ終端（パッシベーションは図示せず）を有する、分離されたチップの一例が示してある。基板のエッジは、チップの外部エッジに沿った（たとえば、ウェーハ鋸引きによる）通常の切断を表すことができる。
場合によっては、ベベルの円弧状（または円形状）遷移部（たとえば円弧状隅部）およびベベルの傾斜角（またはエッジ角度）は、ベベルの円弧状遷移部が、注入領域と、炭化ケイ素デバイス９００の表面９４０のレベルでの半径Ｒの２倍を超えるエピタキシャル層の隣接部分との間のｐ−ｎ接合９５０のレベルでの半径を含むように構成される。
各曲線は、図２および図３での空乏領域の端部を示す。曲率は、半径で記述することができる。図９の線９４０の半径Ｒは、断面での空乏領域の半径よりも著しく大きくてもよい。値によっては、３倍よりも高く、１０倍以上高いことがある。結果として得られる線９５０の半径は、ベベルの結果でもよい。
すなわち、上端（炭化ケイ素ウェーハの表面）のレベルでの半径は十分に大きく、傾斜角は十分に平坦であり、その結果、（空乏領域の拡大が必要となる）ｐ−ｎ接合のレベルでのベベルの大きい半径（たとえば、上端での半径の２倍超、１．５倍超、または３倍を超える）を得ることができる。このようにして，円弧状遷移部での電界強度は、四方領域の直線部分での電界強度とほぼ同じくらい低い。
さらに、炭化ケイ素デバイス９００は、場合によっては、アクティブ領域上に（たとえば、炭化ケイ素デバイスを他の電気素子に接続するための）金属層９６０を含んでもよい。
さらに、炭化ケイ素デバイス９００は、前述の考え方の１つもしくは複数の態様、または上記実施形態のうちの１つに対応する、さらなる任意選択の特徴を備えてもよい。
図１０には、一実施形態による、炭化ケイ素デバイスを製造するための方法１０００の流れ図が示してある。この方法１０００は、１０１０で炭化ケイ素ウェーハを供給するステップと、１０２０でこの炭化ケイ素ウェーハ上にマスク層を製造するステップとを含む。さらに、この方法１０００は、マスク層の表面領域の構造的均一性が低下するよう、マスク層を構築する前に１０３０でマスク層の表面領域においてイオンを注入するステップと、製造される炭化ケイ素デバイスのエッジにおいてマスク層がベベルを含むよう、製造される炭化ケイ素デバイスのエッジにおいて１０４０でマスク層を構築するステップとを含む。さらに、この方法１０００は、１０５０で相互エッチング・プロセスによってマスク層および炭化ケイ素ウェーハをエッチングするステップを含んでおり、その結果、炭化ケイ素デバイスのエッジにおいてマスク層のベベルが複製される。製造される炭化ケイ素デバイスのエッジにおける１０４０でのマスク層の構築が実行され、その結果、マスク層は、炭化ケイ素ウェーハの表面と、構築されたベベルに適合する近似線との間の傾斜角が７０°未満のベベルを備える。さらに、湿式化学エッチング・プロセスによって、１０４０でのマスク層の構築が実行され、相互乾式エッチング・プロセスによって、１０５０でのマスク層および炭化ケイ素層のエッチングが実行される。
この方法１０００はさらに、前述の考え方の１つもしくは複数の態様、または上記実施形態のうちの１つに対応する、さらなる任意選択の特徴を備えてもよい。
図１１には、一実施形態による、炭化ケイ素デバイスを製造するための方法１１００の流れ図が示してある。この方法１１００は、１１１０で複数のケイ素基板デバイス用の十分な領域を炭化ケイ素ウェーハに設けるステップと、１１２０で乾式化学エッチング・プロセスによって炭化ケイ素ウェーハをエッチングするステップとを含み、その結果、複数のケイ素基板デバイスの各炭化ケイ素デバイスは、炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備える。さらに、この方法は、１１３０で炭化ケイ素デバイスを互いに分離するステップを含む。
この方法１１００はさらに、前述の考え方の１つもしくは複数の態様、または上記実施形態のうちの１つに対応する、さらなる任意選択の特徴を備えてもよい。
各実施形態はさらに、コンピュータまたはプロセッサ上でコンピュータ・プログラムが実行されるとき、上記方法のうちの１つを実行するためのプログラム・コードを有するコンピュータ・プログラムを実現してもよい。前述の様々な方法のステップをプログラム記憶式コンピュータによって実行してもよいことが、当業者には容易に理解されよう。本明細書において、いくつかの実施形態はまた、マシンまたはコンピュータ読取り可能な、たとえばデジタル・データ記憶媒体などのプログラム記憶装置を対象とするものであり、マシン実行可能またはコンピュータ実行可能な命令のプログラムを符号化するものであり、前記命令は、先に述べた前記方法の各ステップのうちのいくつかまたは全てを実行する。プログラム記憶装置は、たとえば、デジタル・メモリ、磁気ディスクや磁気テープなどの磁気記憶媒体、ハード・ドライブ、または光学読取りが可能なデジタル・データ記憶媒体でもよい。各実施形態はまた、上記の方法の前記ステップを実行するようにプログラムされたコンピュータ、または、上記の方法の前記ステップを実行するようにプログラムされた（フィールド）プログラマブル・ロジック・アレイ（（Ｆ）ＰＬＡ）もしくは（フィールド）プログラマブル・ゲート・アレイ（（Ｆ）ＰＧＡ）を対象とするものである。
説明および図面は、本開示の原理を単に例示するに過ぎない。したがって、本明細書では明瞭に説明したりまたは図示したりしないが、本開示の原理を実施し、本開示の精神および範囲内に含まれる様々な構成を、当業者であれば考案できることが理解されよう。さらに、本明細書に記載した全ての例は、主に、本開示の原理、および技術の進歩に対して発明者が貢献する概念を読者が理解する助けとなるための教育的目的となることのみが明確に意図されており、具体的に記載したこうした例及び条件に限定されることなく解釈されるべきである。さらに、本開示の原理、態様および実施形態、ならびにその具体的な例を説明する、本明細書におけるすべての記述は、その均等物を含むものである。
「．．．のための手段」（ある種の機能を実行する）で示される機能ブロックは、ある機能をそれぞれ実行するように構成された回路を含む機能ブロックとして理解されたい。したがって、「何らかのための手段」は、「何らかのものに適合している、または適している手段」と同様に理解してもよい。したがって、ある種の機能を実行するように構成された手段は、こうした手段が前記機能を（所与の時刻で）必ず実行することを意味するものではない。
「手段」、「センサ信号を供給するための手段」、「送信信号を生成するための手段」などと表示された任意の機能ブロックを含め、各図に示した様々な要素の機能は、「信号発生器」、「信号処理ユニット」、「プロセッサ」、「制御装置」などの専用ハードウェア、ならびに適切なソフトウェアと共同して実行できるハードウェアを使用することによって実現してもよい。さらに、本明細書に「手段」と記載された任意の実態は、「１つまたは複数のモジュール」、「１つまたは複数の装置」、「１つまたは複数のユニット」などに対応してもよく、またはそれらとして実装してもよい。プロセッサによって実現されるとき、各機能は、単一の専用プロセッサ、単一の共用プロセッサ、またはそのうちのいくつかが共用されてもよい複数の個々のプロセッサによって実現されてもよい。さらに、用語「プロセッサ」または「制御装置」を明示的に使用することは、もっぱらソフトウェアを実行することができるハードウェアを指すものと解釈すべきではなく、それだけには限らないが、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワーク・プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）ソフトウェアを記憶するための読取り専用メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、および不揮発性記憶装置を暗示的に含んでもよい。通常および／または特注の他のハードウェアも含んでよい。
本明細書における任意のブロック図は、本開示の原理を実施する例示的な回路の概念図を表すことを当業者は理解すべきである。同様に、任意のフローチャート、流れ図、状態遷移図、擬似コードなどは、実質上コンピュータ読取り可能な媒体で表すことができ、したがって、コンピュータまたはプロセッサが明瞭に示してあろうとなかろうと、そうしたコンピュータまたはプロセッサによって実行することができる様々なプロセスを表すことが理解されよう。
さらに、添付の特許請求の範囲は、これにより詳細な説明に援用され、特許請求の範囲において、各請求項は別々の実施形態として独立していてもよい。各請求項は別々の実施形態として独立しているが、特許請求の範囲において従属クレームが１つまたは複数の他の請求項との特定の組合せに言及してもよいが、他の実施形態も、この従属クレームと他の各従属クレームの主題との組合せを含んでよいことに留意されたい。特定の組合せが意図されないことを明示しない場合は、このような組合せが本明細書において提案される。さらに、あるクレームが他の任意の独立クレームに直接依存しない場合でも、この独立クレームに対するそのクレームの特徴をも含むものである。
本明細書および特許請求の範囲に開示された方法は、これらの方法のそれぞれのステップのそれぞれを実行するための手段を有する装置によって実施してもよいことにさらに留意されたい。
さらに、本明細書または特許請求の範囲に開示された複数の動作または機能は、特定の順序にあるものと解釈しなくてもよいことを理解されたい。したがって、複数の動作または機能の開示は、こうした動作または機能が技術的な理由で交換可能にならないのでなければ、これらを特定の順序に限定するものではない。さらに、実施形態によっては、ある単一の動作が複数の副動作を含んでもよく、またはそれらに分解されてもよい。明示的に排除されない限り、こうした副動作は、この単一の動作の開示に含まれてもよく、またその一部でもよい。
２１０ ｐドープ領域
２２０ ｎドープ領域
２３０ 空乏領域
３１０ 高濃度ドープのｐ領域
３２０ 低濃度ドープのｐ領域
３３０ 低濃度ドープのｎ領域
３４０ 高濃度ドープのｎ＋領域
３５０ 空乏領域
４１０ 高濃度ｎドープ基板、高濃度ドープ炭化ケイ素基板層
４２０ ｎドープ・ドリフト領域
４３０ 低濃度ｐドープ注入領域
４４０ マスク層
４５２ 表面領域
４６０ フォトレジスト層
４７０ パッシベーション層
４８０ ベベル
５００ 炭化ケイ素デバイス
５１０ 高濃度ｎドープの炭化ケイ素基板
５２０ フィールド・ストップ層
５３０ ｎドープのドリフト層
５４０ ｐドープ注入領域
５６０ パッシベーション層
５７０ カプセル化
５８０ ベベル
７１０ カソード金属
７２０ 高濃度ｎドープ基板
７３０ ｎドープ・ドリフト領域
７４０ ｐドープ領域
７５０ ショットキー金属
７６０ ｐドープ領域
９００ 炭化ケイ素デバイス
９１０ 炭化ケイ素基板層
９２０ 注入領域
９３０ アクティブ領域
９４０ 表面
９５０ ｐ−ｎ接合
９６０ 金属層

Claims (19)

  1. 炭化ケイ素デバイスを製造するための方法であって、
    炭化ケイ素ウェーハを設けるステップと、
    前記炭化ケイ素ウェーハ上にマスク層を製造するステップと、
    製造される炭化ケイ素デバイスのエッジにおいて構築されたマスク層がベベルを備えるように、製造される前記炭化ケイ素デバイスのエッジにおいて前記マスク層を構築するステップと、
    製造される前記炭化ケイ素デバイスの前記エッジにおいて、前記構築されたマスク層の前記ベベルが前記炭化ケイ素ウェーハ内に複製されるように、相互エッチング・プロセスによって前記構築されたマスク層および前記炭化ケイ素ウェーハをエッチングするステップと
    を含む、方法。
  2. 製造される炭化ケイ素デバイスのエッジに前記マスク層を構築する前記ステップが、前記構築されたマスク層が、前記炭化ケイ素ウェーハの表面と前記構築されたベベルに適合する近似線との間の傾斜角が７０°未満のベベルを備えるように実行される、請求項１に記載の方法。
  3. 前記構築されたマスク層の前記ベベルの前記傾斜角は、前記マスク層および前記炭化ケイ素ウェーハの前記相互エッチングによって得られる前記炭化ケイ素デバイスの前記ベベルが、前記炭化ケイ素ウェーハの前記表面と製造される前記炭化ケイ素デバイスの前記エッチングされたベベルに適合する近似線との間に０．５°〜７０°の間の傾斜角を有するように構築される、請求項２に記載の方法。
  4. 前記マスク層を構築する前記ステップが、湿式化学エッチング・プロセスによって実行され、前記構築されたマスク層および前記炭化ケイ素ウェーハを相互エッチングする前記ステップが、相互乾式化学エッチング・プロセスによって実行される、請求項１に記載の方法。
  5. 前記マスク層の表面領域の構造的な均一性が低下するように、前記マスク層を構築する前に前記マスク層の前記表面領域にイオンを注入するステップをさらに含む、請求項１に記載の方法。
  6. 前記マスク層上にフォトレジスト層を堆積させるステップと、前記フォトレジスト層を構築するステップとをさらに含み、その結果、前記マスク層が、前記構築されたフォトレジスト層を介して、実質的に等方性の湿式化学エッチング・プロセスまたは実質的に等方性の乾式化学エッチング・プロセスによって構築可能である、請求項１に記載の方法。
  7. 前記炭化ケイ素ウェーハが、第１の導電型を有する炭化ケイ素基板層、および少なくとも１つの注入領域を有するエピタキシャル炭化ケイ素層を含み、前記少なくとも１つの注入領域が、製造される前記炭化ケイ素デバイスの前記エッジに配置され、第２の異なる導電型を有し、前記エピタキシャル炭化ケイ素層が、前記少なくとも１つの注入領域の外側に前記第１の導電型を有する、請求項１に記載の方法。
  8. 結果として得られるトレンチの少なくとも一部分が、前記第１の導電型を有する前記エピタキシャル炭化ケイ素層、または前記炭化ケイ素基板層に到達した後に、前記炭化ケイ素基板ウェーハの前記エッチングが停止する、請求項７に記載の方法。
  9. 前記少なくとも１つの注入領域が、製造される前記炭化ケイ素デバイスを囲繞し、前記炭化ケイ素ウェーハの前記エッチングの前に、製造される前記炭化ケイ素デバイスのエッジ領域から、製造される隣接炭化ケイ素デバイスのエッジ領域まで到達する、請求項７に記載の方法。
  10. 前記炭化ケイ素ウェーハ上の他の炭化ケイ素デバイスから、製造される前記炭化ケイ素デバイスを分離するステップをさらに含む、請求項１に記載の方法。
  11. 前記炭化ケイ素ウェーハ上に製造される隣接炭化ケイ素デバイスのエッジにおいて、前記構築されたマスク層内の台形のトレンチまたは三角形のトレンチが得られるように、前記マスク層が構築され、前記構築されたマスク層の前記台形のトレンチまたは前記三角形のトレンチにより、前記炭化ケイ素ウェーハ上に製造される隣接炭化ケイ素デバイスの前記エッジにおいて、前記エッチングされた炭化ケイ素ウェーハ内に台形のトレンチまたは三角形のトレンチが得られるように、前記炭化ケイ素ウェーハがエッチングされる、請求項１に記載の方法。
  12. 前記相互エッチング・プロセスが、前記構築されたマスク層のエッチング速度と前記炭化ケイ素ウェーハのエッチング速度との既定の比を有し、前記規定の比が１．５〜０．５の間にある、請求項１に記載の方法。
  13. 前記構築されたマスク層が、製造される前記炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備えるように、前記マスク層が構築され、前記構築されたマスク層の前記ベベルが、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で前記四方領域を囲繞し、製造される前記炭化ケイ素デバイスの前記アクティブ領域を囲繞する前記構築されたマスク層の前記ベベルにより、製造される前記炭化ケイ素デバイスの前記アクティブ領域を囲繞する、製造される前記炭化ケイ素デバイスのベベルが得られる、請求項１に記載の方法。
  14. 前記構築されたマスク層の前記円弧状遷移部および前記構築されたマスク層の傾斜角が製造され、その結果、製造される前記炭化ケイ素デバイスの前記ベベルによって囲繞された前記四方領域の、結果として得られる前記円弧状遷移部が、前記炭化ケイ素ウェーハの前記表面のレベルでの半径の２倍を超える、エピタキシャル層の隣接部分と注入領域との間のｐ−ｎ接合のレベルでの半径を含む、請求項１３に記載の方法。
  15. 製造される前記炭化ケイ素デバイスが、ショットキー・ダイオード、マージドｐｉｎショットキー・ダイオード、ｐ−ｎダイオード、バイポーラ・トランジスタ、電界効果トランジスタ、金属酸化膜半導体トランジスタ、または接合ゲート電界効果トランジスタを含む、請求項１に記載の方法。
  16. 炭化ケイ素デバイスを製造するための方法であって、
    炭化ケイ素ウェーハを設けるステップと、
    前記炭化ケイ素ウェーハ上にマスク層を製造するステップと、
    前記マスク層の表面領域の構造的均一性が低下するように、前記マスク層を構築する前に前記マスク層の前記表面領域にイオンを注入するステップと、
    製造される炭化ケイ素デバイスのエッジにおいて構築されたマスク層がベベルを含むように、製造される前記炭化ケイ素デバイスの前記エッジにおいて前記マスク層を構築するステップと、
    炭化ケイ素デバイスのエッジにおいて、前記構築されたマスク層の前記ベベルが前記炭化ケイ素ウェーハ内に複製されるように、相互エッチング・プロセスによって前記構築されたマスク層および前記炭化ケイ素ウェーハをエッチングするステップと
    を含み、
    製造される炭化ケイ素デバイスの前記エッジにおいて前記マスク層を構築する前記ステップが、前記構築されたマスク層が、前記炭化ケイ素ウェーハの表面と前記構築されたベベルに適合する近似線との間の傾斜角が７０°未満のベベルを備えるように実行され、
    前記マスク層を構築する前記ステップが実質的に等方性の湿式化学エッチング・プロセスによって実行され、前記構築されたマスク層および前記炭化ケイ素層を相互エッチングする前記ステップが実質的に異方性の相互乾式エッチング・プロセスによって実行される、方法。
  17. 複数の炭化ケイ素デバイスを製造するための方法であって、
    複数のケイ素基板デバイス用の十分な領域を炭化ケイ素ウェーハに設けるステップと、
    前記複数のケイ素基板デバイスの各炭化ケイ素デバイスが、前記炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備えるように、実質的に異方性のエッチング・プロセスによって前記炭化ケイ素ウェーハをエッチングするステップと、
    前記炭化ケイ素デバイスを互いに分離するステップと
    を含む、方法。
  18. 第１の導電型を有する炭化ケイ素基板層と、
    少なくとも１つの注入領域を有するエピタキシャル炭化ケイ素層と
    を含み、前記少なくとも１つの注入領域が、前記炭化ケイ素デバイスのエッジに配置され、第２の異なる導電型を有し、前記エピタキシャル炭化ケイ素層が、前記少なくとも１つの注入領域の外側に前記第１の導電型を有し、
    前記炭化ケイ素デバイスが、前記炭化ケイ素デバイスのアクティブ領域を囲繞するベベルを備え、前記ベベルが、基本的に、四方領域の隣接する２つの側部間での円弧状遷移部で前記四方領域を囲繞し、
    前記ベベルが、前記エピタキシャル炭化ケイ素層の表面から、少なくとも、前記エピタキシャル炭化ケイ素層の隣接部分と前記注入領域との間のｐ−ｎ接合まで到達する、炭化ケイ素デバイス。
  19. 前記ベベルの前記円弧状遷移部および前記ベベルの傾斜角は、前記ベベルの前記円弧状遷移部が、前記炭化ケイ素デバイスの表面のレベルでの半径の２倍を超える、前記エピタキシャル層の前記隣接部分と前記注入領域との間のｐ−ｎ接合のレベルでの半径を含むように構成される、請求項１８に記載の炭化ケイ素デバイス。
JP2014057437A 2013-03-22 2014-03-20 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス Pending JP2014187364A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/849,203 2013-03-22
US13/849,203 US9704718B2 (en) 2013-03-22 2013-03-22 Method for manufacturing a silicon carbide device and a silicon carbide device

Publications (1)

Publication Number Publication Date
JP2014187364A true JP2014187364A (ja) 2014-10-02

Family

ID=51568490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014057437A Pending JP2014187364A (ja) 2013-03-22 2014-03-20 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス

Country Status (2)

Country Link
US (1) US9704718B2 (ja)
JP (1) JP2014187364A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012811A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP2020502801A (ja) * 2016-12-15 2020-01-23 グリフィス・ユニバーシティＧｒｉｆｆｉｔｈ Ｕｎｉｖｅｒｓｉｔｙ 炭化シリコンショットキーダイオード
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2022097386A1 (ja) * 2020-11-06 2022-05-12 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
CN105141271B (zh) * 2015-09-25 2018-02-06 江苏海峰电子有限公司 用于制造石英晶体谐振器的晶体基板的加工方法
DE102016106967A1 (de) * 2016-04-15 2017-10-19 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
CN107910360A (zh) * 2017-12-06 2018-04-13 中国工程物理研究院电子工程研究所 一种新型碳化硅小角度倾斜台面终端结构及其制备方法
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
WO2020078816A1 (en) * 2018-10-19 2020-04-23 Abb Schweiz Ag Power semiconductor device with free-floating packaging concept
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127686A (en) * 1978-03-28 1979-10-03 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH0222869A (ja) * 1988-05-06 1990-01-25 General Electric Co (Ge) 対称阻止高降伏電圧半導体デバイスとその製造方法
JPH0430529A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH08213590A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体装置及びその製造方法
JPH09172081A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置の製造方法
JP2001185727A (ja) * 1999-10-15 2001-07-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
JP2012504334A (ja) * 2008-09-30 2012-02-16 ノースロップ グラマン システムズ コーポレーション エッジ終端性能改善のための電場停止層を備えた半導体構造
US20130062620A1 (en) * 2011-09-11 2013-03-14 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
SE9702220D0 (sv) * 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US6232229B1 (en) * 1999-11-19 2001-05-15 Micron Technology, Inc. Microelectronic device fabricating method, integrated circuit, and intermediate construction
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
US7151277B2 (en) * 2003-07-03 2006-12-19 The Regents Of The University Of California Selective etching of silicon carbide films
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5362176B2 (ja) * 2006-06-12 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5151400B2 (ja) * 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
JP5740820B2 (ja) * 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9337268B2 (en) 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127686A (en) * 1978-03-28 1979-10-03 Mitsubishi Electric Corp Semiconductor device and its manufacture
JPH0222869A (ja) * 1988-05-06 1990-01-25 General Electric Co (Ge) 対称阻止高降伏電圧半導体デバイスとその製造方法
JPH0430529A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH08213590A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体装置及びその製造方法
JPH09172081A (ja) * 1995-12-19 1997-06-30 Sony Corp 半導体装置の製造方法
JP2001185727A (ja) * 1999-10-15 2001-07-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2010087195A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体装置
JP2012504334A (ja) * 2008-09-30 2012-02-16 ノースロップ グラマン システムズ コーポレーション エッジ終端性能改善のための電場停止層を備えた半導体構造
US20130062620A1 (en) * 2011-09-11 2013-03-14 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020502801A (ja) * 2016-12-15 2020-01-23 グリフィス・ユニバーシティＧｒｉｆｆｉｔｈ Ｕｎｉｖｅｒｓｉｔｙ 炭化シリコンショットキーダイオード
JP7112099B2 (ja) 2016-12-15 2022-08-03 グリフィス・ユニバーシティ 炭化シリコンショットキーダイオード
WO2020012811A1 (ja) * 2018-07-11 2020-01-16 住友電気工業株式会社 炭化珪素半導体装置
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2022009328A1 (ja) * 2020-07-08 2022-01-13 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2022097386A1 (ja) * 2020-11-06 2022-05-12 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20140284615A1 (en) 2014-09-25
US9704718B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP2014187364A (ja) 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
TWI616935B (zh) 橫向擴散金氧半導體裝置中之錐形閘極氧化物
JP6673856B2 (ja) 炭化珪素装置および炭化珪素装置の形成方法
JP5686860B2 (ja) 縦型の誘電体層を有する半導体素子構造
JP5572924B2 (ja) 半導体装置の製造方法
CN108389787B (zh) 半导体器件及其制造方法
US10074566B2 (en) Semiconductor device and methods for forming a plurality of semiconductor devices
JP2008538659A (ja) 酸化物で内面が覆われた溝を有する超接合素子と酸化物で内面を覆われた溝を有する超接合素子を製造するための方法
JP2008166490A (ja) 半導体装置の製造方法
JP5583846B2 (ja) 半導体装置
US20100044839A1 (en) Semiconductor device and manufacturing method thereof
TW201440118A (zh) 半導體功率元件的製作方法
CN104733301A (zh) 用于制造具有斜切边缘终止的半导体器件的方法
US7772677B2 (en) Semiconductor device and method of forming the same having a junction termination structure with a beveled sidewall
CN105655284A (zh) 沟槽隔离结构的形成方法
US11456367B2 (en) Trench gate structure and method of forming a trench gate structure
US9431286B1 (en) Deep trench with self-aligned sinker
JP6125568B2 (ja) 半導体用の最適化層
JP2010182912A (ja) 半導体装置の製造方法
US7923330B2 (en) Method for manufacturing a semiconductor device
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
CN111627802B (zh) 一种碳化硅器件制备方法
JP2011155290A (ja) 半導体素子の製造方法
JP2010177474A (ja) 半導体装置の製造方法
JP2013125877A (ja) パワー半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160628