CN104733301A - 用于制造具有斜切边缘终止的半导体器件的方法 - Google Patents

用于制造具有斜切边缘终止的半导体器件的方法 Download PDF

Info

Publication number
CN104733301A
CN104733301A CN201410791956.8A CN201410791956A CN104733301A CN 104733301 A CN104733301 A CN 104733301A CN 201410791956 A CN201410791956 A CN 201410791956A CN 104733301 A CN104733301 A CN 104733301A
Authority
CN
China
Prior art keywords
groove
semiconductor body
methods
semiconductor
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410791956.8A
Other languages
English (en)
Other versions
CN104733301B (zh
Inventor
F.希尔勒
A.毛德
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104733301A publication Critical patent/CN104733301A/zh
Application granted granted Critical
Publication of CN104733301B publication Critical patent/CN104733301B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

用于制造具有斜切边缘终止的半导体器件的方法。一种用于制造半导体器件的方法包括形成从第一表面延伸到半导体主体中的沟槽。沟槽具有相对于半导体主体的垂直方向斜切的至少一个侧壁。该方法还包括移除至少在沟槽的底部和与半导体主体的第一表面相对的第二表面之间的半导体主体的材料。

Description

用于制造具有斜切边缘终止的半导体器件的方法
技术领域
本公开涉及用于制造半导体器件的方法，特别是用于制造具有斜切边缘终止（termination）的半导体器件的方法。
背景技术
功率半导体器件，例如功率二极管、功率MOSFET（金属氧化物场效应晶体管）、功率IGBT（绝缘栅双极晶体管）或功率晶闸管被设计成经受高阻断电压。那些功率器件包括在p掺杂半导体区和n掺杂半导体区之间形成的pn结。当pn结被反向偏压时，器件阻断或被关断。在这种情况下，耗尽区（空间电荷区）在p掺杂区和n掺杂区中扩散。通常这些半导体区之一比半导体区中的其它区更轻掺杂，使得耗尽区主要在更轻掺杂区中延伸，更轻掺杂区主要支持施加在pn结两端的电压。支持阻断电压的半导体区被称为在二极管或晶闸管中的基极区，并被称为在MOSFET或IGBT中的漂移区。
Pn结支持高电压的能力被雪崩击穿现象限制。当施加在pn结两端的电压增加时，形成pn结的在半导体区中的电场增加。电场导致存在于半导体区中的移动载流子的加速。当由于电场，电荷载流子被加速使得它们通过碰撞电离产生电子-空穴对时，雪崩击穿出现。通过碰撞电离产生的电荷载流子产生新的电荷载流子，从而存在倍增效应。在雪崩击穿开始时，相当大的电流在反向方向上越过pn结流动。雪崩击穿开始时所处的电压被称为击穿电压。
雪崩击穿开始时所处的电场被称为临界电场。临界电场的绝对值主要取决于用于形成pn结的半导体材料的类型，且微弱地取决于更轻掺杂半导体区的掺杂浓度。
临界电场是针对具有在垂直于电场的场强矢量的方向上的无限尺寸的半导体区定义的理论值。然而功率半导体部件具有在横向方向上由边缘表面终止的有限尺寸的半导体主体。由于不同的原因，例如在边缘表面处的晶格的不完美性或导致电场的拥挤的几何效应，部件的击穿电压在接近边缘表面的边缘区中比在远离边缘表面的内部区中更低。为了补偿在边缘区中的减小的击穿电压，已知将边缘终止用来与内部区比较减小在边缘区中的电场或至少减小电场拥挤的效应。
不同类型的边缘终止是已知的，例如垂直边缘终止（台面边缘终止）或斜切边缘终止。斜切边缘终止具有斜切的边缘表面。
用于产生斜切边缘终止的几种方法是已知的。那些方法包括例如对圆形半导体主体的边缘区进行磨削、研磨、抛光或喷砂，以便形成斜切边缘表面。可通过实施随后的蚀刻过程来提高因而产生的表面的质量。然而，圆形半导体主体可能对一些类型的半导体器件来说不是方便的。此外，这些方法要求仅仅一个半导体器件集成半导体晶片中，该半导体晶片然后被处理以便形成边缘终止，或这些方法要求半导体晶片被细分成多个半导体主体（管芯、芯片），然后多个半导体主体（管芯、芯片）被处理以便形成边缘终止。然而，在以前解释的过程之一中处理小半导体主体可能很难。
因此存在对提供用于形成半导体器件的斜切边缘终止的改进的方法的需要。
发明内容
用于制造半导体器件的方法的一个实施方式包括形成从第一表面延伸到半导体主体内的沟槽，该沟槽具有相对于半导体主体的垂直方向斜切的至少一个侧壁；以及减小在与第一表面相对的第二表面处开始的半导体主体的厚度，直到在第二表面和沟槽之间的半导体材料被移除为止。
另一实施方式涉及半导体器件。半导体器件包括半导体主体和在半导体主体中的至少一个孔穴，其中孔穴包括相对于半导体主体的垂直方向斜切的至少一个侧壁。
附图说明
参考附图来解释例子。附图用来说明基本原理，使得只有理解基本原理所必需的方面被说明。附图并不按比例。在附图中，相同的参考符号表示相似的特征。
包括图1A-1C的图1示出半导体主体的垂直横截面视图，其用于示出用于制造半导体器件的方法的实施方式。
包括图2A-2C的图2示出半导体主体的垂直横截面视图，其用于示出用于制造半导体器件的方法的另一实施方式。
图3示出具有带有实质上矩形的形状的沟槽的半导体主体的顶视图。
图4示出具有带有实质上圆形的形状的沟槽的半导体主体的顶视图。
包括图5A-5G的图5示出半导体主体的垂直横截面视图，其用于示出用于形成半导体器件中的沟槽的方法的一个实施方式。
包括图6A-6F的图6示出半导体主体的垂直横截面视图，其用于示出用于形成半导体器件中的沟槽的方法的一个实施方式。
图7示出通过图6A-6F中所示的方法的变型而获得的半导体主体的垂直横截面视图。
图8示出通过图6A-6F中所示的方法的另一变型而获得的半导体主体的垂直横截面视图。
图9示出通过图6A-6F中所示的方法的又一变型而获得的半导体主体的垂直横截面视图。
图10示出具有正斜切边缘终止的半导体器件的垂直横截面视图。
图11示出具有带有斜切边缘终止的圆形半导体主体的半导体器件的顶视图。
图12示出具有带有斜切边缘终止的矩形半导体主体的半导体器件的顶视图。
图13示出具有正斜切边缘终止的另一半导体器件的垂直横截面视图。
图14更详细地示出图13所示的半导体器件的截面。
图15示出具有带有两个不同地斜切的侧壁截面的侧壁的半导体管芯的垂直横截面视图。
图16示出在用于形成具有不同地斜切的侧壁截面的孔穴的方法期间的半导体主体的垂直横截面视图。
具体实施方式
在下面的详细描述中，参考形成详细说明的一部分的附图，且在附图中通过图示的方式示出本发明可被实施的特定实施方式。应理解，本文描述的各种示例性实施方式的特征可彼此组合，除非另外特别提到。
图1A-1C示出用于制造具有斜切边缘终止结构的半导体器件的方法的例子。参考图1A，该方法包括提供半导体主体100。半导体主体100可以是例如晶片或晶片的部分。半导体主体100具有第一表面101和与第一表面101相对的第二表面102。半导体主体100可包括常规半导体材料例如硅（Si）、碳化硅（SiC）、砷化镓（GaAs）、氮化镓（GaN）等。图1A-1C示出在垂直于半导体主体的第一和第二表面101、102的剖切平面中的半导体主体100的垂直横截面。
参考图1B，沟槽210在半导体主体100中形成。沟槽210在垂直方向上从第一表面101延伸到半导体主体100中。沟槽210具有第一侧壁1031和第二侧壁1032。参考图1B，第一侧壁1031和第二侧壁1032都相对于半导体主体100的垂直方向斜切。在图1B所示的实施方式中，存在在第一侧壁1031和垂直方向（由图1B所示的垂直参考线A表示）之间的第一角α1和在第二侧壁1032和垂直方向之间的第二角α2。根据一个实施方式，第一和第二角α1、α2具有不同的符号，但实质上相同的绝对值。然而也可能这两个角α1、α2具有不同的绝对值，或只有侧壁之一，例如第一侧壁1031相对于垂直参考线A斜切，而另一侧壁，例如第二侧壁1032是垂直侧壁，意味着在该侧壁和参考线A之间的角度（例如角α2）实质上是0°。
在半导体主体100的水平面（其为垂直于图1A-1C所示的垂直剖切平面的平面）中，沟槽210形成闭合回路。也就是说，沟槽210在这个水平平面中是环形的。环的确切形式可改变。在图3和4中示出两个不同的实施方式。
图3和4每个示出在形成沟槽之后的半导体主体100的顶视图。参考图3，沟槽210可被实现为实质上矩形的（特别是正方形的）环的形式，其中拐角可以不是圆形的（如所示），或可以是圆形的（未示出）。参考图4，沟槽210可被实现为实质上椭圆形的（特别是圆形的）环的形式。然而，其它形式，例如多边形环也是可能的。特别是，没有圆形环的形式的结构不能通过其它方法例如机械斜切来实现。沿着闭合回路的角的自由选择通过常规方法是不可能的。
参考图1C，在形成沟槽210之后，在第二表面102和沟槽210之间的半导体主体100的半导体材料被移除，以便使半导体主体100中沟槽210所包围的区400与半导体主体100的其它区分离。与其它区分离的半导体主体100的这个区400在下文中将被称为管芯或半导体器件。移除第二表面102和沟槽之间的半导体材料可包括至少一个磨损方法，例如化学和/或机械磨损方法。适当的磨损方法是例如CMP（化学机械抛光）方法或蚀刻方法。
参考图1B，沟槽210的侧壁1031、1032可相对于半导体主体100的垂直方向斜切，使得第一和第二侧壁的第一和第二角α1、α2分别具有不同的符号，但实质上相同的绝对值。然而，也可能形成沟槽210，使得第一和第二角α1、α2分别具有相同的符号并具有实质上相同的值。这参考图2A-2C来解释。
图2A示出在形成沟槽之前的半导体主体100的垂直横截面视图。图2B示出在形成沟槽210之后的半导体主体100的垂直横截面视图。沟槽210具有第一侧壁1031和与第一侧壁相对的第二侧壁1032。这些第一和第二侧壁1031、1032相对于半导体主体100的垂直方向斜切。在图2B中，α1表示在第一侧壁1031和垂直方向之间的第一角，而α2表示在第二侧壁1032和垂直方向之间的第二角。在本实施方式中，这些第一和第二角α1、α2具有相同的符号，并具有实质上相同的值。像参考图1B解释的沟槽210一样，图2B所示的沟槽210可形成如参考上面在本文的图3和4解释的闭合回路。
参考图1C，在形成沟槽210之后，在第二表面102和沟槽210之间的半导体材料被移除，以便使沟槽210所包围的半导体区400与半导体主体100的其它区分离。参考图1C解释的方法中的任一个可用于移除半导体材料。
下面参考图5A-5G和6A-6G解释了用于形成沟槽210的方法的两个不同的实施方式。这些附图中的每个示出在单独的方法步骤期间（之后）的半导体主体100的垂直横截面视图。
图5A示出在形成沟槽210之前的半导体主体100。参考图5B-5C，该方法包括通过形成多个子沟槽（孔穴）200-203来形成沟槽210（见图5D），每个子沟槽具有比最后的沟槽210的深度低的沟槽深度。形成这些子沟槽中的每个可包括DRIE（深反应离子蚀刻）方法。DRIE工艺是可用于在晶片或衬底中产生深穿透、具有陡的侧面的孔和沟槽（一般具有高的高宽比）的蚀刻工艺。存在两种主要的DRIE工艺，即，冷冻过程和Bosch工艺。
公知的是，Bosch工艺包括一序列蚀刻步骤，每个蚀刻步骤包括两个工艺阶段，即，第一阶段，其中执行实质上各向同性等离子体蚀刻工艺以便形成沟槽（孔穴）；和第二阶段，其中将钝化层沉积在沟槽的底部和侧壁上。在后面是第二阶段的每个第一阶段中，在沟槽的底部上的钝化层比在侧壁上的钝化层更快地被移除，使得主要在沟槽的底部处的半导体材料被蚀刻。为了蚀刻硅（Si），六氟化硫（SF6）可用作在第一阶段中的蚀刻剂，且八氟环丁烷（C4F8）源气体可用于在第二阶段中形成钝化层。
为了解释的目的，假设Bosch工艺用于形成包括多个子沟槽200-203的沟槽210。参考图5B，第一子沟槽200在工艺的一个第一阶段中在第一表面101中形成。借助于等离子体蚀刻工艺的各向同性性质，子沟槽200可具有实质上椭圆形的横截面。蚀刻工艺包括在第一表面101上形成蚀刻掩模110（在图5B中以虚线示出），其中未被蚀刻掩模110覆盖的第一表面101的那些部分被蚀刻。在第一阶段之后，子沟槽200的表面（底部和侧壁）被钝化。然而，在图5B中未示出钝化层。
参考图5C，形成第二子沟槽201，其从第一子沟槽的底部实质上延伸到半导体主体100内。这是因为等离子体蚀刻工艺也蚀刻钝化层，并比在侧壁上更快地蚀刻在水平表面上，即，在第一子沟槽200的底部上的钝化层。第二子沟槽201像第一子沟槽201一样具有实质上椭圆形的横截面。在形成第二子沟槽201之后，第二子沟槽201的（和第一子沟槽200的）表面被钝化。
用于蚀刻一个子沟槽（例如图5C所示的子沟槽200、201）的每个等离子体蚀刻过程可能花费几秒。根据一个实施方式，蚀刻过程的持续时间从一个蚀刻过程到随后的蚀刻过程增加，使得每个子沟槽变得比以前形成的子沟槽更深和更宽。图5D示出在四个蚀刻过程之后的半导体主体100，使得四个子沟槽200-203形成。然而，随后的蚀刻过程的数量和因此子沟槽的数量可改变且不限于四。
参考图5D，由子沟槽200-203形成的沟槽210朝着其底部变宽。也就是说，沟槽210具有实质上斜切的侧壁。这是凭借每个子沟槽201-203比以前形成的子沟槽（或多个）宽。
在形成单独的子沟槽200-203之后，沟槽210的侧壁可具有不均匀（粗糙）的表面。因此，根据一个实施方式，侧壁被平面化。这可包括在可以是大气的或更低的压力下在大于大约1000℃的温度下在纯氢气氛中使半导体主体100回火。代替纯氢气氛，可使用包括氢和惰性气体的气体混合物的气氛。在这个过程中，沿着侧壁的硅重新布置，使得侧壁得到平滑的表面。参考图5E，执行这样的回火步骤导致沟槽210具有平滑的第一和第二侧壁1031、1032。
回火步骤也可包括或可跟随有在侧壁上形成钝化层。这样的钝化层可例如包括在低压化学气相沉积（LPCVD）过程中沉积的热生长的二氧化硅（SiO2）或氮化硅（Si3N4）。在回火步骤期间或之后不久，可在相对高的温度下执行形成钝化层。这导致例如较高的击穿场强、改进的边界表面和半导体材料的提高的介电特性。
参考图5F，在移除第二表面102和沟槽210之间的半导体材料之前，半导体主体100可放置在面向第一表面101的载体300上。这可使操纵管芯400容易，通过移除第二表面102和沟槽210之间的半导体材料来得到管芯400。参考上面的解释，沟槽210可形成闭合回路。虽然图5B-5E只示出环形沟槽的一部分的横截面，图5F示出环形沟槽的横截面。根据一个实施方式，多个环形沟槽在半导体主体100中形成，以便得到多个管芯400。在这种情况下，图5F只示出半导体主体100的一部分。
参考图5G，移除在第二表面102和沟槽210之间的半导体材料。这可包括前面提到的方法之一。在移除第二表面102和沟槽210之间的半导体材料之后，管芯400仍然安装到载体300。假如在半导体主体100中形成几个沟槽，则移除第二表面102和沟槽210之间的半导体材料引起个体管芯400的分割，其中每个管芯由一个环形沟槽限定。根据一个实施方式，多个环形或正方形（有或没有圆拐角）的沟槽形成限定多个管芯的栅格状沟槽装置（是栅格状沟槽装置的部分）。
图6A-6G示出用于制造具有斜切侧壁的沟槽210的过程的另一实施方式。该过程基于所谓的Venezia工艺。图6A-6G每个示出在各个的方法步骤期间（之后）的半导体主体100的垂直横截面视图。
图6A示出在形成沟槽210之前的半导体主体100。图6B示出在形成多个沟槽231-234之后的半导体主体。这些沟槽231、232、233、234中的每个在实质上垂直的方向上从第一表面101延伸到半导体主体100中。单独的沟槽231-234可具有不同的沟槽深度，使得当在半导体主体100的水平方向上从该系列沟槽中的第一沟槽213继续前进到该系列沟槽中的最后沟槽234时，沟槽深度增加。也就是说，第二到最后的沟槽232-234中的每个可以比前面的沟槽深。也就是说，在图6B所示的实施方式中，具有在其左边的沟槽的每个沟槽（即，沟槽232-234）比在左边的这个沟槽更深。然而，也可能两个相邻的沟槽具有实质上相同的深度，但至少最后的沟槽234比第一沟槽231深。此外，沟槽231、232、233、234的宽度可从第一沟槽231到远处的沟槽增加（图6B）。这可允许在一个蚀刻过程中对各个沟槽231-234的蚀刻，因为所蚀刻的沟槽的深度取决于沟槽的宽度。也就是说，在预定义的蚀刻时间中，较宽的沟槽比较窄的沟槽被蚀刻得更深。
可使用常规蚀刻工艺使用蚀刻掩模（未示出），例如各向异性蚀刻工艺来形成沟槽231-234。在图6B中，示出四个沟槽。然而，这仅仅是个例子。沟槽的数量可改变，且不限于四个。
参考图6C，孔穴220由该系列沟槽231-234形成。这可包括在相对高的温度例如高于1000℃的温度下在可以是大气的或更低的压力下在纯氢气氛中的回火过程。代替纯氢气氛，可使用包括氢和惰性气体的气体混合物的气氛。在这个过程中，在单独沟槽231-234之间的台面区被移除，且孔穴220形成。根据一个实施方式，沟槽231-234的宽度在100nm和5μm之间，且在每两个沟槽之间的台面不比两个相邻沟槽（邻接台面区的两个沟槽）的平均宽度宽。根据另一实施方式，在两个沟槽之间的台面区小于这两个相邻沟槽的平均宽度的70%或小于其50%。孔穴具有相对于半导体主体100的垂直方向斜切的平滑的第一和第二侧壁。
回火步骤也可包括或跟随有在侧壁上形成钝化层。这样的钝化层可例如包括在低压化学气相沉积（LPCVD）过程中沉积的热生长的二氧化硅（SiO2）或氮化硅（Si3N4）。在回火步骤期间或之后不久，可在相对高的温度下执行形成钝化层。这导致例如较高的击穿场强、改进的边界表面和半导体材料的提高的介电特性。
参考图6D，形成从第一表面101延伸到孔穴以便形成沟槽210的开口230。沟槽具有相对于半导体主体100的垂直方向斜切且可实质上平行的第一和第二侧壁1031、1032。参考图6D，沟槽210具有深度d和宽度w，深度d为在第一表面101和沟槽210中最远离第一表面的位置之间的距离。深度d取决于以前形成的最深沟槽的深度，其中深度d越深，最深的沟槽就越深。在图6B所示的实施方式中，沟槽234是最深的沟槽。沟槽210的宽度w取决于沟槽231-234的数量、这些沟槽231-234的宽度及其相互距离。当这些参数（数量、宽度、距离）之一增加时，宽度增加。可通过深度d和宽度w来调节侧壁1031、1032的斜角。
替代地，为了产生开口230以便打开孔穴220并从而形成沟槽210，可通过使用移除在第一表面101和孔穴220之间的半导体材料的磨损技术来打开孔穴220。适当的磨损方法是例如CMP（化学机械抛光）方法或蚀刻方法。
像前面提到的沟槽一样，图6D所示的沟槽210可形成闭合回路。虽然图6B-6D只示出环形沟槽的一部分的横截面，图6E示出限定管芯400的环形沟槽的横截面。根据一个实施方式，多个环形沟槽在半导体主体100中形成，以便得到多个管芯400。在这种情况下，图6E只示出半导体主体100的一部分。
在图6E所示的实施方式中，沟槽210的第一侧壁1031限定管芯400，通过在以后的步骤中移除在第二表面102和沟槽210之间的半导体材料来得到管芯400。在这个实施方式中，沟槽210的第一侧壁1031被斜切，使得管芯朝着半导体100的第一表面101变窄。然而，这仅仅是个例子。参考图7，也可能斜切第一侧壁1031，使得管芯400朝着第一表面101变宽。
管芯是否形成使得它朝着第二表面102变宽（如图7所示）或朝着第二表面102变窄（如图6E所示）取决于集成在管芯中的半导体器件的类型。这在下面被更详细解释。
参考图6E，可存在具有在两个相对的沟槽部分之间的实质上垂直的侧壁的半导体主体100的一部分。可通过在分开半导体主体之前平面化在第一表面的区中的半导体主体100来移除这个部分。替代地，将平面化技术，例如化学和/或机械抛光技术用于“打开”在第一表面的区中的孔穴220。在这种情况下，在第一表面101和孔穴220的上端之间的完整的半导体层被移除，使得防止具有实质上垂直的侧壁的该部分的形成。图6E所示的点线代表在这样的平面化过程之后的第一表面101。
参考图6F，在移除第二表面102和沟槽220之间的半导体材料之前，半导体主体100可安装到载体300，而载体面向第一表面101。这可使操纵管芯400容易，通过移除第二表面102和沟槽210之间的半导体材料来得到管芯400。然后移除在第二表面102和沟槽220之间的半导体材料，以便得到与半导体主体100的其余部分隔离的管芯400。移除半导体材料可包括前述方法之一。
在前述方法中，移除在第二表面102和至少一个沟槽210之间的半导体材料，使得在整个第二表面102之上，下至沟槽210处，移除半导体材料。也就是说，在第二表面和至少一个沟槽之间的半导体材料被移除。然而，这个移除过程是可选的。也可能通过常规切割技术例如锯切、激光切割、水切割（水射流切割）或沟槽蚀刻（特别是等离子体蚀刻）来分开半导体主体100。在这种情况下，锯切工具从第二表面102穿过半导体主体100切割到沟槽210的底部，或沟槽被从第二表面102蚀刻到沟槽210的底部。可选地，比在第二表面和沟槽210之间的层更薄的半导体层在切割过程之前被移除。
图8示出通过从第二表面102切割或蚀刻到沟槽210而得到的管芯的垂直横截面视图。这个管芯具有带有斜切侧壁的部分（其可以是由斜切沟槽210围绕的部分）和具有垂直侧壁的至少一个部分，即，在沟槽210和第二表面102之间的部分。
当孔穴220更远离第一表面101而形成时和/或当相对宽的开口230形成时，也可使用图6A-6F所示的方法得到管芯400，在管芯400中只有边缘表面的一部分被斜切，同时另一部分实质上是垂直的。在图9中示出通过这个变型得到的管芯400（在分割之前）。
在每个前述实施方式中，沟槽210在垂直方向上从第一表面101延伸到半导体主体100中。沟槽210的深度d（见例如图8）——其为在半导体主体100的垂直方向上的沟槽210的尺寸——可取决于将集成在半导体主体100中的半导体器件的类型。半导体器件（特别是垂直半导体器件）包括半导体层和衬底，有源器件区集成在该半导体层中。例如，在MOSFET的情况下，有源区包括源极区、主体区、漂移区、漏极区。衬底可用作机械载体和/或作为用于在垂直方向上传送电流的导体。也就是说，在MOSFET的情况下，衬底可至少部分地形成漏极区。沟槽210的深度可以在有源器件区所集成于的层的厚度的50%和200%之间。
如果沟槽210的深度小于有源区所集成于的层的100%，可使用参考图8解释的技术之一来分离半导体主体100。在这种情况下，有源区所集成于的层延伸到管芯400中的具有实质上垂直的侧壁并被布置在沟槽210和第二表面102之间的该部分中。
 已参考图5A-5G、6A-6F和7-9解释用于形成具有相对于半导体主体100的垂直方向斜切的侧壁1031、1032的沟槽210的两种不同的方法。然而，这些方法仅仅是例子。任何其它适当的方法可用于形成具有斜切侧壁的沟槽210。
通过前述方法之一得到的具有斜切侧壁的管芯400可包括半导体器件（例如垂直功率半导体器件）的有源器件区。然而，在图1-9中未示出这些有源器件区。可在形成沟槽210之前，在形成沟槽210的方法步骤之间或在形成沟槽210之后并在使管芯400与半导体主体100的其它区分离之前，通过平面化和/或扩散工艺形成这些器件区。例如，功率半导体器件包括二极管、晶体管（例如MOSFET或IGBT）、晶闸管等。
在下文中参考图10来解释包括二极管（功率二极管）的有源器件区的管芯400。参考图10，管芯400具有第一表面106、与第一表面106相对的第二表面107和边缘表面105。边缘表面105相对于管芯400的垂直方向斜切，其中垂直方向垂直于第一和第二表面106、107。因此，边缘表面105相对于第一和第二表面106、107斜切。在图11所示的实施方式中，α3表示在边缘表面105和第一表面103之间的角。这个角α3对应于90o减去在边缘表面105和垂直方向之间的角。α3取决于第一沟槽侧壁1031的斜角。也就是说，α3 = 90°-α1，其中，参考图1B和2B，α1是在第一侧壁1031和垂直方向之间的角。可如本文解释的那样调节α1。角α3的一般值在例如40°和80°之间。然而其它值也是可能的。
参考图10，二极管包括第一传导类型（例如n型）的漂移区（基极区）111、与第一传导类型互补的第二传导类型（例如p型）的阳极区110。在本实施方式中，阳极区110布置在漂移区111和第二表面107之间并与漂移区111一起形成pn结。二极管400还包括第一传导类型的且比漂移区111更高地掺杂的阴极区112。阴极区112布置在漂移区111和第一表面106之间。
阳极区113和阴极区112可在半导体器件400的制造过程期间的任何阶段形成。例如，这些区112、113可在沟槽210形成之前形成。然而这仅仅是个例子。这些区112、113也可在半导体器件400与半导体主体100隔离之后形成。可使用注入和扩散工艺中的至少一个来形成阳极区113和阴极区112。
管芯400在水平面中的形成取决于已在半导体主体100中形成的沟槽210的形式。例如，如果沟槽具有椭圆形（圆形）环的形式，则因而产生的半导体器件400具有实质上椭圆形（圆形）的几何结构。图11示出具有圆形形状的半导体器件400的顶视图。例如，如果沟槽具有矩形（正方形）环的形式，则因而产生的半导体器件400具有实质上矩形（正方形）的几何结构。图12示出具有正方形形状的半导体器件400的顶视图。根据一个实施方式，正方形状的半导体管芯400的拐角是圆的。
根据一个实施方式，管芯400的第二表面107对应于半导体主体100的第一表面101。在这种情况下，沟槽210形成，使得管芯400朝着第二表面102变窄，如图1C、2C、5G和7所示那样。根据另一实施方式，管芯400的第一表面106对应于半导体主体100的第一表面101。在这种情况下，沟槽210形成，使得管芯400朝着第二表面102变宽，如图6F所示那样。
图13示意性示出包括晶体管器件（例如MOSFET或IGBT）的有源区的管芯400的垂直横截面视图。参考图13，管芯400具有第一表面106、第二表面107和边缘表面105。像在图10所示的二极管中一样，边缘表面105相对于顶表面103斜切，其中α3表示在第一表面106和边缘表面105之间的角。半导体器件400包括第一传导类型（例如n型）的漂移区14和布置在漂移区14和第二表面107之间的漏极区15。漂移区14可邻接漏极区15，如图13所示。可选地，第一传导类型的且比漂移区14更高度掺杂的场停止区（未示出）可布置在漂移区14和漏极区15之间。晶体管器件可被实施为MOSFET或IGBT。在MOSFET中，漏极区15具有与漂移区14相同的传导类型（掺杂类型），但是更高度掺杂的。在IGBT中，漏极区15具有与漂移区14的传导性掺杂互补的传导性类型（在IGBT中，漏极区可被称为发射极区或集电极区）。漏极区15可电连接到布置在半导体器件400的第二表面107上的漏极电极（未示出）。漏极电极可形成晶体管器件的漏极端子（在IGBT的情况下是集电极端子）或电连接到这样的漏极端子（未示出）。参考图13，晶体管器件还包括具有在第一表面106的区中的至少一个晶体管单元的单元区500。在图14中示意性示出单元区500的一个实施方式。图14中示出的部分仅示出两个晶体管单元。晶体管单元的总数可以是几万（105）、几十万（106）或甚至更多。
像在参考图10解释的实施方式中的一样，管芯400的第二表面107在从半导体主体100制造管芯400的过程中可对应于半导体主体100的第一表面101，或管芯400的第一表面106可对应于半导体主体100的第一表面101。
参考图14，每个晶体管单元包括与第一类型互补的第二传导类型（例如p型）的主体区13和第一传导类型的源极区11。主体区13将源极区11与漂移区14分离。源极区和主体区12、13电耦合到源极电极19，源极电极19形成源极端子S或耦合到源极端子S。可选地，源极电极19通过主体接触区13'连接到主体区13，主体接触区13'具有与主体区13相同的传导类型（例如p型），但比主体区13更高度掺杂。
每个晶体管单元还包括相邻于主体区13并通过栅极电介质与主体区13电绝缘的栅极电极18。在图14所示的实施方式中，栅极电极是布置在从第一表面106延伸到半导体主体100中的沟槽中的沟槽电极。然而，这仅仅是个例子。栅极电极也可被实施为在第一表面106之上的平面电极。栅极电极18能够控制在源极区12和漂移区14之间的主体区13中的导电沟道。栅极电极18电连接到栅极端子G。
通过使栅极电极18连接到公共栅极端子G并通过使源极和主体区12、13连接到公共源极端子S来并联地连接各个的晶体管单元。此外，各个的晶体管单元具有共同的漂移区14和漏极区（集电极区）15。参考图14，两个相邻的晶体管单元可共享一个主体区13，且两个（其它）相邻的晶体管单元可共享一个栅极电极18。
可在从半导体主体100得到管芯400之前或之后的任何阶段在管芯400中形成参考图13和14解释的晶体管器件的有源器件区。
代替二极管或晶体管器件，也可在管芯400中形成任何其它功率半导体器件。
参考上面的解释，可基于相邻沟槽的距离并基于在两个相邻沟槽的沟槽深度之间的差异来调节基于Venezia工艺形成的孔穴220的侧壁的斜角。在这个上下文中，甚至可能形成包括具有至少两个不同地斜切的侧壁部分的至少一个侧壁。在图15中示出使用具有不同地斜切的侧壁部分的沟槽产生的管芯400的一个实施方式的垂直横截面视图。在这个实施方式中，管芯400的侧壁105具有邻接第一表面106的第一侧壁部分1051以及在第一侧壁部分1051和第二表面107之间的第二侧壁部分1052。在这个实施方式中，在第一侧壁部分1051和垂直方向之间的第一角α1大于在第一侧壁部分1051和垂直方向之间的第二角α2。
可基于Venezia工艺来产生图15所示的管芯400。图16示出在作为这个工艺的部分，形成半导体主体100的第一表面101中的沟槽之后的半导体主体100的垂直横截面视图。在这个实施方式中，存在三个沟槽，即，具有不同的沟槽深度和不同的相互距离的第一沟槽231、第二沟槽232和第三沟槽233。在这个实施方式中，在第一和第二沟槽231、232之间的相互距离是a1，在第二和第三沟槽231、232之间的相互距离是a2，在第一和第二沟槽231、232的沟槽深度之间的差异是b1，以及在第二和第三沟槽232、233的沟槽深度之间的差异是b2。在这个实施方式中，a2 > a1且b2 > b1。在下面的温度过程中，这导致具有带有不同地斜切的侧壁部分的侧壁的孔穴。这个孔穴在图16中以点线示出。
图6A-6E示出用于在半导体主体100中形成具有斜切侧壁的孔穴210的方法的实施方式。这个孔穴210可用于形成具有斜切侧壁的管芯400，如图6F所示。在这种情况下，例如通过移除在第二表面102和孔穴210之间的半导体材料来细分半导体主体100。
然而，如图6C和7所示的孔穴210，特别是具有环形形状的孔穴不限于结合形成具有斜切侧壁的管芯来使用。甚至可能使用孔穴210来使被环形孔穴所围住的半导体区与在环形孔穴之外的半导体区电绝缘。气体，例如在参考图6C解释的方法步骤中使用的工艺气体可用作在孔穴210中的气态绝缘体。替代地，孔穴被部分地或全部填充有固态绝缘体，例如氧化物、氮化物等。为此，孔穴可被打开，如图6D所示，以便形成在孔穴内部的绝缘体。
为了描述的容易来使用空间相对术语例如“在……之下”、“在……下”、“下部”、“在……之上”、“上部”等以解释一个元件相对于第二元件的定位。这些术语旨在包含除了与附图中所描述的那些方位不同的方位以外的器件的不同方位。此外，术语例如“第一”、“第二”等也用于描述各种元件、区、部分等，且也并非旨在进行限制。相似的术语在整个描述中指相似的元件。
如在本文使用的，术语“具有”、“包含”、 “含有”、“由……组成”等是指示所陈述的元件或特征的存在但不排除额外的元件或特征的开放式术语。冠词“一个”、“一种”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
虽然详细描述了当前的实施方式及其优点，应理解，可在本文进行各种改变、替代和变更而不偏离如所附权利要求限定的本发明的精神和范围。考虑到变化和申请的上述范围，应理解，本发明不由前述说明书限制，也不由附图限制。相反，本发明仅由下面的权利要求及其法律等效形式限制。

Claims (23)

1.一种用于制造半导体器件的方法，所述方法包括：
形成从第一表面（101）延伸到半导体主体（100）内的沟槽（210），所述沟槽（210）具有相对于所述半导体主体（100）的垂直方向斜切的至少一个侧壁（1031、1032）；以及
移除至少在所述沟槽（210）的底部和与所述半导体主体（100）的所述第一表面（101）相对的第二表面（102）之间的所述半导体主体（100）的材料。
2.如权利要求1所述的方法，其中所述移除包括：
减小在与所述第一表面（101）相对的所述第二表面（102）处开始的所述半导体主体（100）的总厚度，直到在所述第二表面（102）和所述沟槽（100）之间的半导体材料被移除为止。
3.如权利要求1所述的方法，其中所述移除包括：
从所述第二表面（102）穿过所述半导体主体（100）切割到所述沟槽（210）。
4.如权利要求1所述的方法，其中所述切割包括锯切、水切割、激光切割和等离子体蚀刻中的至少一个。
5.如权利要求1所述的方法，其中所述移除包括：
形成从所述第二表面（102）延伸到所述沟槽（210）的另一沟槽。
6.如前述权利要求中的一项所述的方法，其中所述沟槽（210）限定闭合回路。
7.如权利要求6所述的方法，其中所述闭合回路具有从下列项之一选择的形式：
椭圆形环；
实质上矩形的环；以及
多边形环。
8.如前述权利要求中的一项所述的方法，其中所述沟槽（210）具有限定与所述垂直方向的第一角（α1）的第一侧壁和限定与所述垂直方向的第二角（α2）的第二侧壁。
9.如权利要求8所述的方法，
其中所述第一角（α1）和所述第二角（α2）中的至少一个沿着所述闭合回路而改变。
10.如权利要求8或9所述的方法，其中所述第一角（α1）和所述第二角（α2）具有实质上相同的绝对值和不同的符号。
11.如前述权利要求中的一项所述的方法，其中所述沟槽（210）具有实质上梯形的横截面。
12.如前述权利要求中的一项所述的方法，其中形成所述沟槽（210）包括具有多个在时间上随后的蚀刻步骤的DRIE蚀刻过程。
13.如权利要求12所述的方法，
其中所述多个在时间上随后的蚀刻步骤中的至少一个比前面的蚀刻步骤更长。
14.如权利要求12所述的方法，其中所述多个在时间上随后的蚀刻步骤中的每个蚀刻步骤比前面的蚀刻步骤更长。
15.如权利要求14所述的方法，其中每个蚀刻步骤包括：
等离子体蚀刻阶段，其中所述半导体主体被蚀刻以形成子沟槽（200-203）；以及
钝化阶段，其中钝化层在所述子沟槽（200-203）的表面上形成。
16.如权利要求12所述的方法，其中形成所述沟槽（210）还包括：
在包含大气的氢气中使所述半导体主体（100）回火。
17.如权利要求1-9中的一项所述的方法，其中形成所述沟槽（201）包括：
在所述半导体主体（100）的水平方向上形成紧靠彼此布置的一系列预沟槽（231-234），每个预沟槽（231-234）在垂直方向上从所述第一表面（101）延伸到所述半导体主体（100）内。
18.如权利要求17所述的方法，其中形成所述预沟槽（231-234），使得所述各个预沟槽（231-234）的深度从形成所述系列预沟槽（231-234）的一端的第一沟槽（231）到形成所述系列预沟槽（231-234）的另一端的最后预沟槽（234）而增加。
19.如权利要求18所述的方法，其中形成所述沟槽（210）还包括：
在包含大气的氢气中使所述半导体主体（100）回火，以便形成在所述半导体主体（100）中的孔穴（220）。
20.如权利要求19所述的方法，还包括：
形成从所述第一表面（101）延伸到所述孔穴（220）的开口。
21.如权利要求20所述的方法，还包括：
在减小所述厚度之前将所述半导体主体（100）放置在面向所述第一表面（101）的载体（300）上。
22.一种半导体器件，包括：
半导体主体（100）；
在所述半导体主体（100）中的至少一个孔穴（210），其中所述孔穴（210）包括相对于所述半导体主体（100）的垂直方向斜切的至少一个侧壁（1031、1032）。
23.如权利要求22所述的半导体器件，其中所述孔穴（210）至少部分地填充有电绝缘材料。
CN201410791956.8A 2013-12-19 2014-12-19 用于制造具有斜切边缘终止的半导体器件的方法 Expired - Fee Related CN104733301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/134318 2013-12-19
US14/134,318 US9496337B2 (en) 2013-12-19 2013-12-19 Method for producing a semiconductor device having a beveled edge termination

Publications (2)

Publication Number Publication Date
CN104733301A true CN104733301A (zh) 2015-06-24
CN104733301B CN104733301B (zh) 2018-10-26

Family

ID=53275485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410791956.8A Expired - Fee Related CN104733301B (zh) 2013-12-19 2014-12-19 用于制造具有斜切边缘终止的半导体器件的方法

Country Status (3)

Country Link
US (2) US9496337B2 (zh)
CN (1) CN104733301B (zh)
DE (1) DE102014118559A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3109199B1 (fr) * 2015-06-25 2022-05-11 Nivarox-FAR S.A. Piece a base de silicium avec au moins un chanfrein et son procede de fabrication
JP6714825B2 (ja) * 2016-02-23 2020-07-01 セイコーエプソン株式会社 静電気保護回路、半導体集積回路装置、及び、電子機器
US9972488B2 (en) * 2016-03-10 2018-05-15 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
DE102016106967B4 (de) 2016-04-15 2024-07-04 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP2018056502A (ja) * 2016-09-30 2018-04-05 株式会社ディスコ デバイスウエーハの加工方法
DE102017106202B4 (de) 2017-03-22 2018-11-29 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
CN112912251A (zh) * 2018-10-23 2021-06-04 Hzo股份有限公司 涂覆的基板的等离子灰化

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202651A1 (en) * 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
US20050248002A1 (en) * 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
US20070190743A1 (en) * 2005-12-28 2007-08-16 Roberto Colombo Process for digging a deep trench in a semiconductor body and semiconductor body so obtained

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584762A (en) * 1981-03-02 1986-04-29 Rockwell International Corporation Lateral transistor separated from substrate by intersecting slots filled with substrate oxide for minimal interference therefrom and method for producing same
US6015985A (en) * 1997-01-21 2000-01-18 International Business Machines Corporation Deep trench with enhanced sidewall surface area
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP4564434B2 (ja) * 2005-09-30 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
ATE538496T1 (de) * 2006-03-27 2012-01-15 Koninkl Philips Electronics Nv Herstellungsmethode für eine niederohmige substratdurchgangsverbindung für halbleiterträger
DE102007041885B4 (de) * 2007-09-04 2009-12-24 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
US20110084356A1 (en) * 2008-06-02 2011-04-14 Nxp B.V. Local buried layer forming method and semiconductor device having such a layer
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5625558B2 (ja) * 2010-02-22 2014-11-19 サンケン電気株式会社 半導体ウェハ、及び半導体装置の製造方法
JP2012256785A (ja) * 2011-06-10 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
US8994127B2 (en) * 2011-11-24 2015-03-31 Infineon Technologies Ag Method of fabricating isolating semiconductor structures using a layout of trenches and openings
US8765609B2 (en) * 2012-07-25 2014-07-01 Power Integrations, Inc. Deposit/etch for tapered oxide
US9206523B2 (en) * 2012-09-28 2015-12-08 Intel Corporation Nanomachined structures for porous electrochemical capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202651A1 (en) * 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
US20050248002A1 (en) * 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
US20070190743A1 (en) * 2005-12-28 2007-08-16 Roberto Colombo Process for digging a deep trench in a semiconductor body and semiconductor body so obtained

Also Published As

Publication number Publication date
US9496337B2 (en) 2016-11-15
DE102014118559A1 (de) 2015-06-25
CN104733301B (zh) 2018-10-26
US20170062562A1 (en) 2017-03-02
US20150179737A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
CN104733301A (zh) 用于制造具有斜切边缘终止的半导体器件的方法
US9922864B2 (en) Trench separation diffusion for high voltage device
JP7293293B2 (ja) 高電圧隔離のためのデュアルディープトレンチ
JP6056623B2 (ja) 半導体装置および半導体装置の製造方法
JP2010045245A (ja) 半導体装置および半導体装置の製造方法
US20180026129A1 (en) Trench Edge Termination Structure for Power Semiconductor Devices
JP2010177373A (ja) 半導体装置及び半導体装置の製造方法
JP6454447B2 (ja) 半導体装置の製造方法
JP2018046251A (ja) 半導体装置およびその製造方法
CN102916049A (zh) 包括结型场效应晶体管的半导体器件及其制造方法
KR20160111302A (ko) 반도체 장치
US9224806B2 (en) Edge termination structure with trench isolation regions
CN114744049A (zh) 碳化硅mosfet半导体器件及制作方法
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
US9508798B2 (en) Semiconductor device
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
KR20120082441A (ko) 개선된 트렌치 종단 구조
CN112397590A (zh) 功率半导体器件及用于制造功率半导体器件的方法
US10608099B2 (en) Methods of manufacturing semiconductor devices with a deep barrier layer
US20180219065A1 (en) Insulation Structure Including a Gas Filled Cavity
CN113571576A (zh) 半导体装置及其形成方法
KR20210065759A (ko) 전력 반도체 소자
JP2008205086A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181026

Termination date: 20181219