JP4564434B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4564434B2
JP4564434B2 JP2005289267A JP2005289267A JP4564434B2 JP 4564434 B2 JP4564434 B2 JP 4564434B2 JP 2005289267 A JP2005289267 A JP 2005289267A JP 2005289267 A JP2005289267 A JP 2005289267A JP 4564434 B2 JP4564434 B2 JP 4564434B2
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
axis
holes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005289267A
Other languages
English (en)
Other versions
JP2007103521A (ja
Inventor
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005289267A priority Critical patent/JP4564434B2/ja
Priority to US11/526,697 priority patent/US7521807B2/en
Publication of JP2007103521A publication Critical patent/JP2007103521A/ja
Application granted granted Critical
Publication of JP4564434B2 publication Critical patent/JP4564434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来から、半導体基板の表面から裏面へ貫通孔が形成された半導体装置が提案されている（例えば、特許文献１、２参照）。
特開２００３−３１８１７８（第１−５頁、第１−８図） 特開２００３−３４７５０２（第１−７頁、第１−９図）
しかし、特許文献１の技術では、開口から深さ方向に先細りになるテーパが付けられて貫通孔が形成されている。ここで、開口は、表面（素子形成面）に形成されると素子を形成する部分がその分減って半導体基板の表面の面積の低減が困難となる傾向にあるので、裏面に形成されることがある。このとき、裏面の端部から貫通孔までの距離が確保しにくくなるので、裏面の端部にクラックが発生した場合に、そのクラックが貫通孔に到達して貫通孔の信頼性が低下することがある。
また、特許文献２の技術では、半導体基板の周辺部のＸ方向に沿った２辺とＹ方向に沿った２辺とに貫通孔が形成されている。ここで、Ｘ方向に沿った２辺では、貫通孔がＸ方向へ一様に傾けて形成され、Ｙ方向に沿った２辺では、貫通孔がＹ方向へ一様に傾けて形成されている。このとき、裏面の端部から貫通孔までの距離が確保しにくくなることがあり、裏面の端部にクラックが発生した場合に、そのクラックが貫通孔に到達して貫通孔の信頼性が低下することがある。
本発明の課題は、貫通孔の信頼性が低下することを抑制できる半導体装置及び半導体装置の製造方法を提供することにある。
本発明に係る半導体装置は、半導体基板と、貫通孔とを備える。半導体基板は、第１面と、第２面とを有する。第１面は、第１軸に垂直に延びており素子が形成される。第１軸は、体積中心を通る。第２面は、第１軸に垂直に延びており第１面と反対側の面である。半導体基板の周辺部に形成された複数の貫通孔の全てが、第１面から第２面へ向かうに従って第１軸に近づくように貫通して形成されている。
この半導体装置では、貫通孔は、半導体基板の周辺部の付近において、第１面から第２面へ向かうに従って第１軸に近づくように貫通して形成されている。これにより、第２面の端部から貫通孔までの距離を確保することができるので、第２面の端部にクラックが発生した場合でも、そのクラックが貫通孔に到達することを低減できる。
このように、クラックが貫通孔に到達することを低減できるので、貫通孔の信頼性が低下することを抑制できる。
本発明に係る半導体装置の製造方法は、第１ステップと、第２ステップと、第３ステップと、第４ステップとを備える。第１ステップでは、半導体基板が準備される。半導体基板は、第１面と、第３面とを有する。第１面は、第１軸に垂直に延びており素子が形成される。第１軸は、体積中心を通る。第３面は、第１軸に垂直に延びており第１面と反対側の面である。第２ステップでは、半導体基板の第１面に素子が形成される。第３ステップでは、半導体基板の周辺部において、第１面から第３面へ向かうに従って第１軸に近づく方向に複数の傾斜孔が形成される。この際には、周辺部の複数の傾斜孔の全てが、前記第１面から前記第２面へ向かうに従って前記第１軸に近づくように貫通して形成される。第４ステップでは、第３面が研磨されて、第２面が露出されるとともに、複数の傾斜孔が第１面から第２面へ貫通するように加工される。第２面は、第１軸に垂直に延びており第１面と反対側の面である。
この半導体装置の製造方法では、傾斜孔は、半導体基板の周辺部の付近において、第１面から第２面へ向かうに従って第１軸に近づくように貫通して形成される。これにより、第２面の端部から傾斜孔までの距離を確保することができるので、第２面の端部にクラックが発生した場合でも、そのクラックが傾斜孔に到達することを低減できる。
このように、クラックが傾斜孔に到達することを低減できるので、貫通孔の信頼性が低下することを抑制できる。
本発明に係る半導体装置では、クラックが貫通孔に到達することを低減できるので、貫通孔の信頼性が低下することを抑制できる。
本発明に係る半導体装置の製造方法では、クラックが傾斜孔に到達することを低減できるので、貫通孔の信頼性が低下することを抑制できる。
＜本発明の前提となる半導体装置の構成及び動作＞
本発明の前提となる半導体装置１の断面図を図１に示す。
（半導体装置の概略構成）
半導体装置１は、ウェハレベルチップサイズパッケージと称され、主として、半導体チップ１０，導電層２０（２１，２２，２３，・・・），第１絶縁層３１，第３絶縁層３４，第４絶縁層３５，第１再配線層群（４１，４３，・・・），第２再配線層群（４２，４４，・・・），金属ポスト群５０（５１，５２，５３，５４，・・・），封止部６０，半田ボール群７０（７１，７２，７３，７４，・・・），スルーホール群（５，６，・・・）及びランド群８０（８１，８２，・・・）を備える。
半導体チップ１０は、表面１０ａと裏面１０ｂとを有する。表面１０ａは、第１軸ＣＡに略垂直に延びている。第１軸ＣＡは、体積中心ＶＣを通る。表面１０ａには、素子（図示せず）が形成されている。裏面１０ｂは、第１軸ＣＡに略垂直に延びており、表面１０ａと反対側の面である。
第３絶縁層３４は、半導体チップ１０の表面１０ａに沿って延びている。第１再配線層群（４１，４３，・・・）は、第３絶縁層３４の半導体チップ１０から遠い側において、半導体チップ１０の表面１０ａに平行に延びている。これにより、第１再配線層群（４１，４３，・・・）と半導体チップ１０とが短絡しないようになっている。
第４絶縁層３５は、半導体チップ１０の裏面１０ｂに沿って延びている。第２再配線層群（４２，４４，・・・）は、第４絶縁層３５の半導体チップ１０から遠い側において、半導体チップ１０の裏面１０ｂに平行に延びている。これにより、第２再配線層群（４２，４４，・・・）と半導体チップ１０とが短絡しないようになっている。
スルーホール群（５，・・・）は、半導体チップ１０の表面１０ａから裏面１０ｂへ貫通して形成されている。スルーホール群（５，・・・）には、導電層２０の一部と第１絶縁層３１とが充填されている。導電層２０は、第１再配線層群（４１，４３，・・・）と第２再配線層群（４２，４４，・・・）とを電気的に接続している。
第１再配線層群（４１，４３，・・・）には、金属ポスト群５０（５１，５２，５３，５４，・・・）を介して、半田ボール群７０（７１，７２，７３，７４，・・・）が接続されている。また、第２再配線層群（４２，４４，・・・）には、ランド群８０（８１，８２，・・・）が接続されている。これらにより、半田ボール群７０（７１，７２，７３，７４，・・・）やランド群８０（８１，８２，・・・）を介して外部から半導体装置１に信号を供給することができるようになっている。
封止部６０は、第３絶縁膜３４の半導体チップ１０から遠い側において、モールド樹脂などにより形成されている。封止部６０は、金属ポスト５１，・・・を互いに絶縁している。また、封止部６０は、外部からの衝撃が素子に直接伝わらないようにしている。
（半導体装置の概略動作）
半田ボール７１，・・・に信号が供給された場合、その信号は、金属ポスト５１，・・・を介して第１再配線層４１，・・・へ伝達される。そして、その信号は、導電層２０を介して第２再配線層４２，・・・へ伝達された後、ランド８１，・・・へさらに伝達される。
あるいは、ランド８１，・・・に信号が供給された場合、その信号は、第２再配線層４２，・・・を介して導電層２０へ伝達される。そして、その信号は、導電層２０を介して第１再配線層４１，・・・へ伝達された後、金属ポスト５１，・・・を介して半田ボール７１，・・・へさらに伝達される。
これらにより、半導体装置１が複数積層された場合でも、上側の半導体装置１の半田ボール７１，・・・と、その下側の半導体装置１のランド８１，・・・とが接触するようにされれば、上側の半導体装置１や下側の半導体装置１へ外部から信号が供給されるようになっている。
（スルーホール群、第１絶縁層及び導電層の詳細構成）
図１のＡ部分の拡大断面図を図２に示す。
スルーホール群（５，・・・）の各スルーホール５，・・・は、半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂに貫通して形成されている。スルーホール５，・・・は、第１軸ＣＡに略平行に、貫通して形成されている。すなわち、スルーホール５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡへの距離が一定に保たれるように形成されている。
導電層２０は、主として、連絡配線２１，第１電極２２及び第２電極２３を備える。導電層２０は、連絡配線２１と第１電極２２と第２電極２３とで、第１軸ＣＡに平行な断面視において略チャネル形状に形成されている。すなわち、第１電極２２は、半導体チップ１０の表面１０ａに平行に延びている。第２電極２３は、半導体チップ１０の裏面１０ｂに平行に延びている。連絡配線２１は、スルーホール５，・・・が半導体チップ１０を貫通している方向に沿って形成されており、第１電極２２と第２電極２３とを接続している。そして、第１電極２２は第１再配線層４１に接続されており、第２電極２３は第２再配線層４２に接続されている。
また、連絡配線２１と半導体チップ１０との間には、第１絶縁層３１が形成されている。これにより、連絡配線２１と半導体チップ１０とが短絡しないようになっている。
（スルーホール群、第１絶縁層及び導電層の詳細動作）
金属ポスト５１，・・・を介して第１再配線層４１，・・・に信号が供給された場合、その信号は、第１電極２２へ伝達される。第１電極２２へ伝達された信号は、連絡配線２１を介して、第２電極２３へ伝達される。第２電極２３へ伝達された信号は、第２電極２３に接続された第２再配線層４２，・・・へ伝達される。
あるいは、第２再配線層４２，・・・に信号が供給された場合、その信号は、第２電極２３へ伝達される。第２電極２３へ伝達された信号は、連絡配線２１を介して、第１電極２２へ伝達される。第１電極２２へ伝達された信号は、第１再配線層４１，・・・へさらに伝達される。
これらにより、導電層２０を介して、第１再配線層４１，・・・と第２再配線層４２，・・・との間で信号を受け渡しすることができるようになっている。
ここで、スルーホール５，・・・は、半導体チップ１０が半導体ウェハ（図示せず）になっている状態で、第１軸ＣＡに略平行に、貫通して形成されている。すなわち、スルーホール５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡへの距離が一定に保たれるように形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール５，・・・までの距離を確保しにくくなっている。そして、スルーホール５，・・・には、連絡配線２１及び第１絶縁層３１が充填されている。
それに対して、半導体チップ１０は、パーケージングされる前に、半導体ウェハの裏面１０ｂがテープに貼り付けられた状態で側面１０ｅ，・・・がダイシングされることにより、半導体ウェハから切り出される。これにより、半導体チップ１０では、裏面１０ｂの端部１０ｄから体積中心ＶＣ（図１参照）へ近づく方向へクラックが発生することがある。このとき、そのクラックがスルーホール５に到達することがあり、第１絶縁層３１や連絡配線２１が損傷を受けることがある。これにより、連絡配線２１と半導体チップ１０とが短絡したり、連絡配線２１が断線したりする。
このように、裏面１０ｂの端部１０ｄからスルーホール５，・・・までの距離を確保しにくくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合に、そのクラックがスルーホール５，・・・に到達してスルーホール５，・・・の信頼性が低下することがある。
（半導体装置の製造方法）
半導体装置の製造方法を、図１及び図２を参照しながら説明する。
まず、準備工程では、半導体ウェハ（図示せず）が準備される。ここで、半導体ウェハは、半導体チップ１０を含んでいる。半導体ウェハ（図示せず）は、表面１０ａと、初期裏面１０ｃ（後述の図５参照）とを有している。
素子形成工程では、半導体ウェハの表面１０ａに素子（図示せず）が形成される。例えば、ソース領域、ドレイン領域、ゲート電極などが形成される。
スルーホール開口工程では、第１軸ＣＡに平行な方向から半導体ウェハの表面１０ａにレーザーが照射されてスルーホール５，・・・が開口される。ここで、スルーホール５，・・・は、半導体チップ１０の表面１０ａと裏面１０ｂとの幅よりも深くまで、表面１０ａから開口されている。ただし、スルーホール５，・・・は、表面１０ａから初期裏面１０ｃまでは貫通していない。
裏面研磨工程では、半導体ウェハの初期裏面１０ｃが研磨されて、裏面１０ｂが露出されるとともに、スルーホール５，・・・が表面１０ａから裏面１０ｂへ貫通するように加工される。
第１絶縁層形成工程では、第１絶縁膜３１が形成される。すなわち、第１絶縁膜３１は、内側の部分が上下に貫通した空洞となるように、スルーホール５，・・・の内壁に沿った略円筒状に形成される。
導電層形成工程では、導電層２０が形成される。すなわち、電界メッキ法により、第１絶縁膜３１の内側の空洞に連絡配線２１が充填される。さらに、連絡配線２１に接続されるように、第１電極２２や第２電極２３がスパッタ法などにより形成される。
保護膜形成工程では、ＣＶＤ法により、半導体チップ１０の表面１０ａに第３絶縁膜３４が形成され、裏面１０ｂに第４絶縁膜３５が形成される。ここで、第３絶縁膜３４は、素子を保護する保護膜として形成される。
ダイシング工程では、裏面１０ｂがテープに貼り付けられた状態で半導体ウェハから側面１０ｅ，・・・がダイシングにより切断されて半導体チップ１０が切り出される。これにより、半導体チップ１０では、裏面１０ｂの端部１０ｄから体積中心ＶＣ（図１参照）へ近づく方向へクラックが発生することがある。
樹脂封止工程では、第１再配線層４１，・・・、第２再配線層４２，・・・、金属ポスト５１，・・・及びランド８１，・・・が形成された後、第３絶縁膜３４の上にモールド樹脂などが樹脂封止されて、封止部６０が形成される。
これらのようにして、半導体装置１は製造される。ここで、ダイシング工程において、裏面１０ｂの端部１０ｄで発生したクラックがスルーホール５に到達することがあり、第１絶縁層３１や連絡配線２１が損傷を受けることがある。これにより、連絡配線２１と半導体チップ１０とが短絡したり、連絡配線２１が断線したりする。
また、導電層形成工程において、電界メッキ法により連絡配線２１が形成されているので、連絡配線２１に“す”が発生することがあり、連絡配線２１の導通信頼性が十分でないことがある。そして、電界メッキ法では、連絡配線２１に“す”が発生しないような条件出しが困難なことが多い。
＜本発明の第１実施形態に係る半導体装置の構成及び動作＞
本発明の第１実施形態に係る半導体装置について、図３〜図９を参照しながら、本発明の前提となる上記の半導体装置と異なる点を中心に説明する。
本発明の第１実施形態に係る半導体装置の断面図を図３に示す。
（半導体装置の概略構成）
半導体装置１００は、導電層２０の代わりに導電層１２０を備え、第１絶縁層３１の代わりに第１絶縁層１３１を備え、第３絶縁層３４の代わりに第３絶縁層１３４を備え、第４絶縁層３５の代わりに第４絶縁層１３５を備え、第１再配線層群（４１，４３，・・・）の代わりに第１再配線層群（１４１，１４３，・・・）を備え、第２再配線層群（４２，４４，・・・）の代わりに第２再配線層群（１４２，１４４，・・・）を備え、スルーホール群（５，６，・・・）の代わりにスルーホール群（１０５，１０６，・・・）を備える。
第３絶縁層１３４は、半導体チップ１０の表面１０ａに沿って延びている。第１再配線層群（１４１，１４３，・・・）は、第３絶縁層１３４の半導体チップ１０から遠い側において、半導体チップ１０の表面１０ａに平行に延びている。
第４絶縁層１３５は、半導体チップ１０の裏面１０ｂに沿って延びている。第２再配線層群（１４２，１４４，・・・）は、第４絶縁層１３５の半導体チップ１０から遠い側において、半導体チップ１０の裏面１０ｂに平行に延びている。
スルーホール群（１０５，・・・）は、半導体チップ１０の表面１０ａから裏面１０ｂへ貫通して形成されている。
他の点は、本発明の前提となる半導体装置１と同様である。
（半導体装置の概略動作）
本発明の前提となる半導体装置１と同様である。
（スルーホール群、第１絶縁層及び導電層の詳細構成）
図３のＢ部分の拡大断面図を図４に示す。
スルーホール群（１０５，・・・）の各スルーホール１０５，・・・は、主として、第１開口部１０５ａ，第２開口部１０５ｂ及び内壁面１０５ｃを備える。
半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂに貫通して形成されている。スルーホール１０５，・・・は、傾斜しながら貫通して形成されている。すなわち、スルーホール１０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている（図９参照）。例えば、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図６参照）が５０μｍであり、スルーホール１０５，・・・の内径が３０〜５０μｍである場合に、スルーホール１０５，・・・は、第１軸ＣＡと平行な方向に対して２５度〜４５度の角度をなすように傾斜して形成される。
具体的には、内壁面１０５ｃは、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように傾斜して延びている。すなわち、第２開口部１０５ｂの中心ＲＣ２と第１軸ＣＡとの距離Ｄ２は、第１開口部１０５ａの中心ＲＣ１と第１軸ＣＡとの距離Ｄ１よりも小さくなっている。また、第１投影部分ＰＡ１（図６参照）の一部（重複部分ＯＲ）は、第２開口部１０５ｂの一部に重なる（図９参照）。第１投影部分ＰＡ１は、第１開口部１０５ａを第１軸ＣＡに平行に裏面１０ｂへ投影した部分である。
導電層１２０は、連絡配線２１の代わりに連絡配線１２１を備え、第１電極２２の代わりに第１電極１２２を備え、第２電極２３の代わりに第２電極１２３を備える。導電層１２０は、第１軸ＣＡに平行な断面視において略チャネル形状に形成されている。すなわち、第１電極１２２は、半導体チップ１０の表面１０ａに平行に延びている。第２電極１２３は、半導体チップ１０の裏面１０ｂに平行に延びている。連絡配線１２１は、スルーホール１０５，・・・が半導体チップ１０を貫通している方向に沿って、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように傾斜して形成されており、第１電極１２２と第２電極１２３とを接続している。そして、第１電極１２２は第１再配線層１４１に接続されており、第２電極１２３は第２再配線層１４２に接続されている。
また、導電層１２０と半導体チップ１０との間には、第１絶縁層１３１が形成されている。第１絶縁層１３１は、主として、第１電極絶縁層１３１ａ，第２電極絶縁層１３１ｂ及び連絡配線絶縁層１３１ｃを備える。第１電極絶縁層１３１ａは、第１電極１２２と半導体チップ１０との間に形成されている。これにより、第１電極１２２と半導体チップ１０とが短絡しないようになっている。第２電極絶縁層１３１ｂは、第２電極１２３と半導体チップ１０との間に形成されている。これにより、第２電極１２３と半導体チップ１０とが短絡しないようになっている。連絡配線絶縁層１３１ｃは、連絡配線１２１と半導体チップ１０との間に形成されている。これにより、連絡配線１２１と半導体チップ１０とが短絡しないようになっている。
ここで、第１絶縁層１３１は、第２投影部分ＰＡ２（図９参照）の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。第２投影部分ＰＡ２は、第１開口部１０５ａを第１軸ＣＡに平行に内壁面１０５ｃへ投影した部分である。また、導電層１２０は、第１絶縁層１３１の上において、第２投影部分ＰＡ２の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。
（スルーホール群、第１絶縁層及び導電層の詳細動作）
金属ポスト５１，・・・を介して第１再配線層１４１，・・・に信号が供給された場合、その信号は、第１再配線層１４１，・・・に接続された第１電極１２２へ伝達される。第１電極１２２へ伝達された信号は、連絡配線１２１を介して、第２電極１２３へ伝達される。第２電極１２３へ伝達された信号は、第２電極１２３に接続された第２再配線層１４２，・・・へ伝達される。
あるいは、第２再配線層１４２，・・・に信号が供給された場合、その信号は、第２再配線層１４２，・・・に接続された第２電極１２３へ伝達される。第２電極１２３へ伝達された信号は、連絡配線１２１を介して、第１電極１２２へ伝達される。第１電極１２２へ伝達された信号は、第１電極１２２に接続された第１再配線層１４１，・・・へ伝達される。
これらにより、導電層１２０を介して、第１再配線層１４１，・・・と第２再配線層１４２，・・・との間で信号を受け渡しすることができるようになっている。
ここで、スルーホール１０５，・・・は、半導体チップ１０が半導体ウェハ（図示せず）になっている状態で、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっている。このため、裏面１０ｂの端部１０ｄから体積中心ＶＣ（図３参照）へ近づく方向へクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。
また、スルーホール１０５，・・・には、連絡配線１２１及び連絡配線絶縁層１３１ｃが充填されている。ここで、クラックがスルーホール１０５，・・・に到達することが低減されているので、連絡配線１２１と半導体チップ１０とが短絡したり、連絡配線１２１が断線したりすることも低減されている。
このように、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。このため、スルーホール１０５，・・・の信頼性が低下するは抑制されている。
（半導体装置の製造方法）
半導体装置の製造方法を、図５〜図８を参照しながら説明する。
準備工程及び素子形成工程は、本発明の前提となる半導体装置１と同様である。
スルーホール開口工程では、図５に示すように、表面１０ａに近づくに従って第１軸ＣＡ（図３参照）に近づく方向から半導体ウェハの表面１０ａにレーザーが照射されてスルーホール１０５，・・・が開口される。ここで、スルーホール１０５，・・・は、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図６参照）よりも深い深さＨＤ（＞ＣＷ）まで、表面１０ａから開口されている。ただし、スルーホール１０５，・・・は、表面１０ａから初期裏面１０ｃまでは貫通していない。
裏面研磨工程では、半導体ウェハの初期裏面１０ｃが研磨されて、図６に示すように、裏面１０ｂが露出されるとともに、スルーホール１０５，・・・が表面１０ａから裏面１０ｂへ貫通するように加工される。ここで、スルーホール１０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されることになる。そして、第１投影部分ＰＡ１の一部（重複部分ＯＲ）は、第２開口部１０５ｂの一部に重なるようになっている（図９参照）。
第１絶縁層形成工程では、図７に示すように、第１絶縁膜１３１が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から絶縁物質が吹き付けられて、第１電極絶縁層１３１ａ及び連絡配線絶縁層１３１ｃが形成される。また、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂに近づく方向（一点鎖線の矢印で示す方向）から絶縁物質が吹き付けられて、第２電極絶縁層１３１ｂが形成される。
導電層形成工程では、図８に示すように、導電層１２０が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から導電物質が吹き付けられて、第１電極１２２及び連絡配線１２１が形成される。また、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂへ近づく方向（一点鎖線の矢印で示す方向）から導電物質が吹き付けられて、第２電極１２３が形成される。
保護膜形成工程、ダイシング工程及び樹脂封止工程は、本発明の前提となる半導体装置１と同様である。
これらのようにして、半導体装置１００は製造される。ここで、ダイシング工程において、裏面１０ｂの端部１０ｄでクラックが発生することがある。この場合でも、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、そのクラックがスルーホール１０５，・・・に到達することは低減されている。このため、スルーホール１０５，・・・の信頼性が低下するは抑制されている。
また、導電層形成工程において、インクジェット方式を用いて連絡配線１２１が形成されているので、連絡配線１２１に“す”が発生することが低減されており、連絡配線１２１の導通信頼性が確保されている。そして、インクジェット方式では、連絡配線１２１に“す”が発生しないような条件出しが容易であり、製造コストの点でも本発明の前提となる半導体装置１に対して有利である。
（半導体装置に関する特徴）
（１）
ここでは、スルーホール１０５，・・・は、半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。
このように、クラックがスルーホール１０５，・・・に到達することが低減されているので、スルーホール１０５，・・・の信頼性が低下することは抑制されている。
（２）
ここでは、第１投影部分ＰＡ１の一部は、第２開口部１０５ｂの一部に重なる（図６，図９参照）。これにより、第１軸ＣＡに平行に表面１０ａから裏面１０ｂに近づく方向にインクジェット方式で絶縁物質や導電物質をスルーホール１０５，・・・に吹き付けることにより、内壁面１０５ｃの一部に第１絶縁層１３１や導電層１２０は容易に形成される。
（３）
ここでは、導電層１２０は、第１絶縁層１３１の上において、第２投影部分ＰＡ２の一部を通るように表面１０ａから裏面１０ｂに連続して形成されている。これにより、表面１０ａと裏面１０ｂとに電極（第１電極１２２，第２電極１２３）が形成されることにより、複数積層された場合でも、電気信号が供給されるようになっている。
（４）
ここでは、スルーホール開口工程において、半導体チップ１０の周辺部の付近において、表面１０ａに近づくに従って第１軸ＣＡに近づく方向から表面１０ａにレーザーが照射されて、スルーホール１０５，・・・が形成される。これにより、半導体チップ１０に与えるダメージを抑えながらスルーホール１０５，・・・が形成される。
（５）
ここでは、第１絶縁層形成工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ絶縁物質が吹き付けられて、第１絶縁層１３１が形成される。これにより、第１絶縁層１３１が容易に形成される。
また、導電層形成工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ導電物質が吹き付けられて、導電層１２０が形成される。これにより、導電層１２０が容易に形成される。
（第１実施形態の変形例）
（Ａ）図９に示す第１投影部分ＰＡ１の一部は、第２開口部の全部に重なっても良い。すなわち、第２開口部が重複部分ＯＲと同じ形状であっても良い。この場合でも、第２投影部分ＰＡ２の一部に第１絶縁層１３１及び導電層１２０が形成されれば、裏面１０ｂの端部１０ｄから第１絶縁層１３１及び導電層１２０までの距離は確保される。
（Ｂ）第１絶縁層１３１及び導電層１２０は、第２投影部分ＰＡ２の全部に形成されても良い。この場合でも、インクジェット方式を用いて第１絶縁層１３１及び導電層１２０を形成することができるようになっているので、第１絶縁層１３１及び導電層１２０は容易に形成される。
＜本発明の第２実施形態に係る半導体装置の構成及び動作＞
本発明の第２実施形態に係る半導体装置について、図１０〜図１６を参照しながら、本発明の前提となる上記の半導体装置と異なる点を中心に説明する。
本発明の第２実施形態に係る半導体装置の断面図を図１０に示す。
（半導体装置の概略構成）
半導体装置２００は、導電層２０の代わりに導電層２２０を備え、第１絶縁層３１の代わりに第１絶縁層２３１を備え、第３絶縁層３４の代わりに第３絶縁層２３４を備え、第４絶縁層３５の代わりに第４絶縁層２３５を備え、第１再配線層群（４１，４３，・・・）の代わりに第１再配線層群（１４１，１４３，・・・）を備え、第２再配線層群（４２，４４，・・・）の代わりに第２再配線層群（１４２，１４４，・・・）を備え、スルーホール群（５，６，・・・）の代わりにスルーホール群（１０５，１０６，・・・）を備える。
第３絶縁層２３４は、半導体チップ１０の表面１０ａに沿って延びている。第１再配線層群（１４１，１４３，・・・）は、第３絶縁層２３４の半導体チップ１０から遠い側において、半導体チップ１０の表面１０ａに平行に延びている。
第４絶縁層２３５は、半導体チップ１０の裏面１０ｂに沿って延びている。第２再配線層群（１４２，１４４，・・・）は、第４絶縁層２３５の半導体チップ１０から遠い側において、半導体チップ１０の裏面１０ｂに平行に延びている。
スルーホール群（１０５，・・・）は、半導体チップ１０の表面１０ａから裏面１０ｂへ貫通して形成されている。
他の点は、本発明の前提となる半導体装置１と同様である。
（半導体装置の概略動作）
本発明の前提となる半導体装置１と同様である。
（スルーホール群、第１絶縁層及び導電層の詳細構成）
図１０のＣ部分の拡大断面図を図１１に示す。
スルーホール群（１０５，・・・）の各スルーホール１０５，・・・は、主として、第１開口部１０５ａ，第２開口部１０５ｂ及び内壁面１０５ｃを備える。
半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂに貫通して形成されている。スルーホール１０５，・・・は、傾斜しながら貫通して形成されている。すなわち、スルーホール１０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている（図９参照）。例えば、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図６参照）が５０μｍであり、スルーホール１０５，・・・の内径が３０〜５０μｍである場合に、スルーホール１０５，・・・は、第１軸ＣＡと平行な方向に対して２５度〜４５度の角度をなすように傾斜して形成される。
具体的には、内壁面１０５ｃは、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように傾斜して延びている。また、第１投影部分ＰＡ１（図１５参照）の一部（重複部分ＯＲ）は、第２開口部１０５ｂの一部に重なる（図９参照）。第１投影部分ＰＡ１は、第１開口部１０５ａを第１軸ＣＡに平行に裏面１０ｂへ投影した部分である。
導電層２２０は、連絡配線２１の代わりに連絡配線２２１を備え、第１電極２２の代わりに第１電極２２２を備え、第２電極２３の代わりに第２電極２２３を備える。導電層２２０は、第１軸ＣＡに平行な断面視において略チャネル形状に形成されている。すなわち、第１電極２２２は、半導体チップ１０の表面１０ａに平行に延びている。第２電極２２３は、半導体チップ１０の裏面１０ｂに平行に延びている。連絡配線２２１は、スルーホール１０５，・・・が半導体チップ１０を貫通している方向に沿って、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように傾斜して形成されており、第１電極２２２と第２電極２２３とを接続している。そして、第１電極２２２は第１再配線層１４１に接続されており、第２電極２２３は第２再配線層１４２に接続されている。
また、導電層２２０と半導体チップ１０との間には、第１絶縁層２３１が形成されている。第１絶縁層２３１は、主として、第１電極絶縁層２３１ａ，第２電極絶縁層２３１ｂ及び連絡配線絶縁層２３１ｃを備える。第１電極絶縁層２３１ａは、第１電極２２２と半導体チップ１０との間に形成されている。これにより、第１電極２２２と半導体チップ１０とが短絡しないようになっている。第２電極絶縁層２３１ｂは、第２電極２２３と半導体チップ１０との間に形成されている。これにより、第２電極２２３と半導体チップ１０とが短絡しないようになっている。連絡配線絶縁層２３１ｃは、連絡配線２２１と半導体チップ１０との間に形成されている。これにより、連絡配線２２１と半導体チップ１０とが短絡しないようになっている。
ここで、第１絶縁層２３１は、第２投影部分ＰＡ２（図９参照）の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。第２投影部分ＰＡ２は、第１開口部１０５ａを第１軸ＣＡに平行に内壁面１０５ｃへ投影した部分である。また、導電層２２０は、第１絶縁層２３１の上において、第２投影部分ＰＡ２の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。
（スルーホール群、第１絶縁層及び導電層の詳細動作）
金属ポスト５１，・・・を介して第１再配線層１４１，・・・に信号が供給された場合、その信号は、第１電極２２２へ伝達される。第１電極２２２へ伝達された信号は、連絡配線２２１を介して、第２電極２２３へ伝達される。第２電極２２３へ伝達された信号は、第２再配線層１４２，・・・へさらに伝達される。
あるいは、第２再配線層１４２，・・・に信号が供給された場合、その信号は、第２電極２２３へ伝達される。第２電極２２３へ伝達された信号は、連絡配線２２１を介して、第１電極２２２へ伝達される。第１電極２２２へ伝達された信号は、第１再配線層１４１，・・・へさらに伝達される。
これらにより、導電層２２０を介して、第１再配線層１４１，・・・と第２再配線層１４２，・・・との間で信号を受け渡しすることができるようになっている。
ここで、スルーホール１０５，・・・は、半導体チップ１０が半導体ウェハ（図示せず）になっている状態で、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっている。このため、裏面１０ｂの端部１０ｄから体積中心ＶＣ（図１０参照）へ近づく方向へクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。
また、スルーホール１０５，・・・には、連絡配線２２１及び連絡配線絶縁層２３１ｃが充填されている。ここで、クラックがスルーホール１０５，・・・に到達することが低減されているので、連絡配線２２１と半導体チップ１０とが短絡したり、連絡配線２２１が断線したりすることも低減されている。
このように、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。このため、スルーホール１０５，・・・の信頼性が低下するは抑制されている。
（半導体装置の製造方法）
半導体装置の製造方法を、図１２〜図１６を参照しながら説明する。
準備工程及び素子形成工程は、本発明の前提となる半導体装置１と同様である。
スルーホール開口工程では、図１２に示すように、表面１０ａに近づくに従って第１軸ＣＡ（図３参照）に近づく方向から半導体ウェハの表面１０ａにレーザーが照射されてスルーホール１０５，・・・が開口される。ここで、スルーホール１０５，・・・は、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図１５参照）よりも深い深さＨＤ（＞ＣＷ）まで、表面１０ａから開口されている。ただし、スルーホール１０５，・・・は、表面１０ａから初期裏面１０ｃまでは貫通していない。
第１絶縁層形成第１工程では、図１３に示すように、第１絶縁層２３１のうち第１電極絶縁層２３１ａ及び連絡配線絶縁層２３１ｃが形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から絶縁物質が吹き付けられて、第１電極絶縁層２３１ａ及び連絡配線絶縁層２３１ｃが形成される。
導電層形成第１工程では、図１４に示すように、導電層２２０のうち第１電極２２２及び連絡配線２２１が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から導電物質が吹き付けられて、第１電極２２２及び連絡配線２２１が形成される。
裏面研磨工程では、半導体ウェハの初期裏面１０ｃが研磨されて、図１５に示すように、裏面１０ｂが露出されるとともに、スルーホール１０５，・・・が表面１０ａから裏面１０ｂへ貫通するように加工される。ここで、スルーホール１０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されることになる。そして、第１投影部分ＰＡ１の一部（重複部分ＯＲ）は、第２開口部１０５ｂの一部に重なるようになっている（図９参照）。
第１絶縁層形成第２工程では、図１６に示すように、第１絶縁膜２３１のうち第２電極絶縁層２３１ｂが形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂに近づく方向（一点鎖線の矢印で示す方向）から絶縁物質が吹き付けられて、第２電極絶縁層２３１ｂが形成される。
導電層形成第２工程では、図１６に示すように、導電層２２０のうち第２電極２２３が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂに近づく方向（一点鎖線の矢印で示す方向）から導電物質が吹き付けられて、第２電極２２３が形成される。
保護膜形成工程、ダイシング工程及び樹脂封止工程は、本発明の前提となる半導体装置１と同様である。
これらのようにして、半導体装置２００は製造される。ここで、ダイシング工程において、裏面１０ｂの端部１０ｄでクラックが発生することがある。この場合でも、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、そのクラックがスルーホール１０５，・・・に到達することは低減されている。このため、スルーホール１０５，・・・の信頼性が低下するは抑制されている。
また、導電層形成第１工程において、インクジェット方式を用いて連絡配線２２１が形成されているので、連絡配線２２１に“す”が発生することが低減されており、連絡配線２２１の導通信頼性が確保されている。そして、インクジェット方式では、連絡配線２２１に“す”が発生しないような条件出しが容易であり、製造コストの点でも本発明の前提となる半導体装置１に対して有利である。
（半導体装置に関する特徴）
（１）
ここでは、スルーホール１０５，・・・は、半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール１０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール１０５，・・・に到達することは低減されている。
このように、クラックがスルーホール１０５，・・・に到達することが低減されているので、スルーホール１０５，・・・の信頼性が低下することは抑制されている。
（２）
ここでは、第１投影部分ＰＡ１の一部は、第２開口部１０５ｂの一部に重なる（図１５，図９参照）。これにより、第１軸ＣＡに平行に表面１０ａから裏面１０ｂに近づく方向にインクジェット方式で絶縁物質や導電物質をスルーホール１０５，・・・に吹き付けることにより、内壁面１０５ｃの一部に第１絶縁層２３１や導電層２２０は容易に形成される。
（３）
ここでは、導電層２２０は、第１絶縁層２３１の上において、第２投影部分ＰＡ２の一部を通るように表面１０ａから裏面１０ｂに連続して形成されている。これにより、表面１０ａと裏面１０ｂとに電極（第１電極２２２，第２電極２２３）が形成されることにより、複数積層された場合でも、電気信号が供給されるようになっている。
（４）
ここでは、スルーホール開口工程において、半導体チップ１０の周辺部の付近において、表面１０ａに近づくに従って第１軸ＣＡに近づく方向から表面１０ａにレーザーが照射されて、スルーホール１０５，・・・が形成される。これにより、半導体チップ１０に与えるダメージを抑えながらスルーホール１０５，・・・が形成される。
（５）
ここでは、第１絶縁層形成第１工程及び第１絶縁層形成第２工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ絶縁物質が吹き付けられて、第１絶縁層２３１が形成される。これにより、第１絶縁層２３１が容易に形成される。
また、導電層形成第１工程及び導電層形成第２工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ導電物質が吹き付けられて、導電層２２０が形成される。これにより、導電層２２０が容易に形成される。
＜本発明の第３実施形態に係る半導体装置の構成及び動作＞
本発明の第３実施形態に係る半導体装置について、図１７〜図２１を参照しながら、本発明の前提となる上記の半導体装置と異なる点を中心に説明する。
本発明の第３実施形態に係る半導体装置の断面図を図１７に示す。
（半導体装置の概略構成）
半導体装置３００は、導電層２０の代わりに導電層２２０を備え、第１絶縁層３１の代わりに第１絶縁層２３１を備え、第３絶縁層３４の代わりに第３絶縁層２３４を備え、第４絶縁層３５の代わりに第４絶縁層２３５を備え、第１再配線層群（４１，４３，・・・）の代わりに第１再配線層群（１４１，１４３，・・・）を備え、第２再配線層群（４２，４４，・・・）の代わりに第２再配線層群（１４２，１４４，・・・）を備え、スルーホール群（５，６，・・・）の代わりにスルーホール群（３０５，３０６，・・・）を備え、第２絶縁層３９０をさらに備える。
第３絶縁層２３４は、半導体チップ１０の表面１０ａに沿って延びている。第１再配線層群（１４１，１４３，・・・）は、第３絶縁層２３４の半導体チップ１０から遠い側において、半導体チップ１０の表面１０ａに平行に延びている。
第４絶縁層２３５は、半導体チップ１０の裏面１０ｂに沿って延びている。第２再配線層群（１４２，１４４，・・・）は、第４絶縁層２３５の半導体チップ１０から遠い側において、半導体チップ１０の裏面１０ｂに平行に延びている。
スルーホール群（３０５，・・・）は、半導体チップ１０の表面１０ａから裏面１０ｂへ貫通して形成されている。
他の点は、本発明の前提となる半導体装置１と同様である。
（半導体装置の概略動作）
本発明の前提となる半導体装置１と同様である。
（スルーホール群、第１絶縁層、第２絶縁層及び導電層の詳細構成）
図１７のＤ部分の拡大断面図を図１８に示す。
スルーホール群（３０５，・・・）の各スルーホール３０５，・・・は、主として、第１開口部３０５ａ，第２開口部３０５ｂ及び内壁面３０５ｃを備える。
半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂに貫通して形成されている。スルーホール３０５，・・・は、傾斜しながら貫通して形成されている。すなわち、スルーホール３０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている（図９参照）。例えば、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図６参照）が５０μｍであり、スルーホール３０５，・・・の内径が３０〜５０μｍである場合に、スルーホール３０５，・・・は、第１軸ＣＡと平行な方向に対して２５度〜４５度の角度をなすように傾斜して形成される。
具体的には、内壁面３０５ｃは、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように傾斜して延びている。また、第１投影部分ＰＡ１（図２０参照）の一部（重複部分ＯＲ）は、第２開口部３０５ｂの一部に重なる（図９参照）。第１投影部分ＰＡ１は、第１開口部３０５ａを第１軸ＣＡに平行に裏面１０ｂへ投影した部分である。
導電層２２０は、連絡配線２１の代わりに連絡配線２２１を備え、第１電極２２の代わりに第１電極２２２を備え、第２電極２３の代わりに第２電極２２３を備える。導電層２２０は、第１軸ＣＡに平行な断面視において略チャネル形状に形成されている。すなわち、第１電極２２２は、半導体チップ１０の表面１０ａに平行に延びている。第２電極２２３は、半導体チップ１０の裏面１０ｂに平行に延びている。連絡配線２２１は、スルーホール３０５，・・・が半導体チップ１０を貫通している方向に沿って、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように傾斜して形成されており、第１電極２２２と第２電極２２３とを接続している。そして、第１電極２２２は第１再配線層１４１に接続されており、第２電極２２３は第２再配線層１４２に接続されている。
また、導電層２２０と半導体チップ１０との間には、第１絶縁層２３１が形成されている。第１絶縁層２３１は、主として、第１電極絶縁層２３１ａ，第２電極絶縁層２３１ｂ及び連絡配線絶縁層２３１ｃを備える。第１電極絶縁層２３１ａは、第１電極２２２と半導体チップ１０との間に形成されている。これにより、第１電極２２２と半導体チップ１０とが短絡しないようになっている。第２電極絶縁層２３１ｂは、第２電極２２３と半導体チップ１０との間に形成されている。これにより、第２電極２２３と半導体チップ１０とが短絡しないようになっている。連絡配線絶縁層２３１ｃは、連絡配線２２１と半導体チップ１０との間に形成されている。これにより、連絡配線２２１と半導体チップ１０とが短絡しないようになっている。
ここで、第１絶縁層２３１は、第２投影部分ＰＡ２（図９参照）の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。第２投影部分ＰＡ２は、第１開口部３０５ａを第１軸ＣＡに平行に内壁面３０５ｃへ投影した部分である。また、導電層２２０は、第１絶縁層２３１の上において、第２投影部分ＰＡ２の一部を通るように、表面１０ａから裏面１０ｂに連続して形成されている。
第２絶縁層３９０は、スルーホール３０５，・・・の内部を埋めるように、第１絶縁層２３１及び導電層２２０の上に形成されている。
（スルーホール群、第１絶縁層、第２絶縁層及び導電層の詳細動作）
金属ポスト５１，・・・を介して第１再配線層１４１，・・・に信号が供給された場合、その信号は、第１再配線層１４１，・・・に接続された第１電極２２２へ伝達される。第１電極２２２へ伝達された信号は、連絡配線２２１を介して、第２電極２２３へ伝達される。第２電極２２３へ伝達された信号は、第２電極２２３に接続された第２再配線層１４２，・・・へ伝達される。
あるいは、第２再配線層１４２，・・・に信号が供給された場合、その信号は、第２再配線層１４２，・・・に接続された第２電極２２３へ伝達される。第２電極２２３へ伝達された信号は、連絡配線２２１を介して、第１電極２２２へ伝達される。第１電極２２２へ伝達された信号は、第１電極２２２に接続された第１再配線層１４１，・・・へ伝達される。
これらにより、導電層２２０を介して、第１再配線層１４１，・・・と第２再配線層１４２，・・・との間で信号を受け渡しすることができるようになっている。
ここで、スルーホール３０５，・・・は、半導体チップ１０が半導体ウェハ（図示せず）になっている状態で、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール３０５，・・・までの距離を確保しやすくなっている。このため、裏面１０ｂの端部１０ｄから体積中心ＶＣ（図１７参照）へ近づく方向へクラックが発生した場合でも、そのクラックがスルーホール３０５，・・・に到達することは低減されている。
また、スルーホール３０５，・・・には、連絡配線２２１及び連絡配線絶縁層２３１ｃが充填されている。ここで、クラックがスルーホール３０５，・・・に到達することが低減されているので、連絡配線２２１と半導体チップ１０とが短絡したり、連絡配線２２１が断線したりすることも低減されている。
このように、裏面１０ｂの端部１０ｄからスルーホール３０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール３０５，・・・に到達することは低減されている。このため、スルーホール３０５，・・・の信頼性が低下するは抑制されている。
（半導体装置の製造方法）
半導体装置の製造方法を、図１２〜図１４及び図１９〜図２１を参照しながら説明する。
準備工程及び素子形成工程は、本発明の前提となる半導体装置１と同様である。
スルーホール開口工程（図１２参照）では、表面１０ａに近づくに従って第１軸ＣＡ（図１７参照）に近づく方向から半導体ウェハの表面１０ａにレーザーが照射されてスルーホール３０５，・・・が開口される。ここで、スルーホール３０５，・・・は、半導体チップ１０の表面１０ａと裏面１０ｂとの幅ＣＷ（図２０参照）よりも深い深さＨＤ（＞ＣＷ）まで、表面１０ａから開口されている。ただし、スルーホール３０５，・・・は、表面１０ａから初期裏面１０ｃまでは貫通していない。
第１絶縁層形成第１工程（図１３参照）では、第１絶縁層２３１のうち第１電極絶縁層２３１ａ及び連絡配線絶縁層２３１ｃが形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から絶縁物質が吹き付けられて、第１電極絶縁層２３１ａ及び連絡配線絶縁層２３１ｃが形成される。
導電層形成第１工程（図１４参照）では、導電層２２０のうち第１電極２２２及び連絡配線２２１が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に表面１０ａに近づく方向（破線の矢印で示す方向）から導電物質が吹き付けられて、第１電極２２２及び連絡配線２２１が形成される。
第２絶縁層形成工程では、図１９に示すように、第２絶縁層３９０が形成される。すなわち、ＣＶＤ法などにより、スルーホール３０５，・・・の内部を埋めるように、連絡配線絶縁層２３１ｃ及び連絡配線２２１の上に、第２絶縁層３９０が形成される。
裏面研磨工程では、半導体ウェハの初期裏面１０ｃが研磨されて、図２０に示すように、裏面１０ｂが露出されるとともに、スルーホール３０５，・・・が表面１０ａから裏面１０ｂへ貫通するように加工される。ここで、スルーホール３０５，・・・は、表面１０ａから裏面１０ｂへ向かうに従って、第１軸ＣＡに近づくように貫通して形成されることになる。そして、第１投影部分ＰＡ１の一部（重複部分ＯＲ）は、第２開口部３０５ｂの一部に重なるようになっている（図９参照）。
第１絶縁層形成第２工程では、図２１に示すように、第１絶縁膜２３１のうち第２電極絶縁層２３１ｂ形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂに近づく方向（一点鎖線の矢印で示す方向）から絶縁物質が吹き付けられて、第２電極絶縁層２３１ｂが形成される。
導電層形成第２工程では、図２１に示すように、導電層２２０のうち第２電極２２３が形成される。すなわち、インクジェット方式を用いて、第１軸ＣＡに平行に裏面１０ｂに近づく方向（一点鎖線の矢印で示す方向）から導電物質が吹き付けられて、第２電極２２３が形成される。
保護膜形成工程、ダイシング工程及び樹脂封止工程は、本発明の前提となる半導体装置１と同様である。
これらのようにして、半導体装置３００は製造される。ここで、ダイシング工程において、裏面１０ｂの端部１０ｄでクラックが発生することがある。この場合でも、裏面１０ｂの端部１０ｄからスルーホール３０５，・・・までの距離を確保しやすくなっているので、そのクラックがスルーホール３０５，・・・に到達することは低減されている。このため、スルーホール３０５，・・・の信頼性が低下するは抑制されている。
また、導電層形成第１工程において、インクジェット方式を用いて連絡配線２２１が形成されているので、連絡配線２２１に“す”が発生することが低減されており、連絡配線２２１の導通信頼性が確保されている。そして、インクジェット方式では、連絡配線２２１に“す”が発生しないような条件出しが容易であり、製造コストの点でも本発明の前提となる半導体装置１に対して有利である。
さらに、第２絶縁層形成工程において、連絡配線絶縁層２３１ｃ及び連絡配線２２１の上に第２絶縁層３９０が形成されているので、樹脂封止工程で連絡配線絶縁層２３１ｃ及び連絡配線２２１が保護されることになる。
（半導体装置に関する特徴）
（１）
ここでは、スルーホール３０５，・・・は、半導体チップ１０の周辺部の付近において、表面１０ａから裏面１０ｂへ向かうに従って第１軸ＣＡに近づくように貫通して形成されている。これにより、裏面１０ｂの端部１０ｄからスルーホール３０５，・・・までの距離を確保しやすくなっているので、裏面１０ｂの端部１０ｄにクラックが発生した場合でも、そのクラックがスルーホール３０５，・・・に到達することは低減されている。
このように、クラックがスルーホール３０５，・・・に到達することが低減されているので、スルーホール３０５，・・・の信頼性が低下することは抑制されている。
（２）
ここでは、第１投影部分ＰＡ１の一部は、第２開口部３０５ｂの一部に重なる（図２０，図９参照）。これにより、第１軸ＣＡに平行に表面１０ａから裏面１０ｂに近づく方向にインクジェット方式で絶縁物質や導電物質をスルーホール３０５，・・・に吹き付けることにより、内壁面３０５ｃの一部に第１絶縁層２３１や導電層２２０は容易に形成される。
（３）
ここでは、導電層２２０は、第１絶縁層２３１の上において、第２投影部分ＰＡ２の一部を通るように表面１０ａから裏面１０ｂに連続して形成されている。これにより、表面１０ａと裏面１０ｂとに電極（第１電極２２２，第２電極２２３）が形成されることにより、複数積層された場合でも、電気信号が供給されるようになっている。
（４）
ここでは、スルーホール開口工程において、半導体チップ１０の周辺部の付近において、表面１０ａに近づくに従って第１軸ＣＡに近づく方向から表面１０ａにレーザーが照射されて、スルーホール３０５，・・・が形成される。これにより、半導体チップ１０に与えるダメージを抑えながらスルーホール３０５，・・・が形成される。
（５）
ここでは、第１絶縁層形成第１工程及び第１絶縁層形成第２工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ絶縁物質が吹き付けられて、第１絶縁層２３１が形成される。これにより、第１絶縁層２３１が容易に形成される。
また、導電層形成第１工程及び導電層形成第２工程において、インクジェット方式を用いて第２投影部分ＰＡ２の一部へ導電物質が吹き付けられて、導電層２２０が形成される。これにより、導電層２２０が容易に形成される。
（６）
ここでは、第２絶縁層３９０は、スルーホール３０５，・・・の内部を埋めるように、第１絶縁層２３１及び導電層２２０の上に形成されている。これにより、表面１０ａの上にさらに樹脂などが封止される際（樹脂封止工程）に、第１絶縁層２３１及び導電層２２０は保護される。
本発明に係る半導体装置及び半導体装置の製造方法は、貫通孔の信頼性が低下することを抑制できるという効果を有し、半導体装置及び半導体装置の製造方法等として有用である。
本発明の前提となる半導体装置の断面図。 図１のＡ部分の拡大断面図。 本発明の第１実施形態に係る半導体装置の断面図。 図３のＢ部分の拡大断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 スルーホールの傾斜を示す上面図。 本発明の第２実施形態に係る半導体装置の断面図。 図１０のＣ部分の拡大断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 本発明の第３実施形態に係る半導体装置の断面図。 図１７のＤ部分の拡大断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。 半導体装置の製造方法を示す断面図。
符号の説明
１，１００，２００，３００ 半導体装置
５等，１０５等，３０５等 スルーホール
５ａ，１０５ａ，３０５ａ 第１開口部
５ｂ，１０５ｂ，３０５ｂ 第２開口部
５ｃ，１０５ｃ，３０５ｃ 内壁面
１０ 半導体チップ
１０ａ 表面
１０ｂ 裏面
２０，１２０，２２０ 導電層
３１，１３１，２３１ 第１絶縁層
３９０ 第２絶縁層

Claims (9)

  1. 体積中心を通る第１軸に垂直に延びており素子が形成される第１面と、前記第１軸に垂直に延びており前記第１面と反対側の面である第２面とを有する半導体基板と、
    前記半導体基板の周辺部に形成された複数の貫通孔を備え、
    前記複数の貫通孔の全てが、前記第１面から前記第２面へ向かうに従って前記第１軸に近づくように貫通して形成された、半導体装置。
  2. 前記複数の貫通孔は、
    前記第１面において開口された第１開口部と、
    前記第２面において開口された第２開口部と、
    前記第１開口部と前記第２開口部との間に設けられた内壁面と、
    をそれぞれ有し、
    前記第１開口部を前記第１軸に平行に前記第２面へ投影した部分である第１投影部分の一部は、前記第２開口部の少なくとも一部に重なる、請求項１に記載の半導体装置。
  3. 前記第１開口部を前記第１軸に平行に前記内壁面へ投影した部分である第２投影部分の少なくとも一部を通るように、前記第１面から前記第２面に連続して形成された第１絶縁層と、
    前記第１絶縁層の上において、前記第２投影部分の少なくとも一部を通るように前記第１面から前記第２面に連続して形成された導電層と、をさらに備えた、請求項２に記載の半導体装置。
  4. 前記複数の貫通孔の内部を埋めるように、前記第１絶縁層及び前記導電層の上に形成された第２絶縁層をさらに備えた、請求項３に記載の半導体装置。
  5. 体積中心を通る第１軸に垂直に延びており素子が形成される第１面と、前記第１軸に垂直に延びており前記第１面と反対側の面である第３面とを有する半導体基板が準備される第１ステップと、
    前記半導体基板の前記第１面に素子が形成される第２ステップと、
    前記半導体基板の周辺部において、前記第１面から前記第３面へ向かうに従って前記第１軸に近づく方向に複数の傾斜孔が形成される第３ステップと、
    前記第３面が研磨されて、前記第１軸に略垂直に延びており前記第１面と反対側の面である第２面が露出されるとともに、前記複数の傾斜孔が前記第１面から前記第２面へ貫通するように加工される第４ステップと、を備えた、半導体装置の製造方法であって、
    前記第３ステップでは、前記周辺部の複数の傾斜孔の全てが、前記第１面から前記第２面へ向かうに従って前記第１軸に近づくように貫通して形成される、半導体装置の製造方法。
  6. 前記第３ステップでは、前記半導体基板の周辺部において、前記第１面に近づくに従って前記第１軸に近づく方向から前記第１面にレーザーが照射されて、前記複数の傾斜孔が形成される、請求項５に記載の半導体装置の製造方法。
  7. 前記傾斜孔が前記第１面に開口している部分である第１開口部を介して、前記第１開口部を前記第１軸に平行に前記内壁面へ投影した部分である第２投影部分の少なくとも一部を通るように、前記第１面から前記第２面に連続して第１絶縁層が形成される第５ステップと、
    前記第１絶縁層の上において、前記第２投影部分の少なくとも一部を通るように前記第１面から前記第２面に連続して導電層が形成される第６ステップと、
    をさらに備えた、請求項５又は６に記載の半導体装置の製造方法。
  8. 前記第５ステップでは、インクジェット方式を用いて前記第２投影部分の少なくとも一部へ絶縁物質が吹き付けられて、前記第１絶縁層が形成され、
    前記第６ステップでは、インクジェット方式を用いて前記第２投影部分の少なくとも一部へ導電物質が吹き付けられて、前記導電層が形成される
    請求項７に記載の半導体装置の製造方法。
  9. 前記複数の傾斜孔の内部を埋めるように、前記第１絶縁層及び前記導電層の上に第２絶縁層が形成される第７ステップをさらに備えた、請求項７又は８に記載の半導体装置の製造方法。
JP2005289267A 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法 Active JP4564434B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005289267A JP4564434B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法
US11/526,697 US7521807B2 (en) 2005-09-30 2006-09-26 Semiconductor device with inclined through holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289267A JP4564434B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007103521A JP2007103521A (ja) 2007-04-19
JP4564434B2 true JP4564434B2 (ja) 2010-10-20

Family

ID=37995209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289267A Active JP4564434B2 (ja) 2005-09-30 2005-09-30 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7521807B2 (ja)
JP (1) JP4564434B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663942B1 (ko) * 2005-03-24 2007-01-02 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR101026489B1 (ko) 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
US8164917B2 (en) * 2009-12-23 2012-04-24 Oracle America, Inc. Base plate for use in a multi-chip module
WO2012014718A1 (ja) * 2010-07-26 2012-02-02 浜松ホトニクス株式会社 インターポーザの製造方法
JP5702556B2 (ja) * 2010-07-26 2015-04-15 浜松ホトニクス株式会社 レーザ加工方法
US8742477B1 (en) * 2010-12-06 2014-06-03 Xilinx, Inc. Elliptical through silicon vias for active interposers
JP5598420B2 (ja) * 2011-05-24 2014-10-01 株式会社デンソー 電子デバイスの製造方法
DE102012216389A1 (de) * 2012-09-14 2014-03-20 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung und Aktivierung eines Leistungselektronikmoduls
US9496337B2 (en) * 2013-12-19 2016-11-15 Infineon Technologies Austria Ag Method for producing a semiconductor device having a beveled edge termination
JP6684664B2 (ja) * 2016-06-20 2020-04-22 株式会社フジクラ 導波路、モード変換器、及び導波路の製造方法
JP6633979B2 (ja) * 2016-06-20 2020-01-22 株式会社フジクラ 導波路および導波路の製造方法
CN112967941B (zh) * 2019-12-12 2022-04-26 长鑫存储技术有限公司 电容孔倾斜检测与反馈的方法、系统及存储介质
WO2022158109A1 (ja) * 2021-01-19 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126464A (ja) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd 半導体素子の配線構造およびその製造方法
JP2002050735A (ja) * 2000-07-31 2002-02-15 Sharp Corp ３次元積層半導体装置
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003347502A (ja) * 2002-05-27 2003-12-05 Toshiba Corp 半導体チップと積層型半導体モジュール
JP2004319821A (ja) * 2003-04-17 2004-11-11 Sharp Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654066A (en) * 1979-10-08 1981-05-13 Toshiba Corp Production of bevel type semiconductor
JPS5834967A (ja) * 1981-08-25 1983-03-01 Toshiba Corp 半導体装置
US6015985A (en) * 1997-01-21 2000-01-18 International Business Machines Corporation Deep trench with enhanced sidewall surface area
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
US6617682B1 (en) * 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
WO2004034068A2 (en) * 2002-10-10 2004-04-22 Advantest Corporation Contact structure and production method thereof and probe contact assembly using same
WO2004065654A1 (ja) * 2003-01-23 2004-08-05 Ulvac, Inc. 成膜装置用構成部品およびその洗浄方法
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126464A (ja) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd 半導体素子の配線構造およびその製造方法
JP2002050735A (ja) * 2000-07-31 2002-02-15 Sharp Corp ３次元積層半導体装置
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003347502A (ja) * 2002-05-27 2003-12-05 Toshiba Corp 半導体チップと積層型半導体モジュール
JP2004319821A (ja) * 2003-04-17 2004-11-11 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007103521A (ja) 2007-04-19
US20070096330A1 (en) 2007-05-03
US7521807B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
JP4564434B2 (ja) 半導体装置及び半導体装置の製造方法
US8299624B2 (en) Semiconductor device, circuit substrate, and electronic device
JP6053256B2 (ja) 半導体チップ及びその製造方法、並びに半導体装置
JP2006012889A (ja) 半導体チップの製造方法および半導体装置の製造方法
KR102503892B1 (ko) 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
JP2006294701A (ja) 半導体装置及びその製造方法
CN104766837A (zh) 半导体封装件及其制法
CN104418292A (zh) Mems器件
KR101510037B1 (ko) 구리 호일을 이용한 임베디드 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지
US10483180B2 (en) Process for the wafer-scale fabrication of hermetic electronic modules
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
KR101831831B1 (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP2020088035A (ja) 半導体装置の製造方法
CN105023915A (zh) 堆栈式封装件及其制法
KR102055412B1 (ko) 이미지 감지 칩에 대한 패키징 방법 및 패키지 구조
US9230884B2 (en) Semiconductor device
KR101026489B1 (ko) 반도체 패키지 및 이의 제조 방법
JP2007123545A (ja) 半導体装置およびその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2010192561A (ja) 半導体装置とその製造方法
JP2004343123A (ja) 半導体装置
JP5006026B2 (ja) 半導体装置
JP2008010778A (ja) 半導体装置
KR100584003B1 (ko) 적층 칩 패키지의 제조 방법
WO2010131391A1 (ja) 半導体装置及びそれを有する電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250