JP2020088035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020088035A JP2020088035A JP2018216561A JP2018216561A JP2020088035A JP 2020088035 A JP2020088035 A JP 2020088035A JP 2018216561 A JP2018216561 A JP 2018216561A JP 2018216561 A JP2018216561 A JP 2018216561A JP 2020088035 A JP2020088035 A JP 2020088035A
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- semiconductor device
- groove
- cutting
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
図1〜図6に基づき、本開示の第1実施形態にかかる半導体装置A1について説明する。半導体装置A1は、複数のリード1〜3、半導体素子6、ボンディングワイヤ71,72、および封止樹脂8を備える。
図17〜図18に基づき、本開示の第1実施形態にかかる半導体装置A1の製造方法の第1変形例について説明する。図17および図18は、半導体装置A1の製造方法にかかる工程を示す断面図である。図17は図8に相当する図であり、図18は図11に相当する図である。
図19〜図20に基づき、本開示の第1実施形態にかかる半導体装置A1の製造方法の第2変形例について説明する。図19および図20は、半導体装置A1の製造方法にかかる工程を示す断面図である。図19は図8に相当する図であり、図20は図11に相当する図である。
図21〜図25に基づき、本開示の第2実施形態にかかる半導体装置A2について説明する。各図において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図21は、半導体装置A2を示す斜視図である。図22は、半導体装置A2を示す斜視図であって、底面側を上側にした状態の図である。図23は、半導体装置A2を示す底面図である。図24は、半導体装置A2の製造方法にかかる工程を示す平面図である。図25は、半導体装置A2の製造方法にかかる工程を示す底面図である。
厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備え、
前記準備工程では、前記リードフレームの、前記除去領域に、前記厚さ方向の端部が開口している穴部を形成し、
前記溝部形成工程では、前記裏面側に前記穴部が露出した状態とし、
前記切断工程では、前記穴部を基準にして切断を行う、
ことを特徴とする半導体装置の製造方法。
〔付記2〕
前記穴部は、前記主面側の端部が開口している、
付記1に記載の半導体装置の製造方法。
〔付記3〕
前記溝部形成工程では、前記溝部の前記裏面と同じ方向を向く底面が前記穴部につながるまで、切削を行う、
付記2に記載の半導体装置の製造方法。
〔付記4〕
前記穴部は、前記主面側の端部および前記裏面側の端部が開口している、
付記1に記載の半導体装置の製造方法。
〔付記5〕
前記封止樹脂は、前記穴部の内部に形成された充填部を有する、
付記2ないし4のいずれかに記載の半導体装置の製造方法。
〔付記6〕
前記穴部は、前記裏面側の端部が開口している、
付記1に記載の半導体装置の製造方法。
〔付記7〕
前記溝部の前記厚さ方向の寸法は、前記穴部の前記厚さ方向の寸法より小さい、
付記6に記載の半導体装置の製造方法。
〔付記8〕
前記準備工程では、エッチングにより前記穴部を形成する、
付記1ないし7のいずれかに記載の半導体装置の製造方法。
〔付記9〕
前記溝部形成工程では、第1ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第1ブレードより薄い第2ブレードでのフルカットダイシングにより除去を行う、
付記1ないし8のいずれかに記載の半導体装置の製造方法。
〔付記10〕
前記溝部形成工程では、前記厚さ方向に直交する第1方向に沿って延びる第1溝部と、前記第1溝部に直交する第2溝部とを形成する、
付記1ないし9のいずれかに記載の半導体装置の製造方法。
〔付記11〕
前記切断工程は、前記第1溝部に沿う第1除去領域において除去を行う第1切断工程と、前記第2溝部に沿う第2除去領域において除去を行う第2切断工程とを備える、
付記10に記載の半導体装置の製造方法。
〔付記12〕
前記穴部は、少なくとも、前記第1除去領域と前記第2除去領域との交差領域以外にも形成されている、
付記11に記載の半導体装置の製造方法。
〔付記13〕
前記溝部形成工程の後に、前記リードフレームにおいて、少なくとも、前記溝部が形成された部分を覆うめっき層を形成するめっき工程を、さらに備えている、
付記1ないし12のいずれかに記載の半導体装置の製造方法。
1 :第1リード
110 :ワイヤボンディング部
111 :ワイヤボンディング部主面
112 :ワイヤボンディング部裏面
120 :第1端子部
121 :第1端子部主面
122 :第1端子部裏面
123 :第1端子部端面
124 :第1端子部凹部
130 :第2端子部
131 :第2端子部主面
132 :第2端子部裏面
133 :第2端子部端面
134 :第2端子部凹部
140 :めっき層
2 :第2リード
210 :ワイヤボンディング部
211 :ワイヤボンディング部主面
212 :ワイヤボンディング部裏面
220 :第1端子部
221 :第1端子部主面
222 :第1端子部裏面
223 :第1端子部端面
224 :第1端子部凹部
230 :第2端子部
231 :第2端子部主面
232 :第2端子部裏面
233 :第2端子部端面
234 :第2端子部凹部
240 :めっき層
3 :第3リード
310 :搭載部
311 :搭載部主面
312 :搭載部裏面
320 :第1端子部
321 :第1端子部主面
322 :第1端子部裏面
323 :第1端子部端面
324 :第1端子部凹部
330 :第2端子部
331 :第2端子部主面
332 :第2端子部裏面
333 :第2端子部端面
334 :第2端子部凹部
340 :めっき層
6 :半導体素子
60 :素子本体
61 :第1電極
62 :第2電極
63 :第3電極
71,72:ボンディングワイヤ
8 :封止樹脂
81 :樹脂主面
82 :樹脂裏面
83 :樹脂第1側面
84 :樹脂第2側面
85,86:樹脂凹部
900 :リードフレーム
901 :主面
902 :裏面
903 :穴部
904 :溝部
904a :底面
904b :側面
905 :溝部
905a :底面
905b :側面
910 :めっき層
920 :封止樹脂
921 :充填部
921a :端面
951 :第1ブレード
952 :第2ブレード
970 :保護テープ
S1 :第1除去領域
S2 :第2除去領域
S3 :溝部形成領域
S4 :第2溝部形成領域
Claims (13)
- 厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを準備する準備工程と、
前記主面に半導体素子を搭載する搭載工程と、
前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、
前記リードフレームの前記裏面から、前記リードフレームの前記厚さ方向の途中まで切削を行うことで溝部を形成する溝部形成工程と、
前記溝部に沿って、前記厚さ方向視において前記溝部よりも幅が狭く且つそのすべてが前記溝部に重なる除去領域において前記リードフレームおよび前記封止樹脂を前記厚さ方向の全域において除去する切断工程と、
を備え、
前記準備工程では、前記リードフレームの、前記除去領域に、前記厚さ方向の端部が開口している穴部を形成し、
前記溝部形成工程では、前記裏面側に前記穴部が露出した状態とし、
前記切断工程では、前記穴部を基準にして切断を行う、
ことを特徴とする半導体装置の製造方法。 - 前記穴部は、前記主面側の端部が開口している、
請求項1に記載の半導体装置の製造方法。 - 前記溝部形成工程では、前記溝部の前記裏面と同じ方向を向く底面が前記穴部につながるまで、切削を行う、
請求項2に記載の半導体装置の製造方法。 - 前記穴部は、前記主面側の端部および前記裏面側の端部が開口している、
請求項1に記載の半導体装置の製造方法。 - 前記封止樹脂は、前記穴部の内部に形成された充填部を有する、
請求項2ないし4のいずれかに記載の半導体装置の製造方法。 - 前記穴部は、前記裏面側の端部が開口している、
請求項1に記載の半導体装置の製造方法。 - 前記溝部の前記厚さ方向の寸法は、前記穴部の前記厚さ方向の寸法より小さい、
請求項6に記載の半導体装置の製造方法。 - 前記準備工程では、エッチングにより前記穴部を形成する、
請求項1ないし7のいずれかに記載の半導体装置の製造方法。 - 前記溝部形成工程では、第1ブレードでのハーフカットダイシングにより前記溝部を形成し、
前記切断工程では、前記第1ブレードより薄い第2ブレードでのフルカットダイシングにより除去を行う、
請求項1ないし8のいずれかに記載の半導体装置の製造方法。 - 前記溝部形成工程では、前記厚さ方向に直交する第1方向に沿って延びる第1溝部と、前記第1溝部に直交する第2溝部とを形成する、
請求項1ないし9のいずれかに記載の半導体装置の製造方法。 - 前記切断工程は、前記第1溝部に沿う第1除去領域において除去を行う第1切断工程と、前記第2溝部に沿う第2除去領域において除去を行う第2切断工程とを備える、
請求項10に記載の半導体装置の製造方法。 - 前記穴部は、少なくとも、前記第1除去領域と前記第2除去領域との交差領域以外にも形成されている、
請求項11に記載の半導体装置の製造方法。 - 前記溝部形成工程の後に、前記リードフレームにおいて、少なくとも、前記溝部が形成された部分を覆うめっき層を形成するめっき工程を、さらに備えている、
請求項1ないし12のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216561A JP7147501B2 (ja) | 2018-11-19 | 2018-11-19 | 半導体装置の製造方法 |
US16/684,817 US10985030B2 (en) | 2018-11-19 | 2019-11-15 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018216561A JP7147501B2 (ja) | 2018-11-19 | 2018-11-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088035A true JP2020088035A (ja) | 2020-06-04 |
JP7147501B2 JP7147501B2 (ja) | 2022-10-05 |
Family
ID=70850354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018216561A Active JP7147501B2 (ja) | 2018-11-19 | 2018-11-19 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10985030B2 (ja) |
JP (1) | JP7147501B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP1695980S (ja) * | 2021-03-09 | 2021-09-27 | ||
JP7450575B2 (ja) * | 2021-03-18 | 2024-03-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
EP2361000A1 (en) * | 2010-02-11 | 2011-08-24 | Nxp B.V. | Leadless chip package mounting method and carrier |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812552B2 (en) * | 2002-04-29 | 2004-11-02 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US6872599B1 (en) * | 2002-12-10 | 2005-03-29 | National Semiconductor Corporation | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) |
JP4086202B2 (ja) | 2005-10-25 | 2008-05-14 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
US9899349B2 (en) * | 2009-01-29 | 2018-02-20 | Semiconductor Components Industries, Llc | Semiconductor packages and related methods |
JP5802695B2 (ja) | 2013-03-19 | 2015-10-28 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
US10366948B2 (en) * | 2016-03-17 | 2019-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10083866B2 (en) * | 2016-07-27 | 2018-09-25 | Texas Instruments Incorporated | Sawn leadless package having wettable flank leads |
-
2018
- 2018-11-19 JP JP2018216561A patent/JP7147501B2/ja active Active
-
2019
- 2019-11-15 US US16/684,817 patent/US10985030B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11176856A (ja) * | 1997-12-16 | 1999-07-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003023134A (ja) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008186891A (ja) * | 2007-01-29 | 2008-08-14 | Denso Corp | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 |
EP2361000A1 (en) * | 2010-02-11 | 2011-08-24 | Nxp B.V. | Leadless chip package mounting method and carrier |
Also Published As
Publication number | Publication date |
---|---|
US20200176271A1 (en) | 2020-06-04 |
JP7147501B2 (ja) | 2022-10-05 |
US10985030B2 (en) | 2021-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4002476B2 (ja) | 半導体装置 | |
CN205609512U (zh) | 半导体封装体 | |
TWI765068B (zh) | 半導體元件搭載用基板以及其製造方法 | |
KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005353700A (ja) | 面実装型電子部品とその製造方法 | |
JP2006294701A (ja) | 半導体装置及びその製造方法 | |
JP2013197209A (ja) | 半導体装置及びその製造方法 | |
JP7210868B2 (ja) | 半導体装置 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP6199724B2 (ja) | 半導体装置の製造方法 | |
JP7147501B2 (ja) | 半導体装置の製造方法 | |
US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
WO2020166512A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
US7443043B2 (en) | Circuit device and method of manufacture thereof | |
US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JP7173487B2 (ja) | 半導体装置 | |
US20230187336A1 (en) | Semiconductor device | |
JP2017201675A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008117793A (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
WO2023058487A1 (ja) | 電子装置 | |
JP5830291B2 (ja) | 電子回路モジュールおよび電子回路モジュールの製造方法 | |
WO2023286720A1 (ja) | 半導体装置 | |
JP6838961B2 (ja) | 配線基板およびその製造方法 | |
KR101504897B1 (ko) | 반도체 패키지 | |
JP2006165109A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211015 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7147501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |