JP2005353700A - 面実装型電子部品とその製造方法 - Google Patents

面実装型電子部品とその製造方法 Download PDF

Info

Publication number
JP2005353700A
JP2005353700A JP2004170386A JP2004170386A JP2005353700A JP 2005353700 A JP2005353700 A JP 2005353700A JP 2004170386 A JP2004170386 A JP 2004170386A JP 2004170386 A JP2004170386 A JP 2004170386A JP 2005353700 A JP2005353700 A JP 2005353700A
Authority
JP
Japan
Prior art keywords
electrode terminal
electronic component
synthetic resin
coating layer
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004170386A
Other languages
English (en)
Other versions
JP3915992B2 (ja
Inventor
Masahiko Kobayakawa
正彦 小早川
Masahide Maeda
雅秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004170386A priority Critical patent/JP3915992B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP2005/008715 priority patent/WO2005122251A1/ja
Priority to KR1020057015539A priority patent/KR101130633B1/ko
Priority to US11/597,489 priority patent/US7781888B2/en
Priority to CNB2005800002735A priority patent/CN100454530C/zh
Priority to TW94116164A priority patent/TWI374526B/zh
Publication of JP2005353700A publication Critical patent/JP2005353700A/ja
Application granted granted Critical
Publication of JP3915992B2 publication Critical patent/JP3915992B2/ja
Priority to US12/835,491 priority patent/US8106508B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【解決手段】電極端子片２，３と、この電極端子片に対して電気的に接続した半導体素子４とを備え、前記各電極端子片及び半導体素子の全体を合成樹脂製のパッケージ体６にて、前記各電極端子片における少なくとも一部の下面が当該パッケージ体における下面に半田付け用の実装面７，８として露出するように密封して成る電子部品１において、前記各電極端子片２，３から外向きに突出する繋ぎリード片９，１０の切断面が露出することによる弊害を解消するために、パッケージ体６の側面に、合成樹脂製の被膜層１１を、電極端子片２，３から外向きに一体に延びる繋ぎリード片９，１０の先端における切断面を被覆するように形成する。
【効果】合成樹脂製の被膜層を、前記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆するように形成することにより、前記繋ぎリード片の全体を、パッケージ体と、その側面に形成した被膜層とによって完全に密封することができる。
【選択図】図１２

Description

本発明は、プリント回路基板等に対して半田付けにて面実装するようにしたダイオード又はトランジスター等の電子部品のうち、当該電子部品における各電極端子片の一部が、当該電子部品におけるパッケージ体の下面に、半田付け面として露出するという構成にした電子部品と、その製造方法とに関するものである。
従来、この種の面実装型の電子部品１′は、特許文献１における図１３に記載され、且つ、図１８〜図２０に示すように、一つの電子部品１′において一組を成す一つの電極端子片２′と二つの電極端子片３′とのうち一つの電極端子片２′の上面に半導体チップ等の半導体素子４′を搭載し、この半導体素子４′と前記他の二つの電極端子片３′との間を金属線５′によるワイヤボンディング等にて電気的に接続したのち、これらの全体を合成樹脂製のパッケージ体６′によって、前記各電極端子片２′，３′における一部の下面が当該パッケージ体６′における下面に半田付け用の実装面７′，８′として露出するように密封するという構成にしている。
そして、前記した従来における電子部品１′の製造に際しては、前記特許文献１に記載されているように、金属板製のリードフレームに、製造目的の電子部品′の一つを構成する少なくとも一組の電極端子片２′，３′を、前記電子部品１′の複数個を並べて配置した箇所に当該各電極端子片２′，３′の相互間を繋ぎリード片９′，１０′を介して一体に連結し支持した形態にして設け、この各一組の電極端子片２′，３′に対して、前記半導体素子４′の搭載、金属線５′によるワイヤボンディング及びパッケージ体６′のトランスフア成形を行ったのち、前記繋ぎリード片９′，１０′を前記パッケージ体６′における側面の箇所において切断することにより、前記リードフレームを、前記各電子部品１′ごとに切り離すという方法を採用している。
特開２００２−２２２９０６号公報
しかし、この従来において、前記各電極端子片２′，３′の相互間を一体に連結して支持する繋ぎリード片９′，１０は、細幅にすることに加えて、厚さをリードフレームに対する部分的なエッチング処理等にて薄くすることにより、当該繋ぎリード片９′，１０′における切断を容易にしているものの、前記パッケージ体６′における側面には、前記各繋ぎリード片９′，１０′における切断面が露出することになる。
このように、前記各繋ぎリード片９′，１０′における切断面が、パッケージ体６′の側面に露出することは、以下に述べるように、
i）．前記構成による電子部品１′をプリント回路基板等に対して半田付け実装するとき
、この電子部品１′における前記各繋ぎリード片９′，１０′の切断面、つまり、電子部品１における側面のうち半田付け面７′，８′以外の部分と、プリント回路基板等における配線パターンとの間に半田ブリッジが発生するおそれがある。
ii）．前記構成による電子部品１′の複数個をプリント回路基板等に対して並べて半田付
け実装したとき、相隣接する電子部品１′における各繋ぎリード片９′，１０′の切断面の相互間に、電気放電が発生するおそれがあることに加えて、その半田付け実装に際して、相隣接する各電子部品１における各繋ぎリード片９′，１０′の切断面の相互間に、半田ブリッジができるおそれがあるために、前記各電子部品１′のピッチ間隔を広くしなければならないから、単位面積当たりに実装できる個数、つまり、実装密度を高くすることができない。
iii）．前記各繋ぎリード片９′，１０′の切断面が露出しているために、この切断面に錆び等の腐食が発生するばかりか、前記パッケージ体６′の内部における耐湿性が低下する。
という等の問題があった。
本発明は、これらの問題を解消した電子部品と、その製造方法とを提供することを技術的課題とするものである。
この技術的課題を達成するため本発明の電子部品は、請求項１に記載したように、
「少なくとも一組の電極端子片と、この一組の電極端子片に対して電気的に接続した半導体素子とを備え、前記各電極端子片及び半導体素子の全体を合成樹脂製のパッケージ体にて、前記各電極端子片における少なくとも一部の下面が当該パッケージ体における下面に半田付け用の実装面として露出するように密封して成る電子部品において、
前記パッケージ体の側面に、合成樹脂製の被膜層を、前記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆するように形成する。」
ことを特徴としている。
また、本発明の電子部品は、請求項２に記載したように、
「前記請求項１の記載において、前記パッケージ体における側面のうち前記繋ぎリード片の先端における切断面が露出する部分を、他の部分よりも凹ませて、この部分に、前記被膜層を形成する。」
ことを特徴としている。
更にまた、本発明の電子部品は、請求項３に記載したように、
「前記請求項１の記載において、前記被膜層のうち前記パッケージ体における下面の部分を、斜め上向きの傾斜面にする。」
ことを特徴としている。
次に、本発明の製造方法は、請求項４に記載したように、
「金属板製のリードフレームに、製造目的の電子部品の一つを構成する少なくとも一組の電極端子片を、前記電子部品の複数個を並べて配置する箇所の各々に当該各電極端子片の相互間を繋ぎリード片を介して一体に連結した形態にして設ける工程と、
前記リードフレームにおける各一組の電極端子片に対して半導体素子を電気的に接続するように供給する工程と、
前記リードフレームに、前記各電極端子片及び各半導体素子の全体を密封する合成樹脂製の盤状体を、前記各電極端子片における少なくとも一部の下面が当該盤状体の下面に半田付け用の実装面として露出するように設ける工程と、
前記盤状体における下面のうち前記各電子部品の間の部分に、前記開口溝を、前記繋ぎリード片を切断する深さにして刻設する工程と、
前記開口溝内に被膜層用の合成樹脂を充填する工程と、
前記盤状体のうち前記開口溝内の部分を、当該開口溝内の左右両側に前記充填合成樹脂の一部を被膜層として残すように切断することによって前記各電子部品ごとに分割する工程とから成る。」
とを特徴としている。
また、本発明の製造方法は、請求項５に記載したように、
「前記請求項４に記載した構成において、前記開口溝内に被膜層用の合成樹脂を充填する工程が、この合成樹脂の表面がアーチ状に窪んだ形状にする工程である。」
ことを特徴としている。
更にまた、本発明の製造方法は、請求項６に記載したように、
「前記請求項４又は５の記載において、前記開口溝における溝幅寸法が、当該開口溝における深さ寸法の１〜２倍である。」
ことを特徴としている。
このように、電子部品におけるパッケージ体の側面に、合成樹脂製の被膜層を、前記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆するように形成することにより、前記繋ぎリード片の全体を、パッケージ体と、その側面に形成した被膜層とによって完全に密封することができる。
これにより、電子部品をプリント回路基板等に対して半田付け実装に際して、当該電子部品のうち半田付け面用の実装面以外の部分とプリント回路基板等との間に半田ブリッジが発生することを確実に防止することができる。
しかも、前記電子部品の複数個をプリント回路基板等に対して並べて半田付け実装したとき、相隣接する電子部品の相互間に、電気放電が発生するおそれ及び半田ブリッジが発生するおそれを、前記被膜層にて、確実に低減することができるから、前記各電子部品のピッチ間隔を狭くできて、実装密度を向上できる。
その上、前記繋ぎリード片の切断面に、錆び等の腐食が発生することを確実に防止できるとともに、前記パッケージ体の内部における耐湿性を確実に向上できる。
この場合において、前記請求項２に記載したように、前記パッケージ体における側面のうち前記繋ぎリード片の先端における切断面が露出する部分を、他の部分よりも凹ませて、この部分に、前記被膜層を形成することにより、前記被膜層がパッケージ体の側面から突出することを回避できるから、前記被膜層を形成することにより大型化及び重量のアップを回避できる。
また、請求項３に記載したように、前記被膜層のうちパッケージ体における下面の部分を、斜め上向きの傾斜面にすることにより、プリント回路基板等に対して半田付け実装したときにおける半田フィレットを、前記傾斜面を設けない場合よりも外側から見やすくなるから、半田フィレットの有無による半田付け良否の判別が、確実、且つ、容易にできる。
一方、請求項４に記載した製造方法によると、複数個の電子部品を、一枚のリードフレームにより、そのパッケージ体における側面に繋ぎリード片の切断面を被覆する被膜層を形成した形態にして同時に製造することが、開口溝の刻設と、この開口溝内への前記被膜層用の合成樹脂の充填と、前記開口溝内の部分における切断とによって確実に達成できるから、前記請求項１に記載した構成の電子部品の複数個を、低コストで製造できる。
また、請求項５に記載した製造方法によると、前記請求項２のように、前記被膜層のうちパッケージ体における下面の部分を斜め上向きの傾斜面にすることが、前記開口溝内に合成樹脂を充填するときにおいて同時にできるから、前記傾斜面にすることに要するコストのアップを回避できる。
更にまた、請求項６に記載した製造方法によると、前記開口溝内に合成樹脂を充填することを、当該開口溝における溝幅寸法の増大、ひいては、各電子部品の相互間において間隔を広くすることなく、従って、一枚のリードフレームにて同時に製造することができる電子部品の個数の減少を招来することなく、確実に且つ容易に行うことができるから、製造コストをより低減できる利点がある。
以下、本発明の実施の形態を、図面について説明する。
図４〜図１６は、実施の形態による製造方法を示す。
この実施の形態による製造方法は、先ず、図１に示すように、製造目的の電子部品１の複数個を縦及び横方向のマトリックス状に並べた状態で同時に製造できる大きさにした金属板製のリードフレームＡを用意し、このリードフレームＡのうち縦方向の切断線Ａ１と、横方向の切断線Ａ２とで区画される各電子部品１の箇所における各々に、一組を成す一つの電極端子片２と二つの電極端子片３とを、これら各電極端子片２，３の相互間を細幅にした繋ぎリード片９，１０を介して一体に連結した形態にして、打ち抜き加工によって設ける。
この場合、前記各電極端子片２，３の一部及び前記各繋ぎリード片９，１０は、前記リードフレームＡの下面に対する部分的をハーフエッチング処理等にて、薄い板厚さに構成されている。
次いで、図３及び図４に示すように、前記リードフレームＡにおける一方の各電極端子片２の上面に、半導体チップ等の半導体素子４のダイボンディングと、この半導体素子４と他方の各電極端子片３との間における金属線５によるワイヤボンディングを行う。
次いで、前記リードフレームＡに対して、図５に示すように、エポキシ樹脂等の熱硬化性合成樹脂による盤状体Ｂを、当該各電極端子片２，３及び各半導体素子４並びに金属線５の全体を当該盤状体Ｂにて密封するようにトランファ成形にて設ける。
この盤状体Ｂにおけるトランファ成形に際しては、この盤状体Ｂにおける下面Ｂ１に、前記各電極端子片２，３における下面のうち板厚さを薄くしていない部分、つまり、前記各電極端子片２，３における少なくとも一部の下面が半田付け用の実装面７，８として露出するという構成にする。
この状態で、前記盤状体Ｂのうち前記縦切断線Ａ１及び横切断線Ａ２の箇所を、これら縦切断線Ａ１及び横切断線Ａ２に沿って延びるように切断することによって、複数個の電子部品１に分割するした場合には、各電子部品１における側面には、前記各繋ぎリード片９，１０における切断面が露出することになる。
そこで、本発明においては、前記リードフレームＡを、図６及び図７に示すように、前記盤状体Ｂにおける下面Ｂ１が上向きになるように裏返し、この状態で、前記盤状体Ｂにおける下面Ｂ１のうち前記各電子部品１の間の部分、つまり、前記縦切断線Ａ１及び横切断線Ａ２の箇所に、溝幅寸法Ｗの開口溝Ｃを、前記縦切断線Ａ１及び横切断線Ａ２に沿って延びるように、適宜な加工工具による切削加工等にて刻設する。
この場合、前記開口溝Ｃにおける前記下面Ｂ１からの深さ寸法Ｈを、当該開口溝Ｃにおける刻設によって前記各繋ぎリード片９，１０を切断する深さ寸法にする。
これにより、前記各繋ぎリード片９，１０における切断面が、前記開口溝Ｃ内に左右両側面に露出することになる。
次いで、前記盤状体Ｂにおける前記各開口溝Ｃ内に、図８及び図９に示すように、前記盤状体Ｂと同様に、エポキシ樹脂等のような熱硬化性の合成樹脂Ｄを、液体の状態で充填したのち硬化する。
この合成樹脂Ｄを液体の状態で充填にするに際しては、この合成樹脂Ｄにおける充填量を、前記各開口溝Ｃにおける内容積より適宜量だけ少なくする等の手段を採用することによって、当該合成樹脂Ｄにおける上面Ｄ１が、中低状に窪んだ形状になるように構成する。
次いで、図１０及び図１１に示すように、前記盤状体Ｂのうち前記縦切断線Ａ１及び横切断線Ａ２の箇所を、適宜幅寸法Ｓのダイシングカッター（図示せず）等にて、前記縦切断線Ａ１及び横切断線Ａ２に沿って切断することにより、前記盤状体Ｂを、複数個の各電子部品１ごとに分割する。
この切断による分割に際しては、その切断幅寸法Ｓを、前記開口溝Ｃにおける溝幅寸法Ｗよりも適宜寸法だけ狭くすることにより、切断したあとにおいて、前記開口溝Ｃ内における左右両側面に、前記合成樹脂Ｄの一部を適宜厚さＴの被膜層１１として残すように構成する。
これにより、前記開口溝Ｃ内における左右両側面に残る前記被膜層１１が、前記各繋ぎリード片９，１０における切断面を被覆することになる。
次いで、前記各電子部品1 の多数個に対して、バレルメッキ等のメッキ処理を施すことにより、各電子部品１の表面に露出する前記実装面７，８の表面に、錫又は半田等のように半田付け性に優れた金属によるメッキ層１２，１３を形成することにより、電子部品１の完成品にする。
なお、このメッキ層１２，１３を形成する工程は、前記盤状体Ｂを各電子部品１ごとに切断する工程の前、例えば、前記盤状体Ｂを成形した後において行うようにしても良いことは勿論である。
このような工程を経て製造された電子部品１は、図１２〜図１６に示すように、一組の電極端子片２，３と、この一組の電極端子片２，３に対して電気的に接続した半導体素子４とを備え、前記各電極端子片２，３及び半導体素子４の全体を合成樹脂製のパッケージ体６にて、前記各電極端子片２、３における少なくとも一部の下面が当該パッケージ体６における下面６ａに半田付け用の実装面７，８として露出するように密封して成る構成であり、且つ、前記パッケージ体６の側面に、合成樹脂製の被膜層１１を、前記各電極端子片２，３から外向きに一体に延びる繋ぎリード片９，１０の先端における切断面を被覆するように形成するという構成になっている。
すなわち、前記繋ぎリード片９，１０の全体を、パッケージ体６と、その側面に形成した被膜層１１とによって完全に密封できることにより、プリント回路基板等への半田付け実装に際して、半田付け用実装面以外の部分とプリント回路基板等との間に半田ブリッジが発生するおそれを解消でき、しかも、その複数個を並べて半田付け実装したとき、相隣接する間に電気放電が発生すること及び半田ブリッジが発生することのおそれを解消でき、その上、前記繋ぎリード片９，１０の切断面に、錆び等の腐食が発生すること確実に防止できるとともに、前記パッケージ体６の内部における耐湿性を確実に向上できる。
また、前記した製造方法によると、前記パッケージ体６における側面のうち前記各繋ぎリード片９，１０の先端における切断面が露出する部分を、他の部分よりも寸法Ｔだけ凹ませて、この部分に、前記被膜層１１を、当該被膜層１１の表面がパッケージ体６き側面から突出しないように形成するという構成にできる。
更にまた、前記した製造方法によると、前記被膜層１１のうち前記パッケージ体６における下面６ａの部分には、この被膜層１１用の合成樹脂Ｄを開口溝Ｃ内に充填するときに、この合成樹脂Ｄの上面Ｄ１を中低状に窪んだ形状にしたことによって、斜め上向きの傾斜面１１ａが形成されることになる。
この斜め上向きへの傾斜面１１ａの存在は、電子部品１を、図１７に示すように、プリント回路基板１４に対して半田付け実装したとき、その実装面７，８と、プリント回路基板１４における電極パッド１５との間に存在する半田フィレット１６を外側から見ることを、この傾斜面１１ａが存在しない場合よりも容易にするのである。
なお、前記した実施の形態は、一つの電子部品１に、一つの電極端子片２と二つの電極端子片３とから成る一組の電極端子片を設ける場合であったが、本発明は、これに限らず、一つの電子部品に、一つの電極端子片と一つの電極端子片とから成る一組の電極端子片を設ける場合とか、或いは、一つの電極端子片と三つ以上の電極端子片とから成る一組の電極端子片を設ける場合とか、若しくは、一つの電子部品に、複数組の電極端子片を設ける場合にも適用することができる。
また、前記した実施の形態は、電子部品の複数個を、リードフレームに縦及び横方向のマトリックス状に並べて製造する場合であったが、本発明は、これに限らず、電子部品の複数個を、縦方向又は横方向に一列状に並べて製造する場合においても同様に適用することができる。
ところで、前記盤状体Ｂにおける開口溝Ｃ内に、合成樹脂Ｄを液体の状態で充填するに際しては、前記開口溝Ｃにおける溝幅寸法Ｗが大きいほど、当該開口溝Ｃ内への合成樹脂の充填が容易にできる。
しかし、前記開口溝Ｃにおける溝幅寸法Ｗを大きくすると、リードフレームＡに並べて配設する各電子部品１の相互間の間隔ピッチが、その分だけ広くしなければならないから、一枚のリードフレームＡにて製造することができる電子部品１の個数が少なくなるという問題がある。
本発明者達の実験によると、前記開口溝Ｃにおける溝幅寸法Ｗは、当該開口溝Ｃにおける深さ寸法Ｈの０．８〜２倍にすることが好ましかった。
すなわち、このようにすることにより、前記開口溝Ｃ内に合成樹脂Ｄを充填することを、当該開口溝Ｃにおける溝幅寸法Ｗの増大、ひいては、各電子部品１の相互間において間隔ピッチを広くすることなく、従って、一枚のリードフレームＡにて同時に製造することができる電子部品１の個数の減少を招来することなく、確実に且つ容易に行うことができるのであった。
本発明の製造方法に使用するリードフレームの平面図である。 図１のII−II視断面図である。 本発明の製造方法における第１の工程を示す図である。 図３の要部拡大平面図である。 本発明の製造方法における第２の工程を示す図である。 本発明の製造方法における第３の工程を示す図である。 図６のVII −VII 視断面図である。 本発明の製造方法における第４の工程を示す図である。 図８のIX−IX視断面図である。 本発明の製造方法における第５の工程を示す図である。 図１０のXI−XI視断面図である。 本発明の実施の形態による電子部品の縦断正面図である。 図１２のXIII−XIII視断面図である。 図１２のXIV −XIV 視断面図である。 図１２の底面図である。 本発明の実施の形態による電子部品の斜視図である。 本発明の実施の形態による電子部品を半田付け実装したときの図である。 従来における電子部品の縦断正面図である。 図１８のXIX −XIX 視断面図である。 従来における電子部品の斜視図である。
符号の説明
１ 電子部品
２，３ 電極端子
４ 半導体素子
５ 金属線
６ パッケージ体
６ａ パッケージ体の下面
７，８ 半田付け用の実装面
９，１０ 繋ぎリード片
１１ 被膜層
１２，１３ メッキ層
Ａ リードフレーム
Ａ１ 縦切断線
Ａ２ 横切断線
Ｂ 盤状体
Ｃ 開口溝
Ｄ 合成樹脂

Claims (6)

  1. 少なくとも一組の電極端子片と、この一組の電極端子片に対して電気的に接続した半導体素子とを備え、前記各電極端子片及び半導体素子の全体を合成樹脂製のパッケージ体にて、前記各電極端子片における少なくとも一部の下面が当該パッケージ体における下面に半田付け用の実装面として露出するように密封して成る電子部品において、
    前記パッケージ体の側面に、合成樹脂製の被膜層を、前記電極端子片から外向きに一体に延びる繋ぎリード片の先端における切断面を被覆するように形成することを特徴とする面実装型電子部品。
  2. 前記請求項１の記載において、前記パッケージ体における側面のうち前記繋ぎリード片の先端における切断面が露出する部分を、他の部分よりも凹ませて、この部分に、前記被膜層を形成することを特徴とする面実装型電子部品。
  3. 前記請求項１又は２の記載において、前記被膜層のうち前記パッケージ体における下面の部分を、斜め上向きの傾斜面にすることを特徴とする面実装型電子部品。
  4. 金属板製のリードフレームに、製造目的の電子部品の一つを構成する少なくとも一組の電極端子片を、前記電子部品の複数個を並べて配置する箇所の各々に当該各電極端子片の相互間を繋ぎリード片を介して一体に連結した形態にして設ける工程と、
    前記リードフレームにおける各一組の電極端子片に対して半導体素子を電気的に接続するように供給する工程と、
    前記リードフレームに、前記各電極端子片及び各半導体素子の全体を密封する合成樹脂製の盤状体を、前記各電極端子片における少なくとも一部の下面が当該盤状体の下面に半田付け用の実装面として露出するように設ける工程と、
    前記盤状体における下面のうち前記各電子部品の間の部分に、前記開口溝を、前記繋ぎリード片を切断する深さにして刻設する工程と、
    前記開口溝内に被膜層用の合成樹脂を充填する工程と、
    前記盤状体のうち前記開口溝内の部分を、当該開口溝内の左右両側に前記充填合成樹脂の一部を被膜層として残すように切断することによって前記各電子部品ごとに分割する工程とから成る、
    ことを特徴とする面実装型電子部品の製造方法。
  5. 前記請求項４に記載した構成において、前記開口溝内に被膜層用の合成樹脂を充填する工程が、この合成樹脂の表面がアーチ状に窪んだ形状にする工程であることを特徴とする面実装型電子部品の製造方法。
  6. 前記請求項４又は５の記載において、前記開口溝における溝幅寸法が、当該開口溝における深さ寸法の０．８〜２倍であることを特徴とする面実装型電子部品の製造方法。
JP2004170386A 2004-06-08 2004-06-08 面実装型電子部品の製造方法 Expired - Fee Related JP3915992B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004170386A JP3915992B2 (ja) 2004-06-08 2004-06-08 面実装型電子部品の製造方法
KR1020057015539A KR101130633B1 (ko) 2004-06-08 2005-05-12 면실장형 전자부품과 그 제조방법
US11/597,489 US7781888B2 (en) 2004-06-08 2005-05-12 Surface mounting electronic component and manufacturing method thereof
CNB2005800002735A CN100454530C (zh) 2004-06-08 2005-05-12 面装配型电子部件及其制造方法
PCT/JP2005/008715 WO2005122251A1 (ja) 2004-06-08 2005-05-12 面実装型電子部品とその製造方法
TW94116164A TWI374526B (en) 2004-06-08 2005-05-18 Surface mounted electronic component and manufacturing method therefor
US12/835,491 US8106508B2 (en) 2004-06-08 2010-07-13 Electronic component for surface mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004170386A JP3915992B2 (ja) 2004-06-08 2004-06-08 面実装型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005353700A true JP2005353700A (ja) 2005-12-22
JP3915992B2 JP3915992B2 (ja) 2007-05-16

Family

ID=35503377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004170386A Expired - Fee Related JP3915992B2 (ja) 2004-06-08 2004-06-08 面実装型電子部品の製造方法

Country Status (6)

Country Link
US (2) US7781888B2 (ja)
JP (1) JP3915992B2 (ja)
KR (1) KR101130633B1 (ja)
CN (1) CN100454530C (ja)
TW (1) TWI374526B (ja)
WO (1) WO2005122251A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009023649A1 (en) * 2007-08-10 2009-02-19 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
JP2012191233A (ja) * 2010-11-02 2012-10-04 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置
JP2016105518A (ja) * 2016-03-03 2016-06-09 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
CN107039292A (zh) * 2016-02-04 2017-08-11 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体及其制造方法
JP2018157222A (ja) * 2013-04-16 2018-10-04 ローム株式会社 半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
JP4453711B2 (ja) * 2007-03-30 2010-04-21 Ｔｄｋ株式会社 薄膜部品及び製造方法
JP5416975B2 (ja) 2008-03-11 2014-02-12 ローム株式会社 半導体発光装置
JP5010693B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
US8373279B2 (en) * 2010-04-23 2013-02-12 Infineon Technologies Ag Die package
KR101205970B1 (ko) * 2010-11-18 2012-11-28 주식회사 고영테크놀러지 브리지 연결불량 검출방법
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
TWI471989B (zh) * 2012-05-18 2015-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
USD847102S1 (en) 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
TWD161897S (zh) 2013-02-08 2014-07-21 晶元光電股份有限公司 發光二極體之部分
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
USD774476S1 (en) * 2016-02-25 2016-12-20 Kingbright Electronics Co. Ltd. LED component
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
JP7144245B2 (ja) * 2018-08-31 2022-09-29 日本航空電子工業株式会社 はんだ付け部品
US11538741B2 (en) * 2020-02-17 2022-12-27 Texas Instruments Incorporated Multi-chip module leadless package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3877402B2 (ja) * 1997-11-28 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3686287B2 (ja) * 1999-07-14 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4731021B2 (ja) 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP3915992B2 (ja) * 2004-06-08 2007-05-16 ローム株式会社 面実装型電子部品の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009023649A1 (en) * 2007-08-10 2009-02-19 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
US9553247B2 (en) 2010-11-02 2017-01-24 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2013168652A (ja) * 2010-11-02 2013-08-29 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9159655B2 (en) 2010-11-02 2015-10-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9214414B2 (en) 2010-11-02 2015-12-15 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2012191233A (ja) * 2010-11-02 2012-10-04 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2013165259A (ja) * 2010-11-02 2013-08-22 Dainippon Printing Co Ltd Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US10312171B2 (en) 2013-04-16 2019-06-04 Rohm Co., Ltd. Semiconductor device
US9859182B2 (en) 2013-04-16 2018-01-02 Rohm Co., Ltd. Semiconductor device
JP2018157222A (ja) * 2013-04-16 2018-10-04 ローム株式会社 半導体装置
JP2014225643A (ja) * 2013-04-16 2014-12-04 ローム株式会社 半導体装置
CN107039344A (zh) * 2016-02-04 2017-08-11 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体及其制造方法
CN107039292A (zh) * 2016-02-04 2017-08-11 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体及其制造方法
CN107039292B (zh) * 2016-02-04 2021-09-24 松下知识产权经营株式会社 元件芯片的制造方法、电子部件安装构造体的制造方法
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
CN107039344B (zh) * 2016-02-04 2021-09-24 松下知识产权经营株式会社 元件芯片的制造方法及电子部件安装构造体的制造方法
JP2016105518A (ja) * 2016-03-03 2016-06-09 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法

Also Published As

Publication number Publication date
US8106508B2 (en) 2012-01-31
WO2005122251A1 (ja) 2005-12-22
JP3915992B2 (ja) 2007-05-16
TW200601528A (en) 2006-01-01
KR101130633B1 (ko) 2012-04-02
KR20070020160A (ko) 2007-02-20
US20070247821A1 (en) 2007-10-25
US7781888B2 (en) 2010-08-24
US20100276808A1 (en) 2010-11-04
CN1771599A (zh) 2006-05-10
CN100454530C (zh) 2009-01-21
TWI374526B (en) 2012-10-11

Similar Documents

Publication Publication Date Title
JP3915992B2 (ja) 面実装型電子部品の製造方法
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP4860939B2 (ja) 半導体装置
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
US7154155B2 (en) Wing-shaped surface mount package for light emitting diodes
JPH10223817A (ja) 側面型電子部品の電極構造及びその製造方法
JP2006013001A (ja) 面実装型電子部品及びその製造方法
EP3998629B1 (en) Method of making a leadframe and leadframe
JP2006165411A (ja) 半導体装置およびその製造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
JP4255842B2 (ja) 半導体装置
JP2009188005A (ja) 表面実装型半導体装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP3842683B2 (ja) 多数個取り配線基板
JP4749165B2 (ja) 多数個取り配線基板
JP3342172B2 (ja) 電子回路部品及びその製造方法
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP3103741B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2005285866A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R150 Certificate of patent or registration of utility model

Ref document number: 3915992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees