JP3342172B2 - 電子回路部品及びその製造方法 - Google Patents

電子回路部品及びその製造方法

Info

Publication number
JP3342172B2
JP3342172B2 JP08069694A JP8069694A JP3342172B2 JP 3342172 B2 JP3342172 B2 JP 3342172B2 JP 08069694 A JP08069694 A JP 08069694A JP 8069694 A JP8069694 A JP 8069694A JP 3342172 B2 JP3342172 B2 JP 3342172B2
Authority
JP
Japan
Prior art keywords
substrate
electronic element
hole
electrode
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08069694A
Other languages
English (en)
Other versions
JPH07288297A (ja
Inventor
俊之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP08069694A priority Critical patent/JP3342172B2/ja
Publication of JPH07288297A publication Critical patent/JPH07288297A/ja
Application granted granted Critical
Publication of JP3342172B2 publication Critical patent/JP3342172B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Resistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＣＣ等として使用さ
れる電子回路部品及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】基板１の表面に凹設した電子素子搭載部
２にＩＣチップのような半導体等の電子素子６を搭載す
ると共に電子素子６を封止樹脂７で封止し、基板１の対
向する一対の側面にそれぞれ電極１５を設けると共に基
板１の他の対向する一対の側面にも電極１６を設けるこ
とによって、三極以上の電極１５，１６を形成するよう
にした電子回路部品Ａが提供されている。図１５にその
一例を示す。
【０００３】図１６は図１５の電子回路部品Ａの製造に
用いられる積層板や樹脂成形品で作成した基板１を示す
ものであり、表面に凹設した電子素子搭載部２に銅メッ
キや金メッキ等の金属メッキを施すことによって導体層
５ａが形成してある。また基板１の対向する一対の側面
にもそれぞれ金属メッキを施すことによって導体層５ｄ
が形成してあり、この導体層５ｄによって一対の電極１
５を形成するようにしてある。そして基板１の他の対向
する一対の側面の中央部にはそれぞれ電極用凹部１７が
上下に亘って凹設してあり、電極用凹部１７の内周面に
金属メッキを施すことによって導体層５ｃが形成してあ
る。この導体層５ｃは基板１の表面に金属メッキを施す
ことによって設けた連絡用導体層５ｅを介して電子素子
搭載部２に形成した導体層５ａと連続しており、導体層
５ａと電気的に接続されたこの電極用凹部１７の導体層
５ｃによって電極１６が形成されるようにしてある（図
において各導体層をクロス斜線で表示する）。
【０００４】ここで、図１６には単体の基板１が図示し
てあるが、実際には鎖線で示すように基板１を多数個取
りできるように細長く形成した多数個取基板８を用い、
この多数個取基板８の表面に電子素子搭載部２を所定間
隔で形成しておくと共に隣合う電子素子搭載部２の間の
位置において多数個取基板８に表裏に貫通する電極形成
用孔１８を形成しておき、この多数個取基板８に金属メ
ッキをすることによって導体層５ａ，５ｃ，５ｄ，５ｅ
を形成するようにしてある。
【０００５】そして、多数個取基板８の各電子素子搭載
部２に電子素子６を搭載すると共に電子素子６と電極１
５のリード部１５ａとの間にワイヤー１９をボンディン
グして電子素子６と電極１５とを電気的に接続し、さら
に多数個取基板８の表面に封止樹脂７を成形して電子素
子６を封止する（図において封止樹脂を点々で表示す
る）。この後に、多数個取基板８を各電極形成用孔１８
を通る線で切断して個々の基板１に切り離すことによっ
て、図１５に示すような、基板１に電子素子６を搭載し
て樹脂封止した電子回路部品Ａを作成することができる
ものである。ここで、多数個取基板８を電極形成用孔１
８を通る線で切断して電極形成用孔１８を分割すること
によって、基板１の側面の中央部に電極用凹部１７が形
成されるようにするものであり、電極用凹部１７の導体
層５ｃによる電極１６が基板１の側面に形成されるもの
である。この電極１６は電子素子搭載部２の導体層５を
通じて電子素子６と電気的に接続されている。
【０００６】上記のように形成される電子回路部品Ａは
図１７に示すようにプリント基板２０等に表面実装して
使用されるものである。すなわち、プリント基板２０に
設けた回路２１のリード部２１ａの上に電極１５，１６
が載るように電子回路部品Ａをセットし、各リード部２
１ａと電極１５，１６とを半田付けすることによって、
プリント基板２０に電子回路部品Ａを実装することがで
きるものである。
【０００７】
【発明が解決しようとする課題】上記のように電子回路
部品Ａを作成するにあたって、電極１６は多数個取基板
８の表裏に開口するように設けた電極形成用孔１８を分
割することによって形成される電極用凹部１７の内周に
設けられており、電極形成用孔１８内には多数個取基板
８の表面に封止樹脂７を成形する際にこの封止樹脂７の
一部が入り込んで充填されている。
【０００８】従って図１５に示すように、基板１の側面
の電極用凹部１７の電極１６は電極形成用孔１８内に充
填された封止樹脂７で被覆されており、上記のように電
極１５，１６をリード部２１ａに半田付けするにあたっ
て、露出している電極１５の表面には金属に対する半田
の良好な濡れ性によって半田フィレット２２が形成さ
れ、半田密着性を高めて電極１５とリード部２１ａを信
頼性高く接続することができるが、電極１６は封止樹脂
７で被覆されて露出していないためにこのような半田フ
ィレット２２は形成されず、半田密着性が悪くなって電
極１６とリード部２１ａを信頼性高く接続することがで
きない。
【０００９】このように図１５に示す従来の電子回路部
品Ａはプリント基板２０等への接続信頼性に問題を有す
るものであった。本発明は上記の点に鑑みてなされたも
のであり、プリント基板等への半田付けによる接続信頼
性を高めることができる電子回路部品を提供することを
目的とするものである。
【００１０】
【課題を解決するための手段】本発明に係る電子回路部
品は、基板１の表面の電子素子搭載部２から基板１の裏
面に貫通するスルーホール３を設け、基板１の側面に裏
面及び側面で開口する電極用凹部４を設け、電子素子搭
載部２に形成した導体層５ａとスルーホール３の内周に
形成した導体層５ｂとを連続させると共にスルーホール
３の内周のこの導体層５ｂと電極用凹部４に形成した電
極用の導体層５ｃとを連続させ、電子素子搭載部２に電
子素子６を搭載すると共に基板１の表面に封止樹脂７を
成形して電子素子６を封止して成ることを特徴とするも
のである。
【００１１】本発明に係る電子回路部品の製造方法は、
帯状の多数個取基板８の表面に複数の電子素子搭載部２
を所定間隔で形成すると共に各電子素子搭載部２から多
数個取基板８の裏面に貫通するスルーホール３を設け、
隣合う電子素子搭載部２の間の位置において多数個取基
板８の裏面に有底の電極形成用穴９を設け、電子素子搭
載部２とスルーホール３の内周と電極形成用穴９の内周
に連続する導体層５ａ，５ｂ，５ｃを形成し、次に、電
子素子搭載部２に電子素子６を搭載した後に基板１の表
面に封止樹脂７を成形して電子素子６を封止し、しかる
後、電極形成用穴９を通る位置で多数個取基板８及び封
止樹脂７をその幅方向に切断して、多数個取基板８を複
数の基板１に分割すると共に基板１の側面に電極形成用
穴９の分割によって電極用凹部４を形成することを特徴
とするものである。
【００１２】また本発明に係る電子回路部品は、基板１
の表面の電子素子搭載部２から基板１の裏面に貫通する
スルーホール３を設け、電子素子搭載部１に形成した導
体層５ａと連続する導体層５ｂをスルーホール３の内周
に形成すると共にこの導体層５ａ，５ｂによってスルー
ホール３の電子素子搭載部２への開口を閉塞し、電子素
子搭載部２に電子素子６を搭載すると共に基板１の表面
に封止樹脂７を成形して電子素子６を封止して成ること
を特徴とするものである。
【００１３】この電子回路部品にあって、スルーホール
３を基板１の側面に開口させて形成すると共にスルーホ
ール３に形成した導体層５ｂを電極用の導体層５ｂとす
ることができる。
【００１４】
【作用】基板１の表面の電子素子搭載部２から基板１の
裏面に貫通するスルーホール３を設け、基板１の側面に
裏面及び側面で開口する電極用凹部４を設け、電子素子
搭載部２に形成した導体層５ａとスルーホール３の内周
に形成した導体層５ｂとを連続させると共にスルーホー
ル３の内周のこの導体層５ｂと電極用凹部４に形成した
電極用の導体層５ｃとを連続させるようにしているため
に、電極用凹部４に形成した電極用の導体層５ｃはスル
ーホール３の内周の導体層５ｂを介して電子素子６を搭
載する電子素子搭載部２の導体層５ａと電気的に導通し
ており、しかも基板１の表面に封止樹脂７を成形する際
にスルーホール３内に封止樹脂７が充填されても基板１
の表面に開口しない電極用凹部４には封止樹脂７は充填
されず、電極用凹部４に形成した電極用の導体層５ｃが
封止樹脂７で被覆されることはない。
【００１５】また、基板１の表面の電子素子搭載部２か
ら基板１の裏面に貫通するスルーホール３を設け、電子
素子搭載部１に形成した導体層５ａと連続する導体層５
ｂをスルーホール３の内周に形成すると共にこの導体層
５ａ，５ｂによってスルーホール３の電子素子搭載部２
への開口を閉塞するようにすれば、封止樹脂７を成形す
る際にスルーホール３内に封止樹脂７が流入して充填さ
れることを防ぐことができる。
【００１６】
【実施例】以下本発明を実施例によって詳述する。図２
は積層板や樹脂成形品で作成した基板１を示すものであ
り、その表面には電子素子搭載部２が凹設してある。基
板１にはその表裏に貫通するスルーホール３が設けてあ
る。スルーホール３は基板１の表面側においては図２
（ａ）のように電子素子搭載部２の傾斜する側面で開口
し、基板１の裏面側においては図２（ｂ）のように基板
１の裏面と側面に開口するにように形成してあり、電子
素子搭載部２の両側部に合計４ヵ所に設けるようにして
ある。スルーホール３は電子素子搭載部２のどの箇所で
開口させてもよく、図２（ａ）のように電子素子搭載部
２の側面に開口させることに限定されるものではない。
また基板１の対向する一対の側面の中央部にはそれぞれ
電極用凹部４が凹設してある。電極用凹部４は断面半円
状に形成してあり、基板１の裏面及び側面にのみ開口
し、基板１の上面には開口しないように形成してある。
【００１７】図３は基板１に銅メッキや金メッキ等の金
属メッキを施すことによって、電子素子搭載部２の底面
と側面に導体層５ａ、スルーホール３の内周に導体層５
ｂ、電極用凹部４の内周面に導体層５ｃ、基板１の電極
用凹部４を設けていない側の対向する側面に導体層５ｄ
を、それぞれ形成した状態を示すものであり（図におい
て各導体層をクロス斜線で表示する）、スルーホール３
の電子素子搭載部２への開口部２３ａを介して電子素子
搭載部２の導体層５ａとスルーホール３の導体層５ｂと
は一体に連続するようにしてある。また基板１の下面の
うちスルーホール３と電極用凹部４との間には連絡用導
体層５ｆが同様に金属メッキで形成してあり、この連絡
用導体層５ｆを介してスルーホール３の導体層５ｂと電
極用凹部４の導体層５ｃとは一体に連続するようにして
ある。従って、電極用凹部４の導体層５ｃはスルーホー
ル３の導体層５ｂを通して電子素子搭載部２の導体層５
ａと電気的に接続されており、この導体層５ｃで電極１
６が形成されるようにしてある。
【００１８】導体層５ｄは基板１の対向する両側面にそ
の全面に亘って形成してあり、この導体層５ｄは基板１
の上面の端部及び下面の端部にも延長して設けるように
してある。さらにこの導体層５ｄで電極１５が構成され
るものであり、基板１の上面においてこの導体層５ｄに
はリード部１５ａが形成してある。ここで、図２や図３
には単体の基板１が図示してあるが、実際の製造におい
ては、細長く形成した多数個取基板８を用い、この多数
個取基板８を後述するように切断することによって、基
板１を多数個取りできるようにしてある。図４は多数個
取基板８を示すものであり、図４（ａ）のように多数個
取基板８の表面に多数の電子素子搭載部２を多数個取基
板８の長手方向に沿って所定間隔で形成してあると共
に、図４（ｂ）のように隣合う電子素子搭載部２の間の
位置において多数個取基板８の裏面に開口する有底丸穴
の電極形成用穴９が形成してある。また各電子素子搭載
部２に小さな開口部２３ａを設けて形成したスルーホー
ル３のうち、隣合う電子素子搭載部２に相対向する位置
において設けたものは、多数個取基板８の裏面において
電極形成用穴９の両側で合流して図５に示すように一つ
の大きな開口部２３ｂとして開口するようにしてある。
【００１９】そしてこの多数個取基板８に金属メッキを
施すことによって、既述した導体層５ａ，５ｂ，５ｃ，
５ｄ，５ｆを図６や図７に示すように形成するものであ
る。ここで導体層５ｃは電極形成用穴９の内周に形成す
るようにしてある。また、上記多数個取基板８は図８及
び図９に示すように、複数本を並列して枠体２４で一体
化するようにしてあり、さらに多数個取りの成形等をお
こなうことができるようにしてある。
【００２０】上記のように多数個取基板８に導体層５
ａ，５ｂ，５ｃ，５ｄ，５ｆを形成した後、多数個取基
板８の各電子素子搭載部２にＩＣ等の電子素子６を搭載
すると共に電子素子６と電極１５のリード部１５ａとの
間にワイヤー１９をボンディングして電子素子６と電極
１５とを電気的に接続する。またこのように電子素子搭
載部２に電子素子６を搭載すると、電子素子搭載部２の
導電層５ａからスルーホール３の導電層５ｂ及び連絡用
導体層５ｆを通して電極形成用穴９の導体層５ｃに電子
素子６が電気的に接続されるものであり、導体層５ｃで
電極１６が構成されるものである。
【００２１】次に、多数個取基板８を成形金型にセット
し、多数個取基板８の表面にエポキシ樹脂等の封止樹脂
７を成形して電子素子６を封止する（図において封止樹
脂を点々で表示する）。封止樹脂７は図８に示すよう
に、多数個取基板８の表面の両側部を除いて全面に亘っ
て成形するようにしてあり、このように封止樹脂７を成
形すると、図１０に示すように電子素子搭載部２への開
口部２３ａからスルーホール３内に封止樹脂７が流入さ
れ、スルーホール３内は封止樹脂７で充填される。従っ
て、スルーホール３の内周に形成した導体層５ｂは封止
樹脂７で被覆されるために、この導体層５ｂを外部接続
用の電極として使用することはできない。一方、電極形
成用穴９は多数個取基板８の表面に開口していないため
に、電極形成用穴９内に封止樹脂７が流入して充填され
ることはない。
【００２２】このように封止成形をした後、多数個取基
板８を各電極形成用穴９を通る線（図８、図９に鎖線で
示す）で幅方向に切断して個々の基板１に切り離すこと
によって、図１に示すような電子回路部品Ａを作成する
ことができるものである。ここで、多数個取基板８を電
極形成用穴９を通る線で切断して電極形成用穴９を分割
することによって、基板１の側面の中央部に電極用凹部
４が形成されるようにするものであり、電極用凹部４の
導体層５ｃによる電極１６が基板１の側面に形成される
ものである。この電極１６は既述のように電子素子搭載
部２の導体層５を通じて電子素子６と電気的に接続され
ている。また電極形成用穴９には封止樹脂７が充填され
てないので、電極用凹部４の導体層５ｃによる電極１６
は封止樹脂７で被覆されず、基板１の側面に露出されて
いる。
【００２３】上記のように形成される電子回路部品Ａ
は、ＬＣＣ等として、図１１に示すようにプリント基板
２０等に表面実装して使用されるものである。すなわ
ち、プリント基板２０に設けた回路２１のリード部２１
ａの上に電極１５，１６が載るように電子回路部品Ａを
セットし、各リード部２１ａと電極１５，１６とを半田
付けすることによって、プリント基板２０に電子回路部
品Ａを実装することができるものである。ここで、この
ように電極１５，１６を回路２１のリード部２１ａに半
田付けするにあたって、電極１５，１６はともに金属の
導体層５ｃ，５ｄが露出して形成されているので、電極
１５，１６の表面は半田の濡れ性が良好であり、電極１
５，１６の表面に半田フィレット２２が形成される。従
って高い半田密着性で電極１５，１６とリード部２１ａ
とを信頼性高く接続することができるものである。
【００２４】図１２は本発明の他の実施例を示すもので
あり、このものでは多数個取基板８に設けたスルーホー
ル３の電子素子搭載部２への開口部２３ａの大きさを図
１２（ａ）のように小さく形成してある。そして多数個
取基板８に金属メッキを施して導体層５ａ，５ｂを形成
する際に、図１２（ｂ）に示すように導体層５ａ，５ｂ
によって開口部２３ａが閉塞されるようにしてある。従
って、電子素子搭載部２に電子素子６を搭載して封止樹
脂７を多数個取基板８の表面に成形するにあたって、封
止樹脂７は閉塞されている開口部２３ａからスルーホー
ル３内に流入することがなく、図１２（ｃ）のようにス
ルーホール３内に封止樹脂７が充填されないようにする
ことができるものである。
【００２５】このように、スルーホール３内に封止樹脂
７が充填されないようにすると、封止樹脂７がスルーホ
ール３の裏面の開口部２３ｂから電極形成用穴９に及ぶ
ようなおそれが全くなくなり、電極用凹部４の導体層５
ｃが封止樹脂７で被覆されることを一層確実に防ぐこと
ができるものである。また、上記のようにスルーホール
３に封止樹脂７が充填されないようにすれば、スルーホ
ール３の内周に形成した導体層５ｂは封止樹脂７で被覆
されないので、この導体層５ｂを電極１６として用いる
ことが可能になり、電極用凹部４に導体層５ｃを設けて
電極１６を形成するような必要がなくなる。
【００２６】図１３はその一例を示すものであり、図１
３（ａ）に示すようにスルーホール３を電子素子搭載部
２の両側の中央部においてそれぞれ１個ずつ設けること
によって、スルーホール３を基板１の側面の中央部に開
口させるようにしてある。電極用凹部４を設けず、スル
ーホール３をこのように形成するようにした他は、前記
図２に示したものと構成を同じにすることができる。そ
して金属メッキを施すことによって図１３（ｂ）に示す
ように、電子素子搭載部２に導体層５ａ、スルーホール
３の内周に導体層５ｂ、基板１のスルーホール３を開口
させていない側の対向する側面に電極１５を構成する導
体層５ｄをそれぞれ形成するようにしてある。電極用凹
部４に導体層５ｃを形成しない他は、前記図３に示した
ものと構成を同じにすることができる。
【００２７】図１３（ａ）（ｂ）には単体の基板１が図
示してあるが、実際の製造においては、既述した図４〜
図９の場合と同じ構成の細長く形成した多数個取基板８
を用い、電子素子６を実装して封止樹脂７を封止成形し
た後に、多数個取基板８を切断することによって、基板
１を多数個取りできるようにしてある。図１３（ｃ）に
既述の工程と同様にして作成した電子回路部品Ａを示
す。このものでは、多数個取基板８を切断することによ
って基板１の側面の中央部にスルーホール３を開口さ
せ、スルーホール３の内周に設けた導体層５ｂを電極１
６として使用することができる。このように作成した電
子回路部品Ａは図１１と同様にして、電極１５，１６を
回路２１のリード部２１ａに半田付けすることによっ
て、プリント基板２０に実装することができる。
【００２８】尚、上記実施例では、隣合う電子素子搭載
部２に相対向する位置において設けた一対のスルーホー
ル３を図５に示すように多数個取基板８の裏面において
合流して開口させるようにしたが、図１４（ａ）のよう
に各スルーホール３を独立させて形成するようにしても
よい。またスルーホール３は図１４（ｂ）（ｃ）（ｄ）
のように任意の形状に形成することができるものであ
る。図１４（ｃ）の実施例では電子素子搭載部２の端部
に段部２５を設け、スルーホール３をこの段部において
形成するようにしてある。
【００２９】
【発明の効果】上記のように本発明は、基板の表面の電
子素子搭載部から基板の裏面に貫通するスルーホールを
設け、基板の側面に裏面及び側面で開口する電極用凹部
を設け、電子素子搭載部に形成した導体層とスルーホー
ルの内周に形成した導体層とを連続させると共にスルー
ホールの内周のこの導体層と電極用凹部に形成した電極
用の導体層とを連続させ、電子素子搭載部に電子素子を
搭載すると共に基板の表面に封止樹脂を成形して電子素
子を封止するようにしたので、電極用凹部に形成した電
極用の導体層はスルーホールの導体層を介して電子素子
を搭載する電子素子搭載部の導体層と電気的に導通して
おり、しかも基板の表面に成形される封止樹脂がスルー
ホール内に充填されても基板の表面に開口しない電極用
凹部には封止樹脂は充填されないものであって、基板の
側面の電極用凹部に形成した電極用の導体層が封止樹脂
で被覆されることはないものであり、この電極用の導体
層の半田濡れ性を確保して良好な半田フィレットを生じ
させ、プリント基板等への接続信頼性を高めることがで
きるものである。
【００３０】また上記電子回路部品を製造するにあたっ
て、帯状の多数個取基板の表面に複数の電子素子搭載部
を所定間隔で形成すると共に各電子素子搭載部から多数
個取基板の裏面に貫通するスルーホールを設け、隣合う
電子素子搭載部の間の位置において多数個取基板の裏面
に有底の電極形成用穴を設け、電子素子搭載部とスルー
ホールの内周と電極形成用穴の内周に連続する導体層を
形成し、次に、電子素子搭載部に電子素子を搭載した後
に基板の表面に封止樹脂を成形して電子素子を封止し、
しかる後、電極形成用穴を通る位置で多数個取基板及び
封止樹脂をその幅方向に切断して、多数個取基板を複数
の基板に分割すると共に基板の側面に電極形成用穴の分
割によって電極用凹部を形成するようにしたので、多数
個取基板の表面に封止樹脂を成形する際にスルーホール
内に成形樹脂が流入して充填されても、多数個取基板の
表面に開口しない電極形成用穴には封止樹脂は流入され
ず充填されないものであって、電極形成用穴が切断分割
されて形成される電極用凹部が封止樹脂によって充填さ
れて被覆されることを防ぐことができるものであり、し
かも多数個取基板によって多数の電子回路部品を作成す
ることができ、生産性高く電子回路部品を製造すること
ができるものである。
【００３１】また本発明は、基板の表面の電子素子搭載
部から基板の裏面に貫通するスルーホールを設け、電子
素子搭載部に形成した導体層と連続する導体層をスルー
ホールの内周に形成すると共にこの導体層によってスル
ーホールの電子素子搭載部への開口を閉塞し、電子素子
搭載部に電子素子を搭載すると共に基板の表面に封止樹
脂を成形して電子素子を封止するようにしたので、基板
の表面に成形される封止樹脂がスルーホール内に流入し
て充填されることを防ぐことができるものである。また
スルーホールを基板の側面に開口させて形成することに
よって、スルーホールに形成した導体層を電極用の導体
層とすることが可能になるものである。
【図面の簡単な説明】
【図１】本発明の一実施例の斜視図である。
【図２】同上の基板を示すものであり、（ａ）は表面側
から見た斜視図、（ｂ）は裏面側から見た斜視図であ
る。
【図３】同上の導体層を設けた基板を示すものであり、
（ａ）は表面側から見た斜視図、（ｂ）は裏面側から見
た斜視図である。
【図４】同上の多数個取基板を示すものであり、（ａ）
は表面側から見た斜視図、（ｂ）は裏面側から見た斜視
図である。
【図５】同上の多数個取基板の一部の拡大断面図であ
る。
【図６】同上の導体層を設けた多数個取基板を示すもの
であり、（ａ）は表面側から見た斜視図、（ｂ）は裏面
側から見た斜視図である。
【図７】同上の導体層を設けた多数個取基板の一部の拡
大断面図である。
【図８】同上の電子素子を搭載し且つ樹脂封止した多数
個取基板の全体を示すものであり、（ａ）は縮小した平
面図、（ｂ）は縮小した側面図である。
【図９】同上の電子素子を搭載し且つ樹脂封止した多数
個取基板の全体を示す縮小した底面図である。
【図１０】同上の電子素子を搭載し且つ樹脂封止した多
数個取基板の一部の拡大断面図である。
【図１１】同上の電子回路部品の実装状態を示す斜視図
である。
【図１２】本発明の他の実施例を示すものであり、
（ａ）は多数個取基板の一部の拡大断面図、（ｂ）は導
体層を設けた多数個取基板の一部の拡大断面図、（ｃ）
は電子素子を搭載し且つ樹脂封止した多数個取基板の一
部の拡大断面図である。
【図１３】同上の実施例を示すものであり、（ａ）は基
板の斜視図、（ｂ）は導体層を設けた基板の斜視図、
（ｃ）は電子回路部品の斜視図である。
【図１４】本発明のさらに他の実施例を示すものであ
り、（ａ）乃至（ｄ）は基板の一部の断面図である。
【図１５】従来例の電子回路部品を示す斜視図である。
【図１６】従来例の導体層を設けた基板を示す斜視図で
ある。
【図１７】従来例の電子回路部品の実装状態を示す斜視
図である。
【符号の説明】
１ 基板 ２ 電子素子搭載部 ３ スルーホール ４ 電極用凹部 ５ａ，５ｂ，５ｃ 導体層 ６ 電子素子 ７ 封止樹脂 ８ 多数個取基板 ９ 電極形成用穴
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/28 H01L 23/48 H01L 21/56

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板の表面の電子素子搭載部から基板の
    裏面に貫通するスルーホールを設け、基板の側面に裏面
    及び側面で開口する電極用凹部を設け、電子素子搭載部
    に形成した導体層とスルーホールの内周に形成した導体
    層とを連続させると共にスルーホールの内周のこの導体
    層と電極用凹部に形成した電極用の導体層とを連続さ
    せ、電子素子搭載部に電子素子を搭載すると共に基板の
    表面に封止樹脂を成形して電子素子を封止して成ること
    を特徴とする電子回路部品。
  2. 【請求項２】 帯状の多数個取基板の表面に複数の電子
    素子搭載部を所定間隔で形成すると共に各電子素子搭載
    部から多数個取基板の裏面に貫通するスルーホールを設
    け、隣合う電子素子搭載部の間の位置において多数個取
    基板の裏面に有底の電極形成用穴を設け、電子素子搭載
    部とスルーホールの内周と電極形成用穴の内周に連続す
    る導体層を形成し、次に、電子素子搭載部に電子素子を
    搭載した後に基板の表面に封止樹脂を成形して電子素子
    を封止し、しかる後、電極形成用穴を通る位置で多数個
    取基板及び封止樹脂をその幅方向に切断して、多数個取
    基板を複数の基板に分割すると共に基板の側面に電極形
    成用穴の分割によって電極用凹部を形成することを特徴
    とする電子回路部品の製造方法。
  3. 【請求項３】 基板の表面の電子素子搭載部から基板の
    裏面に貫通するスルーホールを設け、電子素子搭載部に
    形成した導体層と連続する導体層をスルーホールの内周
    に形成すると共にこの導体層によってスルーホールの電
    子素子搭載部への開口を閉塞し、電子素子搭載部に電子
    素子を搭載すると共に基板の表面に封止樹脂を成形して
    電子素子を封止して成ることを特徴とする電子回路部
    品。
  4. 【請求項４】 スルーホールを基板の側面に開口させて
    形成すると共にスルーホールに形成した導体層を電極用
    の導体層として成ることを特徴とする請求項３に記載の
    電子回路部品。
JP08069694A 1994-04-19 1994-04-19 電子回路部品及びその製造方法 Expired - Lifetime JP3342172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08069694A JP3342172B2 (ja) 1994-04-19 1994-04-19 電子回路部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08069694A JP3342172B2 (ja) 1994-04-19 1994-04-19 電子回路部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07288297A JPH07288297A (ja) 1995-10-31
JP3342172B2 true JP3342172B2 (ja) 2002-11-05

Family

ID=13725500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08069694A Expired - Lifetime JP3342172B2 (ja) 1994-04-19 1994-04-19 電子回路部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP3342172B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPH07288297A (ja) 1995-10-31

Similar Documents

Publication Publication Date Title
KR100730826B1 (ko) 반도체 패키지 및 그 리드 프레임
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
US6861750B2 (en) Ball grid array package with multiple interposers
JPS6134963A (ja) 集積回路チツプ・キヤリア
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP3839178B2 (ja) 半導体装置
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP2003100980A (ja) 半導体装置及びその製造方法
US6774500B1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
JP2021125611A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH06140738A (ja) リードレスチップキャリア
JP3342172B2 (ja) 電子回路部品及びその製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JPH04280667A (ja) 高集積半導体装置
JPH0936155A (ja) 半導体装置の製造方法
JPH02172266A (ja) リード、パッケージ及び電気回路装置
JPH02343A (ja) 電子部品搭載用基板
JPH11163197A (ja) 半導体実装用基板
JP3466354B2 (ja) 半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JPH0517709B2 (ja)
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP3528959B2 (ja) チップ形電子部品
JPH118331A (ja) 半導体装置及び集積半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070823

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100823

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110823

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120823

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130823

Year of fee payment: 11

EXPY Cancellation because of completion of term