JP2021125611A - リードフレーム、半導体装置及びリードフレームの製造方法 - Google Patents

リードフレーム、半導体装置及びリードフレームの製造方法 Download PDF

Info

Publication number
JP2021125611A
JP2021125611A JP2020019203A JP2020019203A JP2021125611A JP 2021125611 A JP2021125611 A JP 2021125611A JP 2020019203 A JP2020019203 A JP 2020019203A JP 2020019203 A JP2020019203 A JP 2020019203A JP 2021125611 A JP2021125611 A JP 2021125611A
Authority
JP
Japan
Prior art keywords
recess
lead
frame
lead frame
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020019203A
Other languages
English (en)
Other versions
JP7391694B2 (ja
Inventor
孝治 渡邊
Koji Watanabe
孝治 渡邊
健太郎 金子
Kentaro Kaneko
健太郎 金子
洋人 関
Hiroto Seki
洋人 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020019203A priority Critical patent/JP7391694B2/ja
Priority to US17/165,032 priority patent/US11616005B2/en
Priority to TW110104113A priority patent/TW202201663A/zh
Publication of JP2021125611A publication Critical patent/JP2021125611A/ja
Application granted granted Critical
Publication of JP7391694B2 publication Critical patent/JP7391694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】凹部でのリードの変形を抑制する。
【解決手段】リードフレームは、枠体と枠体からそれぞれ突出する複数のリードと、枠体を挟んで互いに隣り合うリードの一面に跨って形成される凹部とを有し、凹部は、第１凹部と、底面において第１凹部と部分的に重なり且つ第１凹部よりも深さが浅い第２凹部とを有する。
【選択図】図４

Description

本発明は、リードフレーム、半導体装置及びリードフレームの製造方法に関する。
薄型の半導体装置として、ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置が知られている。ＱＦＮ型の半導体装置では、リードフレームの搭載面に搭載した半導体素子が封止樹脂によって封止され、搭載面とは反対側に位置する裏面からリードの一部が露出している。
このようなＱＦＮ型の半導体装置の製造工程では、まず、金属板に対してエッチング加工を行うことで、各半導体素子に対応する領域がマトリクス状に配置されたリードフレームを得る。リードフレームでは、各半導体素子に対応する領域が枠体によって区画されている。枠体には、複数のリードがそれぞれ連結されている。枠体は、コネクティングバーとも呼ばれる。また、リードフレームでは、枠体を挟んで互いに隣り合うリードの一面に跨って、凹部が形成される。続いて、ＱＦＮ型の半導体装置の製造工程では、リードフレーム上に半導体素子を搭載する。続いて、封止樹脂を用いてリード及び半導体素子を封止するモールディングが行われる。その後、リードフレームの枠体を含む切削範囲を切削可能なソーイングブレードを用いてソーイング加工を行うことにより、各半導体素子を分離することができる。
リードフレームの枠体を含む切削範囲がソーイングブレードによって切削される際には、リードの側方の端部が封止樹脂から露出するとともに、リードの側方の端部において凹部が切断される。切断された凹部は、半導体装置がはんだを用いて実装基板に実装される場合に、リードの側方の端部においてはんだの濡れ拡がりを促進する機能を有する。これにより、リードの側方の端部において凹部によりはんだのフィレットが形成され、結果として、半導体装置が実装基板に強固に接合される。
米国特許第６６０８３６６号明細書 特開２０１４−１１４５７号公報
ところで、リードフレームの枠体を含む範囲をソーイングブレードで切断する場合、枠体等から発生する切削屑が、封止樹脂から露出するリードの側方の端部において凹部に付着することがある。凹部に切削屑が付着すると、凹部内のはんだの濡れ拡がりが切削屑によって制限され、実装基板に対する半導体装置の実装時にはんだのフィレットが形成され難くなる。このため、半導体装置と実装基板との接続信頼性が損なわれたり、フィレットによるはんだの視認性が低下したりする。
これに対して、凹部を深くして切削屑の付着による影響を低減することが考えられる。例えば、リードフレームにおいて枠体を挟んで互いに隣り合うリードの一面に凹部が形成される際に、凹部全体におけるリードの一面からの深さをリードの厚さの半分以上まで増大することが考えられる。しかしながら、凹部全体の深さが増大するほど、凹部においてリード全体の厚さが減少するため、リードの強度を確保することが困難となる。結果として、凹部においてリードの変形が生じる虞がある。
開示の技術は、上記に鑑みてなされたものであって、凹部でのリードの変形を抑制することができるリードフレーム、半導体装置及びリードフレームの製造方法を提供することを目的とする。
本願の開示するリードフレームは、一つの態様において、枠体と前記枠体からそれぞれ突出する複数のリードと、前記枠体を挟んで互いに隣り合う前記リードの一面に跨って形成される凹部とを有し、前記凹部は、第１凹部と、底面において前記第１凹部と部分的に重なり且つ前記第１凹部よりも深さが浅い第２凹部とを有する。
本願の開示するリードフレームの一つの態様によれば、凹部でのリードの変形を抑制することができる、という効果を奏する。
図１は、実施例に係るリードフレームの構成の一例を示す平面図である。 図２は、リードフレームを上面側から見た平面図である。 図３は、リードフレームを下面側から見た平面図である。 図４は、図３のＩＶ−ＩＶ線断面を示す図である。 図５は、枠体を挟んで互いに隣り合うリードの下面を拡大して示す図である。 図６は、図５のＶＩ−ＶＩ線断面を示す図である。 図７は、図５のＶＩＩ−ＶＩＩ線断面を示す図である。 図８は、実施例に係るリードフレームを用いて作成された半導体装置を下面側から見た平面図である。 図９は、図８のＩＸ−ＩＸ線断面を示す図である。 図１０は、リードの下面の側方端部を拡大して示す図である。 図１１は、図１０のＸＩ−ＸＩ線断面を示す図である。 図１２は、実施例に係るリードフレームの製造方法の一例を示すフローチャートである。 図１３は、レジスト層形成工程を説明する図である。 図１４は、凹部形成工程を説明する図である。 図１５は、レジスト層除去工程を説明する図である。 図１６は、レジスト層形成工程を説明する図である。 図１７は、枠体、リード、ダイパッド及び凹部形成工程を説明する図である。 図１８は、レジスト層除去工程を説明する図である。 図１９は、めっき層形成工程を説明する図である。 図２０は、モールド用テープ貼付工程を説明する図である。 図２１は、実施例に係る半導体装置の製造方法の一例を示すフローチャートである。 図２２は、半導体素子搭載工程を説明する図である。 図２３は、半導体素子接続工程を説明する図である。 図２４は、モールド工程を説明する図である。 図２５は、モールド用テープ剥離工程を説明する図である。 図２６は、個片化工程を説明する図である。 図２７は、半導体装置の実装を説明する図である。 図２８は、凹部の形状の一例を示す図である。 図２９は、図２８のＸＸＩＸ−ＸＸＩＸ線断面を示す図である。 図３０は、図２８のＸＸＸ−ＸＸＸ線断面を示す図である。 図３１は、変形例に係るリードフレームを上面側から見た平面図である。 図３２は、変形例に係るリードフレームを下面側から見た平面図である。 図３３は、変形例に係るリードフレームを用いて作成された半導体装置の構成を示す図である。 図３４は、半導体装置における凹部の形状の一例を示す図である。 図３５は、図３４のＸＸＸＶ−ＸＸＸＶ線断面を示す図である。
以下に、本願の開示するリードフレーム、半導体装置及びリードフレームの製造方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
［実施例］
［リードフレームの構成］
図１は、実施例に係るリードフレーム１００ａの構成の一例を示す平面図である。図１に示すように、リードフレーム１００ａは、例えば銅又は銅合金等の金属からなる導電性部材であり、枠体１０１によってマトリクス状に分割される複数の区画それぞれに単体のリードフレーム１００が配列された集合体として形成される。単体のリードフレーム１００は、半導体素子が搭載されて個々の半導体装置（パッケージ）として分離される要素である。以下の説明では、単体のリードフレーム１００を適宜「リードフレーム１００」と呼ぶ。
図２は、リードフレーム１００を上面側から見た平面図である。図３は、リードフレーム１００を下面側から見た平面図である。以下の説明では、リードフレーム１００に半導体素子を搭載する際に半導体素子側に位置する面を「上面」と呼び、半導体素子とは反対側に位置する面を「下面」と呼ぶとともに、これに準じて上下方向を規定する。ただし、リードフレーム１００は、例えば上下反転して製造及び使用されてもよく、任意の姿勢で製造及び使用されてよい。
図２及び図３に示すリードフレーム１００は、枠体１０１、複数のリード１０２及びダイパッド１０３を有する。枠体１０１は、マトリクス状に分割される複数の区画を提供する。枠体１０１によって提供される各区画には、単体のリードフレーム１００が配列される。枠体１０１によって提供される各区画を以下では「単位区画」と呼ぶ。図２及び図３には、単位区画が二点鎖線で囲まれた区画として示されている。隣接する２つの単位区画にそれぞれ配列される２つのリードフレーム１００は、枠体１０１を含む切削範囲を切削可能なソーイングブレードを用いてソーイング加工が行われることにより、互いに分離される。
複数のリード１０２は、枠体１０１から対応する単位区画の内側に向かってそれぞれ突出している。リード１０２の先端部は、基端部よりも幅広に形成される。リード１０２の上面は、各リード１０２と半導体素子とを接続する接続部材が接続される内部端子として機能する。一方、リード１０２の下面は、図示しない実装基板に接続される外部端子として機能する。
ダイパッド１０３は、矩形状を有し、支持用リード１０３ａによって周囲の枠体１０１に接続して支持されている。ダイパッド１０３の上面には、半導体素子を搭載するための搭載面が形成されている。ダイパッド１０３下面の外周には、リードフレーム１００上面側へ凹む段差面が形成されている。
図４は、図３のＩＶ−ＩＶ線断面を示す図である。リードフレーム１００は、図４に示すように、枠体１０１を挟んで反対方向に突出する対となるリード１０２を有する。枠体１０１を挟んで互いに隣り合うリード１０２の下面には、凹部１１０が形成されている。凹部１１０は、枠体１０１を挟んで互いに隣り合うリード１０２の下面に跨って、枠体１０１からリード１０２の長手方向に連続して形成されている。すなわち、枠体１０１を挟んで隣り合う一対のリード１０２において、一方のリード１０２の下面、枠体１０１の下面、他方のリード１０２の下面において連続する一つの凹部１１０が形成されている。
凹部１１０は、２段階の凹部１１１、１１２を有する。すなわち、凹部１１０は、凹部１１１と、底面において凹部１１１と重なり且つ凹部１１１よりもリード１０２の下面からの深さが浅い凹部１１２とを有する。換言すれば、凹部１１０は、凹部１１２において、リード１０２の下面からの深さが相対的に浅く、凹部１１１において、リード１０２の下面からの深さが局所的に深くなっている。これにより、凹部１１０においてリード１０２全体の厚さの減少が抑制され、リード１０２の強度を確保することができる。結果として、凹部１１０でのリード１０２の変形を抑制することができる。
リードフレーム１００の表面（つまり、枠体１０１、複数のリード１０２及びダイパッド１０３の表面）には、めっき層１０４が形成されている。めっき層１０４としては、例えば、ニッケルめっきとパラジウム（Ｐｄ）めっきと金めっきとをこの順に積層しためっき層が用いられる。めっき層１０４は、凹部１１０の内部にも形成されている。以下の説明では、めっき層１０４が適宜省略される。
ここで、図５〜図７を参照して、凹部１１０の形状をさらに具体的に説明する。図５は、枠体１０１を挟んで互いに隣り合うリード１０２の下面を拡大して示す図である。図６は、図５のＶＩ−ＶＩ線断面を示す図である。図７は、図５のＶＩＩ−ＶＩＩ線断面を示す図である。上述したように、凹部１１０は、枠体１０１を挟んで互いに隣り合うリード１０２の下面１０２ａに跨って形成されるとともに、リード１０２の下面１０２ａからの深さが異なる２段階の凹部１１１、１１２を有する。また、凹部１１０は、一対の凹部１１１を有する。
一対の凹部１１１は、リード１０２の下面１０２ａの少なくとも枠体１０１を挟む範囲に互いに分離して配置されている。すなわち、枠体１０１を挟む範囲に局所的に深い凹部１１１が分散されている。各凹部１１１は、リード１０２の下面１０２ａ側から見た場合に、枠体１０１と部分的に重複してもよい。
各凹部１１１及び凹部１１２の深さは、リード１０２の厚さに応じて決定されている。すなわち、各凹部１１１は、リード１０２の下面１０２ａからの深さｄ１がリード１０２の厚さｔ１に応じて定まる所定値よりも大きく、凹部１１２は、リード１０２の下面１０２ａからの深さｄ２がリード１０２の厚さｔ１に応じて定まる所定値よりも小さい。例えば、各凹部１１１の深さｄ１は、リード１０２の厚さｔ１の半分よりも大きく、凹部１１２の深さｄ２は、リード１０２の厚さｔ１の半分よりも小さい。各凹部１１１は、凹部１１０の断面積をリード１０２の厚さ方向に拡大させている。これにより、枠体１０１を含む切削範囲をソーイングブレードで切削する際に発生する切削屑が凹部１１０に付着する場合でも、凹部１１０内のはんだの濡れ拡がりが切削屑によって制限されない。一方、相対的に浅い凹部１１２によってリード１０２全体の厚さの減少が抑制され、凹部１１０でのリード１０２の強度を確保することができる。
リードフレーム１００を下面側から平面視した場合、凹部１１１と凹部１１２とは重複して設けられている。また、凹部１１１の面積よりも凹部１１２の面積が大きい。また、凹部１１２の領域内に凹部１１１の領域が含まれている。
なお、リード１０２先端の幅広部の下面には、下面１０２ａよりもリードフレーム１００の上面側に位置する段差面が形成されている。リード１０２先端の幅広部の段差面は、枠体１０１の下面や、凹部１１２の底面と同一平面となるように形成されている。
また、ダイパッド１０３下面の外周の段差面、支持用リード１０３ａ下面、リード１０２先端の幅広部下面の段差面、及び凹部１１２の底面は、同一平面に形成されている。こららの面は、後述する図１７の工程におけるエッチングにより、同時に形成される。
［半導体装置の構成］
次に、図８及び図９を参照して、実施例に係るリードフレーム１００を用いて作成された半導体装置２００について説明する。図８は、実施例に係るリードフレーム１００を用いて作成された半導体装置２００を下面側から見た平面図である。図９は、図８のＩＸ−ＩＸ線断面を示す図である。
図８及び図９に示す半導体装置２００は、リード１０２と、ダイパッド１０３と、ダイパッド１０３の上面に搭載された半導体素子２０１と、リード１０２、ダイパッド１０３及び半導体素子２０１を被覆する封止樹脂２０３とを有する。このうち、リード１０２、ダイパッド１０３は、図２及び図３の二点鎖線で示される単位区画に位置するリード１０２、ダイパッド１０３にそれぞれ対応する。リード１０２、ダイパッド１０３の表面は、めっき層１０４によって被覆されている。
半導体素子２０１は、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等の電子部品である。半導体素子２０１は、例えばダイボンディングペースト等の接着材２０１ａによって、ダイパッド１０３の上面に接着される。なお、接着材２０１ａがダイボンディングペーストである場合、例えばエポキシ樹脂やシリコーン樹脂からなるダイボンディングペーストを選択することが可能である。また、半導体素子２０１は、接続部材２０２を介してリード１０２と電気的に接続する。接続部材２０２は、例えば金や銅等の導電性材料からなるボンディングワイヤである。
封止樹脂２０３は、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性樹脂である。封止樹脂２０３によって被覆されるリード１０２及びダイパッド１０３は、部分的に封止樹脂２０３から露出する。すなわち、リード１０２及びダイパッド１０３の下面は、半導体装置２００の下面において封止樹脂２０３から露出する。また、リード１０２の側面の一部は、半導体装置２００の側面において封止樹脂２０３から露出する。そして、リード１０２の下面の側方端部には、凹部１１０が形成されている。
凹部１１０は、２段階の凹部１１１、１１２を有する。すなわち、凹部１１０は、凹部１１１と、底面において凹部１１１と重なり且つ凹部１１１よりもリード１０２の下面からの深さが浅い凹部１１２とを有する。換言すれば、凹部１１０は、凹部１１２において、リード１０２の下面からの深さが相対的に浅く、凹部１１１において、リード１０２の下面からの深さが局所的に深くなっている。これにより、凹部１１０においてリード１０２全体の厚さの減少が抑制され、リード１０２の強度を確保することができる。結果として、凹部１１０でのリード１０２の変形を抑制することができる。
ここで、図１０及び図１１を参照して、凹部１１０の形状をさらに具体的に説明する。図１０は、リード１０２の下面１０２ａの側方端部を拡大して示す図である。図１１は、図１０のＸＩ−ＸＩ線断面を示す図である。上述したように、凹部１１０は、リード１０２の下面１０２ａの側方端部に形成されるとともに、リード１０２の下面１０２ａからの深さが異なる２段階の凹部１１１、１１２を有する。２段階の凹部１１１、１１２は、封止樹脂２０３から露出するリード１０２の側面１０２ｂにおいて開放されている。これにより、リード１０２の下面１０２ａの側方端部には、２段階の凹部１１１、１１２による２段階の段差が形成されている。２段階の段差の深さは、凹部１１１、１１２の深さと同等である。したがって、凹部１１０内のはんだの濡れ拡がりが切削屑によって制限されず、且つ凹部１１０でのリード１０２の強度を確保することができる。
図８及び図９の説明に戻る。半導体装置２００において、ダイパッド１０３下面の外周の段差面（図３参照）は、封止樹脂２０３によって被覆されている。ダイパッド１０３下面の外周の段差面が封止樹脂２０３によって被覆されることにより、ダイパッド１０３の封止樹脂２０３からの脱落を防止することができる。
また、半導体装置２００において、リード１０２先端の幅広部の段差面（図３参照）は、封止樹脂２０３によって被覆されている。よって、封止樹脂２０３の下面（つまり、半導体装置２００の下面）には、リード１０２の下面１０２ａのみ露出し、段差面は露出していない（図８、図１０参照）。リード１０２先端の幅広部の段差面が封止樹脂２０３によって被覆されることにより、リード１０２の封止樹脂２０３からの脱落を防止することができる。
［リードフレームの製造方法］
次に、実施例に係るリードフレーム１００の製造方法について説明する。図１２は、実施例に係るリードフレーム１００の製造方法の一例を示すフローチャートである。
リードフレーム１００の製造には、例えば銅又は銅合金の金属板を用いることができる。金属板の下面には、凹部１１０が形成される予定の領域（以下「凹部予定領域」と呼ぶ）が設けられている。まず、凹部予定領域を有する金属板に所定のパターンを有するレジスト層が形成される（ステップＳ１１）。すなわち、例えば図１３に示すように、金属板１５０の上面に、開口部の無いレジスト層１５１が形成される。また、金属板１５０の下面に、凹部予定領域の位置に開口部１５２ａを有するレジスト層１５２が形成される。図１３は、レジスト層形成工程を説明する図である。レジスト層１５１、１５２は、例えば感光性のドライフィルムが金属板１５０の上面及び下面にラミネートされ、フォトリソグラフィ法によりドライフィルムをパターニングすることにより、形成される。
レジスト層１５１、１５２が形成されると、レジスト層１５１、１５２をマスクとして金属板１５０にエッチングが施されることにより、金属板１５０の下面の凹部予定領域に凹部１１１が形成される（ステップＳ１２）。すなわち、例えば図１４に示すように、レジスト層１５２の開口部１５２ａの位置に凹部１１１が形成される。図１４は、凹部形成工程を説明する図である。金属板１５０のエッチングは、例えば腐食液を用いて実現される。腐蝕液は、使用する金属板１５０の材質に応じて適宜選択することができる。例えば、金属板１５０として銅を用いる場合、塩化第二鉄水溶液や塩化第二銅水溶液等が使用される。金属板１５０のエッチングは、例えば、金属板１５０の上面及び下面に腐食液をスプレーで吹き付けることによって、行われる。これにより、金属板１５０の凹部予定領域に凹部１１１が形成される。金属板１５０の凹部予定領域に凹部１１１が形成される段階では、凹部１１１の深さは、目標とする深さよりも浅い。目標とする深さは、例えば、リード１０２の厚さの半分よりも大きい値である。
金属板１５０に凹部１１１が形成されると、レジスト層１５１、１５２が除去される（ステップＳ１３）。すなわち、例えば図１５に示すように、例えばアルカリ性の剥離液により、金属板１５０からレジスト層１５１、１５２が除去される。図１５は、レジスト層除去工程を説明する図である。
レジスト層１５１、１５２が除去されると、金属板１５０に所定のパターンを有するレジスト層が形成される（ステップＳ１４）。すなわち、例えば図１６に示すように、金属板１５０の上面に、貫通予定位置に開口部１５３ａを有するレジスト層１５３が形成される。また、金属板１５０の下面に、貫通予定位置に開口部１５４ａを有し且つ凹部予定領域の位置に開口部１５４ｂを有するレジスト層１５４が形成される。図１６は、レジスト層形成工程を説明する図である。レジスト層１５３、１５４は、例えば感光性のドライフィルムが金属板１５０の上面及び下面にラミネートされ、フォトリソグラフィ法によりドライフィルムをパターニングすることにより、形成される。開口部１５４ｂは、凹部予定領域において凹部１１１と下面視で重なるように形成される。
レジスト層１５３、１５４が形成されると、レジスト層１５３、１５４をマスクとして金属板１５０にさらにエッチングが施されることにより、枠体１０１、リード１０２、ダイパッド１０３及び凹部１１０が形成される（ステップＳ１５）。すなわち、例えば図１７に示すように、開口部１５３ａ、１５４ａの位置がエッチングにより貫通して金属板１５０から枠体１０１、複数のリード１０２及びダイパッド１０３が形成される。このとき、枠体１０１を挟んで互いに隣り合うリード１０２の下面において、凹部１１１と重なる開口部１５４ｂの位置にハーフエッチングが施されることにより、凹部１１１の周囲ではリード１０２が薄くなり、凹部１１１の位置ではリード１０２がさらに薄くなる。結果として、枠体１０１を挟んで互いに隣り合うリード１０２の下面に跨って、２段階の凹部１１１、１１２を備える凹部１１０が形成される。図１７は、枠体、リード、ダイパッド及び凹部形成工程を説明する図である。また、金属板１５０にさらにエッチングが施される際に、枠体１０１の下面及び凹部１１２の底面は、リード１０２の下面よりもリード１０２の厚さ方向に後退する位置に同時に形成される。換言すれば、枠体１０１は、リード１０２の下面よりもリード１０２の厚さ方向に低く形成される下面を有し、且つ、凹部１１２の底面は、枠体１０１の下面と同一面上に位置する。金属板１５０のエッチングは、例えば腐食液を用いて実現される。腐蝕液は、使用する金属板１５０の材質に応じて適宜選択することができる。例えば、金属板１５０として銅を用いる場合、塩化第二鉄水溶液や塩化第二銅水溶液等が使用される。金属板１５０のエッチングは、例えば、金属板１５０の上面及び下面に腐食液をスプレーで吹き付けることによって、行われる。これにより、金属板１５０から枠体１０１、複数のリード１０２及びダイパッド１０３が形成されるとともに、枠体１０１を挟んで互いに隣り合うリード１０２の下面に跨って、凹部１１１、１１２を備える凹部１１０が形成される。枠体１０１を挟んで互いに隣り合うリード１０２の下面に凹部１１０が形成される段階では、凹部１１１の深さが、目標とする深さに到達する。このとき、凹部１１１の深さは、リード１０２の厚さの半分よりも大きく、凹部１１２の深さは、リード１０２の厚さの半分よりも小さい。これにより、枠体１０１を含む切削範囲をソーイングブレードで切削する際に発生する切削屑が凹部１１１に付着する場合でも、凹部１１０内のはんだの濡れ拡がりが切削屑によって制限されない。一方、相対的に浅い凹部１１２によってリード１０２全体の厚さの減少が抑制され、凹部１１０でのリード１０２の強度を確保することができる。
枠体１０１、リード１０２、ダイパッド１０３及び凹部１１０が形成されると、レジスト層１５３、１５４が除去される（ステップＳ１６）。すなわち、例えば図１８に示すように、例えばアルカリ性の剥離液により、金属板１５０からレジスト層１５３、１５４が除去される。図１８は、レジスト層除去工程を説明する図である。
レジスト層１５３、１５４が除去されると、電解めっき法又は無電解めっき法により、めっき層１０４が形成される（ステップＳ１７）。すなわち、電解めっき法又は無電解めっき法により、例えば図１９に示すように、リードフレーム１００の表面（つまり、枠体１０１、複数のリード１０２及びダイパッド１０３の表面）にめっき層１０４が形成される。このとき、めっき層１０４は、凹部１１０の内部にも形成される。図１９は、めっき層形成工程を説明する図である。
そして、リードフレーム１００の下面に、モールド用テープ１５５が貼付される（ステップＳ１８）。すなわち、リードフレーム１００の下面にモールド用テープ１５５が貼付され、例えば図２０に示すように、リード１０２及びダイパッド１０３の下面がモールド用テープ１５５によって被覆される。図２０は、モールド用テープ貼付工程を説明する図である。リード１０２の下面がモールド用テープ１５５によって被覆されることにより、凹部１１０が閉塞される。
ここまでの工程により、リードフレーム１００が得られる。なお、必要に応じて上記のモールド用テープ貼付工程は省略されてもよい。この場合、モールド用テープ１５５は、リードフレーム１００を用いて半導体装置２００が製造される際に、リードフレーム１００の下面に貼付されてもよい。
［半導体装置の製造方法］
次に、実施例に係る半導体装置２００の製造方法について説明する。図２１は、実施例に係る半導体装置２００の製造方法の一例を示すフローチャートである。半導体装置２００は、上述したリードフレーム１００を用いて製造される。
まず、リードフレーム１００のダイパッド１０３の上面に半導体素子２０１が搭載される（ステップＳ２１）。すなわち、例えば図２２に示すように、半導体素子２０１が接着材２０１ａによってダイパッド１０３の上面に接着されることにより、ダイパッド１０３の上面に半導体素子２０１が搭載される。図２２は、半導体素子搭載工程を説明する図である。
続いて、ダイパッド１０３の上面の半導体素子２０１が、例えばワイヤボンディングにより、リード１０２に接続される（ステップＳ２２）。すなわち、例えば図２３に示すように、例えばボンディングワイヤ等の接続部材２０２を介して、半導体素子２０１の電極がリード１０２の上面に接続される。図２３は、半導体素子接続工程を説明する図である。
続いて、例えばトランスファーモールドが行われることにより（ステップＳ２３）、リード１０２及びダイパッド１０３の一部、接続部材２０２、及びダイパッド１０３の上面の半導体素子２０１が封止樹脂２０３によって封止される。封止樹脂２０３としては、例えばエポキシ樹脂やシリコーン樹脂等の絶縁性樹脂を用いることができる。トランスファーモールドでは、ダイパッド１０３の上面に搭載された半導体素子２０１及びリードフレーム１００からなる構造体が金型に収容され、未硬化の封止樹脂２０３が金型内に注入される。そして、封止樹脂２０３が所定の温度に加熱され硬化する。これにより、例えば図２４に示すように、リード１０２及びダイパッド１０３の上面、接続部材２０２及び半導体素子２０１が封止樹脂２０３によって被覆され、リード１０２及びダイパッド１０３の一部、接続部材２０２及び半導体素子２０１が封止される。このとき、リード１０２の下面がモールド用テープ１５５によって被覆されているので、リード１０２の下面の凹部１１０に封止樹脂２０３が充填されない。図２４は、モールド工程を説明する図である。
リード１０２及びダイパッド１０３の一部、接続部材２０２及び半導体素子２０１が封止されると、リードフレーム１００の下面からモールド用テープ１５５が剥離される（ステップＳ２４）。すなわち、リードフレーム１００の下面からモールド用テープ１５５が剥離され、例えば図２５に示すように、リード１０２及びダイパッド１０３の下面が封止樹脂２０３から露出する。図２５は、モールド用テープ剥離工程を説明する図である。リード１０２の下面が封止樹脂２０３から露出することにより、凹部１１０の閉塞が解除される。
ここまでの工程により、例えば図２６に示すように、半導体装置２００と同様の構造を有する構造体が得られる。この構造体は、マトリクス状に分割される複数の区画それぞれに単体のリードフレーム１００が配列された集合体として構成されているため、単体のリードフレーム１００を切り出す個片化が行われる（ステップＳ２５）。すなわち、図２６に示す構造体が、枠体１０１を含む切削範囲Ａを切削可能なソーイングブレードによってソーイング加工されることにより、半導体装置２００が得られる。図２６は、個片化工程を説明する図である。切削範囲Ａが凹部１１０の中央部分（つまり、一対の凹部１１１の枠体１０１に近い側の部分）と重複するため、リード１０２の下面の側方端部に凹部１１０の両端部が残存する。残存する凹部１１０の２段階の凹部１１１、１１２は、封止樹脂２０３から露出するリード１０２の側面１０２ｂにおいて開放される。これにより、リード１０２の下面１０２ａの側方端部には、２段階の凹部１１１、１１２による２段階の段差が形成される。
個片化により得られる半導体装置２００は、実装基板に実装することが可能である。具体的には、リード１０２を端子として、半導体装置２００を実装基板に実装することができる。図２７は、半導体装置２００の実装を説明する図である。
図２７に示すように、実装基板３００の上面の配線層には、パッド３１０が形成されており、パッド３１０は、ソルダーレジスト層３２０の開口部から露出している。半導体装置２００を実装基板３００に実装する際には、半導体装置２００のリード１０２及びダイパッド１０３と実装基板３００のパッド３１０との位置合わせを行い、はんだ３３０によって、リード１０２及びダイパッド１０３とパッド３１０とが接合される。このとき、リード１０２の下面の側方端部には、２段階の凹部１１１、１１２による２段階の段差があるため、凹部１１０でのはんだ３３０の濡れ拡がりが促進され、はんだ３３０のフィレットがリード１０２の側面１０２ｂを被覆する。結果として、半導体装置２００が実装基板３００に強固に接合され、接続の信頼性を向上する。且つ、フィレットによるはんだ３３０の視認性を向上することができる。つまり、半導体装置２００と実装基板３００との接合の良否判定が容易となる。さらに、図２７の状態では、相対的に浅い凹部１１２によってリード１０２全体の厚さの減少が抑制され、リード１０２の強度を確保することができる。結果として、凹部１１０でのリード１０２の変形を抑制することができる。
以上のように、実施例に係るリードフレームは、枠体と、複数のリードと、凹部とを有する。複数のリードは、枠体からそれぞれ突出する。凹部は、枠体を挟んで互いに隣り合うリードの一面に跨って形成されるとともに、第１凹部（例えば、凹部１１１）と、底面において第１凹部と部分的に重なり且つ第１凹部よりもリードの一面からの深さが浅い第２凹部（例えば、凹部１１２）とを備える。これにより、実施例に係るリードフレームは、凹部においてリード全体の厚さの減少を抑制することができ、リードの強度を確保することができる。結果として、凹部でのリードの変形を抑制することができる。
また、実施例に係るリードフレームにおいて、凹部の第１凹部は、リードの一面からの深さが前記リードの厚さに応じて定まる所定値よりも大きい。そして、凹部の第２凹部は、リードの一面からの深さが所定値よりも小さい。これにより、局所的に深い第１凹部によりリードに対するはんだの濡れ性を向上するとともに、相対的に浅い第２凹部によりリードの強度を確保することができる。
また、実施例に係るリードフレームにおいて、凹部は、一対の第１凹部を備える。そして、一対の第１凹部は、リードの一面の少なくとも枠体を挟む範囲に互いに分離して配置される。これにより、枠体を挟む範囲に局所的に深い第１凹部を分散することができ、枠体近傍でのリードの強度を確保することができる。
また、実施例に係るリードフレームにおいて、枠体は、リードの一面よりもリードの厚さ方向に低く形成される面を有する。そして、凹部の第２凹部の底面は、枠体の面と同一面上に位置する。これにより、相対的に浅い第２凹部の底面の位置を調整することで、枠体の厚さを確保することができ、枠体の変形及び凹部でのリードの変形を抑制する。
また、実施例に係る半導体装置は、リードと、リードに接続部材を介して接続される半導体素子と、リードの一部、接続部材及び半導体素子を被覆する封止樹脂とを有する。リードは、第１面（例えば、上面）と、第２面（例えば、下面）と、側面と、凹部を有する。第１面は、接続部材に接続し、封止樹脂によって被覆される。第２面は、第１面の反対側に位置し、封止樹脂から露出する。側面は、第１面及び第２面に連続し、少なくとも一部が封止樹脂から露出する。凹部は、第２面の側面側の端部に形成されるとともに、第１凹部（例えば、凹部１１１）と、底面において第１凹部と部分的に重なり且つ第１凹部よりも第２面からの深さが浅い第２凹部（例えば、凹部１１２）とを備える。これにより、実施例に係る半導体装置は、半導体装置がはんだを用いて実装基板に実装される場合に、実装基板に強固に接合される。結果として、半導体装置の接続の信頼性を向上し、且つフィレットによるはんだの視認性を向上することができる。さらに、相対的に浅い凹部１１２によってリード全体の厚さの減少を抑制することができ、凹部でのリードの変形を抑制することができる。
なお、上記実施例に係るリードフレーム１００では、凹部１１０の一対の凹部１１１がリード１０２の下面１０２ａの少なくとも枠体１０１を挟む範囲に互いに分離して配置される例を示したが、凹部１１０の凹部１１１は一体的に形成されてもよい。この場合、例えば図２８〜図３０に示すように、凹部１１０の凹部１１１は、リード１０２の下面１０２ａにおいて枠体１０１を跨いでリード１０２の長手方向に延在する。図２８は、凹部１１０の形状の一例を示す図である。図２８では、枠体１０１を挟んで互いに隣り合うリード１０２の下面１０２ａが拡大されて示されている。図２９は、図２８のＸＸＩＸ−ＸＸＩＸ線断面を示す図である。図３０は、図２８のＸＸＸ−ＸＸＸ線断面を示す図である。凹部１１０の凹部１１１が枠体１０１を跨いで延在することにより、枠体１０１近傍での金属量が削減される。結果として、枠体１０１を含む切削範囲のソーイング加工が行われる際に枠体１０１から発生する切削屑を低減することができ、リードフレーム１００の加工性を向上することができる。
また、上記実施例に係るリードフレーム１００では、ダイパッド１０３の上面に、半導体素子を搭載するための搭載面を形成する例を示したが、リード１０２の上面に半導体素子を搭載することが可能な場合には、ダイパッド１０３が省略されてもよい。すなわち、例えば図３１及び図３２に示すように、変形例に係るリードフレーム１００は、ダイパッド１０３を有さず、リード１０２の上面が半導体素子を搭載するための搭載面とされている。図３１は、変形例に係るリードフレーム１００を上面側から見た平面図である。図３２は、変形例に係るリードフレーム１００を下面側から見た平面図である。
図３３に、変形例に係るリードフレーム１００を用いて作成された半導体装置２００の構成を示す。図３３は、図８のＩＸ−ＩＸ線断面に対応する位置における半導体装置２００の断面を示す。図３３に示す半導体装置２００では、リード１０２の上面が半導体素子２０１を搭載するための搭載面とされている。半導体素子２０１の電極は、接続部材の一例であるはんだバンプ２０４によってリード１０２の上面にフリップチップ接続される。
また、上記実施例に係るリードフレーム１００を用いて作成された半導体装置２００では、凹部１１０の２段階の凹部１１１、１１２が封止樹脂２０３から露出するリード１０２の側面１０２ｂにおいて開放される例を示した。しかしながら、凹部１１０の凹部１１１は、封止樹脂２０３から露出するリード１０２の側面１０２ｂまで到達しなくてもよい。すなわち、例えば図３４及び図３５に示すように、凹部１１０の凹部１１２はリード１０２の側面１０２ｂにおいて開放され、凹部１１０の凹部１１１は、凹部１１２の底面に含まれ且つリード１０２の側面１０２ｂまで到達しない形状であってもよい。図３４は、半導体装置２００における凹部１１０の形状の一例を示す図である。図３４では、リード１０２の下面１０２ａの側方端部が拡大されて示されている。図３５は、図３４のＸＸＸＶ−ＸＸＸＶ線断面を示す図である。
１００、１００ａ リードフレーム
１０１ 枠体
１０２ リード
１０２ａ 下面
１０２ｂ 側面
１０３ ダイパッド
１０３ａ 支持用リード
１０４ めっき層
１１０ 凹部
１１１、１１２ 凹部
２００ 半導体装置
２０１ 半導体素子
２０２ 接続部材
２０３ 封止樹脂

Claims (10)

  1. 枠体と
    前記枠体からそれぞれ突出する複数のリードと、
    前記枠体を挟んで互いに隣り合う前記リードの一面に跨って形成される凹部と
    を有し、
    前記凹部は、
    第１凹部と、
    底面において前記第１凹部と部分的に重なり且つ前記第１凹部よりも深さが浅い第２凹部と
    を有することを特徴とするリードフレーム。
  2. 前記凹部の第１凹部は、
    前記リードの一面からの深さが前記リードの厚さに応じて定まる所定値よりも大きく、
    前記凹部の第２凹部は、
    前記リードの一面からの深さが前記所定値よりも小さい
    ことを特徴とする請求項１に記載のリードフレーム。
  3. 前記凹部は、
    一対の前記第１凹部を備え、
    一対の前記第１凹部は、
    前記リードの一面の少なくとも前記枠体を挟む範囲に互いに分離して配置される
    ことを特徴とする請求項１に記載のリードフレーム。
  4. 前記凹部の第１凹部は、
    前記リードの一面において前記枠体を跨いで前記リードの長手方向に連続して設けられる
    ことを特徴とする請求項１に記載のリードフレーム。
  5. 前記枠体は、
    前記リードの一面よりも前記リードの厚さ方向に低く形成される面を有し、
    前記凹部の第２凹部の底面は、
    前記枠体の前記面と同一面上に位置する
    ことを特徴とする請求項１に記載のリードフレーム。
  6. 半導体素子を搭載するためのダイパッドをさらに有することを特徴とする請求項１に記載のリードフレーム。
  7. リードと、
    前記リードに接続部材を介して接続される半導体素子と、
    前記リードの一部、前記接続部材及び前記半導体素子を被覆する封止樹脂と
    を有し、
    前記リードは、
    前記接続部材に接続し、前記封止樹脂によって被覆される第１面と、
    前記第１面の反対側に位置し、前記封止樹脂から露出する第２面と、
    前記第１面及び前記第２面に連続し、少なくとも一部が前記封止樹脂から露出する側面と、
    前記第２面の前記側面側の端部に形成される凹部と
    を有し、
    前記凹部は、
    第１凹部と、
    底面において前記第１凹部と部分的に重なり且つ前記第１凹部よりも前記第２面からの深さが浅い第２凹部と
    を有することを特徴とする半導体装置。
  8. 前記第１凹部及び前記第２凹部は、
    前記封止樹脂から露出する前記リードの前記側面において開放されている
    ことを特徴とする請求項７に記載の半導体装置。
  9. ダイパッドをさらに有し、
    前記半導体素子は、前記ダイパッド上に搭載される
    ことを特徴とする請求項７に記載の半導体装置。
  10. 凹部が形成される凹部予定領域を有する金属板にエッチングを施すことにより、前記金属板の前記凹部予定領域に第１凹部を形成する工程と、
    前記第１凹部の形成後の前記金属板にさらにエッチングを施すことにより、枠体及び前記枠体からそれぞれ突出する複数のリードを形成するとともに、前記枠体を挟んで互いに隣り合う前記リードの一面に跨って、前記第１凹部と、底面において前記第１凹部と部分的に重なり且つ前記第１凹部よりも前記リードの一面からの深さが浅い第２凹部とを備える前記凹部を形成する工程と
    を有することを特徴とするリードフレームの製造方法。
JP2020019203A 2020-02-06 2020-02-06 リードフレーム、半導体装置及びリードフレームの製造方法 Active JP7391694B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020019203A JP7391694B2 (ja) 2020-02-06 2020-02-06 リードフレーム、半導体装置及びリードフレームの製造方法
US17/165,032 US11616005B2 (en) 2020-02-06 2021-02-02 Plurality of leads having a two stage recess
TW110104113A TW202201663A (zh) 2020-02-06 2021-02-04 引線框架、半導體裝置以及引線框架之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020019203A JP7391694B2 (ja) 2020-02-06 2020-02-06 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2021125611A true JP2021125611A (ja) 2021-08-30
JP7391694B2 JP7391694B2 (ja) 2023-12-05

Family

ID=77176884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020019203A Active JP7391694B2 (ja) 2020-02-06 2020-02-06 リードフレーム、半導体装置及びリードフレームの製造方法

Country Status (3)

Country Link
US (1) US11616005B2 (ja)
JP (1) JP7391694B2 (ja)
TW (1) TW202201663A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023188587A1 (ja) * 2022-03-28 2023-10-05 Ｔｏｗａ株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783888B (zh) * 2022-06-16 2022-09-06 合肥矽迈微电子科技有限公司 一种芯片封装体外露焊脚及其加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP6610087B2 (ja) 2014-10-09 2019-11-27 大日本印刷株式会社 リードフレームおよびその製造方法
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
US20190252256A1 (en) 2018-02-14 2019-08-15 Nxp B.V. Non-leaded device singulation
JP7174240B2 (ja) * 2018-11-30 2022-11-17 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023188587A1 (ja) * 2022-03-28 2023-10-05 Ｔｏｗａ株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Also Published As

Publication number Publication date
US11616005B2 (en) 2023-03-28
TW202201663A (zh) 2022-01-01
US20210249340A1 (en) 2021-08-12
JP7391694B2 (ja) 2023-12-05

Similar Documents

Publication Publication Date Title
JP2000188358A (ja) 半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
US20050212107A1 (en) Circuit device and manufacturing method thereof
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP7391694B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP3869849B2 (ja) 半導体装置の製造方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
JP2003100980A (ja) 半導体装置及びその製造方法
JP6752639B2 (ja) 半導体装置の製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
US11764130B2 (en) Semiconductor device
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JPH11111738A (ja) Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法
CN108155170B (zh) 引线框
JP2017188604A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JPH11163197A (ja) 半導体実装用基板
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP7256303B2 (ja) 半導体装置用基板および半導体装置
JP3342172B2 (ja) 電子回路部品及びその製造方法
JP7430988B2 (ja) 電子装置
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2022078831A (ja) 配線基板、電子装置及び配線基板の製造方法
JP2024063837A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7391694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150