JP3061177B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JP3061177B2 JP3061177B2 JP9322541A JP32254197A JP3061177B2 JP 3061177 B2 JP3061177 B2 JP 3061177B2 JP 9322541 A JP9322541 A JP 9322541A JP 32254197 A JP32254197 A JP 32254197A JP 3061177 B2 JP3061177 B2 JP 3061177B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- wiring
- semiconductor device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置とその製造方法に関し、特に半導体チップを配線基
板上に組み込んで樹脂封止した半導体装置とその製造方
法に関するものである。
装置とその製造方法に関し、特に半導体チップを配線基
板上に組み込んで樹脂封止した半導体装置とその製造方
法に関するものである。
【０００２】
【従来の技術】半導体装置は、半導体チップ（以下、チ
ップと呼ぶ）をリードフレームや配線基板等に搭載し、
チップの電極とリードフレームのインナーリードあるい
は配線基板の配線部とを電気的に接続し樹脂等にて封止
することで製造される。近年、電子機器の小型・軽量化
に伴い、半導体装置も小型・薄型化を要求されており、
チップ抵抗やチップコンデンサなどの電子部品と同じよ
うにリードレスのチップ型製品として提供することが求
められるようになってきている。この種の製品を製造す
るには、基板材料がセラミック若しくはエポキシ樹脂系
などからなり、表裏面に厚さ数十μｍの配線を有し、そ
れら表・裏面の配線がスルーホールを介して接続された
配線基板を用い、チップを配線基板上の配線部へ金属バ
ンプ（以下バンプと呼ぶ）を介して直接接続し、チップ
の周りをトランスファ成型用金型で挟み込んで樹脂を注
入し封止する方法が採られる。
ップと呼ぶ）をリードフレームや配線基板等に搭載し、
チップの電極とリードフレームのインナーリードあるい
は配線基板の配線部とを電気的に接続し樹脂等にて封止
することで製造される。近年、電子機器の小型・軽量化
に伴い、半導体装置も小型・薄型化を要求されており、
チップ抵抗やチップコンデンサなどの電子部品と同じよ
うにリードレスのチップ型製品として提供することが求
められるようになってきている。この種の製品を製造す
るには、基板材料がセラミック若しくはエポキシ樹脂系
などからなり、表裏面に厚さ数十μｍの配線を有し、そ
れら表・裏面の配線がスルーホールを介して接続された
配線基板を用い、チップを配線基板上の配線部へ金属バ
ンプ（以下バンプと呼ぶ）を介して直接接続し、チップ
の周りをトランスファ成型用金型で挟み込んで樹脂を注
入し封止する方法が採られる。
【０００３】トランスファ成型時には 、トランスファ
成型用金型と絶縁性基板にかこまれてできるランナ、ゲ
ートおよびキャビティの樹脂流動経路から樹脂が洩れな
いようにするため、樹脂流動経路の周りの型締め圧力を
確保する必要がある。型締め圧力は、上下金型を挟み込
む力すなわち型締め力と、上下金型の型当たりする面積
の比で決まる。一般に生産効率を高めるため一度に多数
のチップを樹脂封止するのが普通であるが、金型全面で
型締めすると型当たり面積も大きくなり、単位面積当た
りの型締め圧力が弱くなるため、樹脂流動経路の周りだ
けを型当たりするように金型を構成する。ところが、樹
脂流動経路の周りだけを型当たりするようにし型締め圧
力を高めると、絶縁性基板の樹脂流動経路の周りだけが
変形し易くなる。
成型用金型と絶縁性基板にかこまれてできるランナ、ゲ
ートおよびキャビティの樹脂流動経路から樹脂が洩れな
いようにするため、樹脂流動経路の周りの型締め圧力を
確保する必要がある。型締め圧力は、上下金型を挟み込
む力すなわち型締め力と、上下金型の型当たりする面積
の比で決まる。一般に生産効率を高めるため一度に多数
のチップを樹脂封止するのが普通であるが、金型全面で
型締めすると型当たり面積も大きくなり、単位面積当た
りの型締め圧力が弱くなるため、樹脂流動経路の周りだ
けを型当たりするように金型を構成する。ところが、樹
脂流動経路の周りだけを型当たりするようにし型締め圧
力を高めると、絶縁性基板の樹脂流動経路の周りだけが
変形し易くなる。
【０００４】この問題を図１０を参照して説明する。図
１０は従来の樹脂封止型半導体装置の平面図とそのＡ−
Ａ′線での断面図である。図１０に示すように、絶縁性
基板１の表・裏面には配線パターン２が形成され、表・
裏面の配線パターンはスルーホール３を介して接続され
ている。チップ５はバンプ６により配線パターン上に接
続され、封止樹脂部７により封止されている。封止樹脂
部７外の配線パターンには半田メッキ８が施され、基板
裏面に設けられた外部電極１０を介して外部回路に接続
できるようになされている。上述したように、狭い面積
で型締めの圧力を受けるため、樹脂封止部７の内と外を
つなぐ配線パターン２が型当たりにより変形して段切れ
を起こし、型当たり跡９において断線することになる。
金型による配線パターンの断線を防ぐ目的の従来例とし
ては、特開平３ー１５６０号公報にて提案されたものが
ある。図１１、図１２にこの従来例による半導体装置の
製造工程を説明する図を示す。
１０は従来の樹脂封止型半導体装置の平面図とそのＡ−
Ａ′線での断面図である。図１０に示すように、絶縁性
基板１の表・裏面には配線パターン２が形成され、表・
裏面の配線パターンはスルーホール３を介して接続され
ている。チップ５はバンプ６により配線パターン上に接
続され、封止樹脂部７により封止されている。封止樹脂
部７外の配線パターンには半田メッキ８が施され、基板
裏面に設けられた外部電極１０を介して外部回路に接続
できるようになされている。上述したように、狭い面積
で型締めの圧力を受けるため、樹脂封止部７の内と外を
つなぐ配線パターン２が型当たりにより変形して段切れ
を起こし、型当たり跡９において断線することになる。
金型による配線パターンの断線を防ぐ目的の従来例とし
ては、特開平３ー１５６０号公報にて提案されたものが
ある。図１１、図１２にこの従来例による半導体装置の
製造工程を説明する図を示す。
【０００５】図１１（ａ）に示されるように、この従来
例では、略平行に配置された２本の外枠３３間に、複数
の配線基板部２１がサポートバー２９により支持されて
いる。配線基板部２１は、図１１（ｃ）に示されるよう
に、基板表・裏面に配線パターン２３を有し、両者はス
ルーホール２８により接続されている。配線基板部２１
の中央部には半導体素子を収容するための凹部２２が形
成されている。図１１（ｂ）、（ｃ）に示されるよう
に、外枠３３上、トランスファ成形用ゲート及びランナ
部３０上、エアベントとなる切り離し部３２を除く金型
のキャビティ周辺部３１上に樹脂製の保護膜３４を塗布
する。これにより、金型の圧力が分散され配線パターン
２３の段切れが防止され、配線パターン２３と基板の段
差を少なくして封止樹脂（２７）の流れ出しを防止す
る。
例では、略平行に配置された２本の外枠３３間に、複数
の配線基板部２１がサポートバー２９により支持されて
いる。配線基板部２１は、図１１（ｃ）に示されるよう
に、基板表・裏面に配線パターン２３を有し、両者はス
ルーホール２８により接続されている。配線基板部２１
の中央部には半導体素子を収容するための凹部２２が形
成されている。図１１（ｂ）、（ｃ）に示されるよう
に、外枠３３上、トランスファ成形用ゲート及びランナ
部３０上、エアベントとなる切り離し部３２を除く金型
のキャビティ周辺部３１上に樹脂製の保護膜３４を塗布
する。これにより、金型の圧力が分散され配線パターン
２３の段切れが防止され、配線パターン２３と基板の段
差を少なくして封止樹脂（２７）の流れ出しを防止す
る。
【０００６】次に、図１１（ｄ）に示されるように、接
着材２４を用いて配線基板部２１の凹部２２に半導体素
子２５を固着し、ワイヤ２６によって半導体素子２５と
配線基板部２ｌの配線パターン２３とを接続する。次
に、図１２（ｅ）に示されるように、外枠３３に支持さ
れた配線基板部２１を上金型３５と下金型３６とで挟持
し、封止樹脂２７を用いてトランスファ成型により半導
体素子２５を樹脂封止する。その後、図１２（ｆ）に示
すように、トランスファ成型用ゲート及びランナー部３
０と外枠３３を除去して、半導体装置の製造工程を完了
する。製造された半導体装置の平面図を図１２（ｇ）に
示す。
着材２４を用いて配線基板部２１の凹部２２に半導体素
子２５を固着し、ワイヤ２６によって半導体素子２５と
配線基板部２ｌの配線パターン２３とを接続する。次
に、図１２（ｅ）に示されるように、外枠３３に支持さ
れた配線基板部２１を上金型３５と下金型３６とで挟持
し、封止樹脂２７を用いてトランスファ成型により半導
体素子２５を樹脂封止する。その後、図１２（ｆ）に示
すように、トランスファ成型用ゲート及びランナー部３
０と外枠３３を除去して、半導体装置の製造工程を完了
する。製造された半導体装置の平面図を図１２（ｇ）に
示す。
【０００７】
【発明が解決しようとする課題】上述した特開平３−１
５６０号公報の従来例では、配線基板部の表面は、金型
のキャビティ部に収容される部分とゲート部とエアベン
ト部を除いて上金型の底面と接触することを前提として
いる。このように、配線基板部が広い面積で上金型の底
面と接触する場合には、型締め圧力が分散されるためこ
の公報に示されるように、樹脂製の保護膜を塗布するこ
とによって金型圧力による段切れを防止することができ
る。しかし、より生産性を高めるために配線基板表面の
金型の型締め時に型当たりする部分がキャビティの周囲
に限定されるようになると、この従来例の対策では不十
分で図１０に示す段切れを防止することはできない。す
なわち、配線基板上に保護膜を塗布する対策では、生産
性を向上させるために金型の型当たり部の面積を狭くし
た場合には、歩留りが大幅に低下することになる。
５６０号公報の従来例では、配線基板部の表面は、金型
のキャビティ部に収容される部分とゲート部とエアベン
ト部を除いて上金型の底面と接触することを前提として
いる。このように、配線基板部が広い面積で上金型の底
面と接触する場合には、型締め圧力が分散されるためこ
の公報に示されるように、樹脂製の保護膜を塗布するこ
とによって金型圧力による段切れを防止することができ
る。しかし、より生産性を高めるために配線基板表面の
金型の型締め時に型当たりする部分がキャビティの周囲
に限定されるようになると、この従来例の対策では不十
分で図１０に示す段切れを防止することはできない。す
なわち、配線基板上に保護膜を塗布する対策では、生産
性を向上させるために金型の型当たり部の面積を狭くし
た場合には、歩留りが大幅に低下することになる。
【０００８】本発明の課題は、上述の従来の半導体装置
の問題点を解決することであって、その目的は、配線基
板上の型締め時の型当たりする領域が金型のキャビティ
の周囲に限定される場合であっても、配線が段切れを起
こすことのないようにして、生産性を高めても歩留りの
低下を招くことのないようにすることである。
の問題点を解決することであって、その目的は、配線基
板上の型締め時の型当たりする領域が金型のキャビティ
の周囲に限定される場合であっても、配線が段切れを起
こすことのないようにして、生産性を高めても歩留りの
低下を招くことのないようにすることである。
【０００９】
【課題を解決するための手段】本発明による樹脂封止型
半導体装置は、絶縁性基板表面に配線を施してなる配線
基板上に半導体チップが搭載され、該半導体チップが樹
脂封止されているものであって、配線基板上の配線の少
なくともトランスファ成型用金型の型当たり部に当接す
る部分は前記絶縁性基板の表面より低い部分に少なくと
も一部が埋め込まれて形成されていることを特徴として
いる。
半導体装置は、絶縁性基板表面に配線を施してなる配線
基板上に半導体チップが搭載され、該半導体チップが樹
脂封止されているものであって、配線基板上の配線の少
なくともトランスファ成型用金型の型当たり部に当接す
る部分は前記絶縁性基板の表面より低い部分に少なくと
も一部が埋め込まれて形成されていることを特徴として
いる。
【００１０】また、本発明による樹脂封止型半導体装置
の製造方法は、絶縁性基板表面に配線を施してなる配線
基板が複数個連結された母基板を用意し、各配線基板上
に半導体チップを搭載する工程と、メインランナから分
岐されたサブランナから各配線基板へ溶融樹脂が供給さ
れるトランスファ成型装置の金型内に前記母基板を装着
し型締め後、各配線基板に搭載された半導体素子を一括
して樹脂封止を行う工程と、母基板より個々の配線基板
を切断分離する工程と、を含むものであって、前記配線
基板上の配線の少なくともトランスファ成型用金型の型
当たり部に当接する部分は前記絶縁性基板の表面より低
い部分に少なくとも一部が埋め込まれて形成されている
ことを特徴としている。
の製造方法は、絶縁性基板表面に配線を施してなる配線
基板が複数個連結された母基板を用意し、各配線基板上
に半導体チップを搭載する工程と、メインランナから分
岐されたサブランナから各配線基板へ溶融樹脂が供給さ
れるトランスファ成型装置の金型内に前記母基板を装着
し型締め後、各配線基板に搭載された半導体素子を一括
して樹脂封止を行う工程と、母基板より個々の配線基板
を切断分離する工程と、を含むものであって、前記配線
基板上の配線の少なくともトランスファ成型用金型の型
当たり部に当接する部分は前記絶縁性基板の表面より低
い部分に少なくとも一部が埋め込まれて形成されている
ことを特徴としている。
【００１１】［作用］本発明の半導体装置に用いられる
配線基板は、配線の少なくともトランスファ成型用金型
の型当たり部の当接する部分は絶縁性基板の表面より低
い部分に少なくとも一部が埋め込まれて形成されるが、
より具体的には、 絶縁性基板の型当たり部の当接部には型当たり跡よ
り広い幅の所定の深さの凹部が形成され、該凹部内には
導電性材料を埋め込まれている、 絶縁性基板の型当たり部の当接部には型当たり跡よ
り広い幅の貫通孔が開設され、該貫通孔内には導電性材
料が埋め込まれている、 少なくとも絶縁性基板の表面側の配線は、配線表面
が基板表面と一致するように基板内に埋め込まれてい
る、 などの構成を有するものである。、の構成によれ
ば、型当たり跡の部分が押し下げられて段差が発生して
も、その段差の外側に埋め込まれた導電性材料層が存在
しているため、段切れを防止することができる。また、
の配線基板を用いるときには、配線部に比較して面積
の広い基板部と配線部とが同一平面となるため、配線部
に加えられる型締め圧力が軽減され、配線の変形が抑制
され、配線の段切れが防止される。
配線基板は、配線の少なくともトランスファ成型用金型
の型当たり部の当接する部分は絶縁性基板の表面より低
い部分に少なくとも一部が埋め込まれて形成されるが、
より具体的には、 絶縁性基板の型当たり部の当接部には型当たり跡よ
り広い幅の所定の深さの凹部が形成され、該凹部内には
導電性材料を埋め込まれている、 絶縁性基板の型当たり部の当接部には型当たり跡よ
り広い幅の貫通孔が開設され、該貫通孔内には導電性材
料が埋め込まれている、 少なくとも絶縁性基板の表面側の配線は、配線表面
が基板表面と一致するように基板内に埋め込まれてい
る、 などの構成を有するものである。、の構成によれ
ば、型当たり跡の部分が押し下げられて段差が発生して
も、その段差の外側に埋め込まれた導電性材料層が存在
しているため、段切れを防止することができる。また、
の配線基板を用いるときには、配線部に比較して面積
の広い基板部と配線部とが同一平面となるため、配線部
に加えられる型締め圧力が軽減され、配線の変形が抑制
され、配線の段切れが防止される。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態を説明するための平面図とそのＡ−Ａ′線での断面図
であり、図２は、樹脂封止工程時の状態を示す断面図で
ある。図１において、図１０の従来例と同等の部分には
同一の参照番号が付せられているので、重複する説明は
省略するが、本実施の形態では、図１に示されるよう
に、封止樹脂部７の周辺の配線パターン２の下に型当た
り跡９より広い幅でかつ配線パターンの幅より広い幅で
絶縁性基板１に凹部が設けられ該凹部内は導電性材料４
にて埋め込まれている。絶縁性基板１の材質は、セラミ
ック、エポキシ系樹脂等であり、厚さは０．１〜０．２
ｍｍである。図１は、半導体装置の完成した状態を示す
が、製造途中では、図１１、図１２の従来例のように略
平行に配置された２本の外枠間にサポートバーで連設し
て支持される配線基板であってもよいし、一枚の絶縁性
基板上に多数組みの配線パターンを並べた形態であって
もよい。
て図面を参照して説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態を説明するための平面図とそのＡ−Ａ′線での断面図
であり、図２は、樹脂封止工程時の状態を示す断面図で
ある。図１において、図１０の従来例と同等の部分には
同一の参照番号が付せられているので、重複する説明は
省略するが、本実施の形態では、図１に示されるよう
に、封止樹脂部７の周辺の配線パターン２の下に型当た
り跡９より広い幅でかつ配線パターンの幅より広い幅で
絶縁性基板１に凹部が設けられ該凹部内は導電性材料４
にて埋め込まれている。絶縁性基板１の材質は、セラミ
ック、エポキシ系樹脂等であり、厚さは０．１〜０．２
ｍｍである。図１は、半導体装置の完成した状態を示す
が、製造途中では、図１１、図１２の従来例のように略
平行に配置された２本の外枠間にサポートバーで連設し
て支持される配線基板であってもよいし、一枚の絶縁性
基板上に多数組みの配線パターンを並べた形態であって
もよい。
【００１３】配線パターンが型当たりする位置に絶縁性
基板１の表面から深さ０．０５〜０．１ｍｍの凹部を設
ける。凹部深さと同等の厚さの導電性材料を埋め込み、
絶縁性基板の表面と導電性材料の表面の高さを合わせ
る。導電性材料４は、銅等の良導電性材料を用いて形成
される。そして、メッキ法などにより配線パターン２を
形成する。あるいは、凹部を設けた絶縁性基板上にメッ
キや蒸着などにより銅層等の金属膜を全面に形成したの
ち、凹部部分のみに銅などをさらに積層成長させて表面
を平坦にし、次に配線パターンをマスクして、配線パタ
ーン以外を選択的に除去することで構成してもよい。絶
縁性基板上の配線パターンの厚さは３０〜５０μｍであ
る。また、チップと電気的に接続する部分には、Ａｕ、
Ａｇ等の貴金属が３〜１０μｍの厚さでメッキされてい
る。
基板１の表面から深さ０．０５〜０．１ｍｍの凹部を設
ける。凹部深さと同等の厚さの導電性材料を埋め込み、
絶縁性基板の表面と導電性材料の表面の高さを合わせ
る。導電性材料４は、銅等の良導電性材料を用いて形成
される。そして、メッキ法などにより配線パターン２を
形成する。あるいは、凹部を設けた絶縁性基板上にメッ
キや蒸着などにより銅層等の金属膜を全面に形成したの
ち、凹部部分のみに銅などをさらに積層成長させて表面
を平坦にし、次に配線パターンをマスクして、配線パタ
ーン以外を選択的に除去することで構成してもよい。絶
縁性基板上の配線パターンの厚さは３０〜５０μｍであ
る。また、チップと電気的に接続する部分には、Ａｕ、
Ａｇ等の貴金属が３〜１０μｍの厚さでメッキされてい
る。
【００１４】次に、図２を参照して、本実施の形態の樹
脂封止時の動作について説明する。図２を示されるよう
に、トランスファ成型用の上金型１１と下金型１２によ
り形成されるキャビティ１８内にチップ５を収容し、型
締めを行うと、型当たり部１３に当たる絶縁性基板１上
の配線パターン２は変形し段切れ状態になるが、配線パ
ターン２下に配置された型当たり跡より幅広の導電性材
料４によりキャビティ内外での配線パターンの電気的な
接続は保たれる。
脂封止時の動作について説明する。図２を示されるよう
に、トランスファ成型用の上金型１１と下金型１２によ
り形成されるキャビティ１８内にチップ５を収容し、型
締めを行うと、型当たり部１３に当たる絶縁性基板１上
の配線パターン２は変形し段切れ状態になるが、配線パ
ターン２下に配置された型当たり跡より幅広の導電性材
料４によりキャビティ内外での配線パターンの電気的な
接続は保たれる。
【００１５】［第２の実施の形態］次に、図３を参照し
て本発明の第２の実施の形態について説明する。図３
（ａ）は、第２の実施の形態を説明するための半導体装
置の平面図であり、図３（ｂ）はそのＡ−Ａ′線での断
面図である。また、図４は本実施の形態の半導体装置の
トランスファ成型時の金型型締め時の状態を示す断面図
である。図３に示すように、本実施の形態では、封止樹
脂部７の周辺の配線パターン２の下に型当たり跡９より
広い幅でかつ配線パターンの幅より広い幅で絶縁性基板
１を貫通する開孔が設けられ、その開孔内は導電性材料
４が埋め込まれている。導電性材料４の下面は突起して
おり半田メッキ８が施されて外部電極１０となってい
る。本実施の形態では、実装時に外部電極１０として用
いられる、導電性材料４下面の突起は後述するように製
造途中過程にて付加できる。
て本発明の第２の実施の形態について説明する。図３
（ａ）は、第２の実施の形態を説明するための半導体装
置の平面図であり、図３（ｂ）はそのＡ−Ａ′線での断
面図である。また、図４は本実施の形態の半導体装置の
トランスファ成型時の金型型締め時の状態を示す断面図
である。図３に示すように、本実施の形態では、封止樹
脂部７の周辺の配線パターン２の下に型当たり跡９より
広い幅でかつ配線パターンの幅より広い幅で絶縁性基板
１を貫通する開孔が設けられ、その開孔内は導電性材料
４が埋め込まれている。導電性材料４の下面は突起して
おり半田メッキ８が施されて外部電極１０となってい
る。本実施の形態では、実装時に外部電極１０として用
いられる、導電性材料４下面の突起は後述するように製
造途中過程にて付加できる。
【００１６】図４に示されるように、型締め時に、絶縁
性基板１の貫通孔に埋め込まれた導電性材料４の当たる
下金型１２の部分に貫通孔より小さい外形で深さ０．０
５〜０．１ｍｍの凹部２０が設けられている。トランス
ファ成型時に、上金型１１の型当たり部１３と下金型１
２の凹部２０にて挟み込まれた基板の導電性材料４が塑
性変形を起こし、絶縁性基板１の裏面側に下金型の凹部
２０と同形状の突起部が形成される。トランスファ成型
後に外装メッキを行い、この突起部に半田メッキ８を施
す。
性基板１の貫通孔に埋め込まれた導電性材料４の当たる
下金型１２の部分に貫通孔より小さい外形で深さ０．０
５〜０．１ｍｍの凹部２０が設けられている。トランス
ファ成型時に、上金型１１の型当たり部１３と下金型１
２の凹部２０にて挟み込まれた基板の導電性材料４が塑
性変形を起こし、絶縁性基板１の裏面側に下金型の凹部
２０と同形状の突起部が形成される。トランスファ成型
後に外装メッキを行い、この突起部に半田メッキ８を施
す。
【００１７】本実施の形態では、個々の半導体装置に切
断分離する前に絶縁性基板に存在する配線パターン２お
よびスルーホール３は切断分離する前に電気的特性試験
の接続端子部として使用し、実装時には使用しなくても
よい。したがって、封止樹脂部７のすぐ近くの側面から
個々の半導体装置に切り離すことができるので、より小
さい半導体装置をつくることができる。
断分離する前に絶縁性基板に存在する配線パターン２お
よびスルーホール３は切断分離する前に電気的特性試験
の接続端子部として使用し、実装時には使用しなくても
よい。したがって、封止樹脂部７のすぐ近くの側面から
個々の半導体装置に切り離すことができるので、より小
さい半導体装置をつくることができる。
【００１８】［第３の実施の形態］次に、図５を参照し
て本発明の第３の実施の形態について説明する。図５
は、第３の実施の形態を説明するための図であって、図
５（ａ）は、製造途中段階での、図５（ｂ）は本実施の
形態により製造された半導体装置の断面図である。本実
施の形態では、配線パターン２が絶縁性基板１内に埋め
込まれた構造となっている。すなわち、配線パターン２
の表面高さが絶縁性基板１の表面高さと一致している。
なお、本実施の形態では基板裏面側の配線パターンも基
板内に埋め込まれているが、基板裏面側は通常の配線パ
ターンが突出した形状としてもよい。この配線基板は例
えば以下のようにして作製することができる。通常方法
により製作した配線基板の表面上、若しくは表面上と裏
面下にプリプレグを必要枚数重ねプレスしてキュアす
る。その後、ＣＭＰ法などの研磨技術を用いて配線パタ
ーン上の樹脂膜を除去する。
て本発明の第３の実施の形態について説明する。図５
は、第３の実施の形態を説明するための図であって、図
５（ａ）は、製造途中段階での、図５（ｂ）は本実施の
形態により製造された半導体装置の断面図である。本実
施の形態では、配線パターン２が絶縁性基板１内に埋め
込まれた構造となっている。すなわち、配線パターン２
の表面高さが絶縁性基板１の表面高さと一致している。
なお、本実施の形態では基板裏面側の配線パターンも基
板内に埋め込まれているが、基板裏面側は通常の配線パ
ターンが突出した形状としてもよい。この配線基板は例
えば以下のようにして作製することができる。通常方法
により製作した配線基板の表面上、若しくは表面上と裏
面下にプリプレグを必要枚数重ねプレスしてキュアす
る。その後、ＣＭＰ法などの研磨技術を用いて配線パタ
ーン上の樹脂膜を除去する。
【００１９】本実施の形態では、型当たり跡９のできる
部分の配線パターン下に導電性材料は埋め込まれてはい
ないが、配線パターン２全体が基板内に埋め込まれてい
る。型当たり跡９のできる領域において、配線パターン
の占める面積に対して基板表面が露出して部分の面積の
方が圧倒的に広い。そのため、型締め時に上金型の型当
たり部からの圧力は広い基板部分で分散され、配線パタ
ーンの変形は緩和される。すなわち、同じ圧力で型締め
を行っても、型当たり跡９で生じる配線パターンの段差
は小さくなり段切れは抑制される。
部分の配線パターン下に導電性材料は埋め込まれてはい
ないが、配線パターン２全体が基板内に埋め込まれてい
る。型当たり跡９のできる領域において、配線パターン
の占める面積に対して基板表面が露出して部分の面積の
方が圧倒的に広い。そのため、型締め時に上金型の型当
たり部からの圧力は広い基板部分で分散され、配線パタ
ーンの変形は緩和される。すなわち、同じ圧力で型締め
を行っても、型当たり跡９で生じる配線パターンの段差
は小さくなり段切れは抑制される。
【００２０】
【実施例】次に、本発明の一実施例について図６〜図９
を参照して詳細に説明する。図６（ａ）は、本発明の一
実施例を説明するための、樹脂封止用金型に配線基板を
装着した状態を示す平面図であり、図６（ｂ）はそのＡ
−Ａ′線での断面図である。また、図７は図６の拡大対
象部分１００を拡大して示した平面図であり、図８は図
７の拡大対象部分２００を拡大して示した平面図とその
Ａ−Ａ′線での断面図である（但し、図６は型締め前の
状態を、また図８は型締め時の状態を示す）。各図の平
面図における実線は下金型１２および絶縁性基板１を示
し、破線は上金型１１を示す。図７で拡大して示す本実
施例の絶縁性基板１は、ガラスエポキシ樹脂基板で、厚
さ０．１５ｍｍであり、５０ｍｍ×５０ｍｍを大きさ
で、表面に２７×６＝１６２組の配線パターン２を有し
ている。配線パターン２および導電性材料４の形成は以
下のように行なう。トランスファ成型用金型のキャビテ
ィの型当たり部に当たる配線パターン部分の絶縁性基板
に予め、深さ０．０５ｍｍの凹部を形成する。活性化処
理後、無電界メッキにより全面に膜厚５μｍの銅層を形
成する。続いて、凹部を除く部分をマスクして電界メッ
キにより表面が平坦になるまで銅層を堆積する。その
後、配線パターンと逆パターンのマスクを形成して選択
的電界メッキにより銅層を４０μｍ成長させて配線パタ
ーン２を形成する。さらに、チップの電極とバンプ接続
する回路パターンの表面部分のみに１０μｍの厚さの銀
メッキを旋し、配線パターン部以外の無電界メッキ銅層
をエッチング除去する。
を参照して詳細に説明する。図６（ａ）は、本発明の一
実施例を説明するための、樹脂封止用金型に配線基板を
装着した状態を示す平面図であり、図６（ｂ）はそのＡ
−Ａ′線での断面図である。また、図７は図６の拡大対
象部分１００を拡大して示した平面図であり、図８は図
７の拡大対象部分２００を拡大して示した平面図とその
Ａ−Ａ′線での断面図である（但し、図６は型締め前の
状態を、また図８は型締め時の状態を示す）。各図の平
面図における実線は下金型１２および絶縁性基板１を示
し、破線は上金型１１を示す。図７で拡大して示す本実
施例の絶縁性基板１は、ガラスエポキシ樹脂基板で、厚
さ０．１５ｍｍであり、５０ｍｍ×５０ｍｍを大きさ
で、表面に２７×６＝１６２組の配線パターン２を有し
ている。配線パターン２および導電性材料４の形成は以
下のように行なう。トランスファ成型用金型のキャビテ
ィの型当たり部に当たる配線パターン部分の絶縁性基板
に予め、深さ０．０５ｍｍの凹部を形成する。活性化処
理後、無電界メッキにより全面に膜厚５μｍの銅層を形
成する。続いて、凹部を除く部分をマスクして電界メッ
キにより表面が平坦になるまで銅層を堆積する。その
後、配線パターンと逆パターンのマスクを形成して選択
的電界メッキにより銅層を４０μｍ成長させて配線パタ
ーン２を形成する。さらに、チップの電極とバンプ接続
する回路パターンの表面部分のみに１０μｍの厚さの銀
メッキを旋し、配線パターン部以外の無電界メッキ銅層
をエッチング除去する。
【００２１】本実施例では生産性を考慮して、図６に示
すように１度に６枚の絶縁性基板を対象にトランスファ
成型を行っている。タブレット状の封止樹脂（図示しな
い）をポット１４で溶かしながらプランジャ（図示しな
い）により押し流して樹脂流動経路であるランナ１５、
サブランナ１６、ゲート１７を通してチップ５を囲むキ
ャビティ１８へ樹脂を注入する。エアベント１９、１
９′は樹脂注入中の樹脂流動経路内の空気を逃がす。型
当たり部１３は、絶縁性基板１の表面に接触する上金型
のサブランナ１６、ゲート１７、キャビティ１８および
エアベント１９、１９′の周辺部に形成されている〔図
９（１ｂ）参照〕。型当たり部１３の高さは０．１ｍｍ
である。キャビティ１８付近のエアベント１９の深さは
２０μｍであり、またエアベント１９′の深さは５０μ
ｍである。
すように１度に６枚の絶縁性基板を対象にトランスファ
成型を行っている。タブレット状の封止樹脂（図示しな
い）をポット１４で溶かしながらプランジャ（図示しな
い）により押し流して樹脂流動経路であるランナ１５、
サブランナ１６、ゲート１７を通してチップ５を囲むキ
ャビティ１８へ樹脂を注入する。エアベント１９、１
９′は樹脂注入中の樹脂流動経路内の空気を逃がす。型
当たり部１３は、絶縁性基板１の表面に接触する上金型
のサブランナ１６、ゲート１７、キャビティ１８および
エアベント１９、１９′の周辺部に形成されている〔図
９（１ｂ）参照〕。型当たり部１３の高さは０．１ｍｍ
である。キャビティ１８付近のエアベント１９の深さは
２０μｍであり、またエアベント１９′の深さは５０μ
ｍである。
【００２２】次に、本実施例の半導体装置の製造方法に
ついて、図９を参照して説明する。図９において、絶縁
性基板切断仮想線を３００にて示す。ＡｕやＡｕＰｄあ
るいはハンダによるバンプを介して、絶縁性基板の所望
の配線パターンにチップの電極を接続する〔図９（１
ａ）、（２ａ）〕。ＡｕやＡｕＰｄのバンプの場合は熱
圧着あるいは超音波併用熱圧着法で、ハンダバンプのば
あいはリフロー法で接続する。次に、１７５℃に加熱さ
れた上金型１１と下金型１２とで前記絶縁性基板を挟み
込み型締めする〔図９（１ｂ）、（２ｂ）〕。上金型１
１と下金型１２を型締めする時に型当たり部１３に当た
る絶縁性基板１の配線パターン２は変形し段切れ状態に
なるが、配線パターン２下に型当たり部１３の幅より広
い領域に埋め込まれた導電性材料４により配線パターン
のキャビティ内外での電気的な接続は保たれる。
ついて、図９を参照して説明する。図９において、絶縁
性基板切断仮想線を３００にて示す。ＡｕやＡｕＰｄあ
るいはハンダによるバンプを介して、絶縁性基板の所望
の配線パターンにチップの電極を接続する〔図９（１
ａ）、（２ａ）〕。ＡｕやＡｕＰｄのバンプの場合は熱
圧着あるいは超音波併用熱圧着法で、ハンダバンプのば
あいはリフロー法で接続する。次に、１７５℃に加熱さ
れた上金型１１と下金型１２とで前記絶縁性基板を挟み
込み型締めする〔図９（１ｂ）、（２ｂ）〕。上金型１
１と下金型１２を型締めする時に型当たり部１３に当た
る絶縁性基板１の配線パターン２は変形し段切れ状態に
なるが、配線パターン２下に型当たり部１３の幅より広
い領域に埋め込まれた導電性材料４により配線パターン
のキャビティ内外での電気的な接続は保たれる。
【００２３】次に、トランスファ成型によりチップ５を
樹脂封止し〔図９（１ｃ）、（２ｃ）〕、サブランナ
（図示せず）、ゲート１７の樹脂を除去し、半導体装置
の実装性をあげるために配線パターンに半田メッキ８を
施す。次に、絶縁性基板をダイシングブレード（図示せ
ず）で切断し、個々の半導体装置に分離する〔図９（１
ｄ）、（２ｄ）〕。
樹脂封止し〔図９（１ｃ）、（２ｃ）〕、サブランナ
（図示せず）、ゲート１７の樹脂を除去し、半導体装置
の実装性をあげるために配線パターンに半田メッキ８を
施す。次に、絶縁性基板をダイシングブレード（図示せ
ず）で切断し、個々の半導体装置に分離する〔図９（１
ｄ）、（２ｄ）〕。
【００２４】
【発明の効果】以上説明したように、本発明の半導体装
置は、少なくともトランスファ成型用金型の型当たり部
の当たる部分の配線基板上の配線の少なくとも一部が基
板表面より低い部分に形成されるようにしたものである
ので、金型の型当たり部が金型のキャビティの周辺部の
一部に限定されても、型締めによって配線が段切れを起
こすことがなくなる。従って、本発明によれば、樹脂封
止型半導体装置を生産性よくかつ歩留り高く生産するこ
とが可能になる。
置は、少なくともトランスファ成型用金型の型当たり部
の当たる部分の配線基板上の配線の少なくとも一部が基
板表面より低い部分に形成されるようにしたものである
ので、金型の型当たり部が金型のキャビティの周辺部の
一部に限定されても、型締めによって配線が段切れを起
こすことがなくなる。従って、本発明によれば、樹脂封
止型半導体装置を生産性よくかつ歩留り高く生産するこ
とが可能になる。
【図１】本発明の第１の実施の形態を説明するための半
導体装置の平面図とそのＡ−Ａ′線での断面図。
導体装置の平面図とそのＡ−Ａ′線での断面図。
【図２】本発明の第１の実施の形態を説明するための金
型の型締め状態を示す断面図。
型の型締め状態を示す断面図。
【図３】本発明の第２の実施の形態を説明するための半
導体装置の平面図とそのＡ−Ａ′線での断面図。
導体装置の平面図とそのＡ−Ａ′線での断面図。
【図４】本発明の第２の実施の形態を説明するための金
型の型締め状態を示す断面図。
型の型締め状態を示す断面図。
【図５】本発明の第３の実施の形態を説明するための、
製造工程順の半導体装置の断面図。
製造工程順の半導体装置の断面図。
【図６】本発明の一実施例を説明するための、配線基板
を装着した状態の上金型および下金型の平面図と断面
図。
を装着した状態の上金型および下金型の平面図と断面
図。
【図７】図６（ａ）の拡大対象部分１００の拡大平面
図。
図。
【図８】図７の拡大対象部分２００の拡大平面図とその
Ａ−Ａ′線の断面図。
Ａ−Ａ′線の断面図。
【図９】本発明の一実施例の半導体装置の製造方法を示
す工程順の平面図と断面図。
す工程順の平面図と断面図。
【図１０】従来例の平面図と断面図。
【図１１】他の従来例の製造方法を説明するための工程
順の斜視図と断面図。
順の斜視図と断面図。
【図１２】他の従来例の製造方法を説明するための、図
１１の工程に続く工程での断面図と平面図。
１１の工程に続く工程での断面図と平面図。
１ 絶縁性基板 ２ 配線パターン ３ スルーホール ４ 導電性材料 ５ チップ ６ バンプ ７ 封止樹脂部 ８ 半田メッキ ９ 型当たり跡 １０ 外部電極 １１ 上金型 １２ 下金型 １３ 型当たり部 １４ ポット １５ メインランナ １６ サブランナ １７ ゲート １８ キャビティ １９、１９′ エアベント ２０ 凹部 ２１ 配線基板部 ２２ 凹部 ２３ 配線パターン ２４ 接着剤 ２５ 半導体素子 ２６ ワイヤ ２７ 封止樹脂 ２８ スルーホール ２９ サポートバー ３０ トランスファ成型用ゲート及びランナ部 ３１ 金型のキャビティ周辺部 ３２ 切り離し部 ３３ 外枠 ３４ 保護膜（樹脂） ３５ 上金型 ３６ 下金型 １００ 拡大対象部分 ２００ 拡大対象部分 ３００ 絶縁性基板切断仮想線
Claims (7)
- 【請求項１】 絶縁性基板表面に配線を施してなる配線
基板上に半導体チップが搭載され、該半導体チップが樹
脂封止されている樹脂封止型半導体装置において、配線
基板上の配線の少なくともトランスファ成型用金型の型
当たり部に当接する部分は前記絶縁性基板の表面より低
い部分に少なくとも一部が埋め込まれて形成されている
ことを特徴とする樹脂封止型半導体装置。 - 【請求項２】 前記絶縁性基板の前記型当たり部の当接
する部分には型当たり部の幅より広い幅を有する所定の
深さの凹部が形成され、該凹部内には導電性材料が埋め
込まれていることを特徴とする請求項１記載の樹脂封止
型半導体装置。 - 【請求項３】 前記絶縁性基板の前記型当たり部に当接
する部分には前記型当たり部の幅より広い幅の貫通孔が
開設され、該貫通孔内には導電性材料が埋め込まれてい
ることを特徴とする請求項１記載の樹脂封止型半導体装
置。 - 【請求項４】 少なくとも前記絶縁性基板の表面側の配
線は、配線表面が基板表面と一致するように基板内に埋
め込まれていることを特徴とする請求項１記載の樹脂封
止型半導体装置。 - 【請求項５】 絶縁性基板表面に配線を施してなる配線
基板が複数個連結された母基板を用意し、各配線基板上
に半導体チップを搭載する工程と、メインランナから分
岐されたサブランナから各配線基板へ溶融樹脂が供給さ
れるトランスファ成型装置の金型内に前記母基板を装着
し型締め後、各配線基板に搭載された半導体素子を一括
して樹脂封止を行う工程と、母基板より個々の配線基板
を切断分離する工程と、を含む樹脂封止型半導体装置の
製造方法において、前記配線基板上の配線の少なくとも
トランスファ成型用金型の型当たり部の当接する部分は
前記絶縁性基板の表面より低い部分に少なくとも一部が
埋め込まれて形成されていることを特徴とする樹脂封止
型半導体装置の製造方法。 - 【請求項６】 同一の金型により、複数の母基板上の各
半導体素子が一括して樹脂封止されることを特徴とする
請求項７記載の樹脂封止型半導体装置の製造方法。 - 【請求項７】 配線パターンのトランスファ成型用金型
の型当たり部が当接する部分の前記絶縁性基板には導電
性材料に埋め込まれた貫通孔が開設されており、かつ、
その貫通孔に対応する下金型の部分に該貫通孔より狭い
面積の凹部が形成されていることを特徴とする請求項５
記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322541A JP3061177B2 (ja) | 1997-11-25 | 1997-11-25 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322541A JP3061177B2 (ja) | 1997-11-25 | 1997-11-25 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163009A JPH11163009A (ja) | 1999-06-18 |
| JP3061177B2 true JP3061177B2 (ja) | 2000-07-10 |
Family
ID=18144829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322541A Expired - Fee Related JP3061177B2 (ja) | 1997-11-25 | 1997-11-25 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061177B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5878054B2 (ja) | 2012-03-27 | 2016-03-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP6515642B2 (ja) | 2015-04-02 | 2019-05-22 | スミダコーポレーション株式会社 | コイル部品の製造方法およびコイル部品の製造に用いられる治具 |
| CN115084059B (zh) * | 2022-08-16 | 2022-12-02 | 杭州飞仕得科技有限公司 | 一种绝缘基板的制备方法及功率器件封装方法 |
-
1997
- 1997-11-25 JP JP9322541A patent/JP3061177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163009A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| EP1662565B1 (en) | Semiconductor package | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US7026192B2 (en) | Terminal land frame and method for manufacturing the same | |
| US7423340B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| US7342318B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| JP3218933U (ja) | プリフォームリードフレーム及びリードフレームパッケージデバイス | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| JP2000124240A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20050194665A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPH11111738A (ja) | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JP2015018934A (ja) | プリント基板およびその製造方法 | |
| JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2000150707A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2001127196A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
| JP3475181B2 (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |