JP3475181B2 - 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 - Google Patents

半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法

Info

Publication number
JP3475181B2
JP3475181B2 JP2001074838A JP2001074838A JP3475181B2 JP 3475181 B2 JP3475181 B2 JP 3475181B2 JP 2001074838 A JP2001074838 A JP 2001074838A JP 2001074838 A JP2001074838 A JP 2001074838A JP 3475181 B2 JP3475181 B2 JP 3475181B2
Authority
JP
Japan
Prior art keywords
metal plate
heat sink
manufacturing
unit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001074838A
Other languages
English (en)
Other versions
JP2002280510A (ja
Inventor
伸一 豊岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001074838A priority Critical patent/JP3475181B2/ja
Publication of JP2002280510A publication Critical patent/JP2002280510A/ja
Application granted granted Critical
Publication of JP3475181B2 publication Critical patent/JP3475181B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
およびその製造方法に関し、準備工程で半導体装置をあ
らかじめ製造し、従来での組立工程内で行われていた金
属細線のボンディング工程、チップのダイボンディング
工程を省略し、組立工数を大幅に減少できる半導体装置
の製造方法およびそれを用いた混成集積回路装置の製造
方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる混成集積
回路装置は、例えばプリント基板、セラミック基板また
は金属基板の上に導電パターンが形成され、この上に
は、ＬＳＩまたはディスクリートＴＲ等の能動素子、チ
ップコンデンサ、チップ抵抗またはコイル等の受動素子
が実装されて構成される。そして、前記導電パターンと
前記素子が電気的に接続されて所定の機能の回路が実現
されている。
【０００３】回路の一例として、オーディオ回路があ
り、これらに示す素子は、図１１の様に実装されてい
る。
【０００４】図１１に於いて、一番外側の矩形ライン
は、少なくとも表面が絶縁処理された実装基板１であ
る。そしてこの上には、Ｃｕから成る導電パターン２が
貼着されている。この導電パターン２は、外部取り出し
用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディング
パッド２Ｄ、受動素子３を固着する電極４等で構成され
ている。
【０００５】ダイパット２Ｃには、ＴＲ、ダイオード、
複合素子またはＬＳＩ等のベアチップ状で、半田を介し
て固着されている。そしてこの固着されたチップ上の電
極と前記ボンディングパット２Ｄがボンディングワイヤ
ー用の金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続
されている。この金属細線は、一般に、小信号と大信号
用に分類され、小信号部は２０〜８０μｍφの金属細線
が用いられる。そしてここでは約４０μｍφから成るＡ
ｌ線５ＡまたはＡｕ線が採用される。また、大信号部は
約１００〜５００μｍφのＡｌ線が採用されている。特
に大信号は、線径が大きいため、１５０μｍφのＡｌ線
５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。
尚、大信号用の金属細線の径は、流れる電流容量やボン
ディングパットサイズ等を考慮して適宜採用される。
【０００６】また大電流を流すパワーＴＲ６は、チップ
の温度上昇を防止するために、ダイパッド２Ｃ上のヒー
トシンク７に固着されている。
【０００７】そして前記外部取り出し用電極２Ａ、ダイ
パッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路と
するため配線２Ｂが色々な所に延在される。また、チッ
プの位置、配線の延在の仕方の都合で、配線同士が交差
をする場合は、ジャンピング線８Ａ、８Ｂが採用されて
いる。
【０００８】
【発明が解決しようとする課題】図１１からも明らかな
ように、チップコンデンサ、チップ抵抗、小信号用ＴＲ
チップ、大信号用ＴＲチップ、ダイオード更にはＬＳＩ
等が数多く採用され、それぞれがロウ材等で固着されて
いる。そしてＴＲチップ等の半導体素子は、金属細線を
使って電気的に接続されている。この金属細線は、電流
容量により複数種類に分けられ、その金属細線の数も非
常に多い。また、金属細線をボンディングする技術は技
術的に高度であるため、ボンディング設備のメンテナン
ス等が必要となる。この事からも明らかな様に、チップ
の固着、金属細線の接続は、組み立て工程を非常に長く
し、コストの上昇を招いていた。
【０００９】上記したことと同様に、導電路が組み込ま
れた基板にパワートランジスタを固着する際において
も、最初にヒートシンクを固着しそのヒートシンク上に
パワートランジスタを固着し、その後パワートランジス
タのボンディングパッド部と導電路とをパワートランジ
スタ用の太い金属細線を使って電気的に接続されてい
る。そのため、組み立て工程を非常に長くすることによ
るコストの上昇や作業時間の長期化を招いていた。ま
た、パワートランジスタのボンディングパッド部と導電
路とを金属細線で接続する際に、金属細線がヒートシン
クに接触することで金属細線が切断されたり、ショート
してしまうという問題があった。
【００１０】また、トランジスタ等の半導体素子を電気
的に接続している金属細線において、金属細線が露出し
た構造を有する場合は、露出した金属細線を保護するた
めにエポキシコーティングやケース等の作業が必要とな
る問題があった。
【００１１】また、現在市場にあるリードフレームに半
導体素子を固着したパッケージを混成集積回路基板に実
装すると、このパッケージサイズが非常に大きいため、
混成集積回路基板のサイズが大きくなってしまう問題も
あった。
【００１２】以上述べたように、混成集積回路基板を採
用しコストを下げようとしても、組み立て工程が長くな
る点、高度なボンディング技術を要するため設備のメン
テナンスを必要とする点等からコストの上昇を招いてし
まう問題があった。
【００１３】
【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、金属板をハーフプレス
してヒートシンクと該ヒートシンクに近接した位置に配
置する取り出し電極とを凸部とした多数組のユニットを
設ける工程と、前記金属板の前記各ユニットの前記ヒー
トシンクに半導体素子のベアチップを固着する工程と、
前記金属板の前記各ユニットの前記半導体素子の電極と
前記取り出し電極とを接続する工程と、前記金属板の前
記各ユニットを絶縁性樹脂で一体にモールドする工程
と、前記絶縁性樹脂の表面から前記各ユニットの前記ヒ
ートシンクと前記取り出し電極間の凹部を除去する工程
と、前記絶縁性樹脂を切断して個別の前記ユニットに分
離する工程とを具備することを特徴とする。
【００１４】本発明の半導体集積回路装置の製造方法
は、好適には、前記金属板をハーフプレスする工程にお
いて、前記金属板を前記金属板の厚みの１／２〜４／５
程度抜き出すことで、前記金属板上に一体に複数の前記
ユニットを形成することができることを特徴とする。
【００１５】更に、本発明の半導体集積回路装置の製造
方法は、好適には、前記金属板に前記絶縁性樹脂を一体
にモールドする工程において、前記各ユニットの前記ヒ
ートシンクと前記取り出し電極間の金属板上の同時に複
数の貫通孔を形成する。そのことにより、前記各ユニッ
トの前記ヒートシンクと前記取り出し電極間の凹部を除
去する工程において、前記ハーフプレスにより抜き出さ
れた前記金属板を前記貫通孔を介してプレスし前記ヒー
トシンクと前記取り出し電極間の前記金属板を取り除
き、一度に大量の前記ユニットを形成することができる
ことを特徴とする。
【００１６】また、本発明の半導体集積回路装置の製造
方法は、金属板をハーフプレスしてヒートシンクと該ヒ
ートシンクに近接した位置に配置する取り出し電極とを
凸部とした多数組のユニットを設ける工程と、前記金属
板の前記各ユニットの前記ヒートシンクに半導体素子の
ベアチップを固着する工程と、前記金属板の前記各ユニ
ットの前記半導体素子の電極と前記取り出し電極とを接
続する工程と、前記金属板の前記各ユニットを絶縁性樹
脂で一体にモールドする工程と、前記絶縁性樹脂の表面
から前記各ユニットの前記ヒートシンクと前記取り出し
電極間の凹部を除去する工程と、前記絶縁性樹脂を切断
して個別の前記ユニットに分離する工程と、前記ユニッ
トを複数の導電パターンを形成した実装基板に組み込む
工程とを具備することを特徴とする。
【００１７】
【発明の実施の形態】本発明は、組み立て工程を簡略化
できる混成集積回路装置において、特に、従来は組み立
て工程で行っていた金属細線のボンディング、半導体素
子のダイボンディング工程を準備工程で行い、組み立て
工程を簡略化する混成集積回路装置に関するものであ
る。ここで言う準備工程とは、小信号素子、パワートラ
ンジスタ等の半導体素子を内蔵した半導体装置を一括し
て、大量に準備する工程をいう。
【００１８】一般に、混成集積回路装置は、色々な回路
素子により電子回路が構成され、必要により、ＴＲチッ
プ、ＩＣチップまたはＬＳＩチップ等の能動素子、チッ
プコンデンサまたはチップ抵抗等の受動素子が実装され
ている。そしてこれらの回路素子は、実装基板上に形成
された導電パターンと電気的に接続される。また回路と
して実現するために、導電パターンには、配線が設けら
れ、また回路素子は、ロウ材、導電ボール、半田ボー
ル、導電ペーストまたは金属細線を介して電気的に接続
されている。
【００１９】特に、本発明の混成集積回路装置では、放
熱を必要とする大電流半導体素子、例えば、パワートラ
ンジスタ、パワーＭＯＳＦＥＴ等を用いた混成集積回路
装置に関するものである。具体的には、ヒートシンクと
して用いられる金属板上に形成されているパワートラン
ジスタ、取り出し電極およびパワートランジスタと取り
出し電極とを電気的に接続するパワートランジスタ用の
太い金属細線を絶縁性樹脂でトランスファーモールドし
て形成されている半導体装置を複数の導電パターンが形
成されている実装基板に固着する混成集積回路装置に関
するものである。
【００２０】以下に、本発明の混成集積回路装置および
その製造方法の実施の形態について、図面を参照して下
記に示す。
【００２１】図１は、本実施形態の混成集積回路装置に
用いられる半導体装置であり、金属板上にパワートラン
ジスタ１３、取り出し電極１２およびそれらを電気的に
接続する金属細線１６を絶縁性樹脂１７でトランスファ
ーモールドした半導体装置の（Ａ）断面図、（Ｂ）平面
図である。本実施形態に用いられている半導体装置は、
銅の金属板から成るヒートシンク１１上にパワートラン
ジスタ１３が半田リボンや半田線を熱で溶かした接着剤
１４を介して固着される。そして、パワートランジスタ
１３のボンディングパッド部１５とヒートシンク１１に
隣接して形成されている銅の金属板から成る取り出し電
極１２とを電気的に接続する金属細線１６とを絶縁性樹
脂１７でトランスファーモールドされることで形成され
ている。金属板は銅以外でも、銀等の金属からなる場合
もある。尚、図示はしていないが、ヒートシンク１１上
には半田リボンや半田線を熱で溶かした接着剤１４との
接着性を考慮して銀メッキや金メッキが施されている場
合もある。また、取り出し電極１２上には金属細線１６
の接着性が考慮され銀メッキやニッケルメッキが施され
ている。
【００２２】ここで、銅の金属板から成るヒートシンク
１１および取り出し電極１２の側面はせん断面１８およ
び破断面２３を有している。そして、せん断面１８の厚
みは金属板の厚みの１／２〜１／３程度に形成される。
本実施の形態では、図１に示したように絶縁性樹脂１７
はせん断面１８まで被覆し、ヒートシンク１１および取
り出し電極１２の金属板の破断面２３および裏面には絶
縁性樹脂１７は被覆されていない構造を有する。その結
果、例えば、Ｃｕからなる金属板の表面の酸化を考慮し
て、また、金属板底面の電極２０の形成材料である半田
の溶融性を考慮して、ヒートシンク１１および取り出し
電極１２の金属板の破断面１８および裏面にはＡｇメッ
キ、Ａｕメッキ、ニッケルメッキ等が施されている。
【００２３】そして、図１に示した半導体装置の裏面に
ついては、ヒートシンク１１および取り出し電極１２の
金属板の下面は半田により電極部２０が形成されてい
る。また、半導体装置には、複数の貫通孔２４を有した
構造となっているが、この貫通孔２４については、次に
述べる半導体装置の製造方法において詳細を述べること
とする。
【００２４】上記したパワートランジスタ１３等を内蔵
する半導体装置はロウ材を介して図２（Ａ）に示した実
装基板２１上の導電パターン２２に、図２（Ｂ）に示す
ようにもちいられることで、従来の製造工程を簡素化す
ることができる混成集積回路装置を実現することができ
る。
【００２５】ここで、実装基板２１について説明する。
前述した半導体装置を実装する実装基板２１としては、
プリント基板、セラミック基板、フレキシブルシート基
板または金属基板が考えられる。この実装基板２１は、
表面に導電パターンが形成されるため、電気的絶縁が考
慮されて、少なくとも基板の表面が絶縁処理されてい
る。プリント基板、セラミック基板、フレキシブルシー
ト基板は、基板自身が絶縁材料で構成されているため、
そのまま表面に導電パターン形成すれば良い。しかし金
属基板の場合は、少なくとも表面に絶縁材料が被着さ
れ、この上に導電パターンが被着されている。
【００２６】本実施形態の混成集積回路装置に用いられ
る半導体装置では、銅の金属板から成るヒートシンク１
１および取り出し電極１２との高さが同位置に形成され
ている。そのため、ヒートシンク１１上に固着されてい
るパワートランジスタ１３と取り出し電極１２とを電気
的に接続している金属細線１６が、ヒートシンク１１に
接触することがないので、金属細線１６が切断された
り、電気的にショートを起こすことがないので、製品品
質をより向上した半導体装置を形成することができる。
【００２７】上記したように、本実施の形態では、半導
体素子としてパワートランジスタを用いた場合を説明し
たが、特に、パワートランジスタに限定する必要はな
い。例えば、パワー半導体素子ではパワーＭＯＳＦＥ
Ｔ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆
動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモ
リ素子等を用いた場合でも、また、セミパワー半導体素
子、小信号半導体素子を用いた場合でも同様の効果を得
ることができる。その他、本発明の趣旨を逸脱しない範
囲で種々の変更が可能である。
【００２８】次に、上記の混成集積回路装置の製造方法
について説明する。図３〜図１０を参照にして、本発明
である混成集積回路装置の製造方法に用いられるパワー
トランジスタ等が内蔵された半導体装置の製造方法にお
ける第１の実施の形態について説明する。
【００２９】図３に示すように、先ず、大判の金属板３
１を準備する。金属板３１は銅、銀等の金属から成り、
０．５〜３．０ｍｍの板厚を具備する。
【００３０】次に、図４（Ａ）に示すように、図３にお
いて準備した金属板３１をプレス機の台座３２に設置
し、金属板３１はヒートシンク３６およびエミッタ、ベ
ース取り出し電極３７の形成部をプレス機に認識させ、
ヒートシンク３６およびエミッタ、ベース取り出し電極
３７の形成部を残してパンチ３３にて半抜き状態にプレ
ス加工する。このとき、金属板３１は１／２〜４／５程
度抜き出されるが、使用用途に応じてできる限り接続部
が少なくなるよにプレス加工する。
【００３１】そして、図４（Ｂ）に示すように、プレス
加工をした金属板３１の表面に形成される凹部および金
属板３１の裏面に形成される凸部の側面には、せん断面
３４および破断面３５が形成される。せん断面３４は金
属板３１表裏の先端部に形成され、破断面３５は抜き出
された金属板３１の接続部およびその周辺に形成され
る。尚、せん断面３４の厚さは、金属板３１の厚さの１
／２〜１／３程度の厚さとなる。ここで、破断面３５は
分離して図示されているが、実際は破断面３５は接合し
ている。
【００３２】次に、図４（Ｃ）に示すように、金属板３
１上に形成される複数のヒートシンク３６およびエミッ
タ、ベース取り出し電極３７の位置をプレス機に認識さ
せる。そして、金属板３１上にそれぞれの設置部３６お
よび電極３７を残すように、上記したプレス加工を繰り
返すことで金属板３１に複数の半導体装置形成部を形成
する。
【００３３】次に、図５に示すように、金属板３１の凸
部のヒートシンク３６にパワートランジスタ３８を半田
リボンや半田線を熱で溶かした接着剤３９を介して固着
する。そして、固着されたパワートランジスタ３８のボ
ンディングパッド部とエミッタ、ベース取り出し電極３
７とを金属細線４０で電気的に接続する。このとき、大
電流を流すパワートランジスタ３８はチップ自身が大き
く電流容量も多いのでボンディングパッドのサイズも大
きく形成されているため、金属細線４０は、例えば、大
径（３００μｍ）のＡｌ線が用いられる。そして、太線
ボンダーによりボンディングパッド部および電極３７に
は超音波ダイボンディングされることで接続される。
【００３４】尚、図示はしていないが、ヒートシンク３
６上には半田ペースト３９との接着性を考慮して銀メッ
キや金メッキが施されている場合もある。また、取り出
し電極３７上には金属細線４０の接着性が考慮され銀メ
ッキやニッケルメッキが施されている。
【００３５】次に、図６に示すように、複数の半導体装
置形成部にパワートランジスタ３８を半田リボンや半田
線を熱で溶かした接着剤３９を介して固着し、金属細線
４０により各々のエミッタ、ベース取り出し電極３７と
接続されている金属板３１に絶縁性樹脂４１を付着する
工程である。これは、トランスファーモールド、インジ
ェクションモールド、またはポッティングや印刷により
実現できるが、本実施例では、例えば、トランスファー
モールドにより絶縁性樹脂４１が一体にモールドされ
る。ここで、絶縁性樹脂４１としては、エポキシ樹脂等
の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサル
ファイド等の熱可塑性樹脂を用いることができる。また
絶縁性樹脂４１は、金型を用いて固める樹脂、塗布をし
て被覆できる樹脂であれば、全ての樹脂が採用できる。
【００３６】本実施の形態では、次工程で述べるヒート
シンク３６とエミッタ、ベース取り出し電極３７とを分
離する工程で用いる貫通孔４２が、金属板３１に絶縁性
樹脂４１を一体にモールドする工程で同時に形成される
ことに特徴がある。
【００３７】具体的には、図７（Ａ）に示したように、
下金型４７上に前工程で準備された図５に示した金属板
３１が設置される。次に、金属板３１が設置された下金
型４７には、図７（Ｂ）に示した上金型４８を設置し絶
縁性樹脂４１を流し込み、金型内を絶縁性樹脂４１で充
填させ硬化させることで金属板３１上に絶縁性樹脂４１
が付着する。このとき、図１（Ｂ）に示したように、貫
通孔４２が形成される部分の上金型４８には貫通孔４２
形成用の柱４９が複数形成されている。そのことで、柱
４９の形成部には絶縁性樹脂４１は流れ込まず貫通孔４
２が形成される。その結果、図６に示すように、金属板
３１上の絶縁性樹脂４１には、複数の貫通孔４２が形成
される。
【００３８】尚、図７（Ａ）では、上金型の柱４９と金
属細線４０が接触したように示されているが、実際は図
１（Ｂ）に示したように２者は接触していない。
【００３９】更に、金属板３１表面に被覆された絶縁性
樹脂４１の厚さは、パワートランジスタ３８の最頂部か
ら約１００μｍ程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。
【００４０】また、従来は部品のサイズ毎にトランスフ
ァーモールド金型が必要であった。しかし、本発明で
は、トランスファーモールドにより複数のパワートラン
ジスタ３８が固着された金属板３１に絶縁性樹脂４１が
一体にモールドされるため、トランスファーモールド用
の金型は、フレームの大きさに合わせた１組あれば、部
品のサイズに関係なく同じ金型でトランスファーモール
ドすることができる。
【００４１】次に、図８に示すように、全体を絶縁性樹
脂４１で被覆された金属板３１の表面から貫通孔４２を
介して金属板３１をプレスし、ヒートシンク３６とエミ
ッタ、ベース取り出し電極３７とを分離する工程があ
る。ここで、前工程でハーフプレスされた金属板３１、
つまり、ヒートシンク３６とエミッタ、ベース取り出し
電極３７間の金属板３１を除去する工程は、絶縁性樹脂
４１に形成された貫通孔４２を利用して、絶縁性樹脂４
１の表面から貫通孔４２下の金属板３１をプレスする工
程である。本発明の実施形態の一例では、図４に示した
ように、貫通孔４２の形成された金属板３１をプレス台
３２に設置し、プレス機に貫通孔４２の位置を認識させ
る。そして、貫通孔４２を介してパンチにて金属板３１
をプレスすることで、前工程で、すでに１／２〜４／５
程度抜き出されている金属板３１は完全に抜き落とされ
る。その結果、ヒートシンク３６とエミッタ、ベース取
り出し電極３７とを分離することができる。
【００４２】この金属板３１を抜き落とす工程では、金
属板３１の裏面から研磨、切削、エッチング、レーザの
金属蒸発等によりヒートシンク３６とエミッタ、ベース
取り出し電極３７とを分離する工程と比較すると、大幅
に工程も短縮することもでき、また、コストも大幅に削
減することもできる。
【００４３】次に、図９（Ａ）に示すように、ヒートシ
ンク３６とエミッタ、ベース取り出し電極３７とに分離
された金属板３１の裏面に電極部を形成する工程があ
る。上記した工程により、ヒートシンク３６および取り
出し電極３７の金属板３１の破断面３５および裏面には
絶縁性樹脂４１は付着しておらず、金属板３１が露出し
ている。そこで、例えば、Ｃｕからなる金属板の表面の
酸化を考慮して、また、金属板底面の電極４４の形成材
料である半田の溶融性を考慮して、ヒートシンク３６お
よび取り出し電極３７の金属板の破断面３５および裏面
にはＡｇメッキ、Ａｕメッキ、ニッケルメッキ等が施さ
れる。その後、ヒートシンク３６および取り出し電極３
７の金属板３１の裏面のみに、例えば、スクリーン印刷
等により半田４４を固着させることにより電極部が完成
する。
【００４４】また、別の実施形態としては、図９（Ｂ）
に示したように、図８で説明したヒートシンク３６とエ
ミッタ、ベース取り出し電極３７とを分離する工程にお
いて、金属板３１が抜き落とされた後の金属板３１の破
断面３５および裏面の露出部分を研磨、切削、エッチン
グ等により除去する場合もある。この実施形態では、金
属板３１および絶縁性樹脂４１が露出した裏面にはレジ
スト４３を全体に塗布する。このとき、レジスト４３の
厚みは４０μｍ程度になるように形成する。そして、実
装基板上の配線を延在させるための部分であるヒートシ
ンク３６とエミッタ、ベース取り出し電極３７の裏面の
レジスト４３をエッチングにより除去する。その除去さ
れた部分に半田４４を固着させることにより電極部が完
成する。
【００４５】次に、図１０（Ａ）に示すように、金属板
３１上に形成された複数の半導体装置を各半導体装置毎
に分割して図１０（Ｂ）に示したような個別の装置を得
ることで、本発明である混成集積回路装置に使用する半
導体装置が完成する。分割にはダイシングブレード４５
を用い、金属板３１裏面に形成される電極部４４を直接
ダイシング機械で認識し、金属板３１をダイシングライ
ン４６に沿って縦横に一括して切断する。尚、ダイシン
グライン４６は隣接する半導体装置のヒートシンク３６
とエミッタ、ベース取り出し電極３７との間の絶縁性樹
脂層の中心に位置するので、スムーズなダイシングを可
能することができる。
【００４６】最後に、図２（Ａ）に示した混成集積回路
に、上記したパワートランジスタ内蔵の半導体装置を組
み込むことにより、本発明である混成集積回路装置の製
造方法が完成する。
【００４７】このとき、上記したように、あらかじめパ
ワートランジスタ３８、パワートランジスタ３８とエミ
ッタ、ベース取り出し電極３７とを電気的に接続する金
属細線４０等を内蔵した半導体装置を準備しておくこと
により、混成集積回路装置の組み立て工程において、前
記半導体装置をチップマウンター等でダイボンディング
することで金属細線４０のワイヤーボンディング工程を
省略し簡素な組み立て工程を実現することができる。
【００４８】尚、本発明の半導体装置の製造方法および
それを用いた混成集積回路装置の製造方法は、上記した
実施の形態に限定されない。例えば、混成集積回路装置
に組み込む半導体装置としてパワーＭＯＳＦＥＴ、ＩＧ
ＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩ
Ｃ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素
子等のように大電流で用いられ、放熱を必要とするパワ
ー半導体素子を用いる場合も上記した実施の形態により
実施することができる。また、上記した半抜き加工によ
り金属板の厚さを調整することで、放熱性をあまり必要
としないセミパワートランジスタ等セミパワー半導体素
子や小信号トランジスタ等の小信号半導体素子を内蔵し
た半導体装置を用いた混成集積回路およびその製造方法
についても実現することができる。その他、本発明の要
旨を逸脱しない範囲で、種々の変更が可能である。
【００４９】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、金属板をハーフプレスしてヒートシンクと該ヒート
シンクに近接した位置に配置する取り出し電極とを凸部
とした多数組のユニットを設ける工程と、前記金属板の
前記各ユニットの前記ヒートシンクに半導体素子のベア
チップを固着する工程と、前記金属板の前記各ユニット
の前記半導体素子の電極と前記取り出し電極とを接続す
る工程と、前記金属板の前記各ユニットを絶縁性樹脂で
一体にモールドする工程と、前記絶縁性樹脂の表面から
前記各ユニットの前記ヒートシンクと前記取り出し電極
間の凹部を除去する工程と、前記絶縁性樹脂を切断して
個別の前記ユニットに分離する工程とを具備する。そこ
とにより、前記金属板上に前記半導体素子を内蔵した半
導体装置を一度に大量に形成することができ、製造工程
および製造コストを大幅に改善することができる半導体
装置の製造方法を提供することができる。
【００５０】更に、本発明の半導体装置の製造方法によ
れば、好適には、前記絶縁性樹脂の表面から前記各ユニ
ットの前記ヒートシンクと前記取り出し電極間の凹部を
除去する工程において、前記金属板の前記各ユニットを
絶縁性樹脂で一体にモールドする時に同時に複数の貫通
孔を形成すことで、該貫通孔を介して前記ヒートシンク
と前記取り出し電極間の凹部をプレスすることで抜き落
とすことができる。そのことにより、前記金属板の裏面
から研磨、切削、エッチング、レーザの金属蒸発等によ
り前記ヒートシンクと前記取り出し電極とを分離する工
程と比較すると、大幅に工程も短縮することもでき、ま
た、コストも大幅に削減することもできる。
【００５１】更に、本発明の半導体装置の製造方法によ
れば、好適には、混成集積回路装置に用いる半導体装置
のトランスファーモールド工程において、金属板上に複
数形成された半導体装置をトランスファーモールドによ
り絶縁性樹脂が一体にモールドするため、トランスファ
ーモールド用の金型は、フレームの大きさに合わせた１
組あれば、半導体装置のサイズに関係なく同じ金型でト
ランスファーモールドすることができるので、大幅なコ
スト削減をすることができる。
【００５２】また、本発明の混成集積回路装置の製造方
法によれば、上記したように、準備工程として前記半導
体素子、前記金属細線等を内蔵した半導体装置を準備し
ておくことにより、混成集積回路装置の組み立て工程に
おいて、前記半導体装置をチップマウンター等でダイボ
ンディングすることで前記金属細線のワイヤーボンディ
ング工程や前記半導体素子をダイボンディングする工程
等を省略し簡素な組み立て工程を実現する混成集積回路
装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図
（Ｂ）平面図である。
【図２】本発明の混成集積回路装置の（Ａ）回路図
（Ｂ）断面図である。
【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図８】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図９】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図１０】本発明の混成集積回路装置の製造方法を説明
する図である。
【図１１】従来の混成集積回路装置の回路図である。

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属板をハーフプレスしてヒートシンク
    と該ヒートシンクに近接した位置に配置する取り出し電
    極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
    体素子を固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
    前記取り出し電極とを接続する工程と、前記各ユニットの前記ヒートシンクと前記取り出し電極
    間の金属板上を覆う絶縁性樹脂に複数の貫通孔を形成す
    るように、前記金属板の前記各ユニットを一体にモール
    ドする工程と、 前記絶縁性樹脂の表面から前記各ユニットの前記ヒート
    シンクと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
    る工程とを具備することを特徴とする半導体装置の製造
    方法。
  2. 【請求項２】 前記各ユニットの前記ヒートシンクと前記
    取り出し電極間の凹部を除去する工程において、前記ハ
    ーフプレスにより抜き出された前記金属板を前記貫通孔
    を介してプレスし前記ヒートシンクと前記取り出し電極
    間の前記金属板を取り除くことを特徴とする請求項１に
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記ヒートシンクおよび前記取り出し電極
    は、銅板または銀板で構成されることを特徴とする請求
    項１記載の半導体装置の製造方法。
  4. 【請求項４】 前記接続手段はワイヤーボンディングで形
    成されることを特徴とする請求項１記載の半導体装置の
    製造方法。
  5. 【請求項５】 前記半導体素子は、パワー半導体素子、セ
    ミパワー半導体素子または小信号半導体素子のいずれか
    を固着されることを特徴とする請求項１記載の半導体装
    置の製造方法。
  6. 【請求項６】 前記半導体素子は、ＭＯＳＦＥＴ、ＩＧ
    ＢＴ、ＳＩＴ、大電流駆動用トランジスタ、ＭＯＳ型メ
    モリ素子、ＢＩＰ型メモリ素子またはＢｉ−ＣＭＯＳ型
    メモリ素子であることを特徴とする請求項５に記載の半
    導体装置の製造方法。
  7. 【請求項７】 金属板をハーフプレスしてヒートシンク
    と該ヒートシンクに近接した位置に配置する取り出し電
    極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
    体素子を固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
    前記取り出し電極とを接続する工程と、前記各ユニットの前記ヒートシンクと前記取り出し電極
    間の金属板上を覆う絶縁性樹脂に複数の貫通孔を形成す
    るように、前記金属板の前記各ユニットを一体にモール
    ドする工程と、 前記絶縁性樹脂の表面から、前記各ユニットの前記ヒー
    トシンクと前記取り出し電極間の凹部を除去する工程
    と、 前記金属板の裏面から前記各ユニットの前記ヒートシン
    クと前記取り出し電極の底部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
    る工程とを具備することを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 前記各ユニットの前記ヒートシンクと前記
    取り出し電極間の凹部を除去する工程は、前記ハーフプ
    レスにより抜き出された前記金属板を前記貫通孔を介し
    てプレスし前記ヒートシンクと前記取り出し電極間の前
    記金属板を取り除くことを特徴とする請求項７に記載の
    半導体装置の製造方法。
  9. 【請求項９】 前記金属板の裏面から前記各ユニットの前
    記ヒートシンクと前記取り出し電極の底部を除去する工
    程において、前記金属板を裏面から切削することを特徴
    とする請求項７に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記金属板の裏面から前記各ユニットの
    前記ヒートシンクと前記取り出し電極間の凹部を除去す
    る工程において、最初に前記金属板の裏面から切削し、
    その後切削面からエッチングすることを特徴とする請求
    項７に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記ヒートシンクおよび前記取り出し電
    極は、銅板または銀板で構成されることを特徴とする請
    求項７に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記接続手段はワイヤーボンディングで
    形成されることを特徴とする請求項７に記載の半導体装
    置の製造方法。
  13. 【請求項１３】 前記半導体素子は、パワー半導体素子、
    セミパワー半導体素子または小信号半導体素子のいずれ
    かを固着されることを特徴とする請求項７に記載の半導
    体装置の製造方法。
  14. 【請求項１４】 前記半導体素子は、ＭＯＳＦＥＴ、Ｉ
    ＧＢＴ、ＳＩＴ、大電流駆動用トランジスタ、ＭＯＳ型
    メモリ素子、ＢＩＰ型メモリ素子またはＢｉ−ＣＭＯＳ
    型メモリ素子であることを特徴とする請求項１３に記載
    の半導体装置の製造方法。
  15. 【請求項１５】 金属板をハーフプレスしてヒートシン
    クと該ヒートシンクに近接した位置に配置する取り出し
    電極とを凸部とした多数組のユニットを設ける工程と、 前記金属板の前記各ユニットの前記ヒートシンクに半導
    体素子を固着する工程と、 前記金属板の前記各ユニットの前記半導体素子の電極と
    前記取り出し電極とを接続する工程と、前記各ユニットの前記ヒートシンクと前記取り出し電極
    間の金属板上を覆う絶縁性樹脂に複数の貫通孔を形成す
    るように、前記金属板の前記各ユニットを一体にモール
    ドする工程と、 前記絶縁性樹脂の表面から前記各ユニットの前記ヒート
    シンクと前記取り出し電極間の凹部を除去する工程と、 前記絶縁性樹脂を切断して個別の前記ユニットに分離す
    る工程と、 前記ユニットを複数の導電パターンを形成した実装基板
    に組み込む工程とを具備することを特徴とする混成集積
    回路装置の製造方法。
  16. 【請求項１６】 前記各ユニットの前記ヒートシンクと前
    記取り出し電極間の凹部を除去する工程において、前記
    ハーフプレスにより抜き出された前記金属板を前記貫通
    孔を介してプレスし前記ヒートシンクと前記取り出し電
    極間の前記金属板を取り除くことを特徴とする請求項１
    ５に記載の混成集積回路装置の製造方法。
  17. 【請求項１７】 前記ユニットを複数の導電パターンを形
    成した前記実装基板に組み込む工程において、前記ユニ
    ットはロウ材を介して前記導電パターンに固着されるこ
    とを特徴とする請求項１５に記載の混成集積回路装置の
    製造方法。
  18. 【請求項１８】 前記ヒートシンクおよび前記取り出し電
    極は、銅板または銀板で構成されることを特徴とする請
    求項１５に記載の混成集積回路装置の製造方法。
  19. 【請求項１９】 前記実装基板は表面を絶縁処理した金属
    板を用いることを特徴とする請求項１５に記載の混成集
    積回路装置の製造方法。
  20. 【請求項２０】 前記接続手段はワイヤーボンディングで
    形成されることを特徴とする請求項１５に記載の混成集
    積回路装置の製造方法。
  21. 【請求項２１】 前記半導体素子は、パワー半導体素子、
    セミパワー半導体素子または小信号半導体素子のいずれ
    かを固着されることを特徴とする請求項１５に記載の混
    成集積回路装置の製造方法。
  22. 【請求項２２】 前記半導体素子は、ＭＯＳＦＥＴ、Ｉ
    ＧＢＴ、ＳＩＴ、大電流駆動用トランジスタ、ＭＯＳ型
    メモリ素子、ＢＩＰ型メモリ素子またはＢｉ−ＣＭＯＳ
    型メモリ素子であることを特徴とする請求項２１に記載
    の混成集積回路装置の製造方法。 【提出物件の目録】 【包括委任状番号】９９０４４５１
JP2001074838A 2001-03-15 2001-03-15 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 Expired - Fee Related JP3475181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001074838A JP3475181B2 (ja) 2001-03-15 2001-03-15 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001074838A JP3475181B2 (ja) 2001-03-15 2001-03-15 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002280510A JP2002280510A (ja) 2002-09-27
JP3475181B2 true JP3475181B2 (ja) 2003-12-08

Family

ID=18932029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001074838A Expired - Fee Related JP3475181B2 (ja) 2001-03-15 2001-03-15 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3475181B2 (ja)

Also Published As

Publication number Publication date
JP2002280510A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
CN101207117B (zh) 系统级封装体及其制造方法
CN100490140C (zh) 双规引线框
JP4850184B2 (ja) 標準占有面積を含む半導体ダイパッケージ及びその製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
KR20080031446A (ko) 회로 장치 및 그 제조 방법
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US20230402350A1 (en) Concealed gate terminal semiconductor packages and related methods
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US10879155B2 (en) Electronic device with double-sided cooling
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
JP3475181B2 (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP3408246B2 (ja) 混成集積回路装置の製造方法
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP4285934B2 (ja) 混成集積回路装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
US7202106B2 (en) Multi-chip semiconductor connector and method
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
US11810840B2 (en) Semiconductor device
US20240120247A1 (en) Method of Manufacturing a Semiconductor Package, Such Semiconductor Package as well as an Electronic System Comprising a PCB Element and at Least Such Semiconductor Package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees