KR20080031446A - 회로 장치 및 그 제조 방법 - Google Patents

회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20080031446A
KR20080031446A KR20087004300A KR20087004300A KR20080031446A KR 20080031446 A KR20080031446 A KR 20080031446A KR 20087004300 A KR20087004300 A KR 20087004300A KR 20087004300 A KR20087004300 A KR 20087004300A KR 20080031446 A KR20080031446 A KR 20080031446A
Authority
KR
South Korea
Prior art keywords
circuit board
lead
land portion
insulating layer
circuit
Prior art date
Application number
KR20087004300A
Other languages
English (en)
Inventor
사다미찌 다까꾸사끼
노리아끼 사까모또
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20080031446A publication Critical patent/KR20080031446A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

발열량이 큰 파워 소자가 내장된 회로 장치의 구조를 간소화한다. 본 발명의 회로 장치는 표면이 절연층(12)에 의해 피복된 회로 기판(11)과, 절연층(12)의 표면에 형성된 도전 패턴(13)과, 도전 패턴(13)에 전기적으로 접속된 회로 소자와, 도전 패턴(13)으로 이루어지는 패드(13A)에 접속된 리드(25)를 구비한다. 또한, 리드(25A)의 일부로 이루어지는 랜드부(18)의 상면에는 파워 소자(15B)가 고착되어 있다. 따라서, 랜드부(18)가 히트 싱크로서 방열에 기여한다.
절연층, 도전 패턴, 리드, 회로 기판, 랜드부, 파워 소자

Description

회로 장치 및 그 제조 방법{CIRCUIT DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 회로 장치 및 그 제조 방법에 관한 것으로, 특히 회로 기판의 표면에 파워계의 반도체 소자가 실장되는 회로 장치 및 그 제조 방법에 관한 것이다.
도 9를 참조하여, 종래의 혼성 집적 회로 장치(100)의 구성을 설명한다(예를 들면, 일본 특허 공개 평5-102645호를 참조). 사각형의 기판(101)의 표면에는, 절연층(102)을 개재하여 도전 패턴(103)이 형성되어 있다. 도전 패턴(103)의 원하는 개소에 회로 소자가 고착되어, 소정의 전기 회로가 형성된다. 여기서는, 회로 소자로서 반도체 소자(105A) 및 칩 소자(105B)가 도전 패턴(103)에 접속되어 있다. 리드(104)는, 기판(101)의 주변부에 형성된 도전 패턴(103)으로 이루어지는 패드(109)에 접속되며, 외부 단자로서 기능하고 있다. 밀봉 수지(108)는 기판(101)의 표면에 형성된 전기 회로를 밀봉하는 기능을 갖는다.
반도체 소자(105A)는, 예를 들면 1 암페어 이상의 대전류가 통과하는 파워계의 소자이며, 발열량이 매우 크다. 이 때문에, 반도체 소자(105A)는 도전 패턴(103)에 재치된 히트 싱크(110)의 상부에 재치되어 있었다. 히트 싱크(110)는, 예를 들면 세로×가로×두께=10㎜×10㎜×1㎜ 정도의 구리 등의 금속편으로 이루어 진다. 히트 싱크(110)를 채용함으로써, 반도체 소자(105A)로부터 발생한 열을 외부로 적극적으로 방출할 수 있다.
그러나, 상술한 혼성 집적 회로 장치(100)에서는 히트 싱크(110)를 채용하기 때문에, 전체의 구성이 복잡하게 되어 코스트가 높아지게 되는 문제가 있었다.
또한, 대전류가 통과하는 반도체 소자(105A)를 도전 패턴(103)에 배치하면, 반도체 소자(105A)에 전류를 공급하기 위해 폭이 넓은 도전 패턴(103)을, 회로 기판(101) 상에 형성할 필요가 있다. 구체적으로는, 도전 패턴(103)은 예를 들면 50㎛ 정도로 얇게 형성되어 있으므로, 도전 패턴(103)의 전류 용량을 크게 하기 위해서는, 그 폭을 수㎜ 정도로 넓게 할 필요가 있다. 이 점이, 장치 전체의 대형화를 초래하는 문제가 있었다.
또한, 제법상에서도, 히트 싱크(110)의 형성 및 회로 기판(101)에의 배치가 필요하게 되므로, 공정수가 증가하여, 제조 코스트가 높아지는 문제가 있었다.
<발명의 개시>
본 발명은, 상술한 문제를 감안하여 이루어진 것으로, 본 발명의 주된 목적은 파워계의 반도체 소자가 내장되는 구조를 간소화할 수 있는 회로 장치 및 그 제조 방법을 제공하는 데에 있다.
본 발명의 회로 장치는 회로 기판과, 상기 회로 기판의 상면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자와, 상기 회로 소자와 전기적으로 접속되어 외부로 도출되는 리드를 구비하고, 상기 리드의 일부로 이루어지는 랜드부의 상면에 상기 회로 소자를 실장하고, 상기 랜드부의 하면을 상기 회로 기판에 고착하는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 회로 기판을 피복하도록 형성된 절연층의 상면에 도전 패턴을 형성하는 공정과, 상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과, 상기 회로 기판의 표면에 리드를 고착하는 공정을 구비하고, 상기 리드의 일부분에 형성한 랜드부에 상기 회로 소자를 고착하는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법은 회로 기판의 상면에, B 스테이지 상태의 절연층을 개재하여 도전박을 접착하는 공정과, 상기 도전박을 패터닝하여 도전 패턴을 형성하는 공정과, 리드의 일부로 이루어지는 랜드부에 회로 소자를 고착하는 공정과, 상기 리드의 상기 랜드부의 하면을 상기 절연층의 표면에 접착하는 공정을 구비하는 것을 특징으로 한다.
도 1의 (A)는 본 발명의 회로 장치의 사시도, 도 1의 (B)는 본 발명의 회로 장치의 사시도.
도 2의 (A)는 본 발명의 회로 장치의 단면도, 도 2의 (B)는 본 발명의 회로 장치의 단면도.
도 3의 (A)는 본 발명의 회로 장치의 사시도, 도 3의 (B)는 본 발명의 회로 장치의 사시도.
도 4의 (A)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도, 도 4의 (B)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도, 도 4의 (C)는 본 발명 의 회로 장치의 제조 방법을 설명하는 단면도, 도 4의 (D)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도, 도 4의 (E)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도.
도 5의 (A)는 본 발명의 회로 장치의 제조 방법을 설명하는 평면도, 도 5의 (B)는 본 발명의 회로 장치의 제조 방법을 설명하는 평면도, 도 5의 (C)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도.
도 6의 (A)는 본 발명의 회로 장치의 제조 방법을 설명하는 평면도, 도 6의 (B)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도, 도 6의 (C)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도.
도 7의 (A)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도, 도 7의 (B)는 본 발명의 회로 장치의 제조 방법을 설명하는 평면도.
도 8의 (A)는 본 발명의 회로 장치의 제조 방법을 설명하는 평면도, 도 8의 (B)는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도.
도 9는 종래의 혼성 집적 회로 장치를 설명하는 단면도.
<부호의 설명>
10 : 혼성 집적 회로 장치
11 : 회로 기판
12 : 절연층
13 : 도전 패턴
13A : 패드
14 : 밀봉 수지
15A : 제어 소자
15B : 파워 소자
16A, 16B : 접합재
17 : 금속 세선
18 : 랜드부
20 : 도전박
22A : 상부 금형
22B : 하부 금형
23 : 캐비티
25 : 리드
25A : 리드
40 : 리드 프레임
41 : 외부 틀
46 : 유닛
<발명을 실시하기 위한 최량의 형태>
<제1 실시 형태>
본 형태에서는, 도 1 내지 도 3을 참조하여, 회로 장치의 일례로서 혼성 집적 회로 장치(10)의 구조를 설명한다.
도 1을 참조하여, 본 형태의 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(10)를 비스듬하게 상방으로부터 본 사시도이다. 도 1의 (B)는 전체를 밀봉하는 밀봉 수지(14)를 생략한 혼성 집적 회로 장치(10)의 사시도이다.
도 1의 (A) 및 도 1의 (B)를 참조하면, 사각형의 회로 기판(11)의 표면에는 절연층(12)이 형성되어 있다. 그리고, 절연층(12)의 표면에 형성된 도전 패턴(13)의 소정의 개소에는, LSI로 이루어지는 제어 소자(15A) 및 칩 소자(15C) 등의 회로 소자가 전기적으로 접속되어 있다. 회로 기판(11)의 표면에 형성된 도전 패턴(13) 및 회로 소자는 밀봉 수지(14)에 의해 피복되어 있다. 또한, 리드(25)는 밀봉 수지(14)로부터 외부로 도출되어 있다.
회로 기판(11)은, 알루미늄(Al)이나 구리(Cu) 등의 금속을 주재료로 하는 금속 기판이다. 회로 기판(11)의 구체적인 크기는, 예를 들면 세로×가로×두께=30㎜×15㎜×1.5㎜ 정도이다. 회로 기판(11)으로서 알루미늄으로 이루어지는 기판을 채용한 경우에는, 회로 기판(11)의 양 주면은 알루마이트 처리된다.
절연층(12)은, 회로 기판(11)의 상면 전역을 덮도록 형성되어 있다. 절연층(12)은, Al2O3 등의 필러가 고충전된 에폭시 수지 등으로 이루어진다. 이에 의해, 내장되는 회로 소자로부터 발생한 열을, 회로 기판(11)을 통하여 적극적으로 외부로 방출할 수 있다. 절연층(12)의 구체적인 두께는, 예를 들면 50㎛ 정도이다. 또한, 회로 기판(11)의 이면을 절연층(12)에 의해 피복하여도 된다. 이와 같이 함으로써, 회로 기판(11)의 이면을 밀봉 수지(14)로부터 외부에 노출시켜도, 회 로 기판(11)의 이면을 외부와 절연시킬 수 있다.
도전 패턴(13)은 구리 등의 금속으로 이루어지고, 소정의 전기 회로가 형성되도록 절연층(12)의 표면에 형성된다. 또한, 리드(25)가 도출되는 변에, 도전 패턴(13)으로 이루어지는 패드(13A)가 형성된다. 또한, 제어 소자(15A)의 주위에도 다수개의 패드(13A)가 형성되고, 패드(13A)와 제어 소자(15A)는 금속 세선(17)에 의해 접속된다. 여기서는 단층의 도전 패턴(13)이 도시되어 있지만, 절연층을 개재하여 적층된 다층의 도전 패턴(13)이 회로 기판(11)의 상면에 형성되어도 된다.
도전 패턴(13)은 절연층(12)의 상면에 형성한 두께가 50㎛∼100㎛ 정도의 얇은 도전막을 패터닝하여 형성된다. 따라서, 도전 패턴(13)의 폭은 50㎛∼100㎛ 정도로 좁게 형성할 수 있다. 또한, 도전 패턴(13)끼리가 이격하는 거리도 50㎛∼100㎛ 정도로 좁게 할 수도 있다. 따라서, 제어 소자(15A)가 수백개의 전극을 갖는 소자라도, 전극의 수에 따른 패드(13A)를 제어 소자(15A)의 주위에 형성할 수 있다. 또한, 미세하게 형성되는 도전 패턴(13)에 의해 복잡한 전기 회로를 회로 기판(11)의 표면에 형성할 수도 있다.
도전 패턴(13)에 전기적으로 접속되는 회로 소자로서는, 능동 소자나 수동 소자를 전반적으로 채용할 수 있다. 구체적으로는, 트랜지스터, LSI 칩, 다이오드, 칩 저항, 칩 컨덴서, 인덕턴스, 서미스터, 안테나, 발진기 등을 회로 소자로서 채용할 수 있다. 또한, 수지 밀봉형의 패키지 등도, 회로 소자로서 도전 패턴(13)에 고착할 수 있다.
도 1의 (B)를 참조하면, 회로 기판(11)의 상면에는 회로 소자로서 제어 소 자(15A), 파워 소자(15B) 및 칩 소자(15C)가 배치되어 있다. 제어 전극(15A)은 소정의 전기 회로가 표면에 형성된 LSI이며, 파워 소자(15B)의 제어 전극에 전기 신호를 공급하고 있다. 또한, 파워 소자(15B)는, 예를 들면 1 암페어 이상의 전류가 주전극을 통과하는 소자이며, 제어 소자(15A)에 의해 그 동작이 제어된다. 구체적으로는, MOSFET(Metal-Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), IC(Integrated Circuit), 바이폴러형 트랜지스터 등을 파워 소자(15B)로서 채용 가능하다. 여기서는, 파워 소자(15B)는 리드(25A)의 일부분으로 이루어지는 랜드부(18)의 상면에 재치되어 있다. 이 사항의 상세 내용은 하기한다.
밀봉 수지(14)는, 열경화성 수지를 이용하는 트랜스퍼 몰드 또는 열가소성 수지를 이용하는 인젝션 몰드에 의해 형성된다. 여기서는, 밀봉 수지(14)에 의해, 도전 패턴(13), 회로 소자, 칩 소자(15B), 금속 세선(17)이 밀봉되어 있다. 또한, 회로 기판(11)의 이면도 포함하는 회로 기판(11) 전체가 밀봉 수지(14)에 의해 피복되어도 되고, 회로 기판(11)의 이면을 밀봉 수지(14)로부터 노출시켜도 된다.
리드(25)는, 일단이 회로 기판(11) 상의 패드(13A)와 전기적으로 접속되고, 타단이 밀봉 수지(14)로부터 외부로 도출되어 있다. 리드(25)는 구리(Cu), 알루미늄(Al) 또는 Fe-Ni의 합금 등등을 주성분으로 한 금속으로 이루어진다. 여기서는, 회로 기판(11)의 대향하는 2개의 측변을 따라서 형성한 패드(13A)에 리드(25)를 접속하고 있다. 그러나, 회로 기판(11)의 1개의 측변 또는 4개의 측변을 따라서 패드(13A)를 형성하고, 이 패드(13A)에 리드(25)를 접속하여도 된다.
또한, 금속이 노출되어 있는 회로 기판(11)의 측면과 리드(25)의 쇼트를 방지하기 위해, 리드(25)는 곡절된 걸윙(gullwing) 형상으로 이루어져 있다. 즉, 리드(25)의 도중에서, 회로 기판(11)의 외주 단부보다도 내측의 영역에서, 상방을 향하여 경사지는 부분이 형성되어 있다. 따라서, 회로 기판(11)의 측면과 리드(25)가 이격되므로, 양자의 쇼트가 방지된다.
본 형태에서는, 리드(25A)의 일부분에 랜드부(18)를 형성하고, 이 랜드부(18)의 이면을 절연층(12)의 상면에 접착하고 있다. 또한, 랜드부(18)의 상면에 상기한 파워 소자(15B)를 실장하고 있다. 이에 의해, 랜드부(18)가 히트 싱크로서 기능하므로, 파워 소자(15B)로부터 발생한 열은 랜드부(18), 절연층(12) 및 회로 기판(11)을 통하여 양호하게 외부로 방출된다.
랜드부(18)는 리드(25A)의 일부분으로 이루어지고, 랜드부(18)의 이면이 회로 기판(11)의 표면에 접착됨으로써, 리드(25A)는 회로 기판(11)에 고착되어 있다. 여기서는, 리드(25A)의 일부분의 폭을 넓게 하여 랜드부(18)가 형성되어 있다 . 랜드부(18)의 평면적인 크기는, 상면에 재치되는 파워 소자(15B)에 의해서도 크게 형성된다.
리드(25A)는, 두께가 0.5㎜ 정도인 금속판을, 에칭 가공 또는 프레스 가공함으로써 형성된다. 따라서, 회로 기판(11)의 상면에 형성되는 도전 패턴(13)과 비교하면 리드(25A)는 두껍게 형성된다. 이 때문에, 리드(25A)의 일부로 이루어지는 랜드부(18)도 두껍게 형성되어, 히트 싱크로서 기능하여, 파워 소자(15B)로부터 발생하는 열의 방열에 기여한다.
파워 소자(15B)는, 땜납 등의 도전성의 접합재를 개재하여, 리드(25A)의 랜드부(18)의 상면에 고착된다. 따라서, 파워 소자(15B)의 이면 전극은, 회로 기판(11) 상의 도전 패턴(13)을 통하지 않고, 다이렉트로 리드(25A)에 접속되어 있다. 이 때문에, 큰 전류 용량을 확보하기 위해, 회로 기판(11)의 표면에 폭이 넓은 도전 패턴(13)을 형성할 필요가 없으므로, 금속 기판(11)을 소형으로 할 수 있다. 또한, 리드(25A)의 단면은, 예를 들면 세로×가로=0.5㎜×0.5㎜ 정도로 커서, 전류 용량을 충분히 확보할 수 있다.
파워 소자(15B)의 상면에 형성된 전극은 금속 세선(17)을 통하여, 회로 기판(11) 상의 패드(13A)에 접속된다. 전류 용량이 필요로 되는 경우에는, 금속 세선(17)으로서 직경이 150㎛ 정도 이상인 태선을 이용한다.
도 2를 참조하여, 다음으로 파워 소자(15B)가 접속되는 구조를 설명한다. 도 2의 (A) 및 도 2의 (B)는 파워 소자(15B)가 고착되는 구조를 도시하는 단면도이다.
도 2의 (A)를 참조하면, 여기서는 회로 기판(11)의 상면을 피복하는 절연층(12)에, 직접 리드(25A)의 랜드부(18)가 고착되어 있다. 이 경우에는, B 스테이지 상태의 절연층(12)의 상면에 랜드부(18)를 접착한 후에, 절연층(12)을 가열 경화시킴으로써, 랜드부(18)의 이면은 회로 기판(11)에 고착된다. 이와 같은 구조로 함으로써, 랜드부(18)와 회로 기판(11) 사이에 개재하는 것은 절연층(12)만으로 되므로, 파워 소자(15B)로부터 발생하는 열을 효율적으로 외부로 방출할 수 있다.
도 2의 (B)에서는, 랜드부(18)의 이면은 땜납 등의 고착재(16B)를 통하여, 절연층(12)의 상면에 형성된 랜드 형상의 도전 패턴(13)에 고착되어 있다.
또한, 이 경우에서, 파워 소자(15B)의 실장에 이용하는 접합재(16A)와, 랜드부(18)의 실장에 이용하는 접합재(16B)는, 융점이 서로 다른 것을 채용하는 것이 바람직하다.
구체적으로는, 파워 소자(15B)를 랜드부(18)의 상면에 고착하고 나서, 랜드부(18)의 이면을 회로 기판(11)에 실장하는 경우에는, 접합재(16A)가 용융되는 온도를, 접합재(16B)보다도 높게 하는 것이 바람직하다. 이에 의해, 접합재(16A)를 통하여 파워 소자(15B)가 고착된 랜드부(18)를, 용융된 접합재(16B)를 이용하여 회로 기판(11)에 실장하는 공정에서, 접합재(16A)가 용융되는 것을 방지할 수 있다.
또한, 랜드부(18)를 회로 기판(11)에 고착하고 나서, 파워 소자(15B)를 랜드부(18)에 실장하는 경우에는, 접합재(16B)가 용융되는 온도를, 접합재(16A)보다도 높게 하는 것이 바람직하다. 이 점에 의해, 접합재(16A)를 용융시켜 파워 소자(15B)를 랜드부(18)의 상면에 실장하는 공정에서, 랜드부(18)의 고착에 이용하는 고착재(18B)가 용융되는 것을 방지할 수 있다.
도 3을 참조하여, 리드(25A)에 관하여 더 설명한다. 상술한 설명에서는, 리드(25A)에 형성한 랜드부(18)에는 하나의 파워 소자(15B)가 고착되었지만, 도 3의 (A)에 도시한 바와 같이, 1개의 랜드부(18)의 상면에 복수개(여기서는 2개)의 파워 소자(15B)를 실장할 수 있다. 또한, 도 3의 (B)에 도시한 바와 같이, 1개의 랜드부(18)에 대해 복수개의 리드(25A)를 형성할 수도 있다.
<제2 실시 형태>
본 형태에서는, 도 4를 참조하여, 혼성 집적 회로 장치의 기본적인 제조 방법을 설명한다.
도 4의 (A)를 참조하여, 우선 회로 기판(11)의 상면 전역에, 절연층(12)을 개재하여, 도전박(20)을 접착한다. 회로 기판(11)은, 구리 또는 알루미늄을 주재료로 하는 금속으로 이루어지고, 예를 들면 양 주면이 양극 산화된 두께가 1.5㎜ 정도인 알루미늄 기판을 채용할 수 있다. 도전박(20)으로서는, 예를 들면 두께가 50㎛∼100㎛ 정도인 구리를 주재료로 하는 도전박을 채용할 수 있다.
절연층(12)은, Al2O3 등의 필러가 고충전된 에폭시 수지 등으로 이루어지고, 회로 기판(11)과 도전박(20)을 접착시키는 접착 재료로서 기능한다. 또한, 절연층(12)은 회로 기판(11)과 도전박(20)을 절연시키는 기능도 갖는다. 이 공정에서, 절연층(12)은 완전 경화된 C 스테이지 상태이어도 되고, 반경화의 B 스테이지 상태이어도 된다. 절연층(12)을 C 스테이지 상태로 하는 경우에는 200도 정도로 가열되고, B 스테이지 상태로 하는 경우에는 100도 정도로 가열된다. B 스테이지 상태의 절연층(12)은 접착력을 갖는다. 따라서, 절연층(12)을 B 스테이지 상태로 하면, 후의 공정에서 절연층(12)의 상면에, 리드(25A)의 랜드부(18)의 이면을 접착할 수 있다. 또한, 후의 공정에서, 도 2의 (B)에 도시한 바와 같이 리드(25A)의 랜드부(18)가 도전 패턴(13)에 고착되는 경우에는, 절연층(12)은 C 스테이지 상태이어도 된다.
도 4의 (B)를 참조하여, 다음으로 도전박(20)을 패터닝함으로써, 도전 패 턴(13)을 형성한다. 여기서는, 도시하지 않은 에칭 레지스트를 이용한 웨트 에칭에 의해, 도전 패턴(13)을 형성하고 있다. 또한, 본 공정에서는, 후의 공정에서, 리드(25A)가 고착되는 영역의 절연층(12)이 노출되도록 도전박(20)이 에칭된다.
도 4의 (C)를 참조하여, 다음으로 B 스테이지 상태의 절연층(12)의 상면에, 리드(25A)의 랜드부(18)의 이면을 접착한다. 상기한 바와 같이, B 스테이지 상태(반경화 상태)의 절연층(12)의 표면은 접착력을 갖는다. 따라서, 리드(25A)의 일부에 형성한 랜드부(18)를, 절연층(12)의 상면에 접착함으로써, 리드(25A)를 회로 기판(11)에 대해 고착할 수 있다. 리드(25A)를 고착한 후에는, 절연층(12)을 200도 정도로 가열함으로써, 절연층(12)을 C 스테이지 상태(완전 경화 상태)로 한다. 또한, 도시한 바와 같이, 미리 랜드부(18)의 상면에, 파워 소자(15B)가 실장되어도 된다.
도 4의 (D)를 참조하여, 다음으로 회로 기판(11)의 도전 패턴(13)에, 회로 소자를 전기적으로 접속한다. 여기서는, 반도체 소자인 제어 소자(15A) 및 칩 소자(15C)를, 도전 패턴(13)에 고착하고 있다. 또한, 랜드 형상의 도전 패턴(13)으로 이루어지는 패드(13A)에도, 리드(25)가 고착된다. 또한, 제어 소자(15A)의 표면의 전극은, 금속 세선(17)을 통하여 도전 패턴(13)과 접속된다. 또한, 랜드부(18)의 상면에 고착된 파워 소자(15B)도, 금속 세선(17)을 통하여, 회로 기판(11) 상의 도전 패턴(13)과 접속된다.
도 4의 (E)를 참조하여, 다음으로 회로 기판(11)의 적어도 상면이 밀봉되도록 밀봉 수지(14)를 형성한다. 여기서는, 열경화성 수지를 이용한 트랜스퍼 몰드 에 의해, 회로 기판(11)의 전체면을 밀봉하고 있다. 회로 기판(11)을 밀봉하는 구조로서는 인젝션 몰드, 포팅, 케이스재에 의한 밀봉 등이어도 된다.
<제3 실시 형태>
본 형태에서는, 도 5 내지 도 7을 참조하여, 리드 프레임(40)을 이용한 혼성 집적 회로 장치의 제조 방법을 설명한다.
도 5를 참조하여, 우선 다수개의 리드(25)가 형성된 리드 프레임(40)을 준비한다. 도 5의 (A)는, 리드 프레임(40)에 형성되는 1개의 유닛(46)을 도시하는 평면도이며, 도 5의 (B)는 리드 프레임(40)의 전체를 도시하는 평면도이며, 도 5의 (C)는 리드(25A)에 형성한 랜드부(18)를 도시하는 단면도이다. 도 5의 (A)에서는, 후의 공정에서 회로 기판(11)이 재치되는 영역을 점선으로 나타내고 있다.
도 5의 (A)를 참조하여, 유닛(46)은, 회로 기판(11)이 재치되는 영역 내에 일단이 위치하는 다수개의 리드(25)로 이루어진다. 리드(25)는, 지면 상에서는 좌우 양 방향으로부터 회로 기판(11)이 재치되는 영역을 향하여 연장되어 있다. 복수개의 리드(25)는, 외부 틀(41)으로부터 연장되는 타이 바(44)에 의해 서로 연결됨으로써, 변형이 방지되어 있다. 또한, 리드(25A)의 선단부는 부분적으로 폭을 넓게 한 랜드부(18)가 형성되어 있다.
도 5의 (B)를 참조하여, 단책 형상의 리드 프레임(40)에는, 상술한 바와 같은 구성의 유닛(46)이 복수개 이격하여 배치된다. 본 형태에서는, 리드 프레임(40)에 복수개의 유닛(46)을 형성하여 혼성 집적 회로 장치를 제조함으로써, 와이어 본딩 및 몰드 공정 등을 일괄적으로 행하여, 생산성을 향상시키고 있다.
도 5의 (C)를 참조하여, 여기서는 리드 프레임(40)에 회로 기판(11)을 고정하기 전에, 리드(25A)의 랜드부(18)에 파워 소자(15B)를 고착하고 있다. 여기서는, 땜납이나 도전성 페이스트로 이루어지는 고착재(16A)를 통하여, 파워 소자(15B)의 이면이 랜드부(18)의 상면에 고착되어 있다.
도 6을 참조하여, 다음으로 리드 프레임(40)에 회로 기판(11)을 고착한다. 도 6의 (A)는 리드 프레임(40)의 유닛(46)을 도시하는 평면도이며, 도 6의 (B) 및 도 6의 (C)는 파워 소자(15B)가 랜드부(18)에 고착된 개소를 도시하는 단면도이다.
도 6의 (A)를 참조하여, 회로 기판(11)의 주변부에 형성된 패드(13A)에, 리드(25)를 고착함으로써, 회로 기판(11)을 리드 프레임(40)에 고정한다. 리드(25)의 선단부는, 땜납 등의 고착재를 통하여 회로 기판(11) 상의 패드(13A)에 고착된다. 또한, 본 공정에서, 도면에서는 회로 기판(11)의 좌측 상단 부분에, 리드(25A)의 랜드부(18)가 고착된다. 랜드부(18)의 이면은, 회로 기판(11)의 상면에 형성된 도전 패턴(13)에 고착되어도 되고, 회로 기판(11)의 상면을 피복하는 절연층(12)에 접착되어도 된다.
또한, 회로 기판(11) 상에, 반도체 소자 등의 회로 소자가 실장된다. 여기서, 미리 회로 소자가 실장된 회로 기판(11)을 리드 프레임(40)에 고정하여도 되고, 회로 기판(11)을 리드 프레임(40)에 고정한 후에, 회로 소자를 회로 기판(11)에 실장하여도 된다. 또한, 실장된 회로 소자는 금속 세선(17)을 통하여, 도전 패턴(13)과 접속된다.
도 6의 (B)를 참조하여, 여기서는 리드(25A)의 선단부에 형성된 랜드부(18) 의 이면은, 땜납 등의 접합재(16B)를 통하여, 랜드 형상의 도전 패턴(13)에 고착되어 있다. 또한, 랜드부(18)의 상면에는 파워 MOS 등의 파워 소자(15B)가 접합재(16A)를 통하여 고착된다. 파워 소자(15B)의 상면에 형성된 전극은, 금속 세선(17)을 통하여 도전 패턴(13)과 접속된다.
또한, 상술한 바와 같이, 파워 소자(15B)의 실장에 이용하는 접합재(16A)와, 랜드부(18)의 실장에 이용하는 접합재(16B)는, 융점이 서로 다른 것을 채용하는 것이 바람직하다.
구체적으로는, 파워 소자(15B)를 랜드부(18)의 상면에 고착하고 나서, 랜드부(18)의 이면을 회로 기판(11)에 실장하는 경우에는, 접합재(16A)가 용융되는 온도를, 접합재(16B)보다도 높게 하는 것이 바람직하다. 또한, 랜드부(18)를 회로 기판(11)에 고착하고 나서, 파워 소자(15B)를 랜드부(18)에 실장하는 경우에는, 접합재(16B)의 용융되는 온도를, 접합재(16A)보다도 높게 하는 것이 바람직하다.
도 6의 (C)를 참조하여, 여기서는 B 스테이지 상태의 절연층(12)의 상면에 랜드부(18)의 이면이 접착된다. B 스테이지 상태의 절연층(12)은 반고형 상태이며 접착성이 강하므로, 절연층(12)을 접착재로 하여, 랜드부(18)의 이면을 회로 기판(11)에 대해 고착할 수 있다. 이 경우에는, 랜드부(18)를 절연층(12)에 접착한 후에, 절연층(12)을 경화시키기 위한 가열 처리가 행해진다.
도 7을 참조하여, 다음으로 회로 기판(11)이 피복되도록 밀봉 수지를 형성한다. 도 7의 (A)는 금형을 이용하여 회로 기판(11)을 몰드하는 공정을 도시하는 단면도이며, 도 7의 (B)는 몰드를 행한 후의 리드 프레임(40)을 도시하는 평면도이 다.
도 7의 (A)를 참조하여, 우선 상부 금형(22A) 및 하부 금형(22B)으로 형성되는 캐비티(23)에, 회로 기판(11)을 수납시킨다. 여기서는, 상부 금형(22A) 및 하부 금형(22B)을 리드(25)에 당접시킴으로써, 캐비티(23) 내부에서의 회로 기판(11)의 위치를 고정하고 있다. 또한, 금형에 형성한 게이트(도시 생략)로부터 캐비티(23)에 수지를 주입하여, 회로 기판(11)을 밀봉한다. 본 공정에서는, 열경화성 수지를 이용한 트랜스퍼 몰드 또는 열가소성 수지를 이용한 인젝션 몰드가 행해진다.
도 7의 (B)를 참조하여, 상술한 몰드 공정이 종료된 후에, 리드(25)를 리드 프레임(40)으로부터 분리한다. 구체적으로는, 타이 바(44)가 형성된 개소에서 리드(25)를 개별로 분리하고, 도 1에 도시한 바와 같은 혼성 집적 회로 장치를 리드 프레임(40)으로부터 분리한다.
<제4 실시 형태>
도 8을 참조하여, 리드 프레임(40)에 회로 기판(11)을 고정하는 다른 구조를 설명한다. 도 8의 (A)는 리드 프레임(40)의 유닛(46)의 평면도이며, 도 8의 (B)는 랜드부(18)가 형성되는 개소의 단면도이다.
도 8의 (A) 및 도 8의 (B)를 참조하여, 회로 기판(11)의 4 모퉁이에 대응하여, 랜드부(18)가 선단에 형성된 리드(25A)가 배치되어 있다. 또한, 랜드부(18)의 이면은, B 스테이지 상태의 절연층(12)에 접착되어 있다. 따라서, 여기서는 랜드부(18)가 형성된 리드(25A)에 의해, 회로 기판(11)이 리드 프레임(40)에 고정되어 있다. 여기서, 회로 기판(11)을 지지하기 위해 리드(25A)는 반드시 4개 필요하지는 않고, 적어도 2개의 리드(25A)를 배치하면 회로 기판(11)을 지지할 수 있다.
상기한 바와 같이, 회로 기판(11)의 4 모퉁이에 배치한 리드(25A)에 의해 회로 기판(11)을 지지함으로써, 다른 리드(25)에 대해 회로 기판(11)을 기계적으로 지지하는 기능을 갖게 할 필요가 없다. 따라서, 회로 기판(11)의 주변부에 형성된 패드(13A)와 리드(25)를, 금속 세선(17)을 통하여 접속할 수 있다. 이와 같이, 금속 세선(17)을 이용한 접속을 행함으로써, 도 1에 도시한 바와 같이 리드(25)를 패드(13A)에 고착하는 경우와 비교하면, 회로 기판(11)의 측변을 따라 보다 다수개의 패드(13A)를 형성할 수 있다. 이 이유는, 개개의 패드(13A)의 크기를, 와이어 본딩이 가능한 범위에서 소형화할 수 있기 때문이다.
본 발명의 회로 장치에 의하면, 리드의 일부로 이루어지는 랜드부의 상면에 회로 소자를 실장하고, 랜드부의 이면을 회로 기판에 고착하였으므로, 이 랜드부가 상술한 히트 싱크와 같이 기능한다. 따라서, 히트 싱크를 생략하고 회로 장치를 구성할 수 있다. 또한, 리드의 일부인 랜드에 직접 회로 소자를 고착하였으므로, 회로 소자로부터 리드에 이르기까지의 도전 패턴이 부분적으로 불필요하게 된다. 이들의 점으로부터, 회로 장치의 구성을 간소화하여, 코스트를 저감시킬 수 있다.
또한, 회로 소자가 고착된 랜드의 이면을, B 스테이지 상태의 절연층 접착력을 이용하여, 회로 기판에 고착할 수 있다. 따라서, 랜드와 회로 기판 사이에는 절연층만이 개재되어 있으므로, 랜드의 상면에 재치된 회로 소자로부터 발생한 열은, 양호하게 외부로 방출된다.
본 발명의 회로 장치의 제조 방법에 의하면, 히트 싱크를 회로 기판 상에 재치하는 공정이 불필요하게 되므로, 공정수가 삭감되어 제조 코스트가 저감된다.
또한, 회로 기판의 상면에 형성된 B 스테이지 상태의 절연층의 표면에 리드의 일부로 이루어지는 랜드를 접착하고, 절연층을 열경화시킴으로써, 리드를 회로 기판에 고착하고 있다. 따라서, 땜납 등의 고착재를 이용하지 않고, 리드를 회로 기판에 고착할 수 있다.
또한, 다수개의 리드가 연결된 리드 프레임을 이용하여 회로 장치를 제조하는 경우에는, 리드의 일부로 이루어지는 랜드의 이면을, 회로 기판의 표면을 피복하는 절연층에 접착함으로써, 리드 프레임에 대해 회로 기판을 고정할 수 있다.

Claims (11)

  1. 회로 기판과, 상기 회로 기판의 상면에 형성된 도전 패턴과, 상기 도전 패턴에 전기적으로 접속된 회로 소자와, 상기 회로 소자와 전기적으로 접속되어 외부로 도출되는 리드를 구비하고,
    상기 리드의 일부로 이루어지는 랜드부의 상면에 상기 회로 소자를 실장하고,
    상기 랜드부의 하면을 상기 회로 기판에 고착하는 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서,
    상기 랜드부의 하면은, 상기 회로 기판의 상면을 피복하는 절연층에 고착되는 것을 특징으로 하는 회로 장치.
  3. 제1항에 있어서,
    상기 랜드부의 하면은, 상기 회로 기판의 상면을 피복하는 B 스테이지 상태의 절연층에 접착한 후에, 상기 절연층을 가열 경화함으로써, 상기 회로 기판에 고착되는 것을 특징으로 하는 회로 장치.
  4. 제1항에 있어서,
    상기 랜드부는, 상기 도전 패턴에 고착되는 것을 특징으로 하는 회로 장치.
  5. 제1항에 있어서,
    상기 랜드부에 실장되는 회로 소자는, 금속 세선을 통하여 상기 도전 패턴에 접속되는 것을 특징으로 하는 회로 장치.
  6. 제1항에 있어서,
    상기 회로 소자는 파워 소자와, 상기 파워 소자를 제어하는 제어 소자를 포함하고,
    상기 제어 소자는, 상기 도전 패턴에 접속되고,
    상기 파워 소자는, 상기 랜드부에 고착되는 것을 특징으로 하는 회로 장치.
  7. 회로 기판을 피복하도록 형성된 절연층의 상면에 도전 패턴을 형성하는 공정과,
    상기 도전 패턴에 회로 소자를 전기적으로 접속하는 공정과,
    상기 회로 기판의 표면에 리드를 고착하는 공정을 구비하고,
    상기 리드의 일부분에 형성된 랜드부에 상기 회로 소자를 고착하는 것을 특징으로 하는 회로 장치의 제조 방법.
  8. 회로 기판의 상면에, B 스테이지 상태의 절연층을 개재하여 도전박을 접착하 는 공정과,
    상기 도전박을 패터닝하여 도전 패턴을 형성하는 공정과,
    리드의 일부로 이루어지는 랜드부에 회로 소자를 고착하는 공정과,
    상기 리드의 상기 랜드부의 하면을 상기 절연층의 표면에 접착하는 공정을 구비하는 것을 특징으로 하는 회로 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 리드는, 복수개의 리드가 연결된 리드 프레임의 상태에서 공급되고,
    상기 리드에 형성된 랜드부를, B 스테이지 상태의 상기 절연층에 접착함으로써, 상기 회로 기판을 상기 리드 프레임에 고정하는 것을 특징으로 하는 회로 장치의 제조 방법.
  10. 제7항 또는 제8항에 있어서,
    상기 랜드부의 상면에 회로 소자를 실장한 후에, 상기 랜드의 하면을 상기 절연층에 접착하는 것을 특징으로 하는 회로 장치의 제조 방법.
  11. 제8항에 있어서,
    B 스테이지 상태의 상기 절연층은, 상기 랜드가 접착된 후에 가열 경화되는 것을 특징으로 하는 회로 장치의 제조 방법.
KR20087004300A 2005-08-31 2006-08-30 회로 장치 및 그 제조 방법 KR20080031446A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00252188 2005-08-31
JP2005252188 2005-08-31

Publications (1)

Publication Number Publication Date
KR20080031446A true KR20080031446A (ko) 2008-04-08

Family

ID=37809022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20087004300A KR20080031446A (ko) 2005-08-31 2006-08-30 회로 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8203848B2 (ko)
JP (1) JPWO2007026944A1 (ko)
KR (1) KR20080031446A (ko)
CN (1) CN101253627B (ko)
TW (1) TWI322646B (ko)
WO (1) WO2007026944A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
KR101075738B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 방열 구조물 및 그 제조 방법
US10224613B2 (en) 2009-12-25 2019-03-05 Mediatek Inc. Wireless device
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
US20110159815A1 (en) 2009-12-25 2011-06-30 Min-Chung Wu Wireless Device
KR101095100B1 (ko) * 2010-06-14 2011-12-16 삼성전기주식회사 방열기판 및 그 제조방법
KR101095202B1 (ko) 2010-06-15 2011-12-16 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP5909396B2 (ja) * 2012-03-26 2016-04-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5925052B2 (ja) * 2012-05-23 2016-05-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2014090104A (ja) * 2012-10-31 2014-05-15 Denso Corp 半導体装置およびその製造方法
CN103435001B (zh) * 2013-08-05 2016-03-02 天水华天微电子股份有限公司 混合集成电路装置及封装方法
JP2016062904A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
US12009287B2 (en) * 2017-03-28 2024-06-11 Rohm Co., Ltd. Semiconductor device with packaging material and metal member protruding from the packaging material
GB2567746B (en) * 2017-08-24 2022-03-16 Shindengen Electric Mfg Semiconductor device
US11437354B2 (en) 2018-06-20 2022-09-06 Rohm Co, Ltd. Semiconductor device
DE212020000049U1 (de) 2019-02-07 2020-05-25 Rohm Co., Ltd. Schaltansteuerbauteil
CN113383485A (zh) * 2019-02-07 2021-09-10 罗姆股份有限公司 开关驱动装置
DE212021000169U1 (de) * 2020-06-08 2021-12-03 Rohm Co., Ltd. Halbleiterbauteil
DE102022212608A1 (de) 2022-11-25 2024-05-29 Zf Friedrichshafen Ag Verfahren zum bilden eines leistungsmoduls und leistungsmodul

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
JP2002083927A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 半導体装置
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP3846699B2 (ja) * 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
TWI237372B (en) 2004-06-29 2005-08-01 Advanced Semiconductor Eng Leadframe for multi-chip package and method for manufacturing the same
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device

Also Published As

Publication number Publication date
CN101253627B (zh) 2011-09-14
CN101253627A (zh) 2008-08-27
TWI322646B (en) 2010-03-21
JPWO2007026944A1 (ja) 2009-03-12
WO2007026944A1 (ja) 2007-03-08
TW200726340A (en) 2007-07-01
US20090129038A1 (en) 2009-05-21
US8203848B2 (en) 2012-06-19

Similar Documents

Publication Publication Date Title
KR20080031446A (ko) 회로 장치 및 그 제조 방법
US7957158B2 (en) Circuit device
US7529093B2 (en) Circuit device
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US9437548B2 (en) Chip package and method for manufacturing the same
JP2005347354A (ja) 回路装置およびその製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
KR20090050751A (ko) 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP4545022B2 (ja) 回路装置およびその製造方法
KR20080031449A (ko) 회로 장치 및 그 제조 방법
JP2009081281A (ja) 回路装置
JP4845090B2 (ja) 回路装置の製造方法
JP5341339B2 (ja) 回路装置
TWI733544B (zh) 半導體封裝結構及其製造方法
US11632860B2 (en) Power electronic assembly and method of producing thereof
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
US20210035879A1 (en) Encapsulated package with carrier, laminate body and component in between
US20100078811A1 (en) Method of producing semiconductor devices
JP4610426B2 (ja) 回路装置の製造方法
JP2612468B2 (ja) 電子部品搭載用基板
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2004165525A (ja) 半導体装置及びその製造方法
JP3863816B2 (ja) 回路装置
JP3604952B2 (ja) 混成集積回路装置
CN114121845A (zh) 半导体封装

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application