JP2016062904A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016062904A
JP2016062904A JP2014186703A JP2014186703A JP2016062904A JP 2016062904 A JP2016062904 A JP 2016062904A JP 2014186703 A JP2014186703 A JP 2014186703A JP 2014186703 A JP2014186703 A JP 2014186703A JP 2016062904 A JP2016062904 A JP 2016062904A
Authority
JP
Japan
Prior art keywords
leads
semiconductor device
lead
package part
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014186703A
Other languages
English (en)
Inventor
英志 嶋田
Hideshi Shimada
英志 嶋田
厳太郎 大藏
Gentaro Okura
厳太郎 大藏
洋行 稲木
Hiroyuki Inagi
洋行 稲木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014186703A priority Critical patent/JP2016062904A/ja
Priority to US14/635,938 priority patent/US9515013B2/en
Publication of JP2016062904A publication Critical patent/JP2016062904A/ja
Priority to US15/298,075 priority patent/US9620442B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半田のクラックの発生を抑制できる半導体装置を提供する。【解決手段】半導体素子が樹脂封止されたパッケージ部１１と、複数の第１リード１２と、複数の第２リード１３と、放熱板１４と、を備える。複数の第１リード１２は、パッケージ部１１の一方の側面１１ｓ１から突出し、底面１２ｂの少なくとも一部がパッケージ部１１の底面１１ｂとほぼ面一になっている。複数の第２リード１３は、パッケージ部１１の他方の側面１１ｓ２から突出し、底面１３ｂがパッケージ部１１の底面１１ｂとほぼ面一になっている。放熱板１４は、パッケージ部１１の底面１１ｂに設けられ、複数の第２リード１３の少なくとも何れかに接続されている。複数の第１リード１２の長さは、複数の第２リード１３の長さより長い。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
パワーＭＯＳＦＥＴ等が樹脂封止された表面実装型の半導体装置（半導体パッケージ）が知られている。この半導体装置は、リードがフラットリードになっており、裏面に放熱板が設けられている。そして、半導体装置を基板に実装する際にリードと共に放熱板も半田付けされる。これにより、省スペース化できると共に高い放熱特性を得ることができる。このような構成では、熱サイクルが長期間加えられた場合、半導体装置と基板との熱膨張係数の違いにより、より大きな応力が発生し易い。従って、半田にクラックが発生する恐れがある。
特開平５−２０６３６１号公報
本発明が解決しようとする課題は、半田のクラックの発生を抑制できる半導体装置を提供することである。
実施形態によれば、表面実装型の半導体装置は、半導体素子が樹脂封止されたパッケージ部と、複数の第１リードと、複数の第２リードと、放熱板と、を備える。前記複数の第１リードは、前記パッケージ部の一方の側面から突出し、底面の少なくとも一部が前記パッケージ部の底面とほぼ面一になっている。前記複数の第２リードは、前記パッケージ部の他方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている。前記放熱板は、前記パッケージ部の底面に設けられ、前記複数の第２リードの少なくとも何れかに接続されている。前記複数の第１リードの長さは、前記複数の第２リードの長さより長い。
（ａ）は、第１の実施形態に係る半導体装置の上面図であり、（ｂ）は、（ａ）の半導体装置の底面図である。 図１の半導体装置を基板に実装した状態を示す側面図である。 （ａ）は、比較例の半導体装置の上面図であり、（ｂ）は、（ａ）の半導体装置の底面図である。 図３の半導体装置を基板に実装した状態を示す側面図である。 （ａ）は、第２の実施形態に係る半導体装置の上面図であり、（ｂ）は、（ａ）の半導体装置の底面図である。 図５の半導体装置を基板に実装した状態を示す側面図である。 （ａ）は、第３の実施形態に係る半導体装置の上面図であり、（ｂ）は、（ａ）の半導体装置の底面図である。 第４の実施形態に係る半導体装置の上面図である。 第５の実施形態に係る半導体装置の上面図である。 第６の実施形態に係る半導体装置の上面図である。 （ａ）は、第７の実施形態に係る半導体装置の上面図であり、（ｂ）は、（ａ）の半導体装置の底面図である。 図１１の半導体装置を基板に実装した状態の断面図である。 図３の比較例の半導体装置を基板に実装した状態の断面図である。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。なお、本明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
（第１の実施形態）
図１（ａ）は、第１の実施形態に係る半導体装置１０の上面図であり、図１（ｂ）は、図１（ａ）の半導体装置１０の底面図である。
図１（ａ）、（ｂ）に示すように、表面実装型の半導体装置１０は、パッケージ部１１と、複数の第１リード１２と、複数の第２リード１３と、放熱板１４と、を備える。半導体装置１０は、ＨＳＯＰ（Heatsink Small Outline Package）型のパッケージと称される場合もある。
パッケージ部１１は、例えば、ほぼ直方体形状を有し、半導体素子が樹脂封止されている。半導体素子は、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などである。
複数の第１リード１２は、パッケージ部１１の一方の側面１１ｓ１から突出し、底面１２ｂがパッケージ部１１の底面１１ｂとほぼ面一になっている。つまり、第１リード１２はフラットリードになっている。第１リード１２は、ほぼ等間隔で配置されている。各第１リード１２は、第１リード１２の先端側、即ち一方の側面１１ｓ１から離れた側の先端側部分１２ｔｉと、先端側部分１２ｔｉから連続した、一方の側面１１ｓ１側の付け根側部分１２ｂａと、を有する。
複数の第２リード１３は、パッケージ部１１の一方の側面１１ｓ１と向かい合う他方の側面１１ｓ２から突出し、底面１３ｂがパッケージ部１１の底面１１ｂとほぼ面一になっている。つまり、第２リード１３はフラットリードになっている。第２リード１３は、ほぼ等間隔で配置されている。
放熱板１４は、パッケージ部１１の底面１１ｂに設けられ、複数の第２リード１３に接続されている。放熱板１４と第２リード１３は、一体に形成されている。放熱板１４の底面１４ｂは、第２リード１３の底面１３ｂ及びパッケージ部１１の底面１１ｂとほぼ面一になっている。放熱板１４は、樹脂封止された半導体素子の熱を放熱するように構成されている。なお、放熱板１４は、第２リード１３の少なくとも何れかに接続されていればよい。
複数の第１リード１２の長さＬ１は、複数の第２リード１３の長さＬ２より長い。例えば、長さＬ１は、長さＬ２の２倍程度であってもよい。長さＬ１は、パッケージ部１１の一方の側面１１ｓ１から第１リード１２の先端までの長さである。長さＬ２は、パッケージ部１１の他方の側面１１ｓ２から第２リード１３の先端までの長さである。
半導体素子がパワーＭＯＳＦＥＴである場合には、複数の第２リード１３及び放熱板１４は、パワーＭＯＳＦＥＴのドレイン電極に接続されていてもよい。
図２は、図１の半導体装置１０を基板２０に実装した状態を示す側面図である。図２では、パッケージ部１１の第１及び第２のリード１２，１３が設けられていない側面側から半導体装置１０を見ている。図２に示すように、電子機器１００は、半導体装置１０と、基板２０と、半田３１，３２と、を備える。
基板２０は、半導体装置１０側の表面２０ｔに設けられた第１ランド２１と第２ランド２２とを有する。第１ランド２１は、第１リード１２の先端側部分１２ｔｉに半田３１を挟んで向かい合うように設けられている。第１ランド２１は、第１リード１２の付け根側部分１２ｂａに半田３１を挟んで向かい合うようには設けられていない。第２ランド２２は、第２リード１３及び放熱板１４に半田３２を挟んで向かい合うように設けられている。
半田３１は、第１リード１２の先端側部分１２ｔｉの底面１２ｂと第１ランド２１との間に設けられ、これらを電気的、機械的に接続している。半田３１は、第１リード１２の付け根側部分１２ｂａには設けられていない。
半田３２は、第２リード１３及び放熱板１４と、第２ランド２２との間に設けられ、これらを接続している。半田３１，３２は、例えば、鉛フリー半田である。
ここで、比較のために、比較例の半導体装置１０Ｘについて説明する。
図３（ａ）は、比較例の半導体装置１０Ｘの上面図であり、図３（ｂ）は、図３（ａ）の半導体装置１０Ｘの底面図である。図４は、図３の半導体装置１０Ｘを基板２０Ｘに実装した状態を示す側面図である。図３，４では、図１，２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
図３（ａ）に示すように、比較例の半導体装置１０Ｘでは、複数の第１リード１２Ｘの長さＬ２は複数の第２リード１３の長さＬ２とほぼ同じである点が、図１等の第１の実施形態と異なる。
図４に示すように、基板２０Ｘの第１ランド２１Ｘは、第１リード１２Ｘの全体に半田３１Ｘを挟んで向かい合うように設けられている。そして、半田３１Ｘは、第１リード１２Ｘの底面１２Ｘｂの全面と第１ランド２１Ｘとを接続している。
このような構成において、低温（例えば−４０℃以下）から高温（例えば１００℃以上）までの変化を繰り返す熱サイクルが長期間加えられた場合、半導体装置１０Ｘと基板２０との熱膨張係数の違いにより応力が繰り返し発生し、特に第１リード１２Ｘに応力が加えられる。本発明者等は、第１リード１２Ｘの中でも、特に最外方の２つの第１リード１２Ｘに最も強い応力が加えられることを独自に知得した。この結果、第１リード１２Ｘと半田３１Ｘとの間の界面に力が加えられるため、半田３１Ｘにクラックが発生し易い。例えば、クラックは、第１リード１２Ｘの底面１２Ｘｂと半田３１Ｘとの間であって、パッケージ部１１側又は第１リード１２Ｘの先端側に発生する。このようなクラックは、鉛フリー半田を用いる場合に発生し易い。
一方、第２リード１３は、放熱板１４と共に比較的広い面積で基板２０に半田付けされているため、応力の影響を受けにくい。従って、半田３１Ｘと比較して、第２リード１３側の半田３２には比較的クラックが発生し難い。
クラックが発生すると、リードとランドとの間の電気抵抗が増加すると共に、半導体装置１０Ｘの熱抵抗も増加する。
このような比較例に対して、本実施形態によれば、第１リード１２の長さＬ１が第２リード１３の長さＬ２より長いので、図２に示すように、第１リード１２の先端部分１２ｔｉを、比較例の第１リード１２Ｘとほぼ同一の面積で半田付けした上で、第１リード１２の付け根側部分１２ｂａを半田付けしないようにできる。これにより、第１リード１２に応力が加わった場合に、この半田付けされていない付け根側部分１２ｂａが曲がる（しなる）ことで、応力を吸収できる。これにより、半田３１に加えられる応力を低減することができる。また、比較例に比して第１リード１２の半田付けされる面積を減らす必要がないため、半田３１と第１リード１２との間の接合強度を低下させる恐れも無い。従って、半田３１のクラックの発生を抑制できる。
（第２の実施形態）
第２の実施形態では、第１リードの一部が湾曲している点が第１の実施形態と異なる。
図５（ａ）は、第２の実施形態に係る半導体装置１０Ａの上面図であり、図５（ｂ）は、図５（ａ）の半導体装置１０Ａの底面図である。図６は、図５の半導体装置１０Ａを基板２０に実装した状態を示す側面図である。図５，６では、図１，２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
各第１リード１２Ａは、第１リード１２Ａの先端側の先端側部分１２ｔｉと、先端側部分１２ｔｉから連続し、パッケージ部１１の一方の側面１１ｓ１側に設けられた、湾曲している湾曲部１２Ａｂａと、を有する。湾曲部１２Ａｂａは、弾性体として機能する。図６に示すように、第１リード１２Ａの湾曲部１２Ａｂａは、一方の側面１１ｓ１から離れるに従って、基板２０から離れるように延びた後、底面１１ｂとほぼ同一面に達するまで基板２０に近づくように延びる。つまり、湾曲部１２Ａｂａは、側面から見て、基板２０から離れる方向に凸となるように湾曲している。第１リード１２Ａの先端側部分１２ｔｉの底面、即ち、第１リード１２Ａの底面１２Ａｂの少なくとも一部は、パッケージ部１１の底面１１ｂとほぼ面一になっている。このように、湾曲部１２Ａｂａは、底面１１ｂより基板２０側には突出していないので、半導体装置１０Ａの表面実装に影響を及ぼさないようになっている。
複数の第１リード１２Ａの長さＬ１は、複数の第２リード１３の長さＬ２より長い。この長さＬ１は、第１の実施形態と同じであってもよい。
このような構成により、本実施形態によれば、第１の実施形態と同様に、実装の際に第１リード１２Ａの湾曲部分１２Ａｂａを第１ランド２１に半田付けしないようにできる。これにより、応力が加わった場合に、この半田付けされていない湾曲部分１２Ａｂａがしなることで応力を吸収できる。湾曲部分１２Ａｂａは、弾性を有しており、第１の実施形態の根元部分１２ｂａよりしなり易い。これにより、半田３１に加えられる応力を第１の実施形態より低減することができる。従って、半田３１のクラックの発生をより効果的に抑制できる。
なお、湾曲部分１２Ａｂａの形状は、図示した例に限らず、２ヶ所以上で基板２０から離れる方向に凸となるように湾曲していてもよい。
（第３の実施形態）
第３の実施形態は、第１リードの幅を広くしている点が、第１の実施形態と異なる。
図７（ａ）は、第３の実施形態に係る半導体装置１０Ｂの上面図であり、図７（ｂ）は、図７（ａ）の半導体装置１０Ｂの底面図である。図７では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
複数の第１リード１２Ｂは、パッケージ部１１の一方の側面１１ｓ１から突出し、底面１２Ｂｂがパッケージ部１１の底面１１ｂとほぼ面一になっている。第１リード１２Ｂは、ほぼ等間隔で配置されている。
複数の第１リード１２Ｂのうち最外方に位置する２つの第１リード１２Ｂの少なくとも一部の幅ｗ２は、他の第１リード１２Ｂの幅ｗ１より広い。図示する例では、最外方に位置する２つの第１リード１２Ｂにおいて、先端側の幅ｗ２が他の第１リード１２Ｂが存在しない方向に広くなっており、パッケージ部１１側の幅ｗ１は他の第１リード１２Ｂの幅ｗ１とほぼ等しい。例えば、幅ｗ２は、幅ｗ１の２倍程度であってもよい。
複数の第１リード１２Ｂの長さＬ２は、複数の第２リード１３の長さＬ２とほぼ同じである。
このような構成により、本実施形態によれば、最外方の２つの第１リード１２Ｂの半田付けされる面積が増えるので、最外方の２つの第１リード１２Ｂと半田との間の接合強度を増加させることができる。従って、この部分の半田のクラックの発生を抑制できる。比較例で説明したように、最外方の２つの第１リード１２Ｂに最も強い応力がかかるため、この部分の半田のクラックの発生を抑制することが効果的である。
また、最外方に位置する２つの第１リード１２Ｂの幅ｗ２が他の第１リード１２Ｂが存在しない方向に広くなっており、且つ、複数の第１リード１２Ｂのうち最外方に位置していない第１リード１２Ｂの幅を広くしていないので、隣り合う２つの第１リード１２Ｂの間隔は比較例と同じであり、２つの第１リード１２Ｂ同士が半田によって短絡する可能性が増す恐れもない。
なお、最外方に位置する２つの第１リード１２Ｂにおいて、パッケージ部１１側の幅が他の第１リード１２Ｂの幅ｗ１より広く、先端側の幅が他の第１リード１２Ｂの幅ｗ１とほぼ等しくてもよい。
（第４の実施形態）
第４の実施形態では、第２リードの幅も広くしている。
図８は、第４の実施形態に係る半導体装置１０Ｃの上面図である。図８では、図７と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
図８に示すように、複数の第２リード１３Ｃのうち、最外方に位置する２つの第２リード１３Ｃの少なくとも一部の幅は、他の第２リード１３Ｃの幅より広い。
このような構成により、本実施形態によれば、最外方の２つの第１リード１２Ｂの半田付けされる面積に加え、最外方の２つの第２リード１３Ｃの半田付けされる面積も増えるので、最外方の２つの第２リード１３Ｃと半田との間の接合強度も増加させることができる。従って、この部分の半田のクラックの発生も抑制できる。比較例で説明したように、第２リード１３Ｃは、放熱板１４と一体になっているため応力の影響を受けにくいが、本実施形態の構成により、更に応力の影響を受けにくくできる。
（第５の実施形態）
第５の実施形態では、第１リードの幅を全体的に広くしている。
図９は、第５の実施形態に係る半導体装置１０Ｄの上面図である。図９では、図７と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
複数の第１リード１２Ｄのうち最外方に位置する２つの第１リード１２Ｄの全体の幅ｗ２は、他の第１リード１２Ｄの幅ｗ１より広い。
このような構成により、本実施形態によれば、第３の実施形態と比較して、最外方の２つの第１リード１２Ｄの半田付けされる面積を更に増やすことができるので、最外方の２つの第１リード１２Ｄと半田との間の接合強度を更に増加させることができる。従って、この部分の半田のクラックの発生をより抑制できる。
なお、最外方に位置する２つの第２リード１３の全体の幅も、他の第２リード１３の幅より広くしてもよい。
（第６の実施形態）
第６の実施形態は、第１の実施形態と第３の実施形態とを組み合わせた半導体装置に関する。
図１０は、第６の実施形態に係る半導体装置１０Ｅの上面図である。図１０では、図７と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
複数の第１リード１２Ｅのうち最外方に位置する２つの第１リード１２Ｅの少なくとも一部の幅ｗ２は、他の第１リード１２Ｅの幅ｗ１より広い。最外方に位置する２つの第１リード１２Ｅにおいて、先端側部分１２Ｅｔｉの幅ｗ２は、付け根側部分１２Ｅｂａの幅ｗ１より広い。
また、複数の第１リード１２Ｅの長さＬ１は、複数の第２リード１３の長さＬ２より長い。
このような構成により、本実施形態によれば、第１の実施形態の効果および第３の実施形態の効果の両者を得ることができる。即ち、最外方の２つの第１リード１２Ｅの先端側部分１２Ｅｔｉの半田付けされる面積が増えるので、この部分の半田の接合強度を増加させることができる。また、第１リード１２Ｅの付け根側部分１２Ｅｂａを半田付けしないようにできる。これにより、この半田付けされていない付け根側部分１２Ｅｂａが曲がることで、応力を吸収できる。従って、第１及び第３の実施形態よりも半田のクラックの発生を抑制できる。
（第７の実施形態）
第７の実施形態では、パッケージ部の底面から内部第１リードが露出している。
図１１（ａ）は、第７の実施形態に係る半導体装置１０Ｆの上面図であり、図１１（ｂ）は、図１１（ａ）の半導体装置１０Ｆの底面図である。図１２は、図１１の半導体装置１０Ｆを基板２０Ｆに実装した状態の断面図である。図１２は、図１１（ａ）の半導体装置１０ＦのＡ−Ａ線に沿った断面に対応する。図１１，１２では、図１，２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
図１１（ａ）に示すように、半導体装置１０Ｆを上面から見た場合には、図３（ａ）の比較例の半導体装置１０Ｘと同様の外形を有している。
図１１（ｂ）と図１２に示すように、半導体装置１０Ｆは、それぞれが、第１リード１２Ｆに隣接してパッケージ部１１Ｆの底面１１Ｆｂに形成された開口ＯＰ１内に設けられ、第１リード１２Ｆから連続した複数の内部第１リード１２Ｆｉを有する。内部第１リード１２Ｆｉは、それぞれが、第１リード１２Ｆの底面１２Ｆｂから連続し、その底面１２Ｆｂに対して傾斜した底面１２Ｆｉｂ１と、底面１２Ｆｉｂ１から連続し、底面１２Ｆｂとほぼ平行な底面１２Ｆｉｂ２と、を有する。つまり、内部第１リード１２Ｆｉの底面１２Ｆｉｂ２は、第１リード１２Ｆの底面１２Ｆｂ及びパッケージ部１１Ｆの底面１１Ｆｂよりもパッケージ部１１Ｆの内部側に位置している。
図１２に示すように、放熱板１４上には半導体素子Ｓ１が設けられている。半導体素子Ｓ１と内部第１リード１２Ｆｉとは、ワイヤｗ１で接続されている。
基板２０Ｆの第１ランド２１Ｆは、第１リード１２Ｆ及び内部第１リード１２Ｆｉに半田３１Ｆを挟んで向かい合うように設けられている。
半田３１Ｆは、第１リード１２Ｆと第１ランド２１Ｆとの間、及び、内部第１リード１２Ｆｉと第１ランド２１Ｆとの間に設けられ、これらを電気的、機械的に接続している。
ここで、比較のために、前述した比較例の半導体装置１０Ｘの断面について説明する。
図１３は、図３の比較例の半導体装置１０Ｘを基板２０Ｘに実装した状態の断面図である。図１３に示すように、比較例の半導体装置１０Ｘの第１リード１２Ｘおよび内部第１リード１２Ｘｉの形状は、本実施形態の第１リード１２Ｆおよび内部第１リード１２Ｆｉの形状と同一である。しかし、比較例の半導体装置１０Ｘでは、内部第１リード１２Ｘｉの底面は、樹脂部１１ｂＸで覆われており、パッケージ部１１から露出していない点が、本実施形態の半導体装置１０Ｆと異なる。
基板２０Ｘの第１ランド２１Ｘの長さは、第１リード１２Ｘの長さに合わせて、本実施形態の第１ランド２１Ｆの長さよりも短くなっている。
本実施形態の半導体装置１０Ｆは、比較例の半導体装置１０Ｘにおけるパッケージ部１１の底面１１ｂの樹脂部１１ｂＸを除去して開口ＯＰ１を形成することにより、内部第１リード１２Ｘｉの底面を露出させ、作製してもよい。樹脂部１１ｂＸの除去方法は特に限られないが、例えば、レーザを照射して除去してもよい。
このように、本実施形態によれば、第１リード１２Ｆの底面１２Ｆｂに加えて内部第１リード１２Ｆｉの底面１２Ｆｉｂ１，１２Ｆｉｂ２も半田付けできるため、第１リード１２Ｆの半田付けされる面積を増やすことができる。これにより、半田３１Ｆと、第１リード１２Ｆ及び内部第１リード１２Ｆｉとの間の接合強度が増すようになる。従って、半田３１Ｆのクラックの発生を抑制できる。
また、内部第１リード１２Ｆｉの傾斜した底面１２Ｆｉｂ１付近に形成された半田３１Ｆにおいて、応力が内部第１リード１２Ｆｉと半田３１Ｆとの界面の垂線方向に分散されるため、半田３１Ｆのクラックの発生を効果的に抑制できる。
また、比較例の半導体装置１０Ｘから内部第１リード１２Ｘｉを覆っている樹脂部１１ｂＸを取り除くだけで作製できるので、新たな金型等を用意することなく、安価且つ簡単に製造できる。
なお、本実施形態を第３から第５の実施形態の何れかに組み合わせてもよい。つまり、複数の第１リード１２Ｆのうち最外方に位置する２つの第１リード１２Ｆの少なくとも一部の幅は、他の第１リード１２Ｆの幅より広くてもよい。これにより、幅が広い第１リード１２Ｆの半田の強度を更に増加させることができる。従って、この部分の半田のクラックの発生を更に抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ 半導体装置
１１，１１Ｆ パッケージ部
１２，１２Ａ，１２Ｂ，１２Ｄ，１２Ｅ，１２Ｆ 第１リード
１２Ａｂａ 湾曲部
１３，１３Ｃ 第２リード
１４ 放熱板

Claims (7)

  1. 表面実装型の半導体装置であって、
    半導体素子が樹脂封止されたパッケージ部と、
    前記パッケージ部の一方の側面から突出し、底面の少なくとも一部が前記パッケージ部の底面とほぼ面一になっている複数の第１リードと、
    前記パッケージ部の他方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている複数の第２リードと、
    前記パッケージ部の底面に設けられ、前記複数の第２リードの少なくとも何れかに接続された放熱板と、を備え、
    前記複数の第１リードの長さは、前記複数の第２リードの長さより長いことを特徴とする半導体装置。
  2. 前記各第１リードは、前記パッケージ部の前記一方の側面側に設けられた湾曲部を有することを特徴とする請求項１に記載の半導体装置。
  3. 表面実装型の半導体装置であって、
    半導体素子が樹脂封止されたパッケージ部と、
    前記パッケージ部の一方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている複数の第１リードと、
    前記パッケージ部の他方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている複数の第２リードと、
    前記パッケージ部の底面に設けられ、前記複数の第２リードの少なくとも何れかに接続された放熱板と、を備え、
    前記複数の第１リードのうち最外方に位置する２つの前記第１リードの少なくとも一部の幅は、他の前記第１リードの幅より広いことを特徴とする半導体装置。
  4. 前記複数の第２リードのうち、最外方に位置する２つの前記第２リードの少なくとも一部の幅は、他の前記第２リードの幅より広いことを特徴とする請求項３に記載の半導体装置。
  5. 前記複数の第１リードの長さは、前記複数の第２リードの長さより長いことを特徴とする請求項３又は請求項４に記載の半導体装置。
  6. 表面実装型の半導体装置であって、
    半導体素子が樹脂封止されたパッケージ部と、
    前記パッケージ部の一方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている複数の第１リードと、
    それぞれが、前記第１リードに隣接して前記パッケージ部の底面に形成された開口内に設けられ、前記第１リードから連続し、前記第１リードの底面に対して傾斜した底面を有する複数の内部第１リードと、
    前記パッケージ部の他方の側面から突出し、底面が前記パッケージ部の底面とほぼ面一になっている複数の第２リードと、
    前記パッケージ部の底面に設けられ、前記複数の第２リードの少なくとも何れかに接続された放熱板と、
    を備えることを特徴とする半導体装置。
  7. 前記複数の第１リードのうち最外方に位置する２つの前記第１リードの少なくとも一部の幅は、他の前記第１リードの幅より広い、
    ことを特徴とする請求項６に記載の半導体装置。
JP2014186703A 2014-09-12 2014-09-12 半導体装置 Pending JP2016062904A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014186703A JP2016062904A (ja) 2014-09-12 2014-09-12 半導体装置
US14/635,938 US9515013B2 (en) 2014-09-12 2015-03-02 Semiconductor device
US15/298,075 US9620442B2 (en) 2014-09-12 2016-10-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186703A JP2016062904A (ja) 2014-09-12 2014-09-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2016062904A true JP2016062904A (ja) 2016-04-25

Family

ID=55455475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014186703A Pending JP2016062904A (ja) 2014-09-12 2014-09-12 半導体装置

Country Status (2)

Country Link
US (2) US9515013B2 (ja)
JP (1) JP2016062904A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7136767B2 (ja) * 2017-03-28 2022-09-13 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224353A (ja) * 1993-01-21 1994-08-12 Kokusai Electric Co Ltd 電子部品の電極構造
JPH09246452A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd 半導体装置
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH11354702A (ja) * 1998-06-02 1999-12-24 Siliconix Inc 直付リ―ド線を備えるｉｃチップパッケ―ジ
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
JPH0423460A (ja) 1990-05-18 1992-01-27 Mitsubishi Electric Corp 半導体装置
EP0511162A1 (de) * 1991-04-24 1992-10-28 Ciba-Geigy Ag Wärmeleitende Klebfilme, Laminate mit wärmeleitenden Klebschichten und deren Verwendung
JP3075617B2 (ja) 1991-12-25 2000-08-14 株式会社日立製作所 半導体集積回路装置
JPH05206361A (ja) 1992-01-29 1993-08-13 Mitsubishi Electric Corp 半導体装置
JPH06196611A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp 半導体パッケージ
JP2004087998A (ja) 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
US8203848B2 (en) * 2005-08-31 2012-06-19 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US7728411B2 (en) * 2006-02-15 2010-06-01 Sandisk Corporation COL-TSOP with nonconductive material for reducing package capacitance
JP2007281122A (ja) 2006-04-05 2007-10-25 Denso Corp モールドパッケージの実装構造
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
JP5233170B2 (ja) * 2007-05-31 2013-07-10 日亜化学工業株式会社 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法
ITMI20111217A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Sistema contenitore/dissipatore per componente elettronico
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224353A (ja) * 1993-01-21 1994-08-12 Kokusai Electric Co Ltd 電子部品の電極構造
JPH09246452A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd 半導体装置
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH11354702A (ja) * 1998-06-02 1999-12-24 Siliconix Inc 直付リ―ド線を備えるｉｃチップパッケ―ジ
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135241A (ja) * 2016-01-27 2017-08-03 ローム株式会社 半導体装置
US10886203B2 (en) 2016-01-27 2021-01-05 Rohm Co., Ltd. Packaging structure with recessed outer and inner lead surfaces
US11183444B2 (en) 2016-01-27 2021-11-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads
US11658100B2 (en) 2016-01-27 2023-05-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads
US12046541B2 (en) 2016-01-27 2024-07-23 Rohm Co., Ltd. Packaging of a semiconductor device with a plurality of leads

Also Published As

Publication number Publication date
US20170040245A1 (en) 2017-02-09
US9620442B2 (en) 2017-04-11
US20160079147A1 (en) 2016-03-17
US9515013B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2017005165A (ja) 半導体装置
JP6843731B2 (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
US10276474B2 (en) Semiconductor device
JP2016062904A (ja) 半導体装置
US9397014B2 (en) Semiconductor device having laterally-extending electrode with reduced inductance
JP6834815B2 (ja) 半導体モジュール
US20160336255A1 (en) Radiofrequency high-output device
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
JP2017073406A (ja) 電極リードおよび半導体装置
JP6315108B2 (ja) パワー半導体のパッケージ素子
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP2015119116A (ja) 半導体装置
JP2016046403A (ja) 半導体装置
JP6621321B2 (ja) 半導体パッケージ及び半導体アセンブリ
JP6724800B2 (ja) 半導体装置
JP5366507B2 (ja) 電力用半導体装置および電力用半導体装置の実装方法
JP5620773B2 (ja) 樹脂封止型半導体装置
JP6891612B2 (ja) 半導体装置
JP2017174869A (ja) 半導体装置および半導体装置の製造方法
JP2007250658A (ja) 放熱板及びこの放熱板を備えた半導体装置
JPWO2017212578A1 (ja) 半導体装置
JP2017103443A (ja) 発光装置
JP6738020B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170905

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807