JP3075617B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3075617B2 JP3075617B2 JP34288691A JP34288691A JP3075617B2 JP 3075617 B2 JP3075617 B2 JP 3075617B2 JP 34288691 A JP34288691 A JP 34288691A JP 34288691 A JP34288691 A JP 34288691A JP 3075617 B2 JP3075617 B2 JP 3075617B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- package body
- outer lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/1576—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、面実装型ＬＳＩパッケージの薄型化に適用
して有効な技術に関する。
関し、特に、面実装型ＬＳＩパッケージの薄型化に適用
して有効な技術に関する。
【０００２】
【従来の技術】ノート型パソコンなどの薄型電子機器の
普及に伴い、メモリカードやＩＣカードに搭載するＬＳ
Ｉパッケージの薄型化が進められている。
普及に伴い、メモリカードやＩＣカードに搭載するＬＳ
Ｉパッケージの薄型化が進められている。
【０００３】従来、メモリカード用ＴＳＯＰ(Thin Smal
l Outline Package)や、ＩＣカード用ＴＱＦＰ(Thin Qu
ad Flat Package)として、厚さ１〜1.２mm程度の薄型パ
ッケージが実現されているが、さらに最近では、ＴＡＢ
をトランスファ・モールドした厚さ0.５mm程度の超薄型
パッケージが実現されている。
l Outline Package)や、ＩＣカード用ＴＱＦＰ(Thin Qu
ad Flat Package)として、厚さ１〜1.２mm程度の薄型パ
ッケージが実現されているが、さらに最近では、ＴＡＢ
をトランスファ・モールドした厚さ0.５mm程度の超薄型
パッケージが実現されている。
【０００４】ＴＡＢをトランスファ・モールドした上記
超薄型パッケージは、厚さ５０μｍのポリイミドフィル
ムに接着した厚さ３５μｍのＣｕ箔をリードに用い、チ
ップの厚さを0.２mm程度とすることで超薄型化を実現し
ている。なお、この超薄型パッケージについては、日経
ＢＰ社、１９９１年２月１日発行「日経マイクロデバイ
ス２月号」Ｐ６５〜Ｐ６６に記載がある。
超薄型パッケージは、厚さ５０μｍのポリイミドフィル
ムに接着した厚さ３５μｍのＣｕ箔をリードに用い、チ
ップの厚さを0.２mm程度とすることで超薄型化を実現し
ている。なお、この超薄型パッケージについては、日経
ＢＰ社、１９９１年２月１日発行「日経マイクロデバイ
ス２月号」Ｐ６５〜Ｐ６６に記載がある。
【０００５】
【発明が解決しようとする課題】パッケージ厚が１〜1.
２mm程度のＴＳＯＰ、ＴＱＦＰは、従来のＳＯＰ、ＱＦ
Ｐに比べてパッケージを構成する樹脂の体積が少ないこ
とから、樹脂とチップとを合わせたパッケージ全体の平
均熱膨張係数がＳＯＰ、ＱＦＰの１５〜２０×１０-6／
℃程度から７〜８×１０-6／℃程度まで低下する。
２mm程度のＴＳＯＰ、ＴＱＦＰは、従来のＳＯＰ、ＱＦ
Ｐに比べてパッケージを構成する樹脂の体積が少ないこ
とから、樹脂とチップとを合わせたパッケージ全体の平
均熱膨張係数がＳＯＰ、ＱＦＰの１５〜２０×１０-6／
℃程度から７〜８×１０-6／℃程度まで低下する。
【０００６】これに対し、プリント配線基板の熱膨張係
数は、ガラス布含浸エポキシ樹脂（ガラエポ）の場合、
１５×１０-6／℃程度であるため、ＴＳＯＰやＴＱＦＰ
をガラエポ製のプリント配線基板に実装して熱サイクル
試験を行うと、プリント配線基板とパッケージとの熱膨
張係数差に起因してリードの半田接続部に応力が加わ
り、接続信頼性が低下するという問題がある。
数は、ガラス布含浸エポキシ樹脂（ガラエポ）の場合、
１５×１０-6／℃程度であるため、ＴＳＯＰやＴＱＦＰ
をガラエポ製のプリント配線基板に実装して熱サイクル
試験を行うと、プリント配線基板とパッケージとの熱膨
張係数差に起因してリードの半田接続部に応力が加わ
り、接続信頼性が低下するという問題がある。
【０００７】一方、ＴＡＢをトランスファ・モールドし
た超薄型パッケージは、リードがＣｕ箔で構成されてい
るためその強度が低く、半田再生実装ができないなど、
実装に難しさがある。また、ＴＡＢ方式を採用している
ことから、パッケージを実装する前にエージングや選別
を行うことができないので、製造コストが高くなるとい
う問題がある。
た超薄型パッケージは、リードがＣｕ箔で構成されてい
るためその強度が低く、半田再生実装ができないなど、
実装に難しさがある。また、ＴＡＢ方式を採用している
ことから、パッケージを実装する前にエージングや選別
を行うことができないので、製造コストが高くなるとい
う問題がある。
【０００８】そこで、本発明の目的は、実装信頼性の高
い超薄型パッケージを提供することにある。
い超薄型パッケージを提供することにある。
【０００９】本発明の他の目的は、基板実装が容易な超
薄型パッケージを提供することにある。
薄型パッケージを提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。なお、特開平４−２３４６０号公報およ
び特開平５−１４４９９６１号公報には、リードのアウ
ターリード部の途中を上方に折り曲げたパッケージが記
載されているが、これらの公報には、上記パッケージを
積層して実装する構成については記載がない。また、特
開昭６２−１６５５２号公報および特開平４−２８４６
６１号公報には、積層された複数のパッケージのうちの
一部が、そのアウターリード部の途中を上方に折り曲げ
た状態で積層されている記載があるが、アウターリード
部の途中を上方に折り曲げたパッケージを複数個積層す
る構成については記載されていない。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。なお、特開平４−２３４６０号公報およ
び特開平５−１４４９９６１号公報には、リードのアウ
ターリード部の途中を上方に折り曲げたパッケージが記
載されているが、これらの公報には、上記パッケージを
積層して実装する構成については記載がない。また、特
開昭６２−１６５５２号公報および特開平４−２８４６
６１号公報には、積層された複数のパッケージのうちの
一部が、そのアウターリード部の途中を上方に折り曲げ
た状態で積層されている記載があるが、アウターリード
部の途中を上方に折り曲げたパッケージを複数個積層す
る構成については記載されていない。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１２】本発明の半導体集積回路装置は、半導体チ
ップを封止した第１のパッケージのパッケージ本体側面
から突出したリードのアウターリード部が、前記半導体
チップの主面と平行な方向に延在する第１の部分と、前
記第１の部分から上方に折れ曲がる第２の部分と、前記
第２の部分から前記第１の部分と平行な方向に延在する
第３の部分と、前記第３の部分から下方に折れ曲がる第
４の部分と、前記第４の部分から前記パッケージ本体に
向けて折れ曲がる第５の部分とを有しており、前記第１
のパッケージのアウターリード部と同一形状のアウター
リード部を有する第２のパッケージのアウターリード部
が前記第１のパッケージのアウターリード部に接合さ
れ、積層された状態で前記アウターリードの第５の部分
が実装基板に接続されて、前記第１のパッケージと第２
のパッケージが実装基板に実装されている。
ップを封止した第１のパッケージのパッケージ本体側面
から突出したリードのアウターリード部が、前記半導体
チップの主面と平行な方向に延在する第１の部分と、前
記第１の部分から上方に折れ曲がる第２の部分と、前記
第２の部分から前記第１の部分と平行な方向に延在する
第３の部分と、前記第３の部分から下方に折れ曲がる第
４の部分と、前記第４の部分から前記パッケージ本体に
向けて折れ曲がる第５の部分とを有しており、前記第１
のパッケージのアウターリード部と同一形状のアウター
リード部を有する第２のパッケージのアウターリード部
が前記第１のパッケージのアウターリード部に接合さ
れ、積層された状態で前記アウターリードの第５の部分
が実装基板に接続されて、前記第１のパッケージと第２
のパッケージが実装基板に実装されている。
【００１３】
【作用】上記した手段によれば、第１のパッケージのア
ウターリード部の第３の部分に第２のパッケージのアウ
ターリード部の第５の部分を重ね合わすことにより、容
易に多段実装が可能となる。
ウターリード部の第３の部分に第２のパッケージのアウ
ターリード部の第５の部分を重ね合わすことにより、容
易に多段実装が可能となる。
【００１４】上記した手段によれば、アウターリード部
の途中を上方に折り曲げたことにより、アウターリード
長が実効的に長くなる。これにより、ＬＳＩパッケージ
をプリント配線基板に実装して熱サイクル試験を行う
際、プリント配線基板とパッケージとの熱膨張係数差に
起因してリードの半田接続部に応力が加わった場合で
も、長いアウターリード部がこの応力を緩和、吸収する
ように作用するので、半田接続部の接続信頼性が向上す
る。
の途中を上方に折り曲げたことにより、アウターリード
長が実効的に長くなる。これにより、ＬＳＩパッケージ
をプリント配線基板に実装して熱サイクル試験を行う
際、プリント配線基板とパッケージとの熱膨張係数差に
起因してリードの半田接続部に応力が加わった場合で
も、長いアウターリード部がこの応力を緩和、吸収する
ように作用するので、半田接続部の接続信頼性が向上す
る。
【００１５】
【実施例１】図１は、本発明の一実施例である面実装型
ＬＳＩパッケージを示す断面図である。
ＬＳＩパッケージを示す断面図である。
【００１６】本実施例１の面実装型ＬＳＩパッケージ
は、ＴＳＯＰ１であり、トランスファ・モールドにより
成型されたパッケージ本体２には、ＤＲＡＭなどのメモ
リＬＳＩを形成したシリコン単結晶からなる半導体チッ
プ３が封止されている。パッケージ本体２は、例えばエ
ポキシ系樹脂からなる。また、半導体チップ３の厚さ
は、0.２mm〜0.２８mm程度である。
は、ＴＳＯＰ１であり、トランスファ・モールドにより
成型されたパッケージ本体２には、ＤＲＡＭなどのメモ
リＬＳＩを形成したシリコン単結晶からなる半導体チッ
プ３が封止されている。パッケージ本体２は、例えばエ
ポキシ系樹脂からなる。また、半導体チップ３の厚さ
は、0.２mm〜0.２８mm程度である。
【００１７】上記パッケージ本体２の側面には、ＴＳＯ
Ｐ１の外部端子を構成する複数本のリード４が外方に延
在している。このリード４は、パッケージ本体２に封止
されたタブ（ダイパッド部）５と共に、４２アロイのよ
うなＦｅ系金属からなる厚さ７５μｍ〜１２５μｍ程度
のリードフレームで構成されている。
Ｐ１の外部端子を構成する複数本のリード４が外方に延
在している。このリード４は、パッケージ本体２に封止
されたタブ（ダイパッド部）５と共に、４２アロイのよ
うなＦｅ系金属からなる厚さ７５μｍ〜１２５μｍ程度
のリードフレームで構成されている。
【００１８】上記リード４のインナーリード部と半導体
チップ３の電極パッド６とは、Ａｕなどの導電材からな
るワイヤ７を介して電気的に接続されている。このワイ
ヤ７は、電極パッド６からの高さが１００μｍ程度とな
るような低ループワイヤボンティング法によってリード
４、電極パッド６間に架設されている。
チップ３の電極パッド６とは、Ａｕなどの導電材からな
るワイヤ７を介して電気的に接続されている。このワイ
ヤ７は、電極パッド６からの高さが１００μｍ程度とな
るような低ループワイヤボンティング法によってリード
４、電極パッド６間に架設されている。
【００１９】上記リード４のアウターリード部は、その
先端（下端部）が面実装可能に折り曲げられ、かつ途中
が上方に折り曲げられている。従って、このアウターリ
ード部は、通常のＴＳＯＰに比べてその長さが実効的に
長くなっている。なお、アウターリード部の表面には、
半田メッキが施されている。
先端（下端部）が面実装可能に折り曲げられ、かつ途中
が上方に折り曲げられている。従って、このアウターリ
ード部は、通常のＴＳＯＰに比べてその長さが実効的に
長くなっている。なお、アウターリード部の表面には、
半田メッキが施されている。
【００２０】本実施例のＴＳＯＰ１は、一例としてパッ
ケージ本体２の上面からアウターリード部の下端部まで
の寸法（Ｃ）が0.５mmまたはそれ以下（好ましくは0.４
〜0.５mm）、パッケージ本体２の上面からアウターリー
ド部の上端部までの寸法（Ｂ）が０mm以上（好ましくは
０〜0.３mm）、パッケージ本体２の下面からアウターリ
ード部の下端部までの寸法（Ａ）が０mm以上（好ましく
は０〜0.１mm）となるように設計されている。
ケージ本体２の上面からアウターリード部の下端部まで
の寸法（Ｃ）が0.５mmまたはそれ以下（好ましくは0.４
〜0.５mm）、パッケージ本体２の上面からアウターリー
ド部の上端部までの寸法（Ｂ）が０mm以上（好ましくは
０〜0.３mm）、パッケージ本体２の下面からアウターリ
ード部の下端部までの寸法（Ａ）が０mm以上（好ましく
は０〜0.１mm）となるように設計されている。
【００２１】図２は、本実施例１のＴＳＯＰ１をプリン
ト配線基板８に面実装した状態を示している。ＴＳＯＰ
１のリード４とプリント配線基板８のフットプリント
（パッド）９との半田接続は、周知の半田リフロー法に
より行うことができる。
ト配線基板８に面実装した状態を示している。ＴＳＯＰ
１のリード４とプリント配線基板８のフットプリント
（パッド）９との半田接続は、周知の半田リフロー法に
より行うことができる。
【００２２】また、本実施例１のＴＳＯＰ１は、アウタ
ーリード部の上方に折り曲げた部分の一部を水平方向に
延在しているので、この部分に別のＴＳＯＰ１のリード
４の下端部を重ね合わすことにより、容易に多段実装が
可能となる。
ーリード部の上方に折り曲げた部分の一部を水平方向に
延在しているので、この部分に別のＴＳＯＰ１のリード
４の下端部を重ね合わすことにより、容易に多段実装が
可能となる。
【００２３】この場合、図３に示すように、アウターリ
ード部の下端部の幅（Ｗ1)を上方に折り曲げた部分の幅
（Ｗ2)よりも狭くすることにより、リード４の重ね合わ
せを一層容易に行うことができる。
ード部の下端部の幅（Ｗ1)を上方に折り曲げた部分の幅
（Ｗ2)よりも狭くすることにより、リード４の重ね合わ
せを一層容易に行うことができる。
【００２４】なお、図２では、プリント配線基板８の片
面にＴＳＯＰ１を多段実装した場合を示したが、プリン
ト配線基板８の両面にＴＳＯＰ１を多段実装できること
は勿論である。
面にＴＳＯＰ１を多段実装した場合を示したが、プリン
ト配線基板８の両面にＴＳＯＰ１を多段実装できること
は勿論である。
【００２５】このように、本実施例１のＴＳＯＰ１によ
れば、下記のような効果を得ることができる。
れば、下記のような効果を得ることができる。
【００２６】(1) リード４をＦｅ系の金属からなるリー
ドフレームで構成したことにより、パッケージ本体２の
厚さを0.５mm程度の超薄型にした場合でも、プリント配
線基板８に実装する際のリードの変形を防止することが
でき、また、半田再生実装も可能となるので、ＴＡＢ方
式を用いたものよりも基板実装が容易な超薄型パッケー
ジを提供することができる。
ドフレームで構成したことにより、パッケージ本体２の
厚さを0.５mm程度の超薄型にした場合でも、プリント配
線基板８に実装する際のリードの変形を防止することが
でき、また、半田再生実装も可能となるので、ＴＡＢ方
式を用いたものよりも基板実装が容易な超薄型パッケー
ジを提供することができる。
【００２７】(2) リード４をリードフレームで構成した
ことにより、パッケージ本体２をプリント配線基板８に
実装する前に半導体チップ３のエージングや選別を行う
ことができるので、ＴＡＢ方式を用いたものよりも安価
な超薄型パッケージを提供することができる。
ことにより、パッケージ本体２をプリント配線基板８に
実装する前に半導体チップ３のエージングや選別を行う
ことができるので、ＴＡＢ方式を用いたものよりも安価
な超薄型パッケージを提供することができる。
【００２８】(3) リード４のアウターリード部の途中を
上方に折り曲げ、アウターリード長を長くしたことによ
り、ＴＳＯＰ１をプリント配線基板８に実装して熱サイ
クル試験を行う際、プリント配線基板８とパッケージ本
体２との熱膨張係数差に起因してリード４とプリント配
線基板８のフットプリント９との接続部に応力が加わっ
た場合でも、長いアウターリード部がこの応力を緩和、
吸収するので、半田接続部の接続信頼性が高い超薄型パ
ッケージを提供することができる。
上方に折り曲げ、アウターリード長を長くしたことによ
り、ＴＳＯＰ１をプリント配線基板８に実装して熱サイ
クル試験を行う際、プリント配線基板８とパッケージ本
体２との熱膨張係数差に起因してリード４とプリント配
線基板８のフットプリント９との接続部に応力が加わっ
た場合でも、長いアウターリード部がこの応力を緩和、
吸収するので、半田接続部の接続信頼性が高い超薄型パ
ッケージを提供することができる。
【００２９】(4) リード４のアウターリード部の途中を
上方に折り曲げ、その一部を水平方向に延在したことに
より、ＴＳＯＰ１を容易に多段実装することができるの
で、実装密度の高い超薄型パッケージを提供することが
できる。
上方に折り曲げ、その一部を水平方向に延在したことに
より、ＴＳＯＰ１を容易に多段実装することができるの
で、実装密度の高い超薄型パッケージを提供することが
できる。
【００３０】なお、上述したＴＳＯＰ１は、前記図１、
図２に示すように、リード４のアウターリード部の先端
をパッケージ本体２側にＬ字状に折り曲げてあるが、ア
ウターリード部の先端の形状は、例えば図４に示すよう
なＪ字状など、面実装が可能な形状であれば、任意の形
状に折り曲げてよい。
図２に示すように、リード４のアウターリード部の先端
をパッケージ本体２側にＬ字状に折り曲げてあるが、ア
ウターリード部の先端の形状は、例えば図４に示すよう
なＪ字状など、面実装が可能な形状であれば、任意の形
状に折り曲げてよい。
【００３１】また、図５に示すように、リード４のイン
ナーリード部と半導体チップ３の電極パッド６との間に
ワイヤ７をボンティングする際、逆方向ワイヤボンディ
ング方式、すなわちインナーリード部側を第１ボンディ
ングとし、電極パッド６側を第２ボンディングとするワ
イヤボンディング方式を用いることにより、ワイヤ７の
ループ高さをさらに低くすることができるので、パッケ
ージ本体２の厚さをさらに薄くすることができる。
ナーリード部と半導体チップ３の電極パッド６との間に
ワイヤ７をボンティングする際、逆方向ワイヤボンディ
ング方式、すなわちインナーリード部側を第１ボンディ
ングとし、電極パッド６側を第２ボンディングとするワ
イヤボンディング方式を用いることにより、ワイヤ７の
ループ高さをさらに低くすることができるので、パッケ
ージ本体２の厚さをさらに薄くすることができる。
【００３２】
【実施例２】図６は、本発明の他の実施例である面実装
型ＬＳＩパッケージを示す断面図である。
型ＬＳＩパッケージを示す断面図である。
【００３３】本実施例２のＴＳＯＰ１は、４２アロイの
ようなＦｅ系金属からなる厚さ７５μｍ〜１２５μｍ程
度のリードフレームで構成されたリード４のインナーリ
ード部と半導体チップ３の図示しない電極パッドとが、
Ａｕなどのバンプ１０を介して電気的に接続されてい
る。
ようなＦｅ系金属からなる厚さ７５μｍ〜１２５μｍ程
度のリードフレームで構成されたリード４のインナーリ
ード部と半導体チップ３の図示しない電極パッドとが、
Ａｕなどのバンプ１０を介して電気的に接続されてい
る。
【００３４】上記バンプ１０は、周知の蒸着法あるいは
ボールボンディング法などを用いて半導体チップ３の電
極パッド上に形成されている。リード４のインナーリー
ド部の先端は、ハーフエッチング法などを用いて他の部
分よりも薄く加工され、その表面には、Ａｕなどのメッ
キが施されている。バンプ１０とリード４のインナーリ
ード部とは、周知の熱圧着法で一括接続されている。
ボールボンディング法などを用いて半導体チップ３の電
極パッド上に形成されている。リード４のインナーリー
ド部の先端は、ハーフエッチング法などを用いて他の部
分よりも薄く加工され、その表面には、Ａｕなどのメッ
キが施されている。バンプ１０とリード４のインナーリ
ード部とは、周知の熱圧着法で一括接続されている。
【００３５】リード４のアウターリード部は、前記実施
例１と同様、その先端（下端部）が面実装可能に折り曲
げられ、かつ途中が上方に折り曲げられている。なお、
アウターリード部の表面には、半田メッキが施されてい
る。
例１と同様、その先端（下端部）が面実装可能に折り曲
げられ、かつ途中が上方に折り曲げられている。なお、
アウターリード部の表面には、半田メッキが施されてい
る。
【００３６】本実施例２のＴＳＯＰ１は、実施例１のワ
イヤボンディング法に代えて、リード４のインナーリー
ド部と半導体チップ３の電極パッドとをバンプ１０を介
して一括接続する方法を採用しているため、パッケージ
本体２の厚さをさらに薄くすることができる。
イヤボンディング法に代えて、リード４のインナーリー
ド部と半導体チップ３の電極パッドとをバンプ１０を介
して一括接続する方法を採用しているため、パッケージ
本体２の厚さをさらに薄くすることができる。
【００３７】以上、本発明者によってなされた発明を前
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
記実施例に基づき具体的に説明したが、本発明は前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【００３８】前記実施例では、リードをＦｅ系の金属で
構成したが、それと同等の曲げ強度を有する他の金属で
構成してもよい。
構成したが、それと同等の曲げ強度を有する他の金属で
構成してもよい。
【００３９】前記実施例では、ＴＳＯＰに適用した場合
について説明したが、ＴＳＯＪ(Thin Small Outline J-
lead package) やＴＱＦＰ(Thin Quad Flat Package)な
ど、他の面実装型ＬＳＩパッケージにも適用することが
できる。
について説明したが、ＴＳＯＪ(Thin Small Outline J-
lead package) やＴＱＦＰ(Thin Quad Flat Package)な
ど、他の面実装型ＬＳＩパッケージにも適用することが
できる。
【００４０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４１】(1) 本発明によれば、基板実装が容易な超
薄型ＬＳＩパッケージを提供することができる。
薄型ＬＳＩパッケージを提供することができる。
【００４２】(2) 本発明によれば、ＴＡＢ方式を用いた
ものよりも安価な超薄型ＬＳＩパッケージを提供するこ
とができる。
ものよりも安価な超薄型ＬＳＩパッケージを提供するこ
とができる。
【００４３】(3) 本発明によれば、半田接続部の接続信
頼性が高い超薄型ＬＳＩパッケージを提供することがで
きる。特に、本発明では、アウターリードの第５の部分
で実装基板に実装されることになるので、パッケージ本
体の側面からアウターリードの実装部（第５の部分）ま
でのリードの長さを長くすることができ、その結果、実
装後の熱サイクル試験等でパッケージと実装基板との熱
膨張係数差に起因してリードの実装部に応力が加わった
ような場合でも、長いアウターリード部がこの応力を吸
収、緩和することが可能となり、実装部の接続信頼性を
確保することができる。
頼性が高い超薄型ＬＳＩパッケージを提供することがで
きる。特に、本発明では、アウターリードの第５の部分
で実装基板に実装されることになるので、パッケージ本
体の側面からアウターリードの実装部（第５の部分）ま
でのリードの長さを長くすることができ、その結果、実
装後の熱サイクル試験等でパッケージと実装基板との熱
膨張係数差に起因してリードの実装部に応力が加わった
ような場合でも、長いアウターリード部がこの応力を吸
収、緩和することが可能となり、実装部の接続信頼性を
確保することができる。
【００４４】(4) 本発明によれば、多段実装が可能な超
薄型ＬＳＩパッケージを提供することができる。
薄型ＬＳＩパッケージを提供することができる。
【図１】本発明の一実施例である面実装型ＬＳＩパッケ
ージを示す断面図である。
ージを示す断面図である。
【図２】この面実装型ＬＳＩパッケージをプリント配線
基板に多段実装した状態を示す図である。
基板に多段実装した状態を示す図である。
【図３】この面実装型ＬＳＩパッケージのアウターリー
ド形状を示す図である。
ド形状を示す図である。
【図４】本発明の他の実施例である面実装型ＬＳＩパッ
ケージを示す断面図である。
ケージを示す断面図である。
【図５】本発明の他の実施例である面実装型ＬＳＩパッ
ケージを示す断面図である。
ケージを示す断面図である。
【図６】本発明の他の実施例である面実装型ＬＳＩパッ
ケージを示す断面図である。
ケージを示す断面図である。
１ ＴＳＯＰ ２ パッケージ本体 ３ 半導体チップ ４ リード ５ タブ（ダイパッド部） ６ 電極パッド ７ ワイヤ ８ プリント配線基板 ９ フットプリント（パッド） １０ バンプ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/52
Claims (11)
- 【請求項１】 半導体チップを封止した第１のパッケー
ジのパッケージ本体側面から突出したリードのアウター
リード部が、前記半導体チップの主面と平行な方向に延
在する第１の部分と、前記第１の部分から上方に折れ曲
がる第２の部分と、前記第２の部分から前記第１の部分
と平行な方向に延在する第３の部分と、前記第３の部分
から下方に折れ曲がる第４の部分と、前記第４の部分か
ら前記パッケージ本体に向けて折れ曲がる第５の部分と
を有しており、前記第１のパッケージのアウターリード
部と同一形状のアウターリード部を有する第２のパッケ
ージのアウターリード部が前記第１のパッケージのアウ
ターリード部に接合され、積層された状態で前記アウタ
ーリードの前記第５の部分が実装基板に接続されて、前
記第１のパッケージと第２のパッケージが前記実装基板
に実装されていることを特徴とする半導体集積回路装
置。 - 【請求項２】 前記第１のパッケージおよび前記第２の
パッケージのそれぞれのパッケージ本体がトランスファ
・モールドにより成形された樹脂封止体からなり、前記
第１のパッケージのパッケージ本体の下面は、前記実装
基板の実装面から離間しており、前記第１のパッケージ
の上部に積層された前記第２のパッケージのパッケージ
本体の下面は、前記第１のパッケージのパッケージ本体
の上面から離間していることを特徴とする請求項１記載
の半導体集積回路装置。 - 【請求項３】 前記第１のパッケージと前記第２のパッ
ケージとの接合面における前記第１のパッケージのアウ
ターリード部の幅は、前記第２のパッケージの前記接合
面におけるアウターリード部の幅よりも狭いことを特徴
とする請求項１記載の半導体集積回路装置。 - 【請求項４】 半導体チップの回路形成面に形成された
電極パッドとリードのインナーリード部とがバンプを介
して電気的に接続され、前記半導体チップを封止したパ
ッケージ本体側面から突出した前記リードのアウターリ
ード部が、前記半導体チップの主面と平行な方向に延在
する第１の部分と、前記第１の部分から上方に折れ曲が
る第２の部分と、前記第２の部分から前記第１の部分と
平行な方向に延在する第３の部分と、前記第３の部分か
ら下方に折れ曲がる第４の部分と、前記第４の部分から
前記パッケージ本体に向けて折れ曲がり実装基板に接続
される第５の部分とを有しており、前記アウターリード
部の前記第５の部分は、前記パッケージ本体下面が位置
する高さまで達していることを特徴とする半導体集積回
路装置。 - 【請求項５】 前記パッケージ本体下面まで達している
前記アウターリード部の下端部は、前記パッケージ本体
下面よりも下方まで延在していることを特徴とする請求
項４記載の半導体集積回路装置。 - 【請求項６】 半導体チップとリードとを樹脂封止した
パッケージにおいて、前記リードのインナーリード部の
先端は、前記半導体チップの側面のほぼ中央の高さに位
置し、前記半導体チップを封止したパッケージ本体側面
から突出した前記リードのアウターリード部が、前記半
導体チップの主面と平行な方向に延在する第１の部分
と、前記第１の部分から上方に折れ曲がる第２の部分
と、前記第２の部分から前記第１の部分と平行な方向に
延在する第３の部分と、前記第３の部分から下方に折れ
曲がる第４の部分と、前記第４の部分から前記パッケー
ジ本体に向けて折れ曲がり実装基板に接続される第５の
部分とを有しており、前記アウターリード部の前記第５
の部分は、前記パッケージ本体下面が位置する高さまで
達していることを特徴とする半導体集積回路装置。 - 【請求項７】 アウターリード部およびインナーリード
部のそれぞれの形状が前記パッケージのそれと同一であ
る１個または複数個の他のパッケージが、前記パッケー
ジの上部に積層された状態で前記アウターリードの前記
第５の部分が実装基板に接続されることにより、前記積
層されたパッケージが実装基板に実装されることを特徴
とする請求項６記載の半導体集積回路装置。 - 【請求項８】 前記半導体チップの回路形成面に形成さ
れた電極パッドと前記リードのインナーリード部とがワ
イヤを介して電気的に接続されていることを特徴とする
請求項６記載の半導体集積回路装置。 - 【請求項９】 前記ワイヤは、前記インナーリード部側
が第１ボンディング、前記電極パッド側が第２ボンディ
ングとなる逆方向ワイヤボンディング方式によってボン
ディングされていることを特徴とする請求項８記載の半
導体集積回路装置。 - 【請求項１０】 半導体チップを封止したパッケージの
パッケージ本体側面から突出したリードのアウターリー
ド部が、前記パッケージ本体の上面と平行な方向に延在
する第１の部分と、前記第１の部分から上方に折れ曲が
る第２の部分と、前記第２の部分から前記パッケージ本
体の上面とほぼ同じ高さで、かつ平行な方向に延在する
第３の部分と、前記第３の部分から下方に折れ曲がる第
４の部分と、前記第４の部分から前記パッケージ本体に
向けて折れ曲がり実装基板に接続される第５の部分とを
有していることを特徴とする半導体集積回路装置。 - 【請求項１１】 半導体チップを封止した第１のパッケ
ージのパッケージ本体側面から突出したリードのアウタ
ーリード部が、前記半導体チップの主面と平行な方向に
延在する第１の部分と、前記第１の部分から上方に折れ
曲がる第２の部分と、前記第２の部分から前記第１の部
分と平行な方向に延在する第３の部分と、前記第３の部
分から下方に折れ曲がる第４の部分と、前記第４の部分
から前記パッケージ本体に向けて折れ曲がり実装基板に
接続される第５の部分とを有しており、アウターリード
部の形状が前記第１のパッケージのそれと同一である第
２のパッケージが、前記第１のパッケージに積層されて
いることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34288691A JP3075617B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34288691A JP3075617B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175406A JPH05175406A (ja) | 1993-07-13 |
| JP3075617B2 true JP3075617B2 (ja) | 2000-08-14 |
Family
ID=18357275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34288691A Expired - Fee Related JP3075617B2 (ja) | 1991-12-25 | 1991-12-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075617B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY109101A (en) * | 1992-05-25 | 1996-12-31 | Hitachi Ltd | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
| TW270213B (ja) * | 1993-12-08 | 1996-02-11 | Matsushita Electric Ind Co Ltd | |
| KR970010678B1 (ko) * | 1994-03-30 | 1997-06-30 | 엘지반도체 주식회사 | 리드 프레임 및 이를 이용한 반도체 패키지 |
| JPH10199912A (ja) * | 1997-01-16 | 1998-07-31 | Hitachi Ltd | 半導体装置 |
| JPH10242368A (ja) | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード |
| JP3638750B2 (ja) * | 1997-03-25 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2015176907A (ja) * | 2014-03-13 | 2015-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016062904A (ja) | 2014-09-12 | 2016-04-25 | 株式会社東芝 | 半導体装置 |
-
1991
- 1991-12-25 JP JP34288691A patent/JP3075617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175406A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US5917242A (en) | Combination of semiconductor interconnect | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20070048903A1 (en) | Multi-chip package type semiconductor device | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| US20030155660A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| JPH1154552A (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP2001210777A (ja) | 半導体装置 | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| US20040188818A1 (en) | Multi-chips module package | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| JP3075617B2 (ja) | 半導体集積回路装置 | |
| US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
| JPH05129517A (ja) | 積層型半導体パツケージ及びその製造方法 | |
| JPH10284544A (ja) | 半導体装置およびその製造方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| WO2004030075A1 (ja) | 半導体装置の製造方法 | |
| JP2852112B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |