JP2001210777A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001210777A JP2001210777A JP2000024693A JP2000024693A JP2001210777A JP 2001210777 A JP2001210777 A JP 2001210777A JP 2000024693 A JP2000024693 A JP 2000024693A JP 2000024693 A JP2000024693 A JP 2000024693A JP 2001210777 A JP2001210777 A JP 2001210777A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- bonding wire
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
半導体装置において、強度信頼性を確保しつつ,放熱性
も高め、ボンディングワイヤの断線、はんだ接続部の寿
命低下、樹脂クラック等を防止した樹脂封止型半導体装
置を提供すること。 【解決手段】リード材として従来より使用されてきた銅
合金並の高い熱伝導率を持ちながら,銅合金に比べて小
さい線膨張係数を持つように焼結されたCu2OとCuの複合
合金を主構成材料とした材料を用いる。
Description
用いた樹脂封止型半導体装置に関する。
フレームには、42Ni-Fe合金や銅合金が用いられる。
grated Circuit)やマイコンなどのQFP(Quad Flat Packa
ge)では発熱量が大きいため,銅合金のリードフレーム
が用いられ、DRAM(Dynamic Random Access Memory)やSR
AM(Static Random Access Memory)などの発熱量も寸法
も大きいメモリ素子を搭載するTSOP (Thin Small Outl
ine Package)では,42Ni-Fe合金が用いられている。ま
た,電力用のICを搭載するQFN(Quad Flat Nonleaded Pa
ckage),SOP,QFPでは,一般的に銅合金のリードフレー
ムが用いられている。
の部材の線膨張係数は,フレーム材として用いられる銅
合金が17×10~6/℃,42Ni-Fe合金が4×10~6〜5×10~6/
℃,半導体素子であるシリコンが3×10~6/℃,封止樹脂
が12〜25×10~6/℃と互いに大きく異なっており,樹脂
封止工程後の冷却過程や,信頼性試験のための温度サイ
クル試験などでは,半導体装置内部に熱応力が発生す
る。温度サイクル試験では,この熱応力が繰り返し負荷
されるため,ダイパッドやリードフレームの端部から樹
脂に疲労き裂が発生したり,ボンディングワイヤが疲労
により断線することがある。また,基板実装後の温度サ
イクル試験や電子機器内でのオン・オフの繰り返しで
は,半導体装置と実装基板の線膨張係数差によって,リ
ードのはんだ接続部にも疲労破壊が生じることがある。
は,銅合金よりも42Ni-Fe合金の方が小さく,発生する
熱応力も小さい。したがって半導体装置の高放熱化のた
めに,リードフレーム材を銅合金に変更しただけでは熱
応力が増大し,先に述べたような疲労破壊が生じる可能
性が大きくなるため,近年消費電力が増加してきたメモ
リ用のTSOPでは,チップサイズが非常に大きいため放熱
性を多少犠牲にして従来通りの42Ni-Fe合金が使用され
ている。また,比較的チップサイズや発熱量の大きいマ
イコンやASICを搭載する多ピン系のQFPでは,自己イン
ダクタンスが小さく高周波動作に向き,放熱性の高い,
銅合金系のリードフレームが使用されてきた。しかしな
がら,素子とリードフレームの接着に,小さいチップで
用いられている熱伝導率の大きいはんだを使用するとは
んだの疲労発生し接着が劣化するため,ヤング率低いエ
ポキシ系の接着材(銀ペーストなど)しか使用していな
かった。
kage(CSP)と呼ばれる構造のマトリクス状に配列した
はんだバンプで電気接続をとる小型の半導体装置が増え
ている。CSPは,半導体装置に占める素子の体積比率が
大きく,見かけの線膨張係数が素子側に近い。このた
め,CSPが多数搭載される小型携帯機器の実装基板で
は,線膨張係数を従来の15〜16×10~6/℃から約半分の8
×10~6/℃程度に小さした低熱膨張基板の使用が一般化
している。しかしながら,低膨張基板に混載される銅合
金を用いた従来のリードフレームを用いた樹脂封止型の
半導体装置では,逆に基板との線膨張係数差が増すた
め,はんだ接続部の寿命低下や樹脂クラックが生じる懸
念がある。
くとも一つを解決し、強度信頼性を確保しつつ,放熱性
も高い樹脂封止型半導体装置を提供することにある。
ば、樹脂封止型半導体装置を以下のように構成すること
で解決される。すなわち,リード(リードフレーム)材
として従来より使用されてきた銅合金並の高い熱伝導率
を持ちながら,銅合金に比べて小さい線膨張係数を持つ
ように焼結されたCu2OとCuの複合合金を主構成材料(リ
ードを構成する材料の中で最も含有量の多い材料)とし
た材料を用いる。Cu/Cu2O複合合金の物性を調査した範
囲は,Cu2Oの配合比率で20〜80vol.%で,このとき熱伝
導率は280〜41W/(mK),線膨張係数は13.8〜5.5×10~6/
℃であった。たとえば,高放熱化のために半導体で用い
られている銅合金に匹敵する熱伝導率150W/(mK)以上が
必要な場合は,Cu2Oの配合比を20〜46%にすれば良い。
このとき,Cu/Cu2O複合合金の線膨張係数は13.8〜10.5
×10~6/℃程度となり,銅合金の線膨張係数17×10~6/℃
に比べチップの線膨張係数3×10~6/℃に近くなる。しか
しながら,応力緩和のために42alloy並の線膨張係数4〜
5×10~6/℃が必要な場合は,Cu/Cu2O複合合金のCu2Oの
配合比を80%にすれば,線膨張係数で5.5×10~6/℃,熱
伝導率で41W/(mK)が得られる。これは,42alloyの熱伝
導率15W/(mK)に比べ,2.7倍も大きい。このように,目
的によって配合比率を自由に調整すればよい。
の断面図を図1に示す。半導体素子1はCu/Cu2O複合合
金からなるリードフレームのタブ3にぺ付け材2で接着
され,ボンディングワイヤ4でCu/Cu2O複合合金からな
るリードフレームのリード6との電気接続が行われてい
る。半導体素子1と電気接続部は樹脂5で封止されてい
る。リード6は,封止樹脂下面に露出し,この露出部が
実装基板9のフットプリント8にはんだ7で電気的に接
続される。タブ3とリード6はCu/Cu2O複合合金からな
るもとは均一な厚さのリードフレームの部位であるが,
タブ3の裏面をエッチングなどでリード6より薄く加工
されている。実装基板は複数層の配線が設けられ,表面
配線と内層あるいは裏面配線はスルーホール10によっ
て電気的に接続されていることがある。本構造は,低熱
膨張な基板に実装した場合,タブ裏面の樹脂クラック防
止に効果的である。Cu/Cu2O複合合金のCu2Oの配合比率
による物性値を図9に示す。リードフレーム材として
は,放熱性を重視する場合は,Cu/Cu2O複合合金の配合
比率を,従来の銅合金リードフレームの150W/(mK)以上
の熱伝導率が得られる,Cu2Oの配合比率で20〜46vol.%
の範囲が望ましい。図1では,半導体素子1がタブ3よ
り大きいが,逆に半導体素子1がタブ3より小さくても
良い。
示す。半導体素子1はCu/Cu2O複合合金からなるリード
フレームのタブ3にぺ付け材2で接着され,ボンディン
グワイヤ4でCu/Cu2O複合合金からなるリードフレーム
のリード6との電気接続が行われている。半導体素子1
と電気接続部は樹脂5で封止されている。リード6は,
実装基板9のフットプリント8にはんだ7で電気的に接
続される。タブ3とリード6はCu/Cu2O複合合金からな
る均一な厚さの一枚のリードフレームであり,タブ3の
裏面は,リード6同様に封止樹脂下面に露出している。
このタブ裏面を実装基板9にはんだ付けすることによ
り,高放熱化を図ることができる。タブ裏面がはんだ付
けされる配線にはサーマルビア11が設けられ,内層の
面状配線へ放熱を促進する。図2のように半導体装置が
実装基板に強固に固定される場合,温度サイクルによっ
て生じる熱応力をリードの変形によって吸収することが
困難である。したがって,第一実施例と同様に,特に低
熱膨張な実装基板を用いる場合,本構造のリードフレー
ムにCu/Cu2O複合合金を用いることは低応力化に効果的
である。
示す。半導体素子1はCu/Cu2O複合合金からなるリード
フレームのタブ3にぺ付け材2で接着され,ボンディン
グワイヤ4でCu/Cu2O複合合金からなるリードフレーム
のリード6との電気接続が行われている。半導体素子1
と電気接続部は樹脂5で封止されている。リード6は,
半導体装置の側面から樹脂外部に引き出され,外部リー
ドが実装基板9のフットプリント8にはんだ7で電気的
に接続される。第二実施例の半導体装置の従来例は,銅
合金をリードフレームに用いたQuad Flat Package (QF
P)やSmall Outline Package (SOP)などがある。外形が2
8mm角の大型のQFPには,ASICやマイコンなど素子面積も
比較的大きいものが搭載される。この場合,ぺ付け材2
には,剛性の大きいはんだを用いることができず,放熱
性を犠牲にして柔らかいエポキシ系の銀ペーストを用い
ている。しかしながら,本発明のCu/Cu2O複合合金から
なるリードフレーム材を用いれば,熱伝導の良いはんだ
によるぺ付けも可能となり,半導体装置の更なる高放熱
化が可能となる。
4に示す。半導体素子1はCu/Cu2O複合合金からなるリ
ードフレームのタブ3にぺ付け材2で接着され,ボンデ
ィングワイヤ4でCu/Cu2O複合合金からなるリードフレ
ームのリード6との電気接続が行われている。半導体素
子1と電気接続部は樹脂5で封止されている。電気信号
の受け渡しを行うリード6は,タブ3と電気的に絶縁さ
れているが,図4では,タブ3と連続した放熱リード1
2が設けられている。電力用のICでは,ASICやマイコン
などのように多数の信号ピンを必要としないため,QFP
やSOPに放熱リード12を設けたQFP with Heatsink (HQ
FP)やSOP with Heatsink (HSOP)が多用されている。こ
の放熱リード12を実装基板にはんだ付けすることによ
り,さらなる高放熱化を図ることができる。この放熱リ
ード12は信号用リードと同じ幅の場合もあるが,放熱
を優先するために幅広く形成されることがある。後者の
場合,放熱リードは強固に基板にはんだ実装されるた
め,熱変形を放熱リードが吸収することが難しく,はん
だ接続部が破壊されることがある。しかしながら,本構
造のリードフレームにCu/Cu2O複合合金を用いることに
よりはんだ接続部の破壊を防止することができる。
5に示す。半導体素子1はCu/Cu2O複合合金からなるタ
ブ3にぺ付け材2で接着され,ボンディングワイヤ4で
Cu/Cu2O複合合金からなるリード6との電気接続が行わ
れている。半導体素子1と電気接続部は樹脂5で封止さ
れている。タブ3とリード6はCu/Cu2O複合合金からな
る均一な厚さの一枚のリードフレームであり,タブ3の
裏面は,封止樹脂下面に露出している。本構成は,第二
実施例で述べたようと同様の効果がある。
示す。半導体素子1はCu/Cu2O複合合金からなるリード
フレームのタブ3にぺ付け材2で接着され,ボンディン
グワイヤ4でCu/Cu2O複合合金からなるリードフレーム
のリード6との電気接続が行われている。半導体素子1
と電気接続部は樹脂5で封止されている。タブ3とリー
ド6はCu/Cu2O複合合金からなる少なくとも2種類の異
なる厚さからなる一枚の異形条リードフレームの部位で
あり,タブ3がリード6に比べ厚く形成され,タブ裏面
が封止樹脂下面に露出している。このタブ裏面を実装基
板にはんだ付けすることにより,高放熱化を図ることが
できる。本構成は,第二実施例で述べたようと同様の効
果がある。
示す。半導体素子1の回路形成面に絶縁フィルム14を
介して,Cu/Cu2O複合合金からなるリードフレームのリ
ード6が接着され,ボンディングワイヤ4でリード6と
半導体素子1の電気接続が行われている。半導体素子1
と電気接続部は樹脂5で封止されている。リード6は,
半導体装置の側面から樹脂外部に引き出されている。第
七実施例の半導体装置の構成は,メモリ素子に多く用い
られるLead on Chip (LOC)構造であり,樹脂外形に近い
大きな素子を搭載することができる。メモリ素子の消費
電力は増加する傾向にあるため,リードフレーム材とし
て従来用いられている42Ni-Fe合金の代わりに銅合金を
用いることも検討されている。しかしながら,熱応力が
大きくなり,実装基板とのはんだ接続部の寿命低下やボ
ンディングワイヤの断線などが懸念されている。Cu2Oの
配合比率を80vol.%とすれば,42Ni-Fe合金同等の低応
力化を損なわずに高放熱化が図れる。Cu2Oの配合比率を
20〜50vol.%とすると,リードフレーム材として常用さ
れている銅合金以上の高放熱化が可能となる。
示す。半導体素子1aの回路形成面に絶縁フィルム14a
を介して,Cu/Cu2O複合合金からなるリードフレームの
リード6が接着され,ボンディングワイヤ4aでリード
6aと半導体素子1aの電気接続が行われている。同構成
の半導体素子1b,リード6b,ボンディングワイヤ4b
が半導体素子1aと裏面合わせに配置され,これら2枚
の半導体素子と電気接続部は樹脂5で封止されている。
リード6bはリード6aに接続され,実装基板との電気的
な接続は半導体装置の側面から樹脂外部に長く引き出さ
れリード6aで行う。本構成の半導体装置はメモリ素子
を高密度に実装する場合に用いられる。本構成は,第七
実施例で述べたようと同様の効果がある。
つ,放熱性も高い樹脂封止型半導体装置を提供すること
ができる。
リードフレームにCu/Cu2O複合合金を用いたQFNが基板に
はんだ実装された構造の断面図。
リードフレームにCu/Cu2O複合合金を用いたQFNのタブ裏
面が露出し,基板にはんだ実装された構造の断面図。
リードフレームにCu/Cu2O複合合金を用いたQFPあるい
は,SOPが基板にはんだ実装された構造の断面図。
リードフレームにCu/Cu2O複合合金を用いた放熱リード
のあるHQFPあるいは,HSOPの断面図。
リードフレームにCu/Cu2O複合合金を用い,タブ裏面が
露出したHQFPあるいは,HSOPの断面図。
異形条リードフレームにCu/Cu2O複合合金を用い,タブ
裏面が露出したHQFPあるいは,HSOPの断面図。
リードフレームにCu/Cu2O複合合金を用いたLOC構造のTS
OPの断面図。
リードフレームにCu/Cu2O複合合金を用いたLOC構造のTS
OPに半導体素子が2枚搭載された断面図。
によるヤング率,熱伝導率,線膨張係数の変化を示した
図。
タブ,4…ボンディングワイヤ,5…封止樹脂,6…リ
ードフレームのリード,7…はんだ,8…フットプリン
ト,9…実装基板,10…スルーホール,11…サーマ
ルビア,12…放熱リード,13…異形条タブ,14…
絶縁フィルム,15…リードフレームのリード。
Claims (4)
- 【請求項1】半導体素子と、前記半導体素子にボンディ
ングワイヤを介して電気的に接続された、Cu/Cu2O複合
合金を主構成材料とするリードと、前記半導体素子の前
記ボンディングワイヤが接続された領域と、前記ボンデ
ィングワイヤっと、前記リードの前記ボンディングワイ
ヤが接続された領域に存在する樹脂とを備えた半導体装
置。 - 【請求項2】半導体素子と、前記半導体素子にボンディ
ングワイヤを介して電気的に接続された、Cu/Cu2O複合
合金を主構成材料とするリードと、前記半導体素子の前
記ボンディングワイヤが接続された面とは反対側の面を
支持する、前記Cu/Cu2O複合合金を主構成材料とするタ
ブと、前記半導体素子の前記ボンディングワイヤが接続
された領域と、前記ボンディングワイヤっと、前記リー
ドの前記ボンディングワイヤが接続された領域に存在す
る樹脂とを備えた半導体装置。 - 【請求項3】請求項1または2において、前記Cu/Cu2O
複合合金のCu2O含有量が20〜80Vol.%である半導体装
置。 - 【請求項4】シリコンチップと、前記シリコンチップに
ボンディングワイヤを介して電気的に接続されたリード
と、前記半導体素子の前記ボンディングワイヤが接続さ
れた面とは反対側の面を支持するタブと、前記半導体素
子の前記ボンディングワイヤが接続された領域と、前記
ボンディングワイヤっと、前記リードの前記ボンディン
グワイヤが接続された領域に存在する樹脂とを備えた半
導体装置であって、前記リードおよび前記タブの主構成
材料は、熱伝導率が280〜41W/(mK)、線膨張係数が
13.8〜5.5×10~6/℃である半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024693A JP3542311B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
TW090100048A TW476987B (en) | 2000-01-28 | 2001-01-02 | Semiconductor device |
US09/767,720 US6376905B2 (en) | 2000-01-28 | 2001-01-24 | Semiconductor package |
KR10-2001-0003682A KR100372587B1 (ko) | 2000-01-28 | 2001-01-26 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000024693A JP3542311B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210777A true JP2001210777A (ja) | 2001-08-03 |
JP3542311B2 JP3542311B2 (ja) | 2004-07-14 |
Family
ID=18550636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000024693A Expired - Fee Related JP3542311B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6376905B2 (ja) |
JP (1) | JP3542311B2 (ja) |
KR (1) | KR100372587B1 (ja) |
TW (1) | TW476987B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3418373B2 (ja) * | 2000-10-24 | 2003-06-23 | エヌ・アール・エス・テクノロジー株式会社 | 弾性表面波装置及びその製造方法 |
JP2002299540A (ja) * | 2001-04-04 | 2002-10-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4157715B2 (ja) * | 2002-03-20 | 2008-10-01 | 富士通株式会社 | 半導体装置の製造方法 |
CN100490140C (zh) * | 2003-07-15 | 2009-05-20 | 飞思卡尔半导体公司 | 双规引线框 |
US6867072B1 (en) | 2004-01-07 | 2005-03-15 | Freescale Semiconductor, Inc. | Flipchip QFN package and method therefor |
JP4198072B2 (ja) * | 2004-01-23 | 2008-12-17 | シャープ株式会社 | 半導体装置、光学装置用モジュール及び半導体装置の製造方法 |
US20050248028A1 (en) * | 2004-05-05 | 2005-11-10 | Cheng-Yen Huang | Chip-packaging with bonding options connected to a package substrate |
KR20080065153A (ko) | 2007-01-08 | 2008-07-11 | 페어차일드코리아반도체 주식회사 | 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법 |
US8795197B2 (en) | 2007-07-17 | 2014-08-05 | Histologics, LLC | Frictional trans-epithelial tissue disruption collection apparatus and method of inducing an immune response |
ES2633650T3 (es) | 2007-07-17 | 2017-09-22 | Neal Marc Lonky | Aparato de rotura y recolección de tejidos trans-epiteliales por fricción y método para inducir y/o aumentar una respuesta inmune |
SG10201406600RA (en) * | 2009-10-20 | 2014-11-27 | Sumitomo Bakelite Co | Epoxy resin composition for encapsulating semiconductor, semiconductor device, and mold releasing agent |
US9044213B1 (en) | 2010-03-26 | 2015-06-02 | Histologics, LLC | Frictional tissue sampling and collection method and device |
DE102010044709B4 (de) * | 2010-09-08 | 2015-07-02 | Vincotech Holdings S.à.r.l. | Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren |
US8759956B2 (en) | 2012-07-05 | 2014-06-24 | Infineon Technologies Ag | Chip package and method of manufacturing the same |
US10201332B1 (en) | 2012-12-03 | 2019-02-12 | Healoe Llc | Device and method of orienting a biopsy device on epithelial tissue |
US9496214B2 (en) * | 2013-05-22 | 2016-11-15 | Toyota Motor Engineering & Manufacturing North American, Inc. | Power electronics devices having thermal stress reduction elements |
US11013466B2 (en) | 2016-01-28 | 2021-05-25 | Healoe, Llc | Device and method to control and manipulate a catheter |
US11495549B2 (en) | 2021-02-25 | 2022-11-08 | Texas Instruments Incorporated | Electronic device with crack arrest structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2511289B2 (ja) * | 1988-03-30 | 1996-06-26 | 株式会社日立製作所 | 半導体装置 |
JPH0567713A (ja) * | 1991-09-06 | 1993-03-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3594724B2 (ja) * | 1995-09-29 | 2004-12-02 | 大日本印刷株式会社 | リードフレームの部分貴金属めっき方法 |
JPH09148509A (ja) * | 1995-11-22 | 1997-06-06 | Goto Seisakusho:Kk | 半導体装置用リードフレーム及びその表面処理方法 |
-
2000
- 2000-01-28 JP JP2000024693A patent/JP3542311B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-02 TW TW090100048A patent/TW476987B/zh not_active IP Right Cessation
- 2001-01-24 US US09/767,720 patent/US6376905B2/en not_active Expired - Lifetime
- 2001-01-26 KR KR10-2001-0003682A patent/KR100372587B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100372587B1 (ko) | 2003-02-15 |
JP3542311B2 (ja) | 2004-07-14 |
US6376905B2 (en) | 2002-04-23 |
KR20010078059A (ko) | 2001-08-20 |
US20010010394A1 (en) | 2001-08-02 |
TW476987B (en) | 2002-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
JP3542311B2 (ja) | 半導体装置 | |
US6876069B2 (en) | Ground plane for exposed package | |
US7489021B2 (en) | Lead frame with included passive devices | |
US7482679B2 (en) | Leadframe for a semiconductor device | |
US7221055B2 (en) | System and method for die attach using a backside heat spreader | |
JPH0621276A (ja) | 熱強化型半導体素子およびその製造方法 | |
CN103703549A (zh) | 用于直接表面安装的裸露芯片封装 | |
JPH11135679A (ja) | 電子装置および半導体パッケージ | |
TWI292213B (ja) | ||
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3075617B2 (ja) | 半導体集積回路装置 | |
JP3561671B2 (ja) | 半導体装置 | |
JP2852112B2 (ja) | 半導体集積回路装置 | |
JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2971594B2 (ja) | 半導体集積回路装置 | |
JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
JPH1197586A (ja) | 半導体装置およびその製造方法 | |
KR20000001487A (ko) | 고열방출 특성을 갖는 비지에이 패키지 | |
JP4241408B2 (ja) | 半導体装置およびその製造方法 | |
JP2002124623A (ja) | 半導体装置 | |
JPH06349983A (ja) | 半導体装置の製造方法 | |
TW432561B (en) | Multi-chip module packaging structure | |
JPH04241444A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |