JP2779322B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2779322B2
JP2779322B2 JP6292609A JP29260994A JP2779322B2 JP 2779322 B2 JP2779322 B2 JP 2779322B2 JP 6292609 A JP6292609 A JP 6292609A JP 29260994 A JP29260994 A JP 29260994A JP 2779322 B2 JP2779322 B2 JP 2779322B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
chip
polyimide coating
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6292609A
Other languages
English (en)
Other versions
JPH07193181A (ja
Inventor
東 洙 徐
完 均 崔
榮 宰 宋
在 銘 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH07193181A publication Critical patent/JPH07193181A/ja
Application granted granted Critical
Publication of JP2779322B2 publication Critical patent/JP2779322B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体パッケージの
製造方法に関し、さらに詳しくはリードオンチップ（Le
ad On Chip；ＬＯＣともいう）形の半導体パッケージに
おいて半導体チップの接着工程を改善し、半導体パッケ
ージの信頼性を向上させることができ、低コスト化が可
能な半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体パッケージとは、トラ
ンジスタ、ダイオードＩＣなどの半導体チップのハーメ
チックシール容器を称するものである。
【０００３】前記半導体チップは、その表面に湿気やご
みなどの不純物が付いていると、特性が劣化するため、
ハーメチックシール容器などに入れて密封する。
【０００４】また、平坦に製作されるプレーナ形のトラ
ンジスタのように表面が安定化されている半導体チップ
は、必ずしもハーメチックシールを形成することができ
るものではないため、エポキシ樹脂などによりモールデ
ィングされるものもあり、この場合にも又半導体パッケ
ージという。
【０００５】前記半導体パッケージは、半導体チップの
表面を外部の湿気や不純物から保護するだけでなく、内
部の半導体チップや細いリードに外部から直接引張力が
加えられることを防止する。
【０００６】また、パワートランジスタなどでは、接合
部に発生した熱を効果的に発散させるために、半導体パ
ッケージを適切に設計することが重要である。ところ
で、メサ形やプレーナ形のような拡散形系統のトランジ
スタでは普遍的に半導体チップ自体がコレクタ接続にな
る。
【０００７】一方、近頃の大規模の半導体集積回路ＶＬ
ＳＩは、電子機器の軽薄短小化の趨勢による半導体パッ
ケージの小型化追及により、従来構造のプラスチック半
導体パッケージにおける搭載が限度に至っている。
【０００８】通常の半導体パッケージでは、半導体チッ
プサイズによるリードフレーム及び半導体パッケージの
設計側面を鑑みるとき、パッケージに搭載が可能な最大
チップのサイズが限度まで到るようになってきており、
パッケージの信頼性でも脆弱性を示すようになった。
【０００９】従来のリードオンチップ技術においては、
ポリイミドベースフィルムに接着剤が塗布されたポリイ
ミドテープを用いるダイ接着方法を利用することによっ
て、パッケージ内に搭載が可能なチップのサイズを拡大
できるような可能性をもつようになってきている。した
がって、リードオンチップ技術においては、リードフレ
ーム設計の自由度も増加してきており、デバイスの特性
向上等、多様な長所を与えることができるようになって
きている。
【００１０】図３は、従来技術によるリードオンチップ
形半導体パッケージの製造工程を説明するための概略斜
視図である。この図３に示すように、ダイパッドが形成
されていないリードフレーム１０は、一定の間隔に形成
されているリード１１と、互いに接続されて支持され平
坦な面を持つように形成されているバスバー１５とを備
える。
【００１１】前記リード１１は、内部リード１２と外部
リード１３とから構成され、これら内部及び外部リード
１２，１３の間には縦方向へ形成されているダムバー１
４により接続されている。
【００１２】このようなリードフレーム１０上に、ベー
スフィルムの両面に接着剤が塗布された耐熱性樹脂から
なるポリイミドテープ１７を、前記内部リード１２及び
バスバー１５の下部に付けた後、１５０℃〜４００℃程
度の熱を加えて前記ポリイミドテープ１７に塗布されて
いる接着剤を溶解させて接着させる。
【００１３】このとき、前記ポリイミドテープ１７は、
ＫＡＰＴＯＮ，ＵＰＩＬＥＸなどのような商標のポリイ
ミドフィルムを使う。次に、前記内部リード１２及びバ
スバー１５の下部にボンディングパッド（図示せず）が
中央に形成されているセンターパッド形の半導体チップ
１９を実装した後、熱を加え、前記ポリイミドテープ１
７と接着させる。
【００１４】次に、前記ポリイミドテープ１７により露
出されている半導体チップ１９のボンディングパッドと
前記内部リード１２とをワイヤ（図示せず）で接続した
後、前記内部リード１２，ワイヤ及び半導体チップ１９
を包みかくして保護するようにパッケージボディ（図示
せず）をエポキシモールディングコンパウンド（Epoxy
Molding Compound；以下ＥＭＣという）で形成する。
【００１５】次に、後続工程を通じて前記リードフレー
ム１０のダムバー１４などを除去し、各半導体パッケー
ジ毎に分離した後、前記外部リード１３を折曲して形成
する。
【００１６】図４は、従来技術によるリードオンチップ
形の半導体パッケージで半導体チップの接着後の断面図
を示す。このような従来のリードオンチップ形の半導体
パッケージのチップ実装工程は、図３と関連して説明す
れば次の通りである。
【００１７】前記チップの実装工程は、インナリード１
２及びバスバー１５の下部に取り付けられているポリイ
ミドテープ１７により接合する工程と、前記ポリイミド
テープ１７の下部に半導体チップ１９を接着する工程と
を備えている。
【００１８】前記一連の工程は、ベースフィルム２６の
両面に接着剤２１，２３が塗布された耐熱性樹脂である
ポリイミドテープ１７をリードフレーム１０の内部リー
ド１２及びバスバー１５の下部と半導体チップ１９の上
部に付けるのに、１５０℃〜４００℃程度の熱を加え、
ポリイミドテープ１７に塗布されている接着剤２１，２
３を融解させて接着させることにより達成される。
【００１９】このような、従来のリードオンチップ形の
半導体パッケージの製造方法においては、ポリイミドテ
ープ１７の使用に、パッケージ内部に新しい界面を形成
するので、パッケージのＰＣＢ実装のとき、リフロー工
程後に既に吸湿されている水分により気泡が発生してし
まう。このような気泡発生により、ベースフィルム２６
に塗布されている接着剤２１，２３の剥離ないし膨脹が
起き、薄いパッケージから新しい形態のパッケージクラ
ックが発生する恐れがある。
【００２０】また、前記ポリイミドテープ１７は、吸湿
性が良く多量の水分を含んでしまうため、吸収された水
分を除去するために別に水分除去装置であるプリベーク
装置を使用しなければならない。このため、製造原価を
上昇させるという問題がある。
【００２１】また、前記リードオンチップ技術は、高価
なポリイミドテープ１７を使用するため、通常のパッケ
ージに比べて製造原価がかかる。また、ポリイミドテー
プ１７の高い吸湿性により、高温から進行されるダイボ
ンディング工程の際に既に吸湿されている水分の蒸発に
よる気泡を発生させて品質及び信頼性の低下を起こすの
で、特にポリイミドテープ１７の保管に留意しなければ
ならない。
【００２２】一般的にリードオンチップに使われるポリ
イミドテープ１７は、機械的強度が維持されるようにポ
リイミドのベースフィルムの表面に、エポキシ，ＮＢＲ
−フェノール樹脂，ポリイミド，ポリエテルアミド，ポ
リイミドシロキサンなどの接着剤が両面に塗布された３
層構造の形態を持っている。これらの接着剤は、パッケ
ージ信頼性試験中に、水分の吸湿によるガラス転移温度
Ｔｇの低下や、このＴｇより高いＩＲリフロー温度での
接着剤の機械的な強度の低下、また急激な膨脹による内
部のストレスに誘発されるパッケージのクラックを発生
させてしまう。
【００２３】
【発明が解決しようとする課題】従って、この発明の目
的は、リードオンチップ形の半導体パッケージにおい
て、半導体チップの接着工程を改善でき、原価節減や工
程の単純化及び半導体パッケージの信頼性を向上させる
ことができるパッケージの製造方法を提供することにあ
る。
【００２４】
【課題を解決するための手段】前記目的のために、この
発明は、半導体チップの表面にリードフレームの内部リ
ードが取り付けられるリードオンチップ型半導体パッケ
ージの製造方法において、半導体チップ表面と、内部リ
ード及びバスバーとの接着部、並びに前記接着部以外の
チップ表面にも、ウェーハ保護用ポリイミドコーティン
グ材を塗布する工程と、ポリイミドコーティング材が塗
布された半導体チップの表面に、リードフレームの内部
リードとバスバーを載置する工程と、ポリイミドコーテ
ィング材に熱を加えながらリードフレームの内部リード
とバスバーを半導体チップの表面に接着させるアタッチ
工程と、半導体チップとリードフレームの内部リードと
をワイヤで接続する電気的連結工程と、半導体チップ及
びワイヤを保護するパッケージボディーを形成する工程
とを備えることを特徴とする。
【００２５】このポリイミドコーティング材は、ガラス
転移温度Ｔgが低い特性を有するポリイミドコーティン
グ液を使うことが好ましい。また、ポリイミドコーティ
ング材の塗布工程は、スピンコーティング方法によりポ
リイミドコーティング液を均一な厚さで塗布することに
よりなされることが好ましい。また、ポリイミドコーテ
ィング液の厚さは、１０〜２０μｍになることが好まし
い。また、アタッチ工程は、ポリイミドコーティング材
に熱を加えると同時に、リードフレームの内部リードと
バスバー及び半導体チップを圧着して、リードフレーム
の内部リード及びバスバーを半導体チップの表面に接着
させる工程であることが好ましい。
【００２６】
【実施例】以下、添付図面を参照してこの発明による半
導体パッケージの製造方法の望ましい実施例を詳細に説
明する。
【００２７】図１及び図２は、この発明によるリードオ
ンチップ形の半導体パッケージの製造工程を説明するた
めの概略図を示す。
【００２８】図１に示すように、リードオンチップの半
導体パッケージ用のリードフレーム３０は、一定の間隔
に形成されているリード３２と、これらのリード３２と
ダムバー３３とが互いに接続されて支持される形状で形
成されているバスバー３５とを備えており、ダイパッド
は形成されていない。
【００２９】前記リード３２は、半導体チップ３９と接
続される内部リード３１と、後続工程で折曲されて外部
と接続される外部リード３４とから構成されている。
【００３０】前記内部リード３１と外部リード３４との
境界部分には、ダムバー３３が、これらのリードの延設
方向と略直交する方向に延びて形成されている。このダ
ムバー３３により前記リード３２が互いに接続されてお
り、このダムバー３３は後続工程を通じてモールディン
グ工程後、トリム工程で除去される。
【００３１】前記内部リード３１及びバスバー３５の下
面と接着される半導体チップ３９は、ボンディングパッ
ド３６が半導体チップ３９の中央に形成されているセン
ターパッドチップである。
【００３２】前記半導体チップ３９の接着後の断面図で
ある図２に示すように、内部リード３１及びバスバー３
５の下部にウェーハ保護用のポリイミドコーティング材
４８が媒介されており、このポリイミドコーティング材
４８の下部に半導体チップ３９が接着されている。
【００３３】ここで、前記ウェーハ保護用のポリイミド
コーティング材４８は、ウェーハの表面を保護できると
ともに、リードフレーム，半導体チップ間を接着させる
機能を有し、ガラス転移温度Ｔｇが低いポリイミドコー
ティング液を使う。
【００３４】次に上述の構成に適用される半導体チップ
３９の実装工程等を詳述する。
【００３５】まず、塗布工程により半導体チップ３９の
表面と、内部リード３１及びバスバー３５との接着部、
並びに前記接着部以外のチップ表面にも、ウェーハ保護
用のポリイミドコーティング材４８を塗布する。
【００３６】このとき、前記塗布工程は、ウェーハ保護
用のポリイミドコーティング材４８を半導体チップ３９
の表面と、内部リード３１及びバスバー３５との接着
部、並びに前記接着部以外のチップ表面にも塗布し、ス
ピンコーティング方法により約１０〜２０μｍの厚さの
均一なコーティング膜を形成することによりなすことが
できる。
【００３７】次に、アタッチ工程により、半導体チップ
３９の表面と、内部リード３１及びバスバー３５との接
着部、並びに前記接着部以外のチップ表面にも塗布され
たポリイミドコ−ティング液を媒介体として、半導体チ
ップ３９を内部リード３１及びバスバー３５に接着させ
て実装する。
【００３８】この接着は、ポリイミドコーティング材４
８に熱を加えることにより行われる。
【００３９】このように、リードフレーム３０と半導体
チップ３９とは、ポリイミドテープを使用せず、接着力
を有するウェーハ素子保護用のポリイミドコーティング
材４８を使用することにより直接接着される。
【００４０】次に、図示しないが、モールディング工程
により前記半導体チップ３９及びワイヤを被覆して保護
するパッケージボディを形成する。
【００４１】従って、この発明は、ウェーハ素子の保護
用コーティング材として使われるポリイミドコーティン
グ材を用いて内部リード３１，バスバー３５と半導体チ
ップ３９とを直接接着する工程を行うものである。この
方法により、非クラック性を確保しながらポリイミドテ
ープ使用による工程上の問題点を解決でき、製造費用節
減は勿論、工程を単純化し、信頼性が向上された半導体
パッケージを提供することができる。
【００４２】しかし、この発明は、内部リード３１，バ
スバー３５に半導体チップ３９上部を直接接着するた
め、ポリイミドコーティング材４８の厚さを適切に管理
し、半導体チップ３９の接着のときに内部リード３１及
びバスバー３５の圧搾により半導体チップ３９の内部に
形成された回路素子の損傷を防止するようにすることが
望ましい。また、ポリイミドコーティング材４８を塗布
する工程における作業性の確保や、ポリイミドコーティ
ング材４８塗布後の安定したエッチング性が要求され
る。
【００４３】
【発明の効果】以上のように、この発明による半導体パ
ッケージの製造方法によれば、既存の接着剤を使用せ
ず、ウェーハ素子の保護及び半導体チップの接着役割を
同時に遂行するポリイミドコーティング材を使用してい
るため、ポリイミドテープ界面の気泡発生、接着剤の剥
離ないし膨脹によるパッケージの損傷を根本的に防ぐこ
とができ、半導体パッケージの信頼性を向上できる。ま
た、従来の半導体パッケージに比べてパッケージの厚さ
をさらに薄く薄形化することができる利点がある。
【００４４】また、吸湿性が悪い液状の絶縁接着剤を使
うため、水分吸収が抑制され、根本的に半導体パッケー
ジの内部に発生する気泡を抑制でき、パッケージボディ
の気泡による損傷を防止でき、半導体パッケージの信頼
性を向上させることができる。また、水分除去装置を別
に必要としないので、製造原価を節減することができる
効果がある。
【図面の簡単な説明】
【図１】この発明によるリードオンチップ形半導体パッ
ケージの製造工程を説明するための概略図である。
【図２】図１に示した半導体チップの接着後の断面図で
ある。
【図３】従来の技術によるリードオンチップ形半導体パ
ッケージの製造工程を説明するための概略図である。
【図４】図３に示した半導体チップの接着後の断面図で
ある。
【符号の説明】
３０ リードフレーム ３１ 内部リード ３２ リード ３３ ダムバー ３４ 外部リード ３５ バスバー ３９ 半導体チップ ４８ ポリイミドコーティング材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 在 銘 大韓民国ソウル特別市江南区大峙洞美道 アパートメント203−508 (56)参考文献 特開 平５−299571（ＪＰ，Ａ) 特開 平５−112760（ＪＰ，Ａ) 特開 昭62−296541（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの表面にリードフレームの
    内部リードが取り付けられるリードオンチップ型半導体
    パッケージの製造方法において、 前記半導体チップ表面と、内部リード及びバスバーとの
    接着部、並びに前記接着部以外のチップ表面にも、ウェ
    ーハ保護用ポリイミドコーティング材を塗布する工程
    と、 前記ポリイミドコーティング材が塗布された半導体チッ
    プの表面に、リードフレームの内部リードとバスバーを
    載置する工程と、 前記ポリイミドコーティング材に熱を加えながら前記リ
    ードフレームの内部リードとバスバーを半導体チップの
    表面に接着させるアタッチ工程と、 前記半導体チップとリードフレームの内部リードとをワ
    イヤで接続する電気的連結工程と、 前記半導体チップ及びワイヤを保護するパッケージボデ
    ィーを形成する工程とを備えることを特徴とする半導体
    パッケージの製造方法。
  2. 【請求項２】 前記ポリイミドコーティング材は、ガラ
    ス転移温度Ｔgが低い特性を有するポリイミドコーティ
    ング液を使うことを特徴とする請求項１記載の半導体パ
    ッケージの製造方法。
  3. 【請求項３】 前記ポリイミドコーティング材の塗布工
    程は、スピンコーティング方法によりポリイミドコーテ
    ィング液を均一な厚さで塗布することによりなされるこ
    とを特徴とする請求項１記載の半導体パッケージの製造
    方法。
  4. 【請求項４】 前記ポリイミドコーティング液の厚さ
    は、１０〜２０μｍになることを特徴とする請求項３の
    半導体パッケージの製造方法。
  5. 【請求項５】 前記アタッチ工程は、ポリイミドコーテ
    ィング材に熱を加えると同時に、前記リードフレームの
    内部リードとバスバー及び半導体チップを圧着して、リ
    ードフレームの内部リード及びバスバーを半導体チップ
    の表面に接着させる工程であることを特徴とする請求項
    １に記載の半導体チップパッケージの製造方法。
JP6292609A 1993-11-27 1994-11-28 半導体パッケージの製造方法 Expired - Lifetime JP2779322B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-25488 1993-11-27
KR1019930025488A KR960012635B1 (ko) 1993-11-27 1993-11-27 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
JPH07193181A JPH07193181A (ja) 1995-07-28
JP2779322B2 true JP2779322B2 (ja) 1998-07-23

Family

ID=19369086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6292609A Expired - Lifetime JP2779322B2 (ja) 1993-11-27 1994-11-28 半導体パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP2779322B2 (ja)
KR (1) KR960012635B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW335545B (en) * 1996-06-12 1998-07-01 Hitachi Cable Lead frame, method of making the same and semiconductor device using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296541A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JP2721445B2 (ja) * 1991-10-21 1998-03-04 住友ベークライト株式会社 エレクトロニクス用フィルム接着剤
JPH05299571A (ja) * 1992-04-22 1993-11-12 Dainippon Printing Co Ltd ヒートスプレッダ付リードフレームの製造方法

Also Published As

Publication number Publication date
KR950015672A (ko) 1995-06-17
KR960012635B1 (ko) 1996-09-23
JPH07193181A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
US5581119A (en) IC having heat spreader attached by glob-topping
JPH06105721B2 (ja) 半導体装置
JP2001210777A (ja) 半導体装置
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH0529529A (ja) 樹脂封止型半導体装置
US5849607A (en) Process for attaching a lead frame to a semiconductor chip
JPH0345542B2 (ja)
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP3127149B2 (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3482837B2 (ja) 半導体装置
JPS618959A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JP2504465B2 (ja) 半導体装置
JP2004103641A (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
JPH02210843A (ja) 樹脂封止型半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110508

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120508

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130508

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term