JP2779322B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2779322B2
JP2779322B2 JP6292609A JP29260994A JP2779322B2 JP 2779322 B2 JP2779322 B2 JP 2779322B2 JP 6292609 A JP6292609 A JP 6292609A JP 29260994 A JP29260994 A JP 29260994A JP 2779322 B2 JP2779322 B2 JP 2779322B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
chip
polyimide coating
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6292609A
Other languages
English (en)
Other versions
JPH07193181A (ja
Inventor
東 洙 徐
完 均 崔
榮 宰 宋
在 銘 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH07193181A publication Critical patent/JPH07193181A/ja
Application granted granted Critical
Publication of JP2779322B2 publication Critical patent/JP2779322B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体パッケージの
製造方法に関し、さらに詳しくはリードオンチップ(Le
ad On Chip;LOCともいう)形の半導体パッケージに
おいて半導体チップの接着工程を改善し、半導体パッケ
ージの信頼性を向上させることができ、低コスト化が可
能な半導体パッケージの製造方法に関する。
【0002】
【従来の技術】一般的に、半導体パッケージとは、トラ
ンジスタ、ダイオードICなどの半導体チップのハーメ
チックシール容器を称するものである。
【0003】前記半導体チップは、その表面に湿気やご
みなどの不純物が付いていると、特性が劣化するため、
ハーメチックシール容器などに入れて密封する。
【0004】また、平坦に製作されるプレーナ形のトラ
ンジスタのように表面が安定化されている半導体チップ
は、必ずしもハーメチックシールを形成することができ
るものではないため、エポキシ樹脂などによりモールデ
ィングされるものもあり、この場合にも又半導体パッケ
ージという。
【0005】前記半導体パッケージは、半導体チップの
表面を外部の湿気や不純物から保護するだけでなく、内
部の半導体チップや細いリードに外部から直接引張力が
加えられることを防止する。
【0006】また、パワートランジスタなどでは、接合
部に発生した熱を効果的に発散させるために、半導体パ
ッケージを適切に設計することが重要である。ところ
で、メサ形やプレーナ形のような拡散形系統のトランジ
スタでは普遍的に半導体チップ自体がコレクタ接続にな
る。
【0007】一方、近頃の大規模の半導体集積回路VL
SIは、電子機器の軽薄短小化の趨勢による半導体パッ
ケージの小型化追及により、従来構造のプラスチック半
導体パッケージにおける搭載が限度に至っている。
【0008】通常の半導体パッケージでは、半導体チッ
プサイズによるリードフレーム及び半導体パッケージの
設計側面を鑑みるとき、パッケージに搭載が可能な最大
チップのサイズが限度まで到るようになってきており、
パッケージの信頼性でも脆弱性を示すようになった。
【0009】従来のリードオンチップ技術においては、
ポリイミドベースフィルムに接着剤が塗布されたポリイ
ミドテープを用いるダイ接着方法を利用することによっ
て、パッケージ内に搭載が可能なチップのサイズを拡大
できるような可能性をもつようになってきている。した
がって、リードオンチップ技術においては、リードフレ
ーム設計の自由度も増加してきており、デバイスの特性
向上等、多様な長所を与えることができるようになって
きている。
【0010】図3は、従来技術によるリードオンチップ
形半導体パッケージの製造工程を説明するための概略斜
視図である。この図3に示すように、ダイパッドが形成
されていないリードフレーム10は、一定の間隔に形成
されているリード11と、互いに接続されて支持され平
坦な面を持つように形成されているバスバー15とを備
える。
【0011】前記リード11は、内部リード12と外部
リード13とから構成され、これら内部及び外部リード
12,13の間には縦方向へ形成されているダムバー1
4により接続されている。
【0012】このようなリードフレーム10上に、ベー
スフィルムの両面に接着剤が塗布された耐熱性樹脂から
なるポリイミドテープ17を、前記内部リード12及び
バスバー15の下部に付けた後、150℃〜400℃程
度の熱を加えて前記ポリイミドテープ17に塗布されて
いる接着剤を溶解させて接着させる。
【0013】このとき、前記ポリイミドテープ17は、
KAPTON,UPILEXなどのような商標のポリイ
ミドフィルムを使う。次に、前記内部リード12及びバ
スバー15の下部にボンディングパッド(図示せず)が
中央に形成されているセンターパッド形の半導体チップ
19を実装した後、熱を加え、前記ポリイミドテープ1
7と接着させる。
【0014】次に、前記ポリイミドテープ17により露
出されている半導体チップ19のボンディングパッドと
前記内部リード12とをワイヤ(図示せず)で接続した
後、前記内部リード12,ワイヤ及び半導体チップ19
を包みかくして保護するようにパッケージボディ(図示
せず)をエポキシモールディングコンパウンド(Epoxy
Molding Compound;以下EMCという)で形成する。
【0015】次に、後続工程を通じて前記リードフレー
ム10のダムバー14などを除去し、各半導体パッケー
ジ毎に分離した後、前記外部リード13を折曲して形成
する。
【0016】図4は、従来技術によるリードオンチップ
形の半導体パッケージで半導体チップの接着後の断面図
を示す。このような従来のリードオンチップ形の半導体
パッケージのチップ実装工程は、図3と関連して説明す
れば次の通りである。
【0017】前記チップの実装工程は、インナリード1
2及びバスバー15の下部に取り付けられているポリイ
ミドテープ17により接合する工程と、前記ポリイミド
テープ17の下部に半導体チップ19を接着する工程と
を備えている。
【0018】前記一連の工程は、ベースフィルム26の
両面に接着剤21,23が塗布された耐熱性樹脂である
ポリイミドテープ17をリードフレーム10の内部リー
ド12及びバスバー15の下部と半導体チップ19の上
部に付けるのに、150℃〜400℃程度の熱を加え、
ポリイミドテープ17に塗布されている接着剤21,2
3を融解させて接着させることにより達成される。
【0019】このような、従来のリードオンチップ形の
半導体パッケージの製造方法においては、ポリイミドテ
ープ17の使用に、パッケージ内部に新しい界面を形成
するので、パッケージのPCB実装のとき、リフロー工
程後に既に吸湿されている水分により気泡が発生してし
まう。このような気泡発生により、ベースフィルム26
に塗布されている接着剤21,23の剥離ないし膨脹が
起き、薄いパッケージから新しい形態のパッケージクラ
ックが発生する恐れがある。
【0020】また、前記ポリイミドテープ17は、吸湿
性が良く多量の水分を含んでしまうため、吸収された水
分を除去するために別に水分除去装置であるプリベーク
装置を使用しなければならない。このため、製造原価を
上昇させるという問題がある。
【0021】また、前記リードオンチップ技術は、高価
なポリイミドテープ17を使用するため、通常のパッケ
ージに比べて製造原価がかかる。また、ポリイミドテー
プ17の高い吸湿性により、高温から進行されるダイボ
ンディング工程の際に既に吸湿されている水分の蒸発に
よる気泡を発生させて品質及び信頼性の低下を起こすの
で、特にポリイミドテープ17の保管に留意しなければ
ならない。
【0022】一般的にリードオンチップに使われるポリ
イミドテープ17は、機械的強度が維持されるようにポ
リイミドのベースフィルムの表面に、エポキシ,NBR
−フェノール樹脂,ポリイミド,ポリエテルアミド,ポ
リイミドシロキサンなどの接着剤が両面に塗布された3
層構造の形態を持っている。これらの接着剤は、パッケ
ージ信頼性試験中に、水分の吸湿によるガラス転移温度
Tgの低下や、このTgより高いIRリフロー温度での
接着剤の機械的な強度の低下、また急激な膨脹による内
部のストレスに誘発されるパッケージのクラックを発生
させてしまう。
【0023】
【発明が解決しようとする課題】従って、この発明の目
的は、リードオンチップ形の半導体パッケージにおい
て、半導体チップの接着工程を改善でき、原価節減や工
程の単純化及び半導体パッケージの信頼性を向上させる
ことができるパッケージの製造方法を提供することにあ
る。
【0024】
【課題を解決するための手段】前記目的のために、この
発明は、半導体チップの表面にリードフレームの内部リ
ードが取り付けられるリードオンチップ型半導体パッケ
ージの製造方法において、半導体チップ表面と、内部リ
ード及びバスバーとの接着部、並びに前記接着部以外の
チップ表面にも、ウェーハ保護用ポリイミドコーティン
グ材を塗布する工程と、ポリイミドコーティング材が塗
布された半導体チップの表面に、リードフレームの内部
リードとバスバーを載置する工程と、ポリイミドコーテ
ィング材に熱を加えながらリードフレームの内部リード
とバスバーを半導体チップの表面に接着させるアタッチ
工程と、半導体チップとリードフレームの内部リードと
をワイヤで接続する電気的連結工程と、半導体チップ及
びワイヤを保護するパッケージボディーを形成する工程
とを備えることを特徴とする。
【0025】このポリイミドコーティング材は、ガラス
転移温度Tgが低い特性を有するポリイミドコーティン
グ液を使うことが好ましい。また、ポリイミドコーティ
ング材の塗布工程は、スピンコーティング方法によりポ
リイミドコーティング液を均一な厚さで塗布することに
よりなされることが好ましい。また、ポリイミドコーテ
ィング液の厚さは、10〜20μmになることが好まし
い。また、アタッチ工程は、ポリイミドコーティング材
に熱を加えると同時に、リードフレームの内部リードと
バスバー及び半導体チップを圧着して、リードフレーム
の内部リード及びバスバーを半導体チップの表面に接着
させる工程であることが好ましい。
【0026】
【実施例】以下、添付図面を参照してこの発明による半
導体パッケージの製造方法の望ましい実施例を詳細に説
明する。
【0027】図1及び図2は、この発明によるリードオ
ンチップ形の半導体パッケージの製造工程を説明するた
めの概略図を示す。
【0028】図1に示すように、リードオンチップの半
導体パッケージ用のリードフレーム30は、一定の間隔
に形成されているリード32と、これらのリード32と
ダムバー33とが互いに接続されて支持される形状で形
成されているバスバー35とを備えており、ダイパッド
は形成されていない。
【0029】前記リード32は、半導体チップ39と接
続される内部リード31と、後続工程で折曲されて外部
と接続される外部リード34とから構成されている。
【0030】前記内部リード31と外部リード34との
境界部分には、ダムバー33が、これらのリードの延設
方向と略直交する方向に延びて形成されている。このダ
ムバー33により前記リード32が互いに接続されてお
り、このダムバー33は後続工程を通じてモールディン
グ工程後、トリム工程で除去される。
【0031】前記内部リード31及びバスバー35の下
面と接着される半導体チップ39は、ボンディングパッ
ド36が半導体チップ39の中央に形成されているセン
ターパッドチップである。
【0032】前記半導体チップ39の接着後の断面図で
ある図2に示すように、内部リード31及びバスバー3
5の下部にウェーハ保護用のポリイミドコーティング材
48が媒介されており、このポリイミドコーティング材
48の下部に半導体チップ39が接着されている。
【0033】ここで、前記ウェーハ保護用のポリイミド
コーティング材48は、ウェーハの表面を保護できると
ともに、リードフレーム,半導体チップ間を接着させる
機能を有し、ガラス転移温度Tgが低いポリイミドコー
ティング液を使う。
【0034】次に上述の構成に適用される半導体チップ
39の実装工程等を詳述する。
【0035】まず、塗布工程により半導体チップ39の
表面と、内部リード31及びバスバー35との接着部、
並びに前記接着部以外のチップ表面にも、ウェーハ保護
用のポリイミドコーティング材48を塗布する。
【0036】このとき、前記塗布工程は、ウェーハ保護
用のポリイミドコーティング材48を半導体チップ39
の表面と、内部リード31及びバスバー35との接着
部、並びに前記接着部以外のチップ表面にも塗布し、ス
ピンコーティング方法により約10〜20μmの厚さの
均一なコーティング膜を形成することによりなすことが
できる。
【0037】次に、アタッチ工程により、半導体チップ
39の表面と、内部リード31及びバスバー35との接
着部、並びに前記接着部以外のチップ表面にも塗布され
たポリイミドコ−ティング液を媒介体として、半導体チ
ップ39を内部リード31及びバスバー35に接着させ
て実装する。
【0038】この接着は、ポリイミドコーティング材4
8に熱を加えることにより行われる。
【0039】このように、リードフレーム30と半導体
チップ39とは、ポリイミドテープを使用せず、接着力
を有するウェーハ素子保護用のポリイミドコーティング
材48を使用することにより直接接着される。
【0040】次に、図示しないが、モールディング工程
により前記半導体チップ39及びワイヤを被覆して保護
するパッケージボディを形成する。
【0041】従って、この発明は、ウェーハ素子の保護
用コーティング材として使われるポリイミドコーティン
グ材を用いて内部リード31,バスバー35と半導体チ
ップ39とを直接接着する工程を行うものである。この
方法により、非クラック性を確保しながらポリイミドテ
ープ使用による工程上の問題点を解決でき、製造費用節
減は勿論、工程を単純化し、信頼性が向上された半導体
パッケージを提供することができる。
【0042】しかし、この発明は、内部リード31,バ
スバー35に半導体チップ39上部を直接接着するた
め、ポリイミドコーティング材48の厚さを適切に管理
し、半導体チップ39の接着のときに内部リード31及
びバスバー35の圧搾により半導体チップ39の内部に
形成された回路素子の損傷を防止するようにすることが
望ましい。また、ポリイミドコーティング材48を塗布
する工程における作業性の確保や、ポリイミドコーティ
ング材48塗布後の安定したエッチング性が要求され
る。
【0043】
【発明の効果】以上のように、この発明による半導体パ
ッケージの製造方法によれば、既存の接着剤を使用せ
ず、ウェーハ素子の保護及び半導体チップの接着役割を
同時に遂行するポリイミドコーティング材を使用してい
るため、ポリイミドテープ界面の気泡発生、接着剤の剥
離ないし膨脹によるパッケージの損傷を根本的に防ぐこ
とができ、半導体パッケージの信頼性を向上できる。ま
た、従来の半導体パッケージに比べてパッケージの厚さ
をさらに薄く薄形化することができる利点がある。
【0044】また、吸湿性が悪い液状の絶縁接着剤を使
うため、水分吸収が抑制され、根本的に半導体パッケー
ジの内部に発生する気泡を抑制でき、パッケージボディ
の気泡による損傷を防止でき、半導体パッケージの信頼
性を向上させることができる。また、水分除去装置を別
に必要としないので、製造原価を節減することができる
効果がある。
【図面の簡単な説明】
【図1】この発明によるリードオンチップ形半導体パッ
ケージの製造工程を説明するための概略図である。
【図2】図1に示した半導体チップの接着後の断面図で
ある。
【図3】従来の技術によるリードオンチップ形半導体パ
ッケージの製造工程を説明するための概略図である。
【図4】図3に示した半導体チップの接着後の断面図で
ある。
【符号の説明】
30 リードフレーム 31 内部リード 32 リード 33 ダムバー 34 外部リード 35 バスバー 39 半導体チップ 48 ポリイミドコーティング材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 在 銘 大韓民国ソウル特別市江南区大峙洞美道 アパートメント203−508 (56)参考文献 特開 平5−299571(JP,A) 特開 平5−112760(JP,A) 特開 昭62−296541(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/50

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップの表面にリードフレームの
    内部リードが取り付けられるリードオンチップ型半導体
    パッケージの製造方法において、 前記半導体チップ表面と、内部リード及びバスバーとの
    接着部、並びに前記接着部以外のチップ表面にも、ウェ
    ーハ保護用ポリイミドコーティング材を塗布する工程
    と、 前記ポリイミドコーティング材が塗布された半導体チッ
    プの表面に、リードフレームの内部リードとバスバーを
    載置する工程と、 前記ポリイミドコーティング材に熱を加えながら前記リ
    ードフレームの内部リードとバスバーを半導体チップの
    表面に接着させるアタッチ工程と、 前記半導体チップとリードフレームの内部リードとをワ
    イヤで接続する電気的連結工程と、 前記半導体チップ及びワイヤを保護するパッケージボデ
    ィーを形成する工程とを備えることを特徴とする半導体
    パッケージの製造方法。
  2. 【請求項2】 前記ポリイミドコーティング材は、ガラ
    ス転移温度Tgが低い特性を有するポリイミドコーティ
    ング液を使うことを特徴とする請求項1記載の半導体パ
    ッケージの製造方法。
  3. 【請求項3】 前記ポリイミドコーティング材の塗布工
    程は、スピンコーティング方法によりポリイミドコーテ
    ィング液を均一な厚さで塗布することによりなされるこ
    とを特徴とする請求項1記載の半導体パッケージの製造
    方法。
  4. 【請求項4】 前記ポリイミドコーティング液の厚さ
    は、10〜20μmになることを特徴とする請求項3の
    半導体パッケージの製造方法。
  5. 【請求項5】 前記アタッチ工程は、ポリイミドコーテ
    ィング材に熱を加えると同時に、前記リードフレームの
    内部リードとバスバー及び半導体チップを圧着して、リ
    ードフレームの内部リード及びバスバーを半導体チップ
    の表面に接着させる工程であることを特徴とする請求項
    1に記載の半導体チップパッケージの製造方法。
JP6292609A 1993-11-27 1994-11-28 半導体パッケージの製造方法 Expired - Lifetime JP2779322B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1993-25488 1993-11-27
KR1019930025488A KR960012635B1 (ko) 1993-11-27 1993-11-27 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
JPH07193181A JPH07193181A (ja) 1995-07-28
JP2779322B2 true JP2779322B2 (ja) 1998-07-23

Family

ID=19369086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6292609A Expired - Lifetime JP2779322B2 (ja) 1993-11-27 1994-11-28 半導体パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP2779322B2 (ja)
KR (1) KR960012635B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW335545B (en) * 1996-06-12 1998-07-01 Hitachi Cable Lead frame, method of making the same and semiconductor device using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296541A (ja) * 1986-06-17 1987-12-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JP2721445B2 (ja) * 1991-10-21 1998-03-04 住友ベークライト株式会社 エレクトロニクス用フィルム接着剤
JPH05299571A (ja) * 1992-04-22 1993-11-12 Dainippon Printing Co Ltd ヒートスプレッダ付リードフレームの製造方法

Also Published As

Publication number Publication date
KR950015672A (ko) 1995-06-17
KR960012635B1 (ko) 1996-09-23
JPH07193181A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
US5581119A (en) IC having heat spreader attached by glob-topping
JPH06105721B2 (ja) 半導体装置
JP2001210777A (ja) 半導体装置
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH0529529A (ja) 樹脂封止型半導体装置
US5849607A (en) Process for attaching a lead frame to a semiconductor chip
JPH0345542B2 (ja)
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP3127149B2 (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3482837B2 (ja) 半導体装置
JPS618959A (ja) 半導体装置
JPH1116939A (ja) 半導体装置及びその製造方法
JP2504465B2 (ja) 半導体装置
JP2004103641A (ja) 半導体装置
JP2771475B2 (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
JPH02210843A (ja) 樹脂封止型半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JP2633513B2 (ja) 半導体装置の製造方法
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090508

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100508

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110508

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120508

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130508

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term