JPS618959A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS618959A
JPS618959A JP59129285A JP12928584A JPS618959A JP S618959 A JPS618959 A JP S618959A JP 59129285 A JP59129285 A JP 59129285A JP 12928584 A JP12928584 A JP 12928584A JP S618959 A JPS618959 A JP S618959A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
substrate
wiring
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59129285A
Other languages
English (en)
Inventor
Masao Funaki
船木　正夫
Tetsuji Obara
哲治 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59129285A priority Critical patent/JPS618959A/ja
Publication of JPS618959A publication Critical patent/JPS618959A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、半導体装置の熱設計
技術に関する。
〔背景技術〕
配線基板にピンを多数立設した構造のいわゆるピングリ
ッドアレイ型半導体装置が提案されている。この配線基
板には、従来はセラミック基板が使用されてきた。
本発明者がコストの低減などを目的として基板としてプ
ラスチック基板やガラスエポキシ基板などを使用するこ
とを検討したところ、これらの基板を使用した場合熱抵
抗が大きく、半導体チップからの放熱が不充分で、半導
体チップの温度が上昇し、半導体としての動作にも問題
を生じることを見出した。
一方、キャップをも含めて全体をプラスチック化する傾
向にあるが、上記のごとく、熱抵抗が大きく、大規模の
ＬＳＩを設計しようとしても、熱抵抗の面で制約を受け
、例えば、バイポーラロジック系ＬＳＩにおいては熱抵
抗が大き過ぎ、プラスチック化を妨げている。
〔発明の目的〕
本発明は熱抵抗を低減したピングリッドアレイ型半導体
装置を提供することを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、半導体チップからの発熱を、直接金属に伝え
ることにより、大幅な熱抵抗低減を図るようにしたもの
である。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
第１図は本発明半導体装置の要部断面図であり、また第
２図は同平面図である。
これら図において、１は半導体チップで、例えば、シリ
コン単結晶基板から成る。周知の技術によって１．この
半導体チップ内には多数の回路素子が形成され、１つの
回路機能を与えている。
回路素子は、例えば０ＭＯ８から成り、これらの回路素
子によって、例えば論理回路およびメモｊ　　　　　　
　り回路機能が形成されている。
２は配線基板で、ここではガラスエポキシ基板を例示し
ている。この基板２の表面には、第２図に示すように、
配線パターン３がパターニングされている。このパター
ニングはスクリーン印刷など周知の技術によって行なわ
れ１例えばＡＱメタライズ配線層より成る。
また、この基板２には半導体チップデバイスホール４が
孔設されている。
本発明はかかる基板２の裏面に金属板５を固着しており
、前記デバイスホール４内金属板５上に半導体チップ１
を搭載していることを特長としている。
この金属板５は、例えばアルミニウム（Ａｆｉ）板また
は銅（Ｃｕ）板により構成されている。
前記配線基板２への金属板５の固着は、例えば接着剤を
使用して行うことができる。この接着剤の具体例として
は、熱硬化性樹脂より成る接着剤が挙げられる。
金属板５は、第１図に示すように、配線基板２の裏面全
体に固着し、さらに、この基板２の側面　　　　　　？
にも同図に示すように固着するようにし、配線基板２を
下部から包み込むようにすることが、放熱という観点か
ら好ましい。
半導体チップｌのボンディングバット（図示せず）とコ
ネクタワイヤ６の一端とが超音波ボンディング法など周
知のワイヤボンディング法によりボンディングされ、さ
らに、コネクタワイヤ６の他一端も同様の方法で配線パ
ターン３の先端部でボンディングされ、これにより半導
体チップ１と配線パターン３とが電気的に接続され、さ
らに、半導体チップ１内の内部配線は配線パターン３と
接続した金属製外部ピン７より外部に引出される。
コネクタワイヤ６は例えばアルミニウムや金（Ａｕ）の
細線により構成される。
外部ピン７は絶縁材８により配線基板２及び金属板５に
第１図に示すように複数立設されている。
この絶縁材８には、外部ピン７と金属板５とのショート
を防止できる、例えば絶縁性を有する接着剤が使用され
る。
本発明にあっては、第１図に示す装置に、鉛ガラスなど
を用いてキャップをかぶせ気密封止してもよいが、本出
願人の先の提案になる第３図に示すような構造のものと
することがよい。
すなわち、半導体チップ１をコネクタワイヤ６ともども
、通常はゾルの状態にあるが、加熱することによりゲル
化するシリコーン系のシーリング剤９で気密封止し、接
合材料１０を用い”て、キャップ１１を配線基板２上に
取付ける。
このシーリング剤９は半導体チップ１およびコネクタワ
イヤ６との接合性が良いなど優れた性能を有し、また耐
湿性に優れている。したがって、キャップ１１は特に気
密封止を目的としたものでなく、半導体チップｌやコネ
クタワイヤ６を外部環境から機械的に保護するためのも
のである。
尚第３図にて、１２はこのシーリング剤の流れ止め用に
使用したダムであり、このシーリング剤ゾルをボッティ
ングにより半導体チップ１などに注入する際の流れ止め
に使用したものである。
上記シーリング剤９の例としては、信越化学工業（株）
社製ＫＪＲ９０１０（商品名）がある。
キャップ１１は、例えば、配線基板２と同一材料により
構成される。
〔効果〕
（１）本発明によれば、配線基板の裏面に金属板を貼着
し、この金属板上に半導体チップをペレット付したので
、半導体チップから発生した熱は、金属板に伝わり、金
属板表面から極めて効率よく放散される。すなわち、半
導体チップ裏面と当接した金属板からこの金属板端部に
かけて順次放熱され、配線基板の側面と当接する金属板
に達したときには完全に放熱される。
すなわち、これら部間の温度勾配が著しいので、その冷
却効率が大であり、また金属板がパッケージ表面に顔を
出しているため、その風冷効率に著しいものがある。
（２）本発明によれば従来のピングリッドアレイ（ＰＧ
Ａ）半導体装置に比して大幅な熱抵抗低減効果を奏する
ことができ、ちなみに、本発明によれば従来装置に比し
て約４分の１程度に熱抵抗を１　　　　　　　低減する
ことができた。
（３）本発明によればプラスチック基板やガラスエポキ
シ基板を使用し、かつキャップにプラスチック製のもの
を使用しても、上記のように熱抵抗が著しく低減される
ので、パッケージのプラスチック化が可能で、コストを
低減した半導体装置を提供できる。
（４）従来のプラスチックＰＧＡは、単に、プラスチッ
ク基板のみで構成されていたので、特にバイポーラロジ
ック系ＬＳＩにおいては、熱抵抗が大き過ぎるという欠
点があったが、本発明ばかかる熱抵抗の問題を解消する
ことができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は、上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
［利用分野〕 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるピン　　　　　。
ワ、７．ア１．イ、わ□。□□□２□５　　　□ｉた場
合について説明したが、それに限定されるものではなく
、放熱を必要とする他のパッケージに適用することもで
きる。
【図面の簡単な説明】
第１図は本発明半導体装置の実施例を示す要部断面図、 第２図は同平面図、 第３図は本発明半導体装置の実施例を示す断面図である
。 ｌ・・・半導体チップ、２・・・基板、３・・・配線パ
ターン、４・・・デバイスホール、５・・・金属板、６
・・・コネクタワイヤ、７・・・外部ピン、８・・・絶
縁材、９・・・シーリング剤、１０・・・接合材料、１
１・・・キャップ、１２・・・ダム。 第　　　１　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップデバイスホールを有する配線基板の裏
    面に金属板を固着し、該金属板上に半導体チップを搭載
    して成ることを特徴とする低熱抵抗のピングリッドアレ
    イ半導体装置。 ２、配線基板が、その表面に配線パターンが形成された
    ガラスエポキシ基板またはプラスチック基板である。特
    許請求の範囲第１項記載の半導体装置。
JP59129285A 1984-06-25 1984-06-25 半導体装置 Pending JPS618959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59129285A JPS618959A (ja) 1984-06-25 1984-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59129285A JPS618959A (ja) 1984-06-25 1984-06-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS618959A true JPS618959A (ja) 1986-01-16

Family

ID=15005795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59129285A Pending JPS618959A (ja) 1984-06-25 1984-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS618959A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093282A (en) * 1988-04-13 1992-03-03 Kabushiki Kaisha Toshiba Method of making a semiconductor device having lead pins and a metal shell
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
KR100271639B1 (ko) * 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
US7309916B2 (en) 2004-07-14 2007-12-18 Samsung Electronics Co., Ltd. Semiconductor package and method for its manufacture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093282A (en) * 1988-04-13 1992-03-03 Kabushiki Kaisha Toshiba Method of making a semiconductor device having lead pins and a metal shell
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
KR100271639B1 (ko) * 1997-12-23 2000-11-15 김영환 적층형 반도체패키지 및 그 제조방법 및 그 적층방법
US7309916B2 (en) 2004-07-14 2007-12-18 Samsung Electronics Co., Ltd. Semiconductor package and method for its manufacture

Similar Documents

Publication Publication Date Title
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
JP2756597B2 (ja) モールド型半導体パッケージ
JPH07254668A (ja) 高熱放出用の半導体パッケージ
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
JPH0777258B2 (ja) 半導体装置
JPH08124957A (ja) 半導体集積回路
JPS618959A (ja) 半導体装置
JP2958380B2 (ja) 半導体装置
JP2727435B2 (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH02151055A (ja) 半導体装置
JPH05206320A (ja) マルチチップモジュール
JPS6129158A (ja) 半導体装置
JP3127149B2 (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH1174302A (ja) 樹脂封止型半導体装置
KR0163311B1 (ko) 고 열 방출 반도체 패키지
KR200167587Y1 (ko) 반도체 패캐이지
JPH0831986A (ja) 放熱板付半導体装置
JPS6329533A (ja) 半導体装置
JP2504262Y2 (ja) 半導体モジュ―ル
JPH11317491A (ja) 半導体装置
KR19980025623A (ko) 반도체 패키지